JP5906006B2 - Silicon wafer manufacturing method - Google Patents
Silicon wafer manufacturing method Download PDFInfo
- Publication number
- JP5906006B2 JP5906006B2 JP2010117014A JP2010117014A JP5906006B2 JP 5906006 B2 JP5906006 B2 JP 5906006B2 JP 2010117014 A JP2010117014 A JP 2010117014A JP 2010117014 A JP2010117014 A JP 2010117014A JP 5906006 B2 JP5906006 B2 JP 5906006B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon wafer
- heat treatment
- oxidizing atmosphere
- cop
- grown
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims description 103
- 229910052710 silicon Inorganic materials 0.000 title claims description 102
- 239000010703 silicon Substances 0.000 title claims description 102
- 238000004519 manufacturing process Methods 0.000 title claims description 22
- 239000012298 atmosphere Substances 0.000 claims description 57
- 238000010438 heat treatment Methods 0.000 claims description 55
- 230000001590 oxidative effect Effects 0.000 claims description 51
- 230000007547 defect Effects 0.000 claims description 43
- 238000000034 method Methods 0.000 claims description 36
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 26
- 239000001301 oxygen Substances 0.000 claims description 26
- 229910052760 oxygen Inorganic materials 0.000 claims description 26
- 239000013078 crystal Substances 0.000 claims description 17
- 238000001816 cooling Methods 0.000 claims description 10
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical group [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 8
- 230000002950 deficient Effects 0.000 claims description 7
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 6
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 6
- 239000001257 hydrogen Substances 0.000 claims description 6
- 229910052739 hydrogen Inorganic materials 0.000 claims description 6
- 229910052786 argon Inorganic materials 0.000 claims description 4
- 238000009792 diffusion process Methods 0.000 claims description 4
- 239000011261 inert gas Substances 0.000 claims description 3
- 229910052757 nitrogen Inorganic materials 0.000 claims description 3
- 235000012431 wafers Nutrition 0.000 description 79
- 239000010410 layer Substances 0.000 description 24
- 239000002344 surface layer Substances 0.000 description 18
- 238000005498 polishing Methods 0.000 description 10
- 230000000052 comparative effect Effects 0.000 description 5
- 239000012300 argon atmosphere Substances 0.000 description 4
- 230000008034 disappearance Effects 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000011835 investigation Methods 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000008119 colloidal silica Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052754 neon Inorganic materials 0.000 description 1
- GKAOGPIIYCISHV-UHFFFAOYSA-N neon atom Chemical compound [Ne] GKAOGPIIYCISHV-UHFFFAOYSA-N 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000010583 slow cooling Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
Images
Description
本発明は、シリコンウェーハの製造方法、特に、表層域にＣＯＰ等の成長時導入欠陥（ｇｒｏｗｎ−ｉｎ欠陥）が存在しない、大口径のシリコンウェーハを製造する方法に関するものである。 The present invention relates to a method for manufacturing a silicon wafer, and more particularly, to a method for manufacturing a large-diameter silicon wafer in which no defects introduced during growth (grown-in defects) such as COP exist in the surface layer region.
今日、半導体デバイスを作製する際には、チョクラルスキー（ＣＺ）法により育成されたシリコン単結晶をスライスし、得られたシリコンウェーハを基板として使用するのが一般的である。このようなシリコンウェーハの表面近傍の領域に、ＣＯＰ（Ｃｒｙｓｔａｌ Ｏｒｉｇｉｎａｔｅｄ Ｐａｒｔｉｃｌｅ）等のｇｒｏｗｎ−ｉｎ欠陥が存在すると、デバイスの歩留まりが低下するため、現在、シリコンウェーハの表面から３μｍ程度までの深さ領域（以下、「表層域」と称する）にｇｒｏｗｎ−ｉｎ欠陥が存在しないことが必要条件となっている。 Today, when manufacturing semiconductor devices, it is common to slice a silicon single crystal grown by the Czochralski (CZ) method and use the resulting silicon wafer as a substrate. If there is a grown-in defect such as COP (Crystal Originated Particle) in the region near the surface of such a silicon wafer, the yield of the device is lowered, so a depth region from the surface of the silicon wafer to about 3 μm is currently present. It is a necessary condition that no grown-in defects exist in the surface area (hereinafter referred to as “surface layer region”).
ここで、表層域にｇｒｏｗｎ−ｉｎ欠陥が存在しないシリコンウェーハを得る方法は、以下の３つに大別できる。即ち、第１の方法は、製造されたシリコンウェーハ上に無欠陥のエピタキシャル層を成長させることにより、ｇｒｏｗｎ−ｉｎ欠陥が存在しない表層域を後から形成する方法である。また、第２の方法は、ＣＺ法によりシリコン単結晶を育成する際に、成長速度を大きく低下させることにより、ｇｒｏｗｎ−ｉｎ欠陥を形成させない方法である。そして、第３の方法は、ｇｒｏｗｎ−ｉｎ欠陥を含むシリコンウェーハを一旦製造し、次いでアルゴンや水素等の非酸化性雰囲気中で熱処理を施すことにより、表層域のｇｒｏｗｎ−ｉｎ欠陥を消滅させる方法である。 Here, the method for obtaining a silicon wafer having no grown-in defects in the surface layer region can be roughly divided into the following three. In other words, the first method is a method in which a defect-free epitaxial layer is grown on a manufactured silicon wafer, thereby forming a surface layer region in which no grown-in defects exist later. The second method is a method in which a grown-in defect is not formed by greatly reducing the growth rate when a silicon single crystal is grown by the CZ method. The third method is a method of eliminating a grown-in defect in a surface layer region by once manufacturing a silicon wafer including a grown-in defect and then performing a heat treatment in a non-oxidizing atmosphere such as argon or hydrogen. It is.
これら３つの方法のうち、第１の方法は、シリコンウェーハを製造した後に、該シリコンウェーハ上に化学気層成長法（ＣＶＤ）等によりエピタキシャル層を成長させる必要があるため、製造コストが増大する問題がある。また、第２の方法は、ｇｒｏｗｎ−ｉｎ欠陥を消滅させるためには成長速度を大きく低下させる必要があるため、生産性が著しく低下してしまう。従って、ｇｒｏｗｎ−ｉｎ欠陥を含むシリコンウェーハに対して熱処理を施すことにより、ｇｒｏｗｎ−ｉｎ欠陥を消滅させる第３の方法が、工業上、最も現実的な方法である。 Of these three methods, the first method increases the manufacturing cost because it is necessary to grow an epitaxial layer on the silicon wafer by chemical vapor deposition (CVD) after the silicon wafer is manufactured. There's a problem. In the second method, since the growth rate needs to be greatly reduced in order to eliminate the grown-in defects, the productivity is significantly reduced. Therefore, the third method for eliminating the grown-in defects by performing a heat treatment on the silicon wafer including grown-in defects is the most practical method in industry.
これまで、上記の第３の方法に基づく様々な方法が提案されてきた。例えば、シリコンウェーハに対して熱処理を施してｇｒｏｗｎ−ｉｎ欠陥を消滅させるには、ｇｒｏｗｎ−ｉｎ欠陥のサイズが小さいことが重要であるため、特許文献１では、ＣＺ法によりシリコン単結晶を育成する際に、ｇｒｏｗｎ−ｉｎ欠陥が形成される欠陥形成温度帯通過時の冷却速度を一定値以上とすることにより、ｇｒｏｗｎ−ｉｎ欠陥サイズを小さくする技術を提案している。また、特許文献２には、シリコンウェーハに窒素をドープすることによりｇｒｏｗｎ−ｉｎ欠陥の成長を抑制する技術が提案されている。
So far, various methods based on the third method have been proposed. For example, in order to eliminate a grown-in defect by performing a heat treatment on a silicon wafer, it is important that the size of the grown-in defect is small. Therefore, in
また、特許文献３および４には、上述のような非酸化性雰囲気中での熱処理に加えて、酸化性雰囲気中での熱処理を施すことにより、ＣＯＰの消滅を促進させる方法も提案されている。更に、特許文献５には、非酸化性雰囲気および酸化性雰囲気中での熱処理に加えて、窒素ドープされたシリコンウェーハを使用することにより、ウェーハ表面近傍のＣＯＰを更に低減する技術も提案されている。 Patent Documents 3 and 4 also propose a method of promoting the disappearance of COP by performing a heat treatment in an oxidizing atmosphere in addition to the heat treatment in a non-oxidizing atmosphere as described above. . Further, Patent Document 5 proposes a technique for further reducing COP in the vicinity of the wafer surface by using a nitrogen-doped silicon wafer in addition to heat treatment in a non-oxidizing atmosphere and an oxidizing atmosphere. Yes.
しかしながら、上記の特許文献１〜５に記載の方法は、直径が３００ｍｍ程度までのシリコンウェーハに対しては、その表層域に存在するｇｒｏｗｎ−ｉｎ欠陥を消滅させることが可能であるが、３００ｍｍを超える、例えば４５０ｍｍ程度の大口径のシリコンウェーハについては困難である。即ち、近年、シリコンウェーハの大口径化が益々進んでおり、ＣＺ法によりシリコン単結晶を育成する際の冷却速度が益々低下している。その結果、シリコン単結晶中に形成されるｇｒｏｗｎ−ｉｎ欠陥のサイズは従来よりも大きなものとなっている。かように大型化したｇｒｏｗｎ−ｉｎ欠陥に対しては、上記の従来の各方法によってこれを消滅させることは難しかった。そのため、表層域にｇｒｏｗｎ−ｉｎ欠陥が存在しない大口径のシリコンウェーハを製造する方法の確立が希求されていた。
However, the methods described in
そこで、本発明の目的は、ＣＯＰ等のｇｒｏｗｎ−ｉｎ欠陥が表層域に存在しない、例えば直径４５０ｍｍの大口径のシリコンウェーハを製造する方法を提供することにある。 Therefore, an object of the present invention is to provide a method for manufacturing a silicon wafer having a large diameter of, for example, 450 mm, in which no grown-in defects such as COP exist in the surface layer region.
発明者は、上記課題を解決するための方途について鋭意究明した結果、非酸化性雰囲気および酸化性雰囲気中での熱処理条件を適切に制御してｇｒｏｗｎ−ｉｎ欠陥が存在する領域をシリコンウェーハ表層の出来るだけ狭い範囲に制限し、次いでｇｒｏｗｎ−ｉｎ欠陥が存在する領域を研磨して除去することによって、無欠陥ウェーハの工業的規模での生産が実現されることを知見し、本発明を完成するに至った。 As a result of earnest investigations on how to solve the above-mentioned problems, the inventor appropriately controlled the heat treatment conditions in the non-oxidizing atmosphere and the oxidizing atmosphere so that the region where the grown-in defect exists is formed on the surface layer of the silicon wafer. It is found that the production of defect-free wafers on an industrial scale can be realized by limiting the area as narrow as possible and then polishing and removing the region where the grown-in defects exist, thereby completing the present invention. It came to.
即ち、本発明のシリコンウェーハの製造方法は、チョクラルスキー法により３．０℃／分以下の冷却速度（ただし、「３．０℃／分以下２．３℃／分以上」を除く）の下に育成したシリコン単結晶をスライスして３００ｍｍ超えの径を有するシリコンウェーハとし、該シリコンウェーハに対して、不活性ガスまたは水素の非酸化性雰囲気（ただし、窒素を含む雰囲気を除く）中で熱処理を施すことにより、次いで酸化性雰囲気で熱処理を施し、前記シリコンウェーハの表面側にｇｒｏｗｎ−ｉｎ欠陥が存在するとともに前記シリコンウェーハの表面からの酸素の拡散距離に等しい厚みを有する欠陥層および該欠陥層の直下に前記ｇｒｏｗｎ−ｉｎ欠陥が存在しない無欠陥層を形成し、その後前記欠陥層を研磨除去することを特徴とするものである。
That is, the method for producing a silicon wafer of the present invention has a cooling rate of 3.0 ° C./min or less (except “3.0 ° C./min or less 2.3 ° C./min or more”) by the Czochralski method. a silicon wafer having a diameter of greater than 300mm by slicing a silicon single crystal grown under, against the silicon wafer, a non-oxidizing atmosphere of an inert gas or hydrogen (except for an atmosphere containing nitrogen) in the facilities Succoth heat treatment, then subjected to heat treatment in an oxidizing atmosphere, the defect layer has a thickness equal to the diffusion distance of oxygen from the surface of the silicon wafer with grown-in defects on the surface side of the silicon wafer is present and A defect-free layer in which the grown-in defect does not exist is formed immediately below the defect layer, and then the defect layer is polished and removed. That.
また、本発明のシリコンウェーハの製造方法において、前記非酸化性雰囲気中での熱処理を１１５０〜１２５０℃にて０．５〜２時間行い、前記酸化性雰囲気中での熱処理を１１５０〜１２５０℃にて０．５〜１時間行うことを特徴とするものである。 In the method for producing a silicon wafer of the present invention, the heat treatment in the non-oxidizing atmosphere is performed at 1150 to 1250 ° C. for 0.5 to 2 hours, and the heat treatment in the oxidizing atmosphere is performed at 1150 to 1250 ° C. For 0.5 to 1 hour.
また、本発明のシリコンウェーハの製造方法において、前記シリコンウェーハの表面から少なくとも３μｍ深さまでの領域が前記無欠陥層であることを特徴とするものである。 In the method for producing a silicon wafer according to the present invention, a region from the surface of the silicon wafer to a depth of at least 3 μm is the defect-free layer.
また、本発明のシリコンウェーハの製造方法において、前記非酸化性雰囲気は、アルゴンまたは水素であることを特徴とするものである。 In the method for producing a silicon wafer of the present invention, the non-oxidizing atmosphere is argon or hydrogen.
また、本発明のシリコンウェーハの製造方法において、前記酸化性雰囲気中の酸素の分圧は１％以上であることを特徴とするものである。 In the method for producing a silicon wafer according to the present invention, the partial pressure of oxygen in the oxidizing atmosphere is 1% or more.
本発明によれば、シリコンウェーハ表面から３μｍ程度の表層域にｇｒｏｗｎ−ｉｎ欠陥が存在しない、例えば直径４５０ｍｍの大口径のシリコンウェーハを提供することができる。 According to the present invention, it is possible to provide a silicon wafer having a large diameter of 450 mm, for example, having no grown-in defects in the surface layer region of about 3 μm from the surface of the silicon wafer.
以下、本発明の実施形態を詳細に説明する。
本発明は、チョクラルスキー法により３．０℃／分以下の冷却速度の下に育成したシリコン単結晶をスライスしてシリコンウェーハを製造するに当たり、該シリコンウェーハに非酸化性雰囲気中で熱処理を施し、次いで酸化性雰囲気で熱処理を施し、前記シリコンウェーハの表面側にｇｒｏｗｎ−ｉｎ欠陥が存在する欠陥層および該欠陥層の直下にｇｒｏｗｎ−ｉｎ欠陥が存在しない無欠陥層を形成し、その後、欠陥層を研磨除去することを特徴とするものである。以下、代表的なｇｒｏｗｎ−ｉｎ欠陥であるＣＯＰを例に説明する。
Hereinafter, embodiments of the present invention will be described in detail.
According to the present invention, when a silicon wafer is manufactured by slicing a silicon single crystal grown at a cooling rate of 3.0 ° C./min or less by the Czochralski method, the silicon wafer is heat-treated in a non-oxidizing atmosphere. And then heat-treating in an oxidizing atmosphere to form a defect layer having a grown-in defect on the surface side of the silicon wafer and a defect-free layer having no grown-in defect immediately below the defective layer, The defective layer is removed by polishing. Hereinafter, a COP which is a typical grown-in defect will be described as an example.
本発明においては、例えば４５０ｍｍの直径を有する大口径のシリコンウェーハに対して、まず、非酸化性雰囲気中で熱処理および酸化性雰囲気中での熱処理を施すことによりＣＯＰの低減を図るが、上述のように、直径３００ｍｍを超える大口径のシリコンウェーハではＣＯＰは消滅しない。ここで、シリコンウェーハの口径の違いによる非酸化性雰囲気および酸化性雰囲気中での熱処理とＣＯＰの消滅について図面を参照して説明する。 In the present invention, for example, a silicon wafer having a diameter of 450 mm is first subjected to heat treatment in a non-oxidizing atmosphere and heat treatment in an oxidizing atmosphere to reduce COP. Thus, COP does not disappear in a silicon wafer having a large diameter exceeding 300 mm. Here, the heat treatment in the non-oxidizing atmosphere and the oxidizing atmosphere due to the difference in the diameter of the silicon wafer and the disappearance of the COP will be described with reference to the drawings.
まず、従来の３００ｍｍのウェーハについて考える。育成された直後のシリコン単結晶においては、ＣＯＰの内壁は酸化膜で覆われていることが知られている。このようなＣＯＰが表層域に存在するシリコンウェーハに対して非酸化性雰囲気中で熱処理を施すと、表面近傍の領域に存在する酸素が外方拡散して酸素が飽和していない状態となり、ＣＯＰの内壁を覆う酸化膜から酸素が拡散して酸化膜が溶解する。その結果、図１（ａ）に示すように、シリコンウェーハ１において、表面近傍の領域において酸化膜が溶解されたＣＯＰ１１が存在し、それよりも深い領域には酸化膜を有するＣＯＰ１２が存在する。また、シリコンウェーハ１中の酸素濃度は、深さとともに大きくなる。その後、酸化膜が溶解した空孔１１に格子間シリコンが供給され、表面近傍の領域に存在するＣＯＰが消滅して結晶性が回復される。
First, consider a conventional 300 mm wafer. It is known that the inner wall of the COP is covered with an oxide film in the silicon single crystal just after being grown. When a silicon wafer in which such COP exists in the surface layer region is subjected to heat treatment in a non-oxidizing atmosphere, oxygen existing in the region near the surface is diffused outward and oxygen is not saturated. Oxygen diffuses from the oxide film covering the inner wall of the metal and dissolves the oxide film. As a result, as shown in FIG. 1A, in the
しかし、上述のＣＯＰの消失速度は遅いため、上述の非酸化性雰囲気中での熱処理を施した後に、酸化性雰囲気に切り替えて熱処理を施す技術が提案された（特許文献３および４参照）。これは、図１（ｂ）に示すように、上記酸素雰囲気中での熱処理によりシリコンウェーハ２の表面を酸化して余剰のシリコン原子を発生させ、非酸化性雰囲気中での熱処理により内壁酸化膜が溶解したＣＯＰに強制的に注入することによりＣＯＰの消滅を促進させるものである。このような非酸化性雰囲気および酸化性雰囲気中での熱処理は、直径３００ｍｍ程度までのシリコンウェーハに対しては、その表層域に存在するＣＯＰを、短時間の熱処理にて消滅させることに有効であった。 However, since the disappearance rate of the above-mentioned COP is slow, a technique has been proposed in which heat treatment is performed by switching to an oxidizing atmosphere after performing the above-described heat treatment in a non-oxidizing atmosphere (see Patent Documents 3 and 4). As shown in FIG. 1B, this is because the surface of the silicon wafer 2 is oxidized by heat treatment in the oxygen atmosphere to generate surplus silicon atoms, and the inner wall oxide film is formed by heat treatment in a non-oxidizing atmosphere. Is forcibly injected into the COP in which COP is dissolved to promote the disappearance of the COP. Such a heat treatment in a non-oxidizing atmosphere and an oxidizing atmosphere is effective for erasing the COP existing in the surface layer region for a silicon wafer having a diameter of about 300 mm by a short heat treatment. there were.
しかしながら、上述のような熱処理を、例えば４５０ｍｍの大口径のシリコンウェーハに施すと、表層域に存在するＣＯＰを消滅させることができないことが分かった。即ち、シリコンウェーハの大口径化が進むと、ＣＯＰが成長する１０５０〜１１５０℃の温度領域における冷却速度が必然的に徐冷となる。直径が３００ｍｍを超える場合には、冷却速度を３．０℃／分を超えてシリコン単結晶を成長させると、シリコン単結晶の成長中の温度での熱応力が転位発生の限界強度を上回り、成長中のシリコン単結晶に転位が生じてしまうため、冷却速度を３．０℃／分以下とする必要がある。その結果、ＣＯＰの成長が進行してそのサイズが増大してしまう。 However, it has been found that when the heat treatment as described above is performed on a silicon wafer having a large diameter of, for example, 450 mm, the COP existing in the surface layer region cannot be eliminated. That is, as the diameter of the silicon wafer increases, the cooling rate in the temperature range of 1050 to 1150 ° C. where COP grows inevitably becomes gradual cooling. When the diameter exceeds 300 mm, when the silicon single crystal is grown at a cooling rate exceeding 3.0 ° C./min, the thermal stress at the temperature during the growth of the silicon single crystal exceeds the critical strength of dislocation generation, Since dislocation occurs in the growing silicon single crystal, the cooling rate needs to be 3.0 ° C./min or less. As a result, the growth of COP progresses and its size increases.
発明者は、例えば直径４５０ｍｍの大口径のシリコンウェーハにおいて徐冷によりサイズが増大したＣＯＰが消滅しないメカニズムについて鋭意検討したところ、以下の事実が明らかとなった。即ち、上述のように、大口径のシリコン単結晶を育成すると、ＣＯＰのサイズが大きくなる。その結果、図２（ａ）に示すように、３００ｍｍの場合と同様に、シリコンウェーハ２に対して非酸化性雰囲気中で熱処理を施すことによりＣＯＰの内壁酸化膜が溶解されるが、表面近傍の領域において酸化膜が溶解されたＣＯＰ２１が残り、それよりも深い領域には酸化膜を有するＣＯＰ２２が存在する。
The inventor has conducted intensive studies on a mechanism in which a COP whose size has been increased by slow cooling, for example, in a large-diameter silicon wafer having a diameter of 450 mm, and the following facts have been clarified. That is, as described above, when a large-diameter silicon single crystal is grown, the size of the COP increases. As a result, as shown in FIG. 2A, the inner wall oxide film of COP is dissolved by subjecting the silicon wafer 2 to heat treatment in a non-oxidizing atmosphere as in the case of 300 mm. In this region, the
次いで、酸化性雰囲気中で熱処理を施すと、表面の酸素濃度が増大し、酸素の拡散距離までの深さ領域においては、格子間シリコンだけでなく、格子間酸素もＣＯＰに注入される。そのため、格子間シリコンの注入によりＣＯＰが消滅する前に、格子間酸素がＣＯＰに注入され、酸化膜が再生されて格子間シリコンがＣＯＰに注入されなくなる。この結果、図２（ｂ）に示すように、表面近傍の酸素の拡散距離までの深さ領域においては、酸化膜が再生されたＣＯＰ２３が形成され、格子間酸素が注入されない深さ領域のみにおいてＣＯＰが消滅することとなる。
Next, when heat treatment is performed in an oxidizing atmosphere, the oxygen concentration on the surface increases, and not only interstitial silicon but also interstitial oxygen is implanted into the COP in the depth region up to the oxygen diffusion distance. Therefore, before the COP disappears due to the interstitial silicon injection, interstitial oxygen is injected into the COP, the oxide film is regenerated, and the interstitial silicon is not injected into the COP. As a result, as shown in FIG. 2B, in the depth region up to the oxygen diffusion distance near the surface, the
上述の非酸化性雰囲気および酸化性雰囲気中での熱処理を施す時間を、例えば２４時間という、極めて長い期間に設定すれば、表層域に存在するＣＯＰを消滅させることは物理的に可能である。しかし、例えば１２００℃にて２時間を超える熱処理は生産性および装置の耐久性の点において現実的ではなく、表層域のＣＯＰを消滅させるためには、上述の熱処理以外の何らかの対策が必要となる。 If the time for performing the heat treatment in the non-oxidizing atmosphere and the oxidizing atmosphere described above is set to an extremely long period of, for example, 24 hours, it is physically possible to eliminate the COP existing in the surface layer region. However, for example, heat treatment for more than 2 hours at 1200 ° C. is not realistic in terms of productivity and device durability, and some measures other than the above-described heat treatment are required to eliminate the COP in the surface layer region. .
そこで、発明者は、上記課題を解決するための方途について鋭意究明した結果、非酸化性雰囲気および酸化性雰囲気中で熱処理を施す際の条件を適切に制御して、ＣＯＰが存在する領域を出来るだけ表面近傍の狭い範囲に制限しつつ、その直下に無欠陥層を形成し、次いで、ＣＯＰが存在する領域を研磨して除去することが、工業的規模での生産を実現する上で、極めて有効であることを見出したのである。以下に、本発明のシリコンウェーハの製造方法について説明する。 Accordingly, as a result of earnest investigations on how to solve the above problems, the inventor can appropriately control the conditions when heat treatment is performed in a non-oxidizing atmosphere and an oxidizing atmosphere, thereby creating a region where COP exists. In order to achieve production on an industrial scale, forming a defect-free layer immediately below it while limiting it to a narrow area near the surface, and then polishing and removing the area where COP is present They found it to be effective. Below, the manufacturing method of the silicon wafer of this invention is demonstrated.
本発明は、チョクラルスキー法により３．０℃／分以下の冷却速度の下に育成したシリコン単結晶をスライスしてシリコンウェーハを製造するに当たり、まず、該シリコンウェーハに非酸化性雰囲気中で熱処理を施し、次いで酸化性雰囲気で熱処理を施すことにより、前記シリコンウェーハの表面側にｇｒｏｗｎ−ｉｎ欠陥が存在する欠陥層および該欠陥層の直下にｇｒｏｗｎ−ｉｎ欠陥が存在しない無欠陥層を形成する。その後、欠陥層を研磨除去することにより、表面にｇｒｏｗｎ−ｉｎ欠陥が存在しない無欠陥層を含むシリコンウェーハが形成される。以下、各工程について説明する。 In the present invention, when a silicon wafer is produced by slicing a silicon single crystal grown at a cooling rate of 3.0 ° C./min or less by the Czochralski method, first, the silicon wafer is subjected to a non-oxidizing atmosphere. By performing heat treatment and then performing heat treatment in an oxidizing atmosphere, a defect layer having a grown-in defect on the surface side of the silicon wafer and a defect-free layer having no grown-in defect immediately below the defective layer are formed. To do. Thereafter, the defective layer is polished and removed to form a silicon wafer including a defect-free layer having no grown-in defects on the surface. Hereinafter, each step will be described.
まず、シリコンウェーハに対する非酸化性雰囲気中での熱処理は、１１００〜１３００℃の温度範囲にて、３０分〜２時間だけ施す。非酸化性雰囲気としては、アルゴン、ヘリウム、ネオン等の不活性ガスまたは水素を挙げることができる。 First, the heat treatment in a non-oxidizing atmosphere for the silicon wafer is performed for 30 minutes to 2 hours in a temperature range of 1100 to 1300 ° C. Examples of the non-oxidizing atmosphere include an inert gas such as argon, helium, and neon, or hydrogen.
ここで、熱処理温度を１１００〜１３００℃の範囲に限定する理由は、１１００℃未満ではシリコンウェーハ中に含まれるＣＯＰを消滅させるのに要する時間が長くなり、生産性が低下し、１３００℃を超えると、シリコンウェーハ中にスリップが発生する虞があるためである。 Here, the reason for limiting the heat treatment temperature to the range of 1100 to 1300 ° C. is that if it is less than 1100 ° C., the time required to eliminate the COP contained in the silicon wafer becomes long, the productivity is lowered, and the temperature exceeds 1300 ° C. This is because slipping may occur in the silicon wafer.
また、熱処理時間を３０分〜２時間の範囲に限定した理由は、３０分未満では、ＣＯＰが存在しない無欠陥層を形成できないためであり、また２時間を超える場合には、生産性が低下するためである。 Further, the reason for limiting the heat treatment time to the range of 30 minutes to 2 hours is that if less than 30 minutes, a defect-free layer without COP cannot be formed, and if it exceeds 2 hours, the productivity decreases. It is to do.
続く、酸化性雰囲気中での熱処理は、１１００〜１３００℃の温度範囲にて、３０分〜１時間だけ施す。その際、酸素雰囲気における酸素の分圧は、１％以上とする。 The subsequent heat treatment in an oxidizing atmosphere is performed for 30 minutes to 1 hour in a temperature range of 1100 to 1300 ° C. At that time, the partial pressure of oxygen in the oxygen atmosphere is set to 1% or more.
ここで、熱処理温度を１１００〜１３００℃の範囲に限定する理由は、非酸化性雰囲気中での熱処理の場合と同様に、１１００℃未満ではシリコンウェーハ中に含まれるＣＯＰを消滅させるのに要する時間が長くなり、生産性が低下するためであり、１３００℃を超えると、シリコンウェーハ中にスリップが発生する虞があるためである。また、酸素の分圧を１％以上と限定した理由は、１％未満の場合には酸化による格子間シリコンの注入速度が遅く、ＣＯＰ消滅効果が十分に得られないためである。 Here, the reason for limiting the heat treatment temperature to the range of 1100 to 1300 ° C. is that the time required to extinguish COP contained in the silicon wafer is below 1100 ° C., as in the case of heat treatment in a non-oxidizing atmosphere. This is because the productivity becomes lower and the productivity is lowered. If the temperature exceeds 1300 ° C., slipping may occur in the silicon wafer. The reason why the partial pressure of oxygen is limited to 1% or more is that when the oxygen partial pressure is less than 1%, the interstitial silicon implantation rate due to oxidation is slow, and the COP annihilation effect cannot be sufficiently obtained.
また、熱処理時間を３０分〜１時間の範囲に限定した理由は、３０分未満では、表面近傍にＣＯＰが存在しない領域を形成することができず、また１時間を超える場合には、生産性が低下するためである。 Further, the reason for limiting the heat treatment time to the range of 30 minutes to 1 hour is that if it is less than 30 minutes, it is not possible to form a region where COP does not exist in the vicinity of the surface. This is because of a decrease.
このように、シリコンウェーハに対して上述の非酸化性雰囲気および酸化性雰囲気中で熱処理を施すことにより、シリコンウェーハの表面近傍の領域にＣＯＰが存在する欠陥領域および該欠陥領域の直下にＣＯＰが存在しない無欠陥層を形成することができ、またＣＯＰが存在する領域をシリコンウェーハの表面から２μｍ未満の極めて狭い深さ領域に限定することができる。 As described above, by performing heat treatment on the silicon wafer in the non-oxidizing atmosphere and the oxidizing atmosphere described above, the COP is present in a region near the surface of the silicon wafer, and the COP is present immediately below the defective region. A defect-free layer that does not exist can be formed, and the region where the COP exists can be limited to a very narrow depth region of less than 2 μm from the surface of the silicon wafer.
上記の熱処理後の研磨は、シリコンウェーハ表面に存在する欠陥層を完全に除去するように行う。研磨する厚みは２〜１１μｍとする。その際、研磨方法は限定されないが、例えばコロイダルシリカを用いたメカノケミカル研磨を使用できる。 The polishing after the heat treatment is performed so as to completely remove the defective layer existing on the silicon wafer surface. The thickness to be polished is 2 to 11 μm. At that time, the polishing method is not limited, but for example, mechanochemical polishing using colloidal silica can be used.
ここで、研磨する厚みを２〜１１μｍと限定する理由は、上述の非酸化性および酸化性雰囲気中での熱処理を以てしても表面から２μｍ未満の深さ領域まではＣＯＰが存在するからであり、また、１１μｍを超えて研磨すると、ＣＯＰが存在しない無欠陥層を３μｍ以上確保できないためである。 Here, the reason for limiting the thickness to be polished to 2 to 11 μm is that COP exists from the surface to a depth region of less than 2 μm even with the heat treatment in the non-oxidizing and oxidizing atmosphere described above. In addition, when polishing is performed to exceed 11 μm, a defect-free layer having no COP cannot be secured to 3 μm or more.
こうして、表層域にＣＯＰが存在しない、例えば４５０ｍｍの大口径のシリコンウェーハを提供することができる。 In this way, it is possible to provide a silicon wafer having a large diameter of, for example, 450 mm, in which no COP exists in the surface layer region.
以下、本発明の実施例について説明する。
（発明例１〜１４および比較例１〜６）
ＣＺ法により育成した初期酸素濃度１２．０×１０１７ａｔｏｍｓ／ｃｍ３を有する直径４５０ｍｍのシリコン単結晶から切り出したシリコンウェーハに対して、表１に示す条件の下で、アルゴン雰囲気中で１２００℃の温度にて、次いで、１００％濃度の酸素雰囲気中で１２００℃の温度にて熱処理を施した。その後、熱処理を施した各シリコンウェーハに対して、表面から１，１．５，２，４，６，８，１０，１４および１８μｍの厚さだけそれぞれ再研磨を施し、各研磨後にレーザーパーティクルカウンタにより表面に存在するＣＯＰの数を測定した。ＣＯＰが観察されなかった表面からの深さ領域（μｍ）を表２に示す。表２から、表１のＢ１〜Ｂ１４（発明例１〜１４）の条件の下で熱処理を施したウェーハについては、４μｍ研磨することにより、ＣＯＰが存在しない無欠陥層を含むシリコンウェーハを製造できることが分かる。更に、アルゴン雰囲気および酸素雰囲気中での熱処理時間を３０分〜２時間とすることにより、２μｍの厚みだけ研磨することにより、表層域にＣＯＰが存在しない無欠陥層を含むシリコンウェーハを製造できる。一方、Ａ１〜Ａ６の条件の下で熱処理を施したウェーハ（比較例１〜６）については、どの深さ領域においてもＣＯＰが観察された。
Examples of the present invention will be described below.
(Invention Examples 1-14 and Comparative Examples 1-6)
A silicon wafer cut from a 450 mm diameter silicon single crystal having an initial oxygen concentration of 12.0 × 10 17 atoms / cm 3 grown by the CZ method is 1200 ° C. in an argon atmosphere under the conditions shown in Table 1. Next, heat treatment was performed at a temperature of 1200 ° C. in a 100% concentration oxygen atmosphere. Thereafter, each silicon wafer subjected to heat treatment was re-polished to a thickness of 1,1.5, 2, 4, 6, 8, 10, 14 and 18 μm from the surface, and after each polishing, a laser particle counter Was used to measure the number of COPs present on the surface. Table 2 shows the depth region (μm) from the surface where COP was not observed. From Table 2, for wafers subjected to heat treatment under the conditions of B1 to B14 of Table 1 (Invention Examples 1 to 14), a silicon wafer including a defect-free layer free from COP can be produced by polishing 4 μm. I understand. Further, by setting the heat treatment time in an argon atmosphere and an oxygen atmosphere to 30 minutes to 2 hours, a silicon wafer including a defect-free layer having no COP in the surface layer region can be produced by polishing only by a thickness of 2 μm. On the other hand, COP was observed in any depth region for the wafers (Comparative Examples 1 to 6) subjected to heat treatment under the conditions of A1 to A6.
（比較例７および８）
ＣＺ法により育成した初期酸素濃度１２．０×１０１７ａｔｏｍｓ／ｃｍ３を有する直径４５０ｍｍのシリコン単結晶から切り出したシリコンウェーハに対して、アルゴン雰囲気中で１２００℃の温度にて１時間だけ熱処理を施したシリコンウェーハ（比較例７）、および上記アルゴン雰囲気中での熱処理に次いで、１００％濃度の酸素雰囲気中で１２００℃の温度にて３０分だけ熱処理を施したシリコンウェーハ（比較例８）を用意し、それぞれのシリコンウェーハに対して、表面から１，１．５，２，４，６，８，１０，１４および１８μｍの厚さだけそれぞれ再研磨を施し、各研磨後にレーザーパーティクルカウンタにより表面に存在するＣＯＰの数を測定した。表面からの深さに対するＣＯＰの数の関係を図３に示す。この図から明らかなように、特許文献１および２に記載の方法では、表面近傍のＣＯＰは消滅せず、表層域にＣＯＰが存在しない無欠陥層を含むシリコンウェーハを製造できなかった。
(Comparative Examples 7 and 8)
A silicon wafer cut from a 450 mm diameter silicon single crystal having an initial oxygen concentration of 12.0 × 10 17 atoms / cm 3 grown by the CZ method is heat-treated at a temperature of 1200 ° C. for 1 hour in an argon atmosphere. A silicon wafer (Comparative Example 8) subjected to heat treatment for 30 minutes at a temperature of 1200 ° C. in a 100% concentration oxygen atmosphere following the silicon wafer (Comparative Example 7) and the heat treatment in the argon atmosphere. Prepare and re-polish each silicon wafer to a thickness of 1,1.5, 2, 4, 6, 8, 10, 14 and 18 μm from the surface. The number of COPs present in was measured. FIG. 3 shows the relationship between the number of COPs and the depth from the surface. As is apparent from this figure, the methods described in
１，２ シリコンウェーハ
１１，２１ 酸化膜が溶解されたＣＯＰ
１２，２２，２３ 酸化膜を有するＣＯＰ
1, 2
12, 22, 23 COP with oxide film
Claims (5)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010117014A JP5906006B2 (en) | 2010-05-21 | 2010-05-21 | Silicon wafer manufacturing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010117014A JP5906006B2 (en) | 2010-05-21 | 2010-05-21 | Silicon wafer manufacturing method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2011243899A JP2011243899A (en) | 2011-12-01 |
| JP5906006B2 true JP5906006B2 (en) | 2016-04-20 |
Family
ID=45410220
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010117014A Active JP5906006B2 (en) | 2010-05-21 | 2010-05-21 | Silicon wafer manufacturing method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5906006B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013201314A (en) * | 2012-03-26 | 2013-10-03 | Globalwafers Japan Co Ltd | Method for manufacturing silicon wafer |
| JP6260100B2 (en) * | 2013-04-03 | 2018-01-17 | 株式会社Sumco | Epitaxial silicon wafer manufacturing method |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1035235A4 (en) * | 1998-08-31 | 2002-05-15 | Shinetsu Handotai Kk | Method for producing silicon single crystal wafer and silicon single crystal wafer |
| JP5188673B2 (en) * | 2005-06-09 | 2013-04-24 | 株式会社Ｓｕｍｃｏ | Silicon wafer for IGBT and method for manufacturing the same |
| JP2010040587A (en) * | 2008-07-31 | 2010-02-18 | Covalent Materials Corp | Method of manufacturing silicon wafer |
-
2010
- 2010-05-21 JP JP2010117014A patent/JP5906006B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2011243899A (en) | 2011-12-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI480433B (en) | Silicon wafer | |
| JP5764937B2 (en) | Manufacturing method of silicon single crystal wafer | |
| JP2006261632A (en) | Method of thermally treating silicon wafer | |
| JP2005322875A (en) | Silicon wafer and method for manufacturing same | |
| JP2004006615A (en) | High resistance silicon wafer and its manufacturing method | |
| JP5251137B2 (en) | Single crystal silicon wafer and manufacturing method thereof | |
| US10141180B2 (en) | Silicon wafer and method for manufacturing the same | |
| KR101313462B1 (en) | Method for heat treating silicon wafer | |
| JP2008294112A (en) | Silicon single-crystal wafer and method of manufacturing the same | |
| JP2007235153A (en) | High-resistance silicon wafer, and manufacturing method thereof | |
| JP5567259B2 (en) | Silicon wafer and manufacturing method thereof | |
| JP4948354B2 (en) | Method for producing p-doped and epitaxially coated silicon semiconductor wafer | |
| WO2010131412A1 (en) | Silicon wafer and method for producing the same | |
| JP5906006B2 (en) | Silicon wafer manufacturing method | |
| JP2007242920A (en) | Nitrogen-doped and annealed wafer and method of manufacturing the same | |
| JP5997552B2 (en) | Heat treatment method for silicon wafer | |
| JP6317700B2 (en) | Silicon wafer manufacturing method | |
| JP5944643B2 (en) | Heat treatment method for silicon wafer | |
| JP4715402B2 (en) | Single crystal silicon wafer manufacturing method, single crystal silicon wafer, and wafer inspection method | |
| KR20130033985A (en) | Method for heat-treating silicon wafer | |
| JP5965607B2 (en) | Silicon wafer manufacturing method | |
| JP4978396B2 (en) | Epitaxial wafer manufacturing method | |
| JP6555217B2 (en) | Silicon wafer heat treatment method and silicon wafer production method | |
| JP2021130578A (en) | Method for manufacturing semiconductor silicon wafer | |
| JP2014168090A (en) | Manufacturing method of silicon wafer |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20121225 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140116 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140121 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140306 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140902 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141106 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20141113 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20150206 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160107 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160318 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5906006 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |