JP5895319B2 - SMR converter - Google Patents
SMR converter Download PDFInfo
- Publication number
- JP5895319B2 JP5895319B2 JP2012007899A JP2012007899A JP5895319B2 JP 5895319 B2 JP5895319 B2 JP 5895319B2 JP 2012007899 A JP2012007899 A JP 2012007899A JP 2012007899 A JP2012007899 A JP 2012007899A JP 5895319 B2 JP5895319 B2 JP 5895319B2
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- phase
- short
- period
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000002457 bidirectional effect Effects 0.000 claims description 115
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 34
- 238000004804 winding Methods 0.000 claims description 34
- 230000007423 decrease Effects 0.000 claims description 10
- 230000001360 synchronised effect Effects 0.000 claims description 7
- 239000002131 composite material Substances 0.000 claims 2
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 238000003786 synthesis reaction Methods 0.000 claims 1
- 230000005856 abnormality Effects 0.000 description 19
- 230000018199 S phase Effects 0.000 description 16
- 238000010586 diagram Methods 0.000 description 16
- 238000006243 chemical reaction Methods 0.000 description 10
- 238000001514 detection method Methods 0.000 description 10
- 238000000034 method Methods 0.000 description 7
- 239000003990 capacitor Substances 0.000 description 4
- 230000005284 excitation Effects 0.000 description 4
- 230000002441 reversible effect Effects 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- HBBGRARXTFLTSG-UHFFFAOYSA-N Lithium ion Chemical compound [Li+] HBBGRARXTFLTSG-UHFFFAOYSA-N 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000016507 interphase Effects 0.000 description 1
- 229910001416 lithium ion Inorganic materials 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- 230000002194 synthesizing effect Effects 0.000 description 1
Images
Landscapes
- Rectifiers (AREA)
Description
本発明は、三相交流電力を直流電力に変換するＳＭＲコンバータに関する。 The present invention relates to an SMR converter that converts three-phase AC power into DC power.
近年、エネルギー密度が高く、繰り返し充放電しても劣化の少ないリチウムイオン二次電池の発展に伴って電気自動車（ＥＶ：electric vehicle）に対する期待が高まりつつある。ＥＶの充電方式としては、夜間等の駐車時間中を利用して長時間かけて充電する通常の充電方式と、高速道路のサービスエリア、レストラン、ショッピングセンターなどの商用施設または病院等の公共機関などに設置された急速充電器で急速充電する２つの方式がある。急速充電器は、約２０分程度で８０％程度の充電を可能とする。今後ＥＶの普及を促進させるためには、外出先での補充電を可能とする急速充電器の整備が必須である。ＥＶ用急速充電器は、商用電源からの電力（例えば三相２００Ｖ）をバッテリの充電に適した直流電力に変換するための交直変換装置を備えている。 2. Description of the Related Art In recent years, expectations for electric vehicles (EVs) have been increasing with the development of lithium ion secondary batteries that have high energy density and little deterioration even after repeated charge and discharge. EV charging methods include normal charging methods that charge for a long time during parking hours such as at night, commercial facilities such as highway service areas, restaurants, shopping centers, and public institutions such as hospitals. There are two methods of quick charging with a quick charger installed in the factory. The quick charger can charge about 80% in about 20 minutes. In order to promote the spread of EVs in the future, it is essential to provide a quick charger that enables supplementary charging on the go. The EV quick charger includes an AC / DC converter for converting electric power (for example, three-phase 200 V) from a commercial power source into DC electric power suitable for charging a battery.
図１に従来の交直変換装置１０００の構成を示す。図１に示す回路方式は、１つの変換回路で交流入力の高調波電流を制御しつつ出力部で高周波絶縁を行い整流平滑して直流電源をつくり出す変換回路方式である。交直変換装置１０００は、いわゆるＳＭＲ（Switch Mode Rectifier）コンバータであり、交流入力端子接続された三相交流電源の各層に接続されるインダクタＬ１〜Ｌ３および各層間に接続されるキャパシタＣ１〜Ｃ３からなるＡＣフィルタ１１００、複数のスイッチング素子ＳＷ１〜ＳＷ１２およびダイオードＤ１ａ〜Ｄ６ａで構成された周波数変換部１２００、入力側と出力側を絶縁するトランス１３００、トランス１３００の２次側に接続された複数のダイオードＤ１ｂ〜Ｄ４ｂおよびインダクタＬ４からなる整流部１４００を基本構成要素として備えている。交直変換装置１０００は、周波数変換部１２００を構成する双方スイッチをＰＷＭ制御することにより所望の直流電力を生成する。
FIG. 1 shows a configuration of a conventional AC /
特許文献１には、ＳＭＲコンバータの電流指令値とキャリア信号とを比較してコンバータの複数のスイッチ素子に対する駆動パルスを生成する駆動パルス生成方法であって、同時オンを回避するべきスイッチ素子の各駆動パルス間に非導通期間を設けるようにしたＳＭＲコンバータの駆動パルス生成方法が記載されている。具体的には、加算手段により、非導通期間の幅に相当する信号をもとの電流指令値に加算して電流指令値を生成し、パルス分配器にて電流指令値とキャリア信号とを比較して得た駆動パルスから論理積手段により非導通期間に相当する部分を削除して最終的な駆動パルスを生成することが記載されている。
特許文献２には、２つの双方向スイッチング素子（１）および（２）をハーフブリッジ接続した単相高周波インバータと、高周波トランスと、２つの双方向スイッチング素子（３）および（４）をハーフブリッジ接続したセンタータップ式の単相整流回路と、を有するＳＭＲコンバータにおいて、単相高周波インバータを構成する双方向スイッチング素子（１）および（２）を交互にオンオフ制御すると共に、単相整流回路を構成する双方向スイッチング素子（３）および（４）を、スイッチング素子（１）および（２）のオンオフ制御との間にタイムラグを設けて交互にオンオフ制御することにより入力電流を正弦波形に近づけ入力力率を１とすることが記載されている。
ＳＭＲコンバータでは、一次側電流の相間転流を行う際に電源短絡を防止しつつトランス電流経路を遮断しないように各スイッチ素子のオンオフ制御を行う必要がある。また、直流偏磁を防止する観点からＰＷＭ制御周期内においてトランスに印加される正電圧パルスと負電圧パルスの対象性を確保する必要がある。このような要件を満たすように複数のスイッチ素子を駆動するためには複雑なＰＷＭ信号パターンを構築する必要がある。その一方、出力電圧や出力電流等に異常が発生した場合においては、ＰＷＭ信号に基づいて動作するシステムに負担かけることなくシステムを緊急停止させる必要がある。 In the SMR converter, it is necessary to perform on / off control of each switch element so as not to interrupt the transformer current path while preventing a power supply short circuit when performing interphase commutation of the primary side current. Moreover, it is necessary to ensure the objectivity of the positive voltage pulse and the negative voltage pulse applied to the transformer within the PWM control period from the viewpoint of preventing DC bias. In order to drive a plurality of switch elements so as to satisfy such requirements, it is necessary to construct a complicated PWM signal pattern. On the other hand, when an abnormality occurs in the output voltage, the output current, or the like, the system needs to be urgently stopped without imposing a burden on the system that operates based on the PWM signal.
本発明は、かかる点に鑑みてなされたものであり、システムに異常が発生した場合において、システムに負担をかけることなくシステムを停止させることができるＳＭＲコンバータを提供することを目的とする。 The present invention has been made in view of such points, and an object of the present invention is to provide an SMR converter capable of stopping a system without imposing a burden on the system when an abnormality occurs in the system.
本発明のＳＭＲコンバータは、三相交流流路の入力端に供給される三相交流電力を高周波数にてスイッチングしつつ直流電力に変換するＳＭＲコンバータであって、高周波トランスと、前記三相交流電力を生ずる三相交流電源の各相電圧の電圧変化に同期した第１乃至第３の変調率信号を生成する制御部と、一定の時間変化率で信号レベルが変化する変化区間を一定周期にて含む前記三相交流電源の周波数よりも高い周波数のキャリア信号を生成するキャリア信号生成部と、前記キャリア信号の前記変化区間における信号レベルと前記第１乃至第３の変調率信号の各々の信号レベルを比較して比較結果に応じて定まるタイミングおよび期間において生成されるパルス列からなるＰＷＭ信号を生成するＰＷＭ信号生成部と、前記ＰＷＭ信号に応じてオンオフして前記三相交流流路の出力端を前記高周波トランスの一次巻き線の両端に選択的に接続して前記一次巻き線の両端に前記三相交流電源の周波数よりも高い周波数の交流パルスを印加する複数のスイッチを有する周波数変換部と、前記高周波トランスの二次巻き線の両端に生じる交流成分を整流して前記直流電力を得る整流部と、を有し、前記周波数変換部は、前記三相交流流路の出力端のいずれかを前記一次巻き線の一端に選択的に接続する第１乃至第３の正側双方向スイッチと前記三相交流流路の出力端のいずれかを前記一次巻き線の他端に選択的に接続する第１乃至第３の負側双方向スイッチと、を含み、前記ＰＷＭ信号生成部は、前記キャリア信号の１変化区間に対応する第１期間内に短絡パルスを生成する短絡パルス生成部と、所定条件の成立後に生成される最初の短絡パルスを保持してこれを強制停止パルスとして出力する強制停止パルス生成部とを有し、前記短絡パルスまたは前記強制停止パルスに応じて同一の三相交流流路に接続された正側および負側双方向スイッチをオン駆動する正側スイッチ駆動パルスおよび負側スイッチ駆動パルスを同一時間帯に生成することを特徴としている。 The SMR converter of the present invention is an SMR converter that converts three-phase AC power supplied to an input end of a three-phase AC channel into DC power while switching at a high frequency, and includes a high-frequency transformer and the three-phase AC A control unit that generates first to third modulation rate signals synchronized with a voltage change of each phase voltage of a three-phase AC power source that generates power, and a change interval in which the signal level changes at a constant time change rate at a constant period A carrier signal generation unit that generates a carrier signal having a frequency higher than the frequency of the three-phase AC power source included, a signal level in the change section of the carrier signal, and a signal of each of the first to third modulation factor signals A PWM signal generation unit that compares the level and generates a PWM signal including a pulse train generated at a timing and a period determined according to the comparison result; and a response to the PWM signal. On and off, the output end of the three-phase AC channel is selectively connected to both ends of the primary winding of the high-frequency transformer, and the alternating current having a frequency higher than the frequency of the three-phase AC power source is connected to both ends of the primary winding. A frequency converter having a plurality of switches for applying a pulse, and a rectifier that rectifies an AC component generated at both ends of a secondary winding of the high-frequency transformer to obtain the DC power, and the frequency converter , Any one of first to third positive-side bidirectional switches that selectively connect one of the output ends of the three-phase AC flow path to one end of the primary winding and one of the output ends of the three-phase AC flow path Are connected to the other end of the primary winding, and the PWM signal generation unit includes a first period corresponding to one change period of the carrier signal. Short-circuit pulse that generates a short-circuit pulse within And a compulsory stop pulse generator that holds the first short-circuit pulse generated after the predetermined condition is satisfied and outputs it as a compulsory stop pulse, and is the same according to the short-circuit pulse or the compulsory stop pulse. The positive-side switch driving pulse and the negative-side switch driving pulse for turning on the positive-side and negative-side bidirectional switches connected to the three-phase AC flow path are generated in the same time zone.
また、本発明のＳＭＲコンバータは、三相交流流路の入力端に供給される三相交流電力を高周波数にてスイッチングしつつ直流電力に変換するＳＭＲコンバータであって、高周波トランスと、前記三相交流電力を生ずる三相交流電源の各相電圧の電圧変化に同期した第１乃至第３の変調率信号を生成する制御部と、一定の時間変化率で信号レベルが変化する変化区間を一定周期にて含む前記三相交流電源の周波数よりも高い周波数のキャリア信号を生成するキャリア信号生成部と、前記キャリア信号の前記変化区間における信号レベルと前記第１乃至第３の変調率信号の各々の信号レベルを比較して比較結果に応じて定まるタイミングおよび期間において生成されるパルス列からなるＰＷＭ信号を生成するＰＷＭ信号生成部と、前記ＰＷＭ信号に応じてオンオフして前記三相交流流路の出力端を前記高周波トランスの一次巻き線の両端に選択的に接続して前記一次巻き線の両端に前記三相交流電源の周波数よりも高い周波数の交流パルスを印加する複数のスイッチを有する周波数変換部と、前記高周波トランスの二次巻き線の両端に生じる交流成分を整流して前記直流電力を得る整流部と、を有し、前記周波数変換部は、前記三相交流流路の出力端のいずれかを前記一次巻き線の一端に選択的に接続する第１乃至第３の正側双方向スイッチと前記三相交流流路の出力端のいずれかを前記一次巻き線の他端に選択的に接続する第１乃至第３の負側双方向スイッチと、を含み、前記ＰＷＭ信号生成部は、前記キャリア信号の１変化区間に対応する第１期間内に短絡パルスを生成する短絡パルス生成部を有し、前記短絡パルスに応じて同一の三相交流流路に接続された正側および負側双方向スイッチをオン駆動する正側スイッチ駆動パルスおよび負側スイッチ駆動パルスを同一時間帯に生成し、前記制御部は、所定条件の成立時に所定の時間変化率で振幅が減少する前記第１乃至第３の変調率信号を生成し、前記短絡パルス生成部は、前記第１乃至第３の変調率信号の振幅の減少に応じて前記短絡パルスのパルス幅を増大させることを特徴としている。 The SMR converter of the present invention is an SMR converter that converts three-phase AC power supplied to an input end of a three-phase AC channel into DC power while switching at a high frequency. A control unit that generates first to third modulation rate signals synchronized with voltage changes of each phase voltage of a three-phase AC power source that generates phase AC power, and a constant change interval in which the signal level changes at a constant time change rate A carrier signal generation unit that generates a carrier signal having a frequency higher than the frequency of the three-phase AC power source included in a cycle; a signal level in the change section of the carrier signal; and each of the first to third modulation rate signals A PWM signal generator for generating a PWM signal composed of pulse trains generated at a timing and a period determined according to the comparison result, and the PWM signal The output end of the three-phase AC flow path is selectively connected to both ends of the primary winding of the high-frequency transformer, and the frequency higher than the frequency of the three-phase AC power source at both ends of the primary winding. A frequency converter having a plurality of switches for applying an AC pulse, and a rectifier that rectifies an AC component generated at both ends of a secondary winding of the high-frequency transformer to obtain the DC power, and the frequency converter The first to third positive-side bidirectional switches that selectively connect one of the output ends of the three-phase AC flow path to one end of the primary winding and the output end of the three-phase AC flow path First to third negative bidirectional switches that selectively connect any one of the other ends of the primary winding, and the PWM signal generation unit is configured to correspond to a first change interval of the carrier signal. Short circuit that generates a short circuit pulse within one period The positive side switch drive pulse and the negative side switch drive pulse for driving the positive side and negative side bidirectional switches connected to the same three-phase AC flow path in accordance with the short-circuit pulse for the same time The control unit generates the first to third modulation rate signals whose amplitude decreases at a predetermined time change rate when a predetermined condition is satisfied, and the short-circuit pulse generation unit generates the first to third The pulse width of the short-circuit pulse is increased in accordance with a decrease in the amplitude of the third modulation factor signal.
本発明のＳＭＲコンバータによれば、システムを緊急停止せしめる強制停止パルスは、通常動作において生成される短絡パルスを保持したパルスであり且つ短絡パルスの生成タイミングと同じタイミングで生成される故、通常の動作シーケンスの流れを変えることなくシステムを停止させることが可能となる。従って、システムに負担をかけることなくシステムを強制停止させることが可能となる。 According to the SMR converter of the present invention, the forced stop pulse that causes the system to stop urgently is a pulse that holds the short-circuit pulse generated in the normal operation and is generated at the same timing as the generation timing of the short-circuit pulse. The system can be stopped without changing the flow of the operation sequence. Therefore, the system can be forcibly stopped without imposing a burden on the system.
また、本発明のＳＭＲコンバータによれば、制御部は、システムの異常発生時に所定の時間変化率で振幅が減少するように第１乃至第３の変調率信号を生成し、短絡パルス生成部は、第１乃至第３の変調率信号の振幅の減少に応じて短絡パルスのパルス幅を増大させる故、出力電圧および出力電流は、徐々に低下して最終的にシステムの停止に至ることとなる。従って、システムに負担をかけることなくシステムを強制停止させることが可能となる。 Further, according to the SMR converter of the present invention, the control unit generates the first to third modulation rate signals so that the amplitude decreases at a predetermined time change rate when a system abnormality occurs, and the short-circuit pulse generation unit Since the pulse width of the short-circuit pulse is increased in accordance with the decrease in the amplitude of the first to third modulation factor signals, the output voltage and the output current are gradually decreased to finally stop the system. . Therefore, the system can be forcibly stopped without imposing a burden on the system.
以下、本発明の実施例について図面を参照しつつ説明する。尚、以下に示す図において、実質的に同一又は等価な構成要素、部分には同一の参照符を付している。 Embodiments of the present invention will be described below with reference to the drawings. In the drawings shown below, substantially the same or equivalent components and parts are denoted by the same reference numerals.
＜基本構成＞
図２は、本発明の実施例に係るＥＶ用急速充電器を構成するＳＭＲコンバータ１の構成を示すブロック図である。ＳＭＲコンバータ１は、三相交流電源Ｅから供給された三相交流電力を直流電力に変換し、出力端子において例えば０〜４００Ｖの直流電圧を出力する。ＳＭＲコンバータ１は、いわゆるＳＭＲ（Switch Mode Rectifier）コンバータを基本構成とするものであり、ＥＶ用急速充電器の主要部を構成する。
<Basic configuration>
FIG. 2 is a block diagram showing a configuration of the
三相交流流路１０は、入力端において三相交流電源Ｅのｒ相、ｓ相、ｔ相にそれぞれ接続され、各相電圧がＳＭＲコンバータ１に導入される。交流フィルタ１２は、三相交流流路１０上に設けられた抵抗ＲＡＣ、リアクトルＬＡＣ、キャパシタＣＡＣにより構成され、周波数変換部２０が発生させる高周波電流成分を除去する。
The three-
周波数変換部２０は、三相交流電源Ｅの各相に対応している三相交流流路１０の各出力端に接続された正側双方向スイッチＳｒｐ、Ｓｓｐ、Ｓｔｐと、負側双方向スイッチＳｒｎ、Ｓｓｎ、Ｓｔｎを有している。双方向スイッチの各々は、互いに直列逆接続された２つの単方向ゲートトリガスイッチ素子（以下単にスイッチ素子と称する）と各スイッチ素子に並列接続された整流素子により構成される。スイッチ素子は例えばＩＧＢＴ（Insulated Gate Bipolar Transistor）であり、整流素子は例えばダイオードである。ダイオードは、アノードがＩＧＢＴのエミッタに、カソードがＩＧＢＴのコレクタに接続され、スイッチ素子が電流を流さない方向に電流バイパス経路を形成する。
The
正側および負側双方向スイッチは、それぞれ、ＰＷＭ信号生成部４０より供給される対応するＰＷＭ信号ｒｐ、ｒｎ、ｓｐ、ｓｎ、ｔｐ、ｔｎに応じてオンオフする。三相交流電源Ｅのｒ相に接続された三相交流流路１０の出力端は、正側双方向スイッチＳｒｐがオン状態となることにより高周波トランス３０の正側端子（ｐ側端子）に接続され、負側双方向スイッチＳｒｎがオン状態となることにより高周波トランス３０の負側端子（ｎ側端子）に接続される。三相交流電源Ｅのｓ相に接続された三相交流流路１０の出力端は、正側双方向スイッチＳｓｐがオン状態となることにより高周波トランス３０の正側端子（ｐ側端子）に接続され、負側双方向スイッチＳｓｎがオン状態となることにより高周波トランス３０の負側端子（ｎ側端子）に接続される。三相交流電源Ｅのｔ相に接続された三相交流流路１０の出力端は、正側双方向スイッチＳｔｐがオン状態となることにより高周波トランス３０の正側端子（ｐ側端子）に接続され、負側双方向スイッチＳｔｎがオン状態となることによりトランス３０の負側端子（ｎ側端子）に接続される。周波数変換部２０は、各双方向スイッチがＰＷＭ信号ｒｐ、ｒｎ、ｓｐ、ｓｎ、ｔｐ、ｔｎに応じて所定のタイミングで所定の期間に亘ってオンオフすることにより、三相交流電源Ｅの周波数よりも高い周波数の交流パルスを高周波トランス３０の一次巻き線の両端に印加する。
The positive-side and negative-side bidirectional switches are turned on / off according to corresponding PWM signals rp, rn, sp, sn, tp, and tn supplied from the PWM
高周波トランス３０は、１次側（入力側）と２次側（出力側）を絶縁するとともに、１次側に印加された高周波交流パルスを変圧して２次側に伝達する高周波ＡＣリンク部を構成する。整流部５０は、整流ダイオードＤ１〜Ｄ４がブリッジ接続された整流器を含んでおり、高周波トランス３０の２次巻き線から出力される交流パルスを直流に変換する。直流フィルタ６０は、出力端子の正極側に直列接続されたリアクトルＬＤＣと、出力端子の正極と負極の間に接続されたキャパシタＣＤＣにより構成されるＬＣローパスフィルタであり、整流部５０の出力に含まれるリップル成分を除去する。ＳＭＲコンバータ１の出力端子には、ＥＶ用のバッテリが接続されて充電が行われる。
The high-
制御部７０は、各種センサにて検出されるＳＭＲコンバータ１の出力電圧（充電電圧）ｖｏ、出力電流（充電電流）ｉｏおよび三相交流電源Ｅの線間電圧の位相角ωｔに基づいて、正弦波状のＰＷＭ指令信号（ＰＷＭ変調率ともいう）αｒｓ ＊、αｓｔ ＊、αｔｒ ＊を生成し、これをＰＷＭ信号生成部４０に供給する。制御部７０は、ＰＷＭ指令信号αｒｓ ＊、αｓｔ ＊、αｔｒ ＊の振幅制御を行うことにより、出力電圧（充電電圧）ｖｏおよび出力電流（充電電流）ｉｏを制御する。
The
ＰＷＭ信号生成部４０はＰＷＭ指令信号（変調率信号）αｒｓ ＊、αｓｔ ＊、αｔｒ ＊に基づいてＰＷＭ信号ｒｐ、ｒｎ、ｓｐ、ｓｎ、ｔｐ、ｔｎを生成する。ＰＷＭ信号生成部４０は、キャリア信号生成部４１（図７参照）において生成される三相交流電源Ｅの周波数よりも十分に高い周波数（例えば１５ＫＨｚ）のキャリア信号Ｃａｒの信号レベルとＰＷＭ指令信号αｒｓ ＊、αｓｔ ＊、αｔｒ ＊の信号レベルを比較して、比較結果に応じて定まるタイミングおよび期間において生成したパルス列をＰＷＭ信号ｒｐ、ｒｎ、ｓｐ、ｓｎ、ｔｐ、ｔｎとして出力する。ＰＷＭ信号ｒｐ、ｓｐ、ｔｐは、それぞれ正側双方向スイッチ駆動パルスを含み、対応する正側双方向スイッチＳｒｐ、Ｓｓｐ、Ｓｔｐに供給される。ＰＷＭ信号ｒｎ、ｓｎ、ｔｎは、それぞれ負側双方向スイッチ駆動パルスを含み、それぞれ対応する負側双方向スイッチＳｒｎ、Ｓｓｎ、Ｓｔｎに供給される。
ＰＷＭ信号生成部４０は、短絡パルス生成部９０においてＰＷＭ制御周期内の所定のタイミングで生成される短絡パルスｒ０、ｓ０、ｔ０に応じて同一の三相交流流路１０に接続された一対の正側および負側双方向スイッチを同時にオン状態とすべく正側および負側スイッチ駆動パルスを生成する。すなわち、短絡パルスに応じて一対の正側および負側双方向スイッチを同時にオン状態となることにより高周波トランスの一次巻き線の両端が短絡される。
The
The PWM
キャリア信号Ｃａｒは、一定の時間変化率で信号レベルが変化する変化区間を一定周期に含む振幅１のパルス列により構成される。キャリア信号Ｃａｒはいわゆる鋸歯状波の形態を有するものが好ましい。制御部７０およびＰＷＭ信号生成部４０は、例えばマイクロコンピュータやＦＰＧＡ（Field Programmable Gate Array）またはこれらの組み合わせにより構成される。
The carrier signal Car is constituted by a pulse train having an amplitude of 1 that includes a change interval in which the signal level changes at a constant time change rate in a constant cycle. The carrier signal Car preferably has a so-called sawtooth waveform. The
図３は、制御部７０において生成され、ＰＷＭ信号生成部４０に供給されるＰＷＭ指令信号αｒｓ ＊、αｓｔ ＊、αｔｒ ＊の波形を示す図である。ＰＷＭ指令信号αｒｓ ＊、αｓｔ ＊、αｔｒ ＊は、それぞれ、三相交流電源Ｅの線間電圧ｖｒｓに対して所定の位相関係を有し且つ電源周波数と同一の周波数を有する正弦波である。すなわち、ＰＷＭ指令信号αｒｓ ＊、αｓｔ ＊、αｔｒ ＊は三相交流電源Ｅの各相電圧および線間電圧の電圧変化に同期している。
FIG. 3 is a diagram illustrating waveforms of the PWM command signals α rs * , α st * , α tr * generated by the
＜ＰＷＭ信号パターン＞
ＰＷＭ信号生成部４０が生成するＰＷＭ信号について説明する。図３に示すように、電源基本波の１周期に対応するＰＷＭ指令信号αｒｓ ＊、αｓｔ ＊、αｔｒ ＊の１周期は、ＰＷＭ指令信号相互間の信号レベルの大小関係に応じて６つの期間に分割することができる。ＰＷＭ信号生成部４０は、上記６つの期間においてそれぞれ異なるパターンのＰＷＭ信号を生成する。図４（ａ）〜（ｆ）は、上記６つの期間のそれぞれにおけるＰＷＭ信号パターンを示したものである。
<PWM signal pattern>
The PWM signal generated by the PWM
ＰＷＭの１周期は、トグル信号生成部４２（図７参照）から出力される方形波状のトグル信号Ｔの１周期と一致している。トグル信号Ｔは、その信号レベルによってＰＷＭ制御周期を前半期間（第１期間）と後半期間（第２期間）に分割する。すなわち、トグル信号Ｔがハイレベルを呈する期間が前半期間、ローレベルを呈する期間が後半期間である。キャリア信号Ｃａｒは、トグル信号Ｔに同期しており、鋸歯状パルスのパルス幅はＰＷＭ制御周期の前半期間および後半期間の時間幅と一致している。 One period of the PWM coincides with one period of the square-wave toggle signal T output from the toggle signal generation unit 42 (see FIG. 7). The toggle signal T divides the PWM control period into a first half period (first period) and a second half period (second period) according to the signal level. That is, the period in which the toggle signal T exhibits a high level is the first half period, and the period in which the toggle signal T exhibits a low level is the second half period. The carrier signal Car is synchronized with the toggle signal T, and the pulse width of the sawtooth pulse coincides with the time width of the first half period and the second half period of the PWM control cycle.
図３に示すＰＷＭ指令信号の１周期内における第１の期間においては、ＰＷＭ指令信号のうち、αｒｓ ＊のレベルが最も大きく、αｓｔ ＊のレベルが最も小さく、αｔｒ ＊のレベルが他の２つの中間となる。第１の期間においてＰＷＭ信号生成部４０は、以下に示すパターンのＰＷＭ信号を生成する（図４（ａ）参照）。
In the first period within one cycle of the PWM command signal shown in FIG. 3, among the PWM command signals, the level of α rs * is the largest, the level of α st * is the smallest, and the level of α tr * is the other level. Between the two. In the first period, the PWM
ＰＷＭ制御周期の前半期間において、ＰＷＭ信号ｒｐは、継続してハイレベルを呈する。ＰＷＭ信号ｓｎは、キャリア信号Ｃａｒのレベルがαｓｔ ＊のレベルに達してからαｔｒ ＊のレベルに達するまでの期間に亘ってハイレベルを呈する。ＰＷＭ信号ｔｎはキャリア信号のレベルがαｔｒ ＊のレベルに達してからαｒｓ ＊のレベルに達するまでの期間に亘ってハイレベルを呈する。 In the first half period of the PWM control cycle, the PWM signal rp continuously exhibits a high level. The PWM signal sn exhibits a high level over a period from when the level of the carrier signal Car reaches the level of α st * until it reaches the level of α tr * . The PWM signal tn exhibits a high level over a period from when the level of the carrier signal reaches the level of α tr * until it reaches the level of α rs * .
ＰＷＭ制御周期の後半期間において、ＰＷＭ信号ｒｎは、継続してハイレベルを呈する。ＰＷＭ信号ｓｐはキャリア信号のレベルがαｓｔ ＊のレベルに達してからαｔｒ ＊のレベルに達するまでの期間に亘ってハイレベルを呈する。ＰＷＭ制御周期の後半期間において、ＰＷＭ信号ｔｐはキャリア信号のレベルがαｔｒ ＊のレベルに達してからαｒｓ ＊のレベルに達するまでの期間に亘ってハイレベルを呈する。 In the latter half of the PWM control cycle, the PWM signal rn continuously exhibits a high level. The PWM signal sp exhibits a high level over a period from when the level of the carrier signal reaches the level of α st * until it reaches the level of α tr * . In the latter half of the PWM control cycle, the PWM signal tp exhibits a high level over a period from when the carrier signal level reaches the α tr * level until it reaches the α rs * level.
ＰＷＭ制御周期の前半期間から後半期間に移行する前後期間（すなわち、前半期間に生成されるキャリア信号Ｃａｒのレベルがαｒｓ ＊のレベルに達してから、後半期間に生成されるキャリア信号のレベルがαｓｔ ＊のレベルに達するまでの期間）およびＰＷＭ制御周期の後半期間から次の制御周期の前半期間に移行する前後期間（すなわち、後半期間に生成されるキャリア信号Ｃａｒのレベルがαｒｓ ＊のレベルを達してから、次の制御周期の前半期間に生成されるキャリア信号のレベルがαｓｔ ＊のレベルに達するまでの期間）においてＰＷＭ信号ｒｐとＰＷＭ信号ｒｎは共に短絡パルスｒ０に応じてハイレベルを呈する。 Before and after the transition from the first half period of the PWM control cycle to the second half period (that is, after the level of the carrier signal Car generated in the first half period reaches the level of α rs * , the level of the carrier signal generated in the second half period is the period until the level of α st * is reached) and the period before and after transition from the latter half of the PWM control cycle to the first half of the next control cycle (that is, the level of the carrier signal Car generated in the second half is α rs * The PWM signal rp and the PWM signal rn are both high in response to the short-circuit pulse r0 in the period from when the level is reached until the level of the carrier signal generated in the first half of the next control cycle reaches the α st * level). Presents a level.
すなわち、ＰＷＭ信号生成部４０は、第１の期間において、キャリア信号Ｃａｒの１変化区間に対応する前半期間に亘って正側双方向スイッチＳｒｐを駆動する正側スイッチ駆動パルスを生成し、これをＰＷＭ信号ｒｐとして出力するとともに、前半期間内において負側双方向スイッチＳｒｎ、Ｓｓｎ、Ｓｔｎをそれぞれ駆動する負側スイッチ駆動パルスを互いに異なる時間帯において順次生成し、これをそれぞれＰＷＭ信号ｒｎ、ｓｎ、ｔｎとして出力する。一方、ＰＷＭ信号生成部４０は、後半期間に亘って負側双方向スイッチＳｒｎを駆動する負側スイッチ駆動パルスを生成し、これをＰＷＭ信号ｒｎとして出力するとともに、前半期間における負側双方向スイッチＳｒｎ、Ｓｓｎ、Ｓｔｎの駆動順序と同一の順序でこれらと対になる正側双方向スイッチＳｒｐ、Ｓｓｐ、Ｓｔｐのそれぞれを駆動する正側スイッチ駆動パルスを生成し、これをそれぞれＰＷＭ信号ｒｐ、ｓｐ、ｔｐとして出力する。
That is, in the first period, the PWM
このように、ＰＷＭ信号は、キャリア信号ＣａｒとＰＷＭ指令信号αｒｓ ＊、αｓｔ ＊、αｔｒ ＊の比較結果に応じて定まるタイミングおよび期間に生成される正側スイッチ駆動パルスと負側スイッチ駆動パルスで構成される。 As described above, the PWM signal is generated by the positive side switch drive pulse and the negative side switch drive pulse generated at the timing and period determined according to the comparison result of the carrier signal Car and the PWM command signals α rs * , α st * , α tr *. Composed of pulses.
＜動作モード＞
図５に上記第１の期間におけるＳＭＲコンバータ１の各部の波形を示し、図６に上記第１の期間におけるＰＷＭ信号パターンに応じた動作モードを示す。以下に第１の期間における動作モードＡ〜Ｈについて図５および図６を参照しつつ説明する。
<Operation mode>
FIG. 5 shows a waveform of each part of the
（モードＡ）
ＰＷＭ制御周期の開始直後と終了直前の所定期間、すなわちＰＷＭ制御周期の始まりから前半期間に生成されるキャリア信号Ｃａｒの信号レベルがαｓｔ ＊のレベルに達するまでの期間と、後半期間に生成されるキャリア信号Ｃａｒの信号レベルがαｒｓ ＊のレベルを超えてからＰＷＭ制御周期の終了までの期間において、三相交流流路１０を介してｒ相に接続される正側双方向スイッチＳｒｐおよび負側双方向スイッチＳｒｎは、短絡パルスｒ０に応じてオン状態となる。これにより、正側双方向スイッチＳｒｐ、高周波トランス３０、負側双方向スイッチＳｒｎを経由するループが形成され、高周波トランス３０の両端が短絡される。上記ループには一次側電流ｉｐｎとして励磁電流が流れる。二次側においては出力電流ｉｏが継続して流れる。
(Mode A)
It is generated in a predetermined period immediately after the start and end of the PWM control cycle, that is, a period until the signal level of the carrier signal Car generated in the first half period from the start of the PWM control period reaches the level of α st * , and in the second half period. A positive bidirectional switch S rp connected to the r-phase via the three-
（モードＢ）
三相交流流路１０を介してｒ相に接続される正側双方向スイッチＳｒｐは、ＰＷＭ信号ｒｐに応じてＰＷＭ制御周期の前半期間（モードＡからモードＥまで）に亘ってオン状態を継続させる。ｒ相に接続される負側双方向スイッチＳｒｎがＰＷＭ信号ｒｎに応じてオフ状態となる一方、ｓ相に接続される負側双方向スイッチＳｓｎがＰＷＭ信号ｓｎに応じてオン状態となる。これにより、電源ｒ相、正側双方向スイッチＳｒｐ、高周波トランス３０、負側双方向スイッチＳｓｎ、電源ｓ相を経由するループが形成され、一次側電流ｉｐｎの転流が生じる。高周波トランス３０の両端には、三相交流電源Ｅの線間電圧ｖｒｓが印加され、高周波トランス３０の正側（ｐ側）端子から負側（ｎ側）端子に向かう正方向の一次側電流ｉｐｎが流れる。これにより、高周波トランス３０の二次巻き線に二次側電流が誘導される。二次側電流は整流部５０により整流されて出力電流ｉｏが流れる。
(Mode B)
The positive bidirectional switch S rp connected to the r phase via the three-phase alternating
（モードＣ）
ｓ相に接続される負側双方向スイッチＳｓｎがＰＷＭ信号ｓｎに応じてオフ状態となる一方、ｔ相に接続される負側双方向スイッチＳｔｎがＰＷＭ信号ｔｎに応じてオン状態となる。これにより、電源ｒ相、正側双方向スイッチＳｒｐ、高周波トランス３０、負側双方向スイッチＳｔｎ、電源ｔ相を経由するループが形成され、一次側電流ｉｐｎの転流が生じる。高周波トランス３０の両端には、三相交流電源Ｅの線間電圧ｖｔｒが印加され、高周波トランス３０の正側（ｐ側）端子から負側（ｎ側）端子に向かう正方向の一次側電流ｉｐｎが流れる。これにより、高周波トランス３０の二次巻き線に二次側電流が誘導される。二次側電流は整流部５０により整流されて出力電流ｉｏが流れる。
(Mode C)
The negative bidirectional switch S sn connected to the s phase is turned off in response to the PWM signal sn, while the negative bidirectional switch S tn connected to the t phase is turned on in response to the PWM signal tn. . As a result, a loop is formed through the power source r phase, the positive side bidirectional switch S rp , the
（モードＤ、Ｅ）
ｔ相に接続される負側双方向スイッチＳｔｎがＰＷＭ信号ｔｎに応じてオフ状態となる一方、ｒ相に接続される正側双方向スイッチＳｒｐおよび負側双方向スイッチＳｒｎが短絡パルスｒ０に応じてオン状態となる。これにより、正側双方向スイッチＳｒｐ、高周波トランス３０、負側双方向スイッチＳｒｎを経由するループが形成され、高周波トランス３０の両端が短絡される。上記ループには一次側電流ｉｐｎとして励磁電流が流れる。二次側においては出力電流ｉｏが継続して流れる。
(Mode D, E)
The negative bidirectional switch S tn connected to the t phase is turned off in response to the PWM signal tn, while the positive bidirectional switch S rp and the negative bidirectional switch S rn connected to the r phase are short-circuit pulses. It is turned on in response to r0. As a result, a loop passing through the positive-side bidirectional switch S rp , the high-
（モードＦ）
ｒ相に接続される負側双方向スイッチＳｒｎがＰＷＭ信号ｒｎに応じてＰＷＭ制御周期の後半期間（モードＥからモードＨまで）に亘ってオン状態を継続させる。正側双方向スイッチＳｒｐがＰＷＭ信号ｒｐに応じてオフ状態となる一方、ｓ相に接続される正側双方向スイッチＳｓｐがＰＷＭ信号ｓｐに応じてオン状態となる。これにより、電源ｒ相、負側双方向スイッチＳｒｎ、高周波トランス３０、正側双方向スイッチＳｓｐ、電源ｓ相を経由するループが形成され、一次側電流ｉｐｎの転流が生じる。高周波トランス３０の両端には、三相交流電源Ｅの線間電圧ｖｒｓが逆方向に印加され、高周波トランス３０の負側（ｎ側）端子から正側（ｐ側）端子に向かう負方向の一次側電流ｉｐｎが流れる。これにより、高周波トランス３０の二次巻き線に二次側電流が誘導される。二次側電流は、整流部５０により整流されて出力電流ｉｏが流れる。
(Mode F)
The negative bidirectional switch S rn connected to the r phase is kept on for the second half of the PWM control cycle (from mode E to mode H) in accordance with the PWM signal rn. The positive bidirectional switch S rp is turned off in response to the PWM signal rp, while the positive bidirectional switch S sp connected to the s phase is turned on in response to the PWM signal sp. As a result, a loop is formed through the power source r-phase, negative-side bidirectional switch S rn , high-
（モードＧ）
ｓ相に接続される正側双方向スイッチＳｓｐがＰＷＭ信号ｓｐに応じてオフ状態となる一方、ｔ相に接続される正側スイッチＳｔｐがＰＷＭ信号ｔｐに応じてオン状態となる。これにより、電源ｒ相、負側双方向スイッチＳｒｎ、高周波トランス３０、正側双方向スイッチＳｔｐ、電源ｔ相を経由するループが形成され、一次側電流ｉｐｎの転流が生じる。高周波トランス３０の両端には、三相交流電源Ｅの線間電圧ｖｔｒが逆方向に印加され、高周波トランス３０の負側（ｎ側）端子から正側（ｐ側）端子に向かう負方向の一次側電流ｉｐｎが流れる。これにより、高周波トランス３０の二次巻き線に二次側電流が誘導される。二次側電流は、整流部５０により整流されて出力電流ｉｏが流れる。
(Mode G)
The positive-side bidirectional switch Ssp connected to the s-phase is turned off in response to the PWM signal sp, while the positive-side switch Stp connected to the t-phase is turned on in response to the PWM signal tp. As a result, a loop is formed through the power supply r phase, the negative bidirectional switch S rn , the
（モードＨ）
動作モードＨは、上記した動作モードＡと同様である。動作モードＨの終了後、動作モードＡに戻る。図３および図４（ａ）に示す期間１においては上記した動作モードＡ〜Ｈが繰り返される。
(Mode H)
The operation mode H is the same as the operation mode A described above. After the operation mode H ends, the operation mode A is restored. In the
このように、ＰＷＭ指令信号の１周期内における第１の期間においては、ｒ相が基準相とされ、ｒ相を経由する電流ループを形成しつつ一次側電流ｉｐｎがｓ相からｔ相に転流するように双方向スイッチが駆動される。また、共通の三相交流流路１０の出力端に接続された一対の正側双方向スイッチと負側双方向スイッチがＰＷＭ制御周期の前半期間と後半期間で入れ替わるように駆動され且つ一対の正側および負側双方向スイッチは、前半期間と後半期間で駆動順序が一致するように駆動される。これにより、高周波トランス３０の両端に対称性の良好な正方向と負方向の電圧パルスが交互に印加される。ここで、高周波トランス３０に印加される正方向と負方向の電圧パルスの対称性が崩れると、直流偏磁が生じて磁気飽和が生じやすくなり問題となる。本実施例に係るＰＷＭ信号パターンによれば、高周波トランス３０に印加される正方向と負方向の電圧パルスの対称性が極めて良好となり、一次側電流ｉｐｎにおいて正方向に流れる電流量と負方向に流れる電流量の総量を均一とすることが可能となる。すなわち、一次側電流ｉｐｎの対称性をも良好とすることが可能となり、直流偏磁の発生が防止される。また、これによって高周波トランス３０の二次側に生ずる二次側電流の高調波成分を減少させることができ、リアクトルＬＤＣの小型化を図ることが可能となる。
As described above, in the first period within one cycle of the PWM command signal, the r phase is set as the reference phase, and the primary current i pn is changed from the s phase to the t phase while forming a current loop passing through the r phase. A bidirectional switch is driven to commutate. Further, the pair of positive side bidirectional switches and negative side bidirectional switches connected to the output end of the common three-phase
また、本実施例に係るＰＷＭ信号パターンによれば、高周波トランス３０の一次巻き線に対する正電圧パルスの印加期間と負電圧パルスの印加期間の間の期間に短絡パルスが生成され、これに応じて共通の三相交流流路１０に接続された正側および負側双方向スイッチが同時にオン状態となる。これにより、上記期間に高周波トランス３０の両端を短絡し、短絡ループ上に励磁電流を流して一次側電流ｉｐｎの連続性を確保しつつ高周波トランス３０の両端に印加する電圧がゼロになる期間を生成している。第１の期間においては、ｒ相が基準相とされ、ｒ相を経由する電流ループが形成される。故に、前半期間又は後半期間においてｒ相に接続された正側双方向スイッチＳｒｐ又は負側双方向スイッチＳｒｎのいずれかを常にオン状態とすることができる。従って、第１の期間においては、ｒ相に接続された正側双方向スイッチＳｒｐおよび負側双方向スイッチＳｒｎを同時にオン状態とするべく短絡パルスｒ０を生成することにより、効率的なスイッチング動作を実現しながらＰＷＭ制御周期内に高周波トランス３０の短絡期間を設けることが可能となる。
図３に示すＰＷＭ指令信号の１周期内における第２の期間においては、ＰＷＭ指令信号のうち、αｒｓ ＊のレベルが最も大きく、αｔｒ ＊のレベルが最も小さく、αｓｔ ＊のレベルが他の２つの中間となる。図４（ｂ）に示すように、ＰＷＭ信号生成部４０は、第２の期間において、キャリア信号Ｃａｒの１変化区間に対応する前半期間に亘って負側双方向スイッチＳｔｎを駆動する負側スイッチ駆動パルスを生成し、これをＰＷＭ信号ｔｎとして出力するとともに、前半期間内において正側双方向スイッチＳｔｐ、Ｓｓｐ、Ｓｒｐをそれぞれ駆動する負側スイッチ駆動パルスを互いに異なる時間帯において順次生成し、これをそれぞれＰＷＭ信号ｔｐ、ｒｐ、ｓｐとして出力する。一方、ＰＷＭ信号生成部４０は、後半期間に亘って正側双方向スイッチＳｔｐを駆動する正側スイッチ駆動パルスを生成し、これをＰＷＭ信号ｔｐとして出力するとともに、前半期間における正側双方向スイッチＳｔｐ、Ｓｓｐ、Ｓｒｐの駆動順序と同一の順序でこれらと対をなす負側双方向スイッチＳｔｎ、Ｓｓｎ、Ｓｒｎのそれぞれを駆動する負側スイッチ駆動パルスを生成し、これをそれぞれＰＷＭ信号ｔｎ、ｓｎ、ｒｎとして出力する。第２の期間においてはｔ相が基準相とされ、ｔ相を経由する電流ループを形成しつつ一次側電流ｉｐｎがｓ相からｒ相に転流するように双方向スイッチが駆動される。また、共通の三相交流流路１０の出力端に接続された正側双方向スイッチと負側双方向スイッチがＰＷＭ制御周期の前半期間と後半期間で入れ替わるように駆動され且つ一対の正側および負側双方向スイッチは、前半期間と後半期間で駆動順序が一致するように駆動される。これにより、高周波トランス３０の両端に対称性の良好な正方向と負方向の電圧パルスが交互に印加される。また、上述した第１の期間の場合と同様、高周波トランス３０の一次巻き線に対する正電圧パルスの印加期間と負電圧パルスの印加期間の間の期間に短絡パルスを生成し、短絡パルスに基づいて一対の正側および負側双方向スイッチを同時オンさせることにより、高周波トランス３０の両端を短絡し、短絡ループ上に励磁電流を流して一次側電流ｉｐｎの連続性を確保しつつ高周波トランス３０の両端に印加する電圧がゼロとなる期間を生成している。第２の期間においては、ｔ相が基準相とされ、ｔ相を経由する電流ループが形成される。故に、前半期間又は後半期間においてｔ相に接続された正側双方向スイッチＳｔｐ又は負側双方向スイッチＳｔｎのいずれかを常にオン状態とすることができる。従って、第２の期間においては、正側双方向スイッチＳｔｐおよび負側双方向スイッチＳｔｎを同時にオン状態とするべく短絡パルスｔ０を生成することにより、効率的なスイッチング動作を実現しながらＰＷＭ制御周期内に高周波トランス３０の短絡期間を設けることが可能となる。
Further, according to the PWM signal pattern according to the present embodiment, a short-circuit pulse is generated in a period between the application period of the positive voltage pulse and the application period of the negative voltage pulse with respect to the primary winding of the high-
In the second period within one cycle of the PWM command signal shown in FIG. 3, among the PWM command signals, the level of α rs * is the largest, the level of α tr * is the smallest, and the level of α st * is the other level. Between the two. As shown in FIG. 4B, the PWM
図３に示すＰＷＭ指令信号の１周期内における第３の期間においては、電源の線間電圧の電圧変化に同期したＰＷＭ指令信号のうち、αｓｔ ＊のレベルが最も大きく、αｔｒ ＊のレベルが最も小さく、αｒｓ ＊のレベルが他の２つの中間となる。図４（ｃ）に示すように、ＰＷＭ信号生成部４０は、第３の期間において、キャリア信号Ｃａｒの１変化区間に対応する前半期間に亘って正側双方向スイッチＳｓｐを駆動する正側スイッチ駆動パルスを生成し、これをＰＷＭ信号ｓｐとして出力するとともに、前半期間内において負側双方向スイッチＳｓｎ、Ｓｔｎ、Ｓｒｎをそれぞれ駆動する負側スイッチ駆動パルスを互いに異なる時間帯において順次生成し、これをそれぞれＰＷＭ信号ｓｎ、ｔｎ、ｒｎとして出力する。一方、ＰＷＭ信号生成部４０は、後半期間に亘って、負側双方向スイッチＳｓｎを駆動する負側スイッチ駆動パルスを生成し、これをＰＷＭ信号ｓｎとして出力するとともに、後半期間において前半期間における負側双方向スイッチＳｓｎ、Ｓｔｎ、Ｓｒｎの駆動順序と同一の順序でこれらと対をなす正側双方向スイッチＳｓｐ、Ｓｔｐ、Ｓｒｐのそれぞれを駆動する正側スイッチ駆動パルスを生成し、これをそれぞれＰＷＭ信号ｓｐ、ｔｐ、ｒｐとして出力する。第３の期間においてはｓ相が基準相とされ、ｓ相を経由する電流ループを形成しつつ一次側電流ｉｐｎがｔ相からｒ相に転流するように双方向スイッチが駆動される。また、共通の三相交流流路１０の出力端に接続された正側双方向スイッチと負側双方向スイッチがＰＷＭ制御周期の前半期間と後半期間で入れ替わるように駆動され、且つ一対の正側および負側双方向スイッチは、前半期間と後半期間で駆動順序が一致するように駆動される。これにより、高周波トランス３０の両端に対称性の良好な正方向と負方向の電圧パルスが交互に印加される。また、上述した第１の期間の場合と同様、高周波トランス３０の一次巻き線に対する正電圧パルスの印加期間と負電圧パルスの印加期間の間の期間に短絡パルスを生成し、短絡パルスに基づいて一対の正側および負側双方向スイッチを同時オンさせることにより、高周波トランス３０の両端を短絡し、短絡ループ上に励磁電流を流して一次側電流ｉｐｎの連続性を確保しつつ高周波トランス３０の両端に印加する電圧がゼロとなる期間を生成している。第３の期間においては、ｓ相が基準相とされ、ｓ相を経由する電流ループが形成される。故に、前半期間又は後半期間においてｓ相に接続された正側双方向スイッチＳｔｐ又は負側双方向スイッチＳｔｎのいずれかを常にオン状態とすることができる。従って、第３の期間においては正側双方向スイッチＳｓｐおよび負側双方向スイッチＳｓｎを同時にオン状態とするべく短絡パルスｓ０を生成することにより、効率的なスイッチング動作を実現しながらＰＷＭ周期内に高周波トランス３０の短絡期間を設けることが可能となる。
In the third period in one cycle of the PWM command signal shown in FIG. 3, among the PWM command signals synchronized with the voltage change of the line voltage of the power supply, the level of α st * is the largest, and the level of α tr * Is the smallest, and the level of α rs * is in the middle of the other two. As shown in FIG. 4 (c), PWM
図３に示すＰＷＭ指令信号の１周期内における第４〜第６の期間においては、図４（ｄ）〜（ｆ）に示すように、第１〜第３の期間における動作に準じた動作となるので説明を省略する。このように、本実施例に係るＳＭＲコンバータ１において、第１乃至第６の期間に基準相が順次入れ替わり、当該基準相を経由する電流ループを形成し、一次側電流ｉｐｎが他の２つの相を経由するループ間を転流するように正側および負側双方向スイッチが駆動される。当該基準相に対応する正側および負側双方向スイッチが、短絡パルスに従って同時にオン状態とされ、高周波トランス３０の両端が短絡される。短絡パルスは、高周波トランス３０の一次巻き線に対する正電圧パルスの印加期間と負電圧パルスの印加期間の間の期間に生成され、一次側電流ｉｐｎの連続性を確保しつつ高周波トランス３０の両端に印加する電圧がゼロとなる期間を生成している。
In the fourth to sixth periods within one cycle of the PWM command signal shown in FIG. 3, as shown in FIGS. 4 (d) to (f), the operation conforms to the operation in the first to third periods. Therefore, the description is omitted. As described above, in the
＜ＰＷＭ信号生成部の構成＞
図７は、上述したパターンのＰＷＭ信号を生成するＰＷＭ信号生成部４０の構成を示す論理回路図である。コンパレータ４０１〜４０３は、キャリア信号生成部４１より生成されるキャリア信号Ｃａｒの信号レベルとＰＷＭ指令信号αｒｓ ＊、αｓｔ ＊、αｔｒ ＊の信号レベルとを比較して、各ＰＷＭ指令信号の信号レベルに応じたパルス幅を有するレベル表示パルスｒｓ、ｓｔ、ｔｒを出力する。レベル表示パルスは、論理反転されるルートと論理反転されないルートに分岐され、それぞれ、ＡＮＤゲート４１１〜４１６に入力される。ＡＮＤゲート４１１、４１２は、レベル表示パルスｒｓ、ｓｔと、これらの論理反転パルスとの論理積を演算して、ＰＷＭ信号ｒｐ、ｒｎを構成する正側および負側スイッチ駆動パルスの生成タイミングおよびそのパルス幅を定めるタイミングパルスｒｐ´、ｒｎ´を出力する。ＡＮＤゲート４１３、４１４は、レベル表示パルスｓｔ、ｔｒと、これらの論理反転パルスとの論理積を演算してＰＷＭ信号ｓｐ、ｓｎを構成する正側および負側スイッチ駆動パルスの生成タイミングおよびそのパルス幅を定めるタイミングパルスｓｐ´、ｓｎ´を出力する。ＡＮＤゲート４１５、４１６は、レベル表示パルスｒｓ、ｔｒと、これらの論理反転パルスとの論理積を演算して、ＰＷＭ信号ｔｐ、ｔｎを構成する正側および負側スイッチ駆動パルスの生成タイミングおよびそのパルス幅を定めるタイミングパルスｔｐ´、ｔｎ´を出力する。
<Configuration of PWM signal generator>
FIG. 7 is a logic circuit diagram showing a configuration of the PWM
タイミングパルスｒｐ´、ｒｎ´、ｓｐ´、ｓｎ´、ｔｐ´、ｔｎ´は、それぞれＯＲゲート４２１〜４２６の一方の入力端子に入力される。ＯＲゲート４２１および４２２、４２３および４２４、４２５および４２６の他方の入力端子には、それぞれ短絡パルス生成部９０において生成された短絡パルスｒ０、ｓ０、ｔ０が供給される。ＯＲゲート４２１〜４２６は、タイミングパルスと短絡パルスの論理和を演算し、タイミングパルスと短絡パルスとを合成した合成パルスｒｐ″、ｒｎ″、ｓｐ″、ｓｎ″、ｔｐ″、ｔｎ″を出力する。
Timing pulses rp ′, rn ′, sp ′, sn ′, tp ′, and tn ′ are input to one input terminals of the
合成パルスｒｐ″、ｒｎ″、ｓｐ″、ｓｎ″、ｔｐ″、ｔｎ″は、ＡＮＤゲート４３１〜４４２およびＯＲゲート４５１〜４５６によりトグル信号生成部４２において生成されるトグル信号Ｔおよびその論理反転信号と論理合成される。トグル信号Ｔは、ＰＷＭ周期の前半期間と後半期間で互いに異なる信号レベルを呈する。ＡＮＤゲート４３１〜４４２およびＯＲゲート４５１〜４５６は、合成パルスをトグル信号Ｔの信号レベルに応じて正側双方向スイッチと負側双方向スイッチに振り分けるべく分割して正側および負側双方向スイッチの各々に対応する正側および負側スイッチ駆動パルスを生成し、これをＰＷＭ信号として出力する。上述したＰＷＭ信号パターンは、このような比較的小規模な論理回路で生成することができる。
The synthesized pulses rp ″, rn ″, sp ″, sn ″, tp ″, tn ″ are the toggle signal T generated in the toggle
＜短絡パルス生成部の構成＞
図８は、短絡パルスｒ０、ｓ０、ｔ０を生成する短絡パルス生成部９０の回路ブロック図、図９は、図４（ａ）に示す第１の期間における短絡パルス生成部９０の動作を例示するタイミングチャートである。短絡パルス生成部９０には、ＰＷＭ信号生成部４０により生成されるレベル表示パルスｒｓ、ｓｔ、ｔｒが入力される。レベル表示パルスおよびその論理反転パルスは、ＡＮＤゲート９０１、９０２およびＯＲゲート９０３により論理合成され、短絡パルスの生成タイミングおよびパルス幅を定める短絡タイミングパルスＡが生成される。短絡タイミングパルスＡはキャリア信号Ｃａｒ信号レベルとＰＷＭ指令信号αｒｓ *、αｓｔ *、αｔｒ *の信号レベルを比較して、ＰＷＭ指令信号αｒｓ *、αｓｔ *、αｔｒ *のすべての信号がキャリア信号Ｃａｒの信号レベルに対して大きい期間、または小さい期間を表示する。また、短絡タイミングパルスＡは高周波トランス３０の一次巻き線に対する正電圧パルスの印加期間と負電圧パルスの印加期間の間のゼロ電圧印加期間を表示する。
<Configuration of short-circuit pulse generator>
FIG. 8 is a circuit block diagram of the short-circuit
短絡タイミングパルスＡは、ＮＯＴゲート９０４およびシフトレジスタ９０５を経てＤ−フリップフロップ９０６、９０７のクロック入力端子に入力される。Ｄ−フリップフロップ９０６のＤ端子にはレベル表示パルスｒｓの論理反転パルスが入力され、Ｄ−フリップフロップ９０７のＤ端子にはレベル表示パルスｔｒの論理反転パルスが入力される。Ｄ−フリップフロップ９０６、９０７の出力値は、ＡＮＤゲート９０８、９０９により論理合成されて最小表示パルスｒｓｍｉｎ、ｓｔｍｉｎ、ｔｒｍｉｎが生成される。最小表示パルスｒｓｍｉｎ、ｓｔｍｉｎ、ｔｒｍｉｎは、ＰＷＭ指令信号αｒｓ ＊、αｓｔ ＊、αｔｒ ＊のうち最も信号レベルの低いものを表示する。すなわち、図９に示すように、第１の期間においてはαｓｔ ＊が最小であるので、第１期間においては、最小表示パルスｓｔｍｉｎが生成される。
The short-circuit timing pulse A is input to the clock input terminals of the D flip-
一方、レベル表示パルスｒｓ、ｓｔ、ｔｒおよびその論理反転パルスは、ＡＮＤゲート９１０、９１１、９１２およびＯＲゲート９１３により論理合成され、トリガ信号Ｂが生成される。トリガ信号Ｂはシフトレジスタ９１４を経由してＤ−フリップフロップ９１５、９１６のクロック入力端子に入力される。Ｄ−フリップフロップ９１５のＤ端子にはレベル表示パルスｒｓが入力され、Ｄ−フリップフロップ９１６のＤ端子にはレベル表示パルスｔｒが入力される。Ｄ−フリップフロップ９１５、９１６の出力値は、ＡＮＤゲート９１７、９１８により論理合成されて最大表示パルスｒｓｍａｘ、ｓｔｍａｘ、ｔｒｍａｘが生成される。最大表示パルスｒｓｍａｘ、ｓｔｍａｘ、ｔｒｍａｘは、ＰＷＭ指令信号αｒｓ ＊、αｓｔ ＊、αｔｒ ＊のうち最も信号レベルの高いものを表示する。すなわち、図９に示すように、第１の期間においてはαｒｓ ＊が最大であるので、第１の期間においては、最大表示パルスｒｓｍａｘが生成される。
On the other hand, the level display pulses rs, st, tr and their logic inversion pulses are logically synthesized by AND
最小表示パルスｒｓｍｉｎ、ｓｔｍｉｎ、ｔｒｍｉｎおよび最大表示パルスｒｓｍａｘ、ｓｔｍａｘ、ｔｒｍａｘは、ＮＯＴゲート９２０〜９２２、ＡＮＤゲート９３１〜９３６、ＯＲゲート９４１〜９４３により論理合成され、基準相を表示する基準相表示パルスが生成される。基準相表示パルスと短絡タイミングパルスＡは、ＡＮＤゲート９５１〜９５３に入力される。ＡＮＤゲート９５１〜９５３は、これらの入力信号の論理積を短絡パルスｒ０、ｓ０、ｔ０として出力する。
短絡パルス生成部９０をこのように構成することで、基準相となるべき相に接続された一対の正側および負側双方向スイッチを、高周波トランス３０の一次巻き線に対する正電圧パルスの印加期間と負電圧パルスの印加期間の間の期間にそれぞれオン状態とする短絡パルスが生成される。図９に示すように、第１の期間においては、基準相（ｒ相）に対応した正側および負側双方向スイッチＳｒｐおよびＳｒｎを同一時間帯にオン状態として短絡ループを形成する短絡パルスｒ０が上記のタイミングで生成される。上記した短絡パルス生成部９０の構成によれば、第１の期間および第４の期間において基準相となるｒ相に接続された正側および負側双方向スイッチＳｒｐ、Ｓｒｎを同時にオン状態とする短絡パルスｒ０が上記のタイミングで生成される。第３の期間および第６の期間において基準相となるｓ相に接続された正側および負側双方向スイッチＳｓｐ、Ｓｓｎを同時にオン状態とする短絡パルスｓ０が上記のタイミングで生成される。第２の期間および第５の期間において基準相となるｔ相に接続された正側および負側双方向スイッチＳｔｐ、Ｓｔｎを同時にオン状態とする短絡パルスｔ０が上記のタイミングで生成される。
The minimum display pulses rs min , st min , tr min and the maximum display pulses rs max , st max , tr max are logically synthesized by
By configuring the short-
＜ＰＷＭ指令信号＞
正弦波状のＰＷＭ指令信号αｒｓ ＊、αｓｔ ＊、αｔｒ ＊と三相交流電源Ｅとの位相関係について説明する。図１０（ａ）は、三相交流電源ＥとＳＭＲコンバータ１の電気的接続関係を示す模式図である。図１０（ｂ）は、図１０（ａ）に表示された各相電圧、各相電流、線間電圧ｖｒｓ、線間電流ｉｒｓの位相関係を示した図である。ＳＭＲコンバータ１において、三相交流電源Ｅの相電圧ｖｒ、ｖｓ、ｖｔと相電流ｉｒ、ｉｓ、ｉｔがそれぞれ同相となるように、すなわち、力率１となるように制御する。力率１とするためには、例えば線間電流ｉｒｓが線間電圧ｖｒｓに対して６０°遅れるように制御すればよい。従って、線間電圧ｖｒｓの位相角をωｔ、α＊をＰＷＭ指令信号の振幅指令値とすると、ＰＷＭ指令信号αｒｓ ＊、αｓｔ ＊、αｔｒ ＊は、それぞれ次式によって与えられる。
αｒｓ ＊＝α＊ｓｉｎ（ωｔ−６０°） ・・・（１）
αｓｔ ＊＝α＊ｓｉｎ（ωｔ−１２０°−６０°） ・・・（２）
αｔｒ ＊＝α＊ｓｉｎ（ωｔ−２４０°−６０°） ・・・（３）
振幅指令値α＊は、制御部７０が出力電流（充電電圧）ｖｏおよび出力電流（充電電流）ｉｏをモニタし、これらを図示しない上位コントローラから供給される目標値に一致させるべく生成される。線間電圧ｖｒｓの位相角ωｔは公知の位相検出器により検出することが可能である。
<PWM command signal>
The phase relationship between the sinusoidal PWM command signals α rs * , α st * , α tr * and the three-phase AC power supply E will be described. FIG. 10A is a schematic diagram showing an electrical connection relationship between the three-phase AC power supply E and the
α rs * = α * sin (ωt−60 °) (1)
α st * = α * sin (ωt−120 ° −60 °) (2)
α tr * = α * sin (ωt−240 ° −60 °) (3)
The amplitude command value α * is generated so that the
図１１は、本実施例に係るＳＭＲコンバータ１を高周波トランス３０の一次側に換算した一次側変換等価回路図である。一次側変換等価回路より、ＰＷＭ指令信号αｒｓ ＊、αｓｔ ＊、αｔｒ ＊と入力電流との関係を示す次式を導くことができる。
ｉｒｓ＝２ｉｏ・αｒｓ ＊／２＝ｉｏ・αｒｓ ＊ ・・・（４）
ｉｓｔ＝２ｉｏ・αｓｔ ＊／２＝ｉｏ・αｓｔ ＊ ・・・（５）
ｉｔｒ＝２ｉｏ・αｓｔ ＊／２＝ｉｏ・αｔｒ ＊ ・・・（６）
また、Δ結線線間電圧の実効値をＶｍ、Δ結線線間電流の実効値をＩｍ、入力電力をＰｉｎとすると、
Ｉｍ＝ｉｏ・α＊／√２ ・・・（７）
Ｐｉｎ＝３Ｖｍ・Ｉｍ＝２ｉｏ・｜ｖｐｎ｜ ・・・（８）
が成立し、これより振幅指令値α＊と出力電圧ｖｏとの関係を示す次式を導くことができる。
ｖｏ＝３Ｖｍ・α＊／√２ ・・・（９）
＜保護シーケンス１＞
図１２は、システムに異常が発生した場合にシステムを強制停止する保護機能を備えたＳＭＲコンバータ１ａの構成を示すブロック図である。図１３は、上記保護機能を実現する保護回路を有するＰＷＭ信号生成部４０ａおよび短絡パルス生成部９０ａの構成を示す回路ブロック図である。ＰＷＭ信号生成部４０ａは、ＡＮＤゲート４１１〜４１６とＯＲゲート４２１〜４２６との間にＡＮＤゲート５０１〜５０６が挿入される点で図７に示すＰＷＭ信号生成部４０と相違する。また、短絡パルス生成部９０ａは、短絡パルスｒ０、ｓ０、ｔ０を出力するＡＮＤゲート９５１〜９５３の後段に強制停止パルスｒ０´、ｓ０´、ｔ０´を生成する強制停止パルス生成部２００が付加されている点で図８に示す短絡パルス生成部９０と相違する。以下、上記したＳＭＲコンバータ１と相違する部分について詳述する。尚、上述のＳＭＲコンバータ１と共通する部分については、同一の参照符を付すこととし、その説明については省略する。
FIG. 11 is a primary side conversion equivalent circuit diagram in which the
i rs = 2i o · α rs * / 2 = i o · α rs * (4)
i st = 2i o · α st * / 2 = i o · α st * (5)
i tr = 2i o · α st * / 2 = i o · α tr * (6)
Further, the effective value V m of Δ-connected line-to-line voltage, the effective value I m of the Δ-connected line-to-line current, when the input power and P in,
I m = i o · α * / √2 (7)
P in = 3V m · I m = 2i o · | v pn | (8)
From this, the following equation showing the relationship between the amplitude command value α * and the output voltage vo can be derived.
v o = 3V m · α * / √2 (9)
<
FIG. 12 is a block diagram showing a configuration of an
ＳＭＲコンバータ１ａの出力電圧ｖｏ、出力電流ｉｏ、一次側電流ｉｐｎの値はセンサにより検出され、制御部７０ａによりモニタされる。制御部７０ａは、これらの値のいずれかが所定範囲内にない場合には、システムに異常が生じているものと判断し、エラー検知信号ｅｒｒを生成する。エラー検知信号ｅｒｒは、強制停止パルス生成部２００のＡＮＤゲート２１０の一方の入力端子に供給される。ＡＮＤゲート２１０の他方の入力端子には、短絡タイミングパルスＡが入力される。ＡＮＤゲート２１０は、エラー検知信号ｅｒｒと短絡タイミングパルスＡの論理積を演算し、その演算結果をＲＳフリップフロップ２１１のセット入力に供給する。ＲＳフリップフロップ２１１のリセット入力には、システムを緊急停止状態から再起動する際に生成されるリセット信号ｒｅｓが入力される。ＲＳフリップフロップ２１１の出力値である停止トリガ信号Ｆは、Ｄ−フリップフロップ２１２〜２１４の各クロック入力端子にそれぞれ入力されるとともにＮＯＴゲート２１５に入力される。Ｄ−フリップフロップ２１２〜２１４のＤ端子には、それぞれ短絡パルスｒ０、ｓ０、ｔ０が入力される。Ｄ−フリップフロップ２１２〜２１４の出力値はそれぞれＯＲゲート２１９〜２２１の一方の入力端子に入力される。ＡＮＤゲート２１６〜２１８は、それぞれ、短絡パルスｒ０、ｓ０、ｔ０とＤ−フリップフロップ２１２〜２１４の反転出力値との論理積を演算し、その演算結果をそれぞれ、ＯＲゲート２１９〜２２１の他方の入力端子に入力する。ＯＲゲート２１９〜２２１は入力信号の論理和を演算し、その演算結果を強制停止パルスｒ０´、ｓ０´、ｔ０´として出力する。強制停止パルスｒ０´、ｓ０´、ｔ０´は、ＯＲゲート４２１〜４２６の一方の入力端子に入力される。
The values of the output voltage v o , output current i o , and primary side current i pn of the
ＮＯＴゲート２１５はＲＳフリップフロップの出力値である停止トリガ信号Ｆを論理反転させ、これをＡＮＤゲート５０１〜５０６の一方の入力端子に供給する。ＡＮＤゲート５０１〜５０６は、ＰＷＭ信号を構成する正側および負側スイッチ駆動パルスの生成タイミングおよびそのパルス幅を定めるタイミングパルスｒｐ´、ｒｎ´、ｓｐ´、ｓｎ´、ｔｐ´、ｔｎ´と停止トリガ信号Ｆの論理反転信号との論理積を演算し、その演算結果をＯＲゲート４２１〜４２６の他方の入力端子に供給する。
The
図１４は、上記した構成を有するＰＷＭ信号生成部４０ａの動作を例示するタイミングチャートである。制御部７０ａは、例えば出力電圧ｖｏ、出力電流ｉｏ、一次側電流ｉｐｎの値が所定範囲内にないことを検知すると、ハイレベルのエラー検知信号ｅｒｒを出力する。停止トリガ信号Ｆは、エラー検知信号ｅｒｒがハイレベルとなった後の最初の短絡パルス（図１４の例ではｒ０）の生成時にハイレベルとなる。ＳＭＲコンバータ１ａは、停止トリガ信号Ｆがハイレベルとなったことを契機として強制停止モードとなる。換言すれば、エラー検知信号ｅｒｒがハイレベルとなってから停止トリガ信号Ｆがハイレベルとなるまでの期間（すなわち、エラー検知信号ｅｒｒがハイレベルとなった後、次の短絡パルスが生成されるまでの期間）においてシステムは通常動作モードで動作する。
強制停止パルス生成部２００は、エラー検知信号ｅｒｒがハイレベルとなった後の最初の短絡パルスの発生タイミングで強制停止パルス（図１４の例ではｒ０´）を出力する。強制停止パルス（ｒ０´、ｓ０´、ｔ０´）は、短絡パルス（ｒ０、ｓ０、ｔ０）を保持したパルスである。つまり、強制停止パルス生成部２００は、エラー検知信号ｅｒｒがハイレベルとなった後に最初に生成される短絡パルスをラッチして短絡パルスを継続的に出力する。従って、強制停止パルス（ｒ０´、ｓ０´、ｔ０´）は、通常動作において短絡パルス（ｒ０、ｓ０、ｔ０）が生成されるタイミングと同じタイミングで生成されることとなる。強制停止パルス（ｒ０´、ｓ０´、ｔ０´）はＯＲゲート４２１〜４２６の一方の入力端子に入力される。
FIG. 14 is a timing chart illustrating the operation of the PWM
The forced stop
一方、停止トリガ信号Ｆがハイレベルとなると、キャリア信号ＣａｒとＰＷＭ指令信号（変調率信号）αｒｓ ＊、αｓｔ ＊、αｔｒ ＊との比較結果に応じて生成されるタイミングパルスｒｐ´、ｒｎ´、ｓｐ´、ｓｎ´、ｔｐ´、ｔｎ´は、ＡＮＤゲート５０１〜５０６を通過することによりローレベルとなる。従って、ＰＷＭ信号生成部４０ａは、エラー検出信号ｅｒｒがハイレベルとなった後、最初の短絡パルス（ｒ０又はｓ０又はｔ０）の生成タイミングにおいて強制停止パルス（ｒ０´又はｓ０´又はｔ０´）をＰＷＭ信号として出力する。これにより、同一の三相交流流路１０に接続された一対の正側および負側双方向スイッチの同時オン状態が継続される故、高周波トランス３０の両端の短絡状態も継続される。従って、高周波トランス３０への電力供給が遮断され、システムが停止に至る。
On the other hand, when the stop trigger signal F becomes high level, the timing pulse rp ′, which is generated according to the comparison result between the carrier signal Car and the PWM command signals (modulation rate signals) α rs * , α st * , α tr * , rn ′, sp ′, sn ′, tp ′, and tn ′ go to the low level by passing through the AND
このように、ＰＷＭ信号生成部４０ａは、システムの異常検出時に強制停止パルスｒ０´、ｓ０´、ｔ０´を生成し、高周波トランス３０の両端を継続して短絡することによりシステムを停止させる。強制停止パルスｒ０´、ｓ０´、ｔ０´は、通常動作において生成される短絡パルスｒ０、ｓ０、ｔ０の生成タイミングと同じタイミングで生成されるので、通常の動作シーケンスの流れを変えることなくシステムを停止させることが可能となる。すなわち、本実施例に係る保護シーケンスによれば、システムに負担をかけることなくシステムを強制停止させることが可能となる。このようなハードウェアにより実現される保護シーケンスは、異常検出時にシステムを直ちに停止させたい場合に有効となる。尚、上記の実施例では、制御部７０ａが出力電圧ｖｏ、出力電流ｉｏ、一次側電流ｉｐｎの値に基づいて異常検出を行い、異常検出時に強制停止モードに移行する場合を例に説明したが、ユーザの手動操作によって強制停止モードに移行することとしてもよい。
As described above, the PWM
＜保護シーケンス２＞
システムに異常が生じた場合における強制停止動作をソフトウェア上で実現する手法について以下に説明する。図１５（ａ）は、上記したＳＭＲコンバータ１および１ａにおいて、システムの異常発生時におけるＰＷＭ指令信号の振幅指令値α＊の変化を示す図である。図１５（ｂ）は、振幅指令値α＊の値がゼロとなったときの各信号を例示したものである。上記した式（９）に示すように、ＰＷＭ指令信号αｒｓ ＊、αｓｔ ＊、αｔｒ ＊の振幅値を示す振幅指令値α＊とＳＭＲコンバータ１または１ａの出力電圧ｖｏとの関係は、ｖｏ＝（３／√２）Ｖｍα＊と表すことができる。従って、振幅指令値α＊を徐々にゼロに近づけることにより出力電圧ｖｏを徐々にゼロに近づけることができる。
例えば、出力電圧ｖｏ、出力電流ｉｏ、一次側電流ｉｐｎの値はセンサにより検出され、制御部７０、７０ａによりモニタされる。制御部７０、７０ａは、これらの値のいずれかが所定範囲内にない場合にはシステムに異常が生じているものと判断し、振幅指令値α＊を一定の時間変化率Δｋで減少させる。これにより振幅指令値α＊は、異常検知時点から徐々に小さくなりシャットダウン期間Δｔの経過時点でゼロとなる。このような振幅指令値α*の制御は、制御部７０、７０ａ内に格納された制御プログラムを実行することにより実現される。振幅指令値α＊の時間変化率は必ずしもリニアであることを要しない。
本実施例に係るＰＷＭ信号生成部４０、４０ａおよび短絡パルス生成部９０、９０ａの構成によれば、振幅指令値α＊の値が小さくなるに従って、短絡パルスのパルス幅が徐々に大きくなり、出力電圧ｖｏが徐々に低下する。図１５（ｂ）に示すように、振幅指令値α＊がゼロとなると、ＰＷＭ指令信号αｒｓ ＊、αｓｔ ＊、αｔｒ ＊の振幅がそれぞれゼロとなり、ＰＷＭ信号生成部４０、４０ａは、全期間に亘り短絡パルス（図１５（ｂ）の例ではｒ０）を出力する。これにより、同一の三相交流流路１０に接続された一対の正側および負側双方向スイッチの同時オン状態が継続される故、高周波トランス３０の両端の短絡状態も継続される。従って、高周波トランス３０への電力供給が遮断され、システムが停止に至る。
<
A method for realizing the forced stop operation on the software when an abnormality occurs in the system will be described below. FIG. 15A is a diagram showing a change in the amplitude command value α * of the PWM command signal when an abnormality occurs in the system in the
For example, the values of the output voltage v o , the output current i o , and the primary side current i pn are detected by sensors and monitored by the
According to the configuration of the PWM
このように、システムの異常検出時に振幅指令値α＊をゼロとなるまで緩やかに減少させることにより、ＳＭＲコンバータ１または１ａの出力電圧ｖｏを緩やかに減少させながら最終的にシステムを停止させることができる。すなわち、本実施例に係る保護シーケンスによれば、システムに負担をかけることのなくシステムを停止させることが可能となる。このようなソフトウェアにより実現される保護シーケンスは、システムをある一定の時間をかけて停止させたい場合に有効となる。上記したハードウェアによる保護シーケンスとソフトウェアによる保護シーケンスは、システム上に生じた異常の内容に応じて使い分けることが好ましい。例えばシステムに深刻なダメージを与え得るような異常が検出された場合には、上記したハードウェアによる保護シーケンスを実行してシステムを緊急停止させることとし、短時間であれば通常動作を継続しても問題ないと考えられるような異常が検出された場合には上記したソフトウェアによる保護シーケンスを実行しシステムを一定の期間かけて緩やかに停止させる。尚、上記の実施例では、制御部、７０、７０ａが出力電圧ｖｏ、出力電流ｉｏ、一次側電流ｉｐｎの値に基づいて異常検出を行い、異常検出時に強制停止モードに移行する場合を例に説明したが、ユーザの手動操作によって強制停止モードに移行することとしてもよい。
As described above, when the system abnormality is detected, the amplitude command value α * is gradually reduced to zero, so that the system is finally stopped while the output voltage vo of the
＜出力制御方式＞
ＥＶ用急速充電器のバッテリ充電モードとしては、充電電圧制御モード（ｃｖモード）と充電電流制御モード（ｃｃモード）がある。ＥＶ用急速充電器ではこれら２つのモードをシームレスに切替え可能としておく必要がある。そこで、充電電圧を制御するコントローラと、充電電流を制御するコントローラを別個独立に設けると、一方のコントローラを作動させる場合には他方のコントローラを停止させる必要があり、シームレスなモード切換が困難となる。
<Output control method>
The battery charging mode of the EV quick charger includes a charging voltage control mode (cv mode) and a charging current control mode (cc mode). The EV quick charger needs to be able to switch between these two modes seamlessly. Therefore, if a controller for controlling the charging voltage and a controller for controlling the charging current are provided separately, it is necessary to stop the other controller when operating one controller, making seamless mode switching difficult. .
本実施例に係るＥＶ用急速充電器を構成するＳＭＲコンバータ１では、モード切り替え時に充電電圧を制御するコントローラと充電電流を制御するコントローラのいずれか一方を停止させることなく充電モードの切り替えを可能とすることによりシームレスなモード切り替えを実現している。
In the
図１６は、本発明の実施例に係るＥＶ用急速充電器を構成する交直変換回路１のシステム構成図である。本システムにおいて充電電圧制御、充電電流制御および制御モードの切換は、図示しない上位コントローラからの制御入力に基づいて制御部７０が担う。
FIG. 16 is a system configuration diagram of the AC /
制御部７０には、図示しない上位コントローラから、バッテリに印加すべき充電電圧（出力電圧）の目標値ｖｏ ＊が与えられる。減算器７０１は、充電電圧目標値ｖｏ ＊と実際にバッテリに印加されている充電電圧（出力電圧）ｖｏの実測値との差分値を生成し、これを電圧調整部７０２に供給する。電圧調整部７０２は、充電電圧ｖｏを充電電圧目標値ｖｏ ＊に一致させるべく上記差分値に応じた充電電流の目標値ｉｏ ＊を出力する。可変リミッタ７０３は、図示しない上位コントローラにより適宜設定される上限値内に充電電流目標値ｉｏ ＊を制限する。すなわち、電圧調整部７０２により生成された充電電流目標値ｉｏ ＊が可変リミッタ７０３によって設定された上限値よりも小さい場合には、生成された目標値ｉｏ ＊はそのまま可変リミッタ７０３を通過する。一方、電圧調整部７０２により生成された充電電流目標値ｉｏ ＊が可変リミッタ７０３によって設定された上限値よりも大きい場合には、当該上限値に制限された充電電流目標値ｉｏ ＊が可変リミッタ７０３から出力される。
The
充電電流目標値ｉｏ ＊は減算器７０４に供給される。減算器７０４は充電電流目標値ｉｏ ＊と実際にバッテリに供給されている充電電流（出力電流）ｉｏの実測値との差分値を生成し、これを電流調整部７０５に供給する。電流調整部７０５は、充電電流ｉｏを充電電流目標値ｉｏ ＊に一致させるべく上記差分値に応じた整流部５０の出力電圧の暫定目標値ｖａｂ ＊´を生成する。一方、補正値生成部８００は、直流フィルタ６０を構成するリアクトルＬＤＣを流れる電流ｉＬの値に所定の係数ｋｐを乗じ、これを補正値ｍとして出力する。減算器（補正部）７０６は、暫定目標値ｖａｂ ＊´から補正値ｍを減算して整流部５０の出力電圧の目標値ｖａｂ ＊を生成する。
The charging current target value i o * is supplied to the
一次側変換部７０７は、目標値ｖａｂ ＊に１／２を乗じてトランス両端電圧の絶対値の目標値｜ｖｐｎ｜＊を生成する。振幅値生成部７０８は、目標値｜ｖｐｎ｜＊を３Ｖｍ／２√２で除することにより、ＰＷＭ指令信号の振幅値を示す振幅指令値α＊を生成する（式（９）参照）。尚、Ｖｍは三相交流電源Ｅの線間電圧の実効値である。振幅指令値α＊はリミッタ７０９により上限値が１に制限される。これにより、ＰＷＭ指令信号の振幅がキャリア信号Ｃａｒの振幅よりも大きくなるいわゆる過変調を防止している。波形成形部７１０は、三相交流電源Ｅの線間電圧ｖｒｓの位相角ωｔと振幅指令値α＊に基づいて、上記式（１）〜（３）で示される正弦波状のＰＷＭ指令信号αｒｓ ＊、αｓｔ ＊、αｔｒ ＊を生成する。
The primary
本システムにおいて、充電電圧制御モード（ｃｖモード）と充電電流制御モード（ｃｃモード）の切換は、可変リミッタ７０３により設定される上限値を制御することにより実現される。すなわち、電圧調整部７０２により生成された充電電流目標値ｉｏ ＊が可変リミッタ７０３により設定された上限値よりも小さい場合には、充電電流目標値ｉｏ ＊は、何ら制限を受けることなくそのまま可変リミッタ７０３を通過する。この場合、制御部７０は、充電電圧目標値ｖｏ ＊と充電電圧ｖｏの実測値が一致するように振幅指令値α＊を生成することから、本システムは、充電電圧制御モード（ｃｖモード）で動作する。すなわち、可変リミッタ７０３による制限を解除することにより、本システムは充電電圧制御モード（ｃｖモード）で動作することとなる。
In this system, switching between the charging voltage control mode (cv mode) and the charging current control mode (cc mode) is realized by controlling the upper limit value set by the
一方、電圧調整部７０２により生成された充電電流目標値ｉｏ ＊が、可変リミッタ７０３により設定された上限値よりも大きい場合には、充電電流目標値ｉｏ ＊は当該上限値に制限される。この場合、電圧調整部７０２はもはや機能していないものとみなすことができる。そして、この場合、制御部７０は、可変リミッタ７０３による上限値に制限された充電電流目標値ｉｏ ＊と充電電流ｉｏの実測値が一致するように振幅指令値α＊を生成することから、本システムは、充電電流制御モード（ｃｃモード）で動作する。すなわち、可変リミッタ７０３の上限値を充電電流目標値ｉｏ ＊に設定することにより、本システムは充電電流制御モード（ｃｃモード）で動作することとなる。
On the other hand, when the charging current target value i o * generated by the
このように、本システムでは可変リミッタ７０３によって充電電流目標値ｉｏ ＊の上限値を制御することにより充電電圧制御モードと充電電流制御モードの切り替えを行うことができることができるので、充電モードに応じて電圧調整部７０２または電流調整部７０５を停止させる必要がなく、シームレスなモード切り替えを実現することが可能となる。
Thus, in this system, the charge voltage control mode and the charge current control mode can be switched by controlling the upper limit value of the charge current target value i o * with the
また、本実施例に係るＳＭＲコンバータ１は、整流部５０と出力端子との間にリアクトルＬＤＣとキャパシタＣＤＣからなる直流フィルタ６０を有している。このため、ＬＣ共振が発生し、充電電圧ｖｏおよび充電電圧ｉｏが不安定となる。そこで、本システムにおいては、リアクトルＬＤＣに流れる電流ｉＬの値をｋｐ倍した補正値を生成し、整流部５０の出力電圧の暫定目標値ｖａｂ ＊´からこの補正値を減算して目標値ｖａｂ ＊を生成し、補正後の目標値ｖａｂ ＊に基づいて振幅指令値α＊を生成している。これにより、リアクトルＬＤＣに抵抗素子を直列接続した場合と同様の効果が得られ、ＬＣ共振の発生を防止することができる。
Further,
Claims (5)
高周波トランスと、
前記三相交流電力を生ずる三相交流電源の各相電圧の電圧変化に同期した第１乃至第３の変調率信号を生成する制御部と、
一定の時間変化率で信号レベルが変化する変化区間を一定周期にて含む前記三相交流電源の周波数よりも高い周波数のキャリア信号を生成するキャリア信号生成部と、
前記キャリア信号の前記変化区間における信号レベルと前記第１乃至第３の変調率信号の各々の信号レベルを比較して比較結果に応じて定まるタイミングおよび期間において生成されるパルス列からなるＰＷＭ信号を生成するＰＷＭ信号生成部と、
前記ＰＷＭ信号に応じてオンオフして前記三相交流流路の出力端を前記高周波トランスの一次巻き線の両端に選択的に接続して前記一次巻き線の両端に前記三相交流電源の周波数よりも高い周波数の交流パルスを印加する複数のスイッチを有する周波数変換部と、
前記高周波トランスの二次巻き線の両端に生じる交流成分を整流して前記直流電力を得る整流部と、を有し、
前記周波数変換部は、前記三相交流流路の出力端のいずれかを前記一次巻き線の一端に選択的に接続する第１乃至第３の正側双方向スイッチと前記三相交流流路の出力端のいずれかを前記一次巻き線の他端に選択的に接続する第１乃至第３の負側双方向スイッチと、を含み、
前記ＰＷＭ信号生成部は、前記キャリア信号の１変化区間に対応する第１期間内に短絡パルスを生成する短絡パルス生成部と、所定条件の成立後に生成される最初の短絡パルスを保持してこれを強制停止パルスとして出力する強制停止パルス生成部とを有し、前記短絡パルスまたは前記強制停止パルスに応じて同一の三相交流流路に接続された正側および負側双方向スイッチをオン駆動する正側スイッチ駆動パルスおよび負側スイッチ駆動パルスを同一時間帯に生成することを特徴とするＳＭＲコンバータ。 An SMR converter that converts three-phase AC power supplied to an input end of a three-phase AC channel into DC power while switching at a high frequency,
A high-frequency transformer,
A controller that generates first to third modulation rate signals synchronized with voltage changes of each phase voltage of the three-phase AC power source that generates the three-phase AC power;
A carrier signal generation unit that generates a carrier signal having a frequency higher than the frequency of the three-phase AC power supply including a change interval in which the signal level changes at a constant time change rate at a constant period;
A signal level of the carrier signal in the change interval and a signal level of each of the first to third modulation factor signals are compared, and a PWM signal including a pulse train generated at a timing and a period determined according to the comparison result is generated. A PWM signal generator that
In response to the PWM signal, the output end of the three-phase AC channel is selectively connected to both ends of the primary winding of the high-frequency transformer, and the frequency of the three-phase AC power source is connected to both ends of the primary winding. A frequency converter having a plurality of switches for applying an AC pulse of a high frequency,
A rectifying unit that rectifies an AC component generated at both ends of the secondary winding of the high-frequency transformer to obtain the DC power, and
The frequency converter includes first to third positive-side bidirectional switches that selectively connect one of the output ends of the three-phase AC channel to one end of the primary winding, and the three-phase AC channel. First to third negative bidirectional switches that selectively connect any one of the output ends to the other end of the primary winding,
The PWM signal generation unit holds a short circuit pulse generation unit that generates a short circuit pulse within a first period corresponding to one change interval of the carrier signal, and an initial short circuit pulse generated after a predetermined condition is satisfied. And a forced stop pulse generator for outputting the forced stop pulse as a forced stop pulse, and the positive and negative bidirectional switches connected to the same three-phase AC flow path are turned on in response to the short circuit pulse or the forced stop pulse. A SMR converter characterized by generating a positive side switch drive pulse and a negative side switch drive pulse in the same time zone.
高周波トランスと、
前記三相交流電力を生ずる三相交流電源の各相電圧の電圧変化に同期した第１乃至第３の変調率信号を生成する制御部と、
一定の時間変化率で信号レベルが変化する変化区間を一定周期にて含む前記三相交流電源の周波数よりも高い周波数のキャリア信号を生成するキャリア信号生成部と、
前記キャリア信号の前記変化区間における信号レベルと前記第１乃至第３の変調率信号の各々の信号レベルを比較して比較結果に応じて定まるタイミングおよび期間において生成されるパルス列からなるＰＷＭ信号を生成するＰＷＭ信号生成部と、
前記ＰＷＭ信号に応じてオンオフして前記三相交流流路の出力端を前記高周波トランスの一次巻き線の両端に選択的に接続して前記一次巻き線の両端に前記三相交流電源の周波数よりも高い周波数の交流パルスを印加する複数のスイッチを有する周波数変換部と、
前記高周波トランスの二次巻き線の両端に生じる交流成分を整流して前記直流電力を得る 整流部と、を有し、
前記周波数変換部は、前記三相交流流路の出力端のいずれかを前記一次巻き線の一端に選択的に接続する第１乃至第３の正側双方向スイッチと前記三相交流流路の出力端のいずれかを前記一次巻き線の他端に選択的に接続する第１乃至第３の負側双方向スイッチと、を含み、
前記ＰＷＭ信号生成部は、前記キャリア信号の１変化区間に対応する第１期間内に短絡パルスを生成する短絡パルス生成部を有し、前記短絡パルスに応じて同一の三相交流流路に接続された正側および負側双方向スイッチをオン駆動する正側スイッチ駆動パルスおよび負側スイッチ駆動パルスを同一時間帯に生成し、
前記制御部は、所定条件の成立時に所定の時間変化率で振幅が減少する前記第１乃至第３の変調率信号を生成し、
前記短絡パルス生成部は、前記第１乃至第３の変調率信号の振幅の減少に応じて前記短絡パルスのパルス幅を増大させることを特徴とするＳＭＲコンバータ。 An SMR converter that converts three-phase AC power supplied to an input end of a three-phase AC channel into DC power while switching at a high frequency,
A high-frequency transformer,
A controller that generates first to third modulation rate signals synchronized with voltage changes of each phase voltage of the three-phase AC power source that generates the three-phase AC power;
A carrier signal generation unit that generates a carrier signal having a frequency higher than the frequency of the three-phase AC power supply including a change interval in which the signal level changes at a constant time change rate at a constant period;
A signal level of the carrier signal in the change interval and a signal level of each of the first to third modulation factor signals are compared, and a PWM signal including a pulse train generated at a timing and a period determined according to the comparison result is generated. A PWM signal generator that
In response to the PWM signal, the output end of the three-phase AC channel is selectively connected to both ends of the primary winding of the high-frequency transformer, and the frequency of the three-phase AC power source is connected to both ends of the primary winding. A frequency converter having a plurality of switches for applying an AC pulse of a high frequency,
A rectifier that rectifies an AC component generated at both ends of the secondary winding of the high-frequency transformer to obtain the DC power, and
The frequency converter includes first to third positive-side bidirectional switches that selectively connect one of the output ends of the three-phase AC channel to one end of the primary winding, and the three-phase AC channel. First to third negative bidirectional switches that selectively connect any one of the output ends to the other end of the primary winding,
The PWM signal generation unit includes a short-circuit pulse generation unit that generates a short-circuit pulse within a first period corresponding to one change interval of the carrier signal, and is connected to the same three-phase AC channel according to the short-circuit pulse. Generating a positive side switch driving pulse and a negative side switch driving pulse for driving the positive side and negative side bidirectional switches to be turned on in the same time period,
The control unit generates the first to third modulation rate signals whose amplitude decreases at a predetermined time change rate when a predetermined condition is satisfied,
The SMR converter, wherein the short-circuit pulse generation unit increases a pulse width of the short-circuit pulse in accordance with a decrease in amplitude of the first to third modulation factor signals.
前記第１乃至第３の変調率信号の信号レベルと前記キャリア信号の変化区間における信号レベルとを比較して前記第１乃至第３の変調率信号の各々の信号レベルに応じたパルス幅を有するレベル表示パルスを生成する比較部と、
前記レベル表示パルスとその論理反転パルスとの論理積を演算し、前記正側および負側スイッチ駆動パルスの生成タイミングを定めるタイミングパルスを生成する論理積演算部と、
前記タイミングパルスと前記短絡パルスの論理和を演算し、前記タイミングパルスと前記短絡パルスを合成した合成パルスを生成する論理和演算部と、
前記第１期間とこれに後続する前記キャリア信号の１変化区間に対応する第２期間とにおいて互いに異なる信号レベルを呈するトグル信号の信号レベルに応じて前記合成パルスを前記正側双方向スイッチと前記負側双方向スイッチに振り分けるべく分割してこれを前記ＰＷＭ信号として出力する信号分割部と、を有することを特徴とする請求項１乃至３のいずれか１つに記載のＳＭＲコンバータ。 The PWM signal generator is
The signal level of the first to third modulation factor signals is compared with the signal level in the change period of the carrier signal, and the pulse width corresponding to the signal level of each of the first to third modulation factor signals is obtained. A comparator for generating level display pulses;
An AND operation unit that calculates a logical product of the level display pulse and its logical inversion pulse, and generates a timing pulse that determines a generation timing of the positive side and negative side switch drive pulses;
An OR operation unit that calculates a logical sum of the timing pulse and the short-circuit pulse, and generates a composite pulse that combines the timing pulse and the short-circuit pulse;
The composite bidirectional pulse and the positive-side bidirectional switch according to signal levels of toggle signals that exhibit different signal levels in the first period and a second period corresponding to one change period of the carrier signal following the first period. 4. The SMR converter according to claim 1, further comprising: a signal dividing unit that divides the negative-side bidirectional switch so as to distribute it and outputs the PWM signal as the PWM signal. 5.
前記レベル表示パルスとその論理反転パルスを論理演算して前記短絡パルスの生成タイミングを定める短絡タイミングパルスを生成する短絡タイミングパルス生成部と、
前記レベル表示パルスとその論理反転パルスを論理演算して前記第１乃至第３の変調率信号のうち最大および最小の信号レベルを有するものをそれぞれ表示する最大最小表示パルスを生成する最大最小表示パルス生成部と、
前記最大最小表示パルスおよび前記短絡タイミングパルスを論理合成してこれを前記短絡パルスとして出力する論理合成部と、を有することを特徴とする請求項４に記載のＳＭＲコンバータ。 The short-circuit pulse generator is
A short-circuit timing pulse generating unit that generates a short-circuit timing pulse that determines the generation timing of the short-circuit pulse by performing a logical operation on the level display pulse and the logic inversion pulse;
A maximum / minimum display pulse for generating a maximum / minimum display pulse for logically operating the level display pulse and its logic inversion pulse and displaying each of the first to third modulation rate signals having the maximum and minimum signal levels. A generator,
5. The SMR converter according to claim 4, further comprising: a logic synthesis unit that logically synthesizes the maximum / minimum display pulse and the short-circuit timing pulse and outputs the result as the short-circuit pulse.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012007899A JP5895319B2 (en) | 2012-01-18 | 2012-01-18 | SMR converter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012007899A JP5895319B2 (en) | 2012-01-18 | 2012-01-18 | SMR converter |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2013150413A JP2013150413A (en) | 2013-08-01 |
| JP5895319B2 true JP5895319B2 (en) | 2016-03-30 |
Family
ID=49047424
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012007899A Active JP5895319B2 (en) | 2012-01-18 | 2012-01-18 | SMR converter |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5895319B2 (en) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5791748B1 (en) * | 2014-04-09 | 2015-10-07 | 三菱電機株式会社 | Power conversion device and power conversion method |
| CN107408895B (en) * | 2015-03-25 | 2019-08-02 | 株式会社村田制作所 | The device and method that rectifier based on matrix converter quickly commutates |
| CN204967246U (en) * | 2015-09-25 | 2016-01-13 | 江森自控空调冷冻设备(无锡)有限公司 | IGBT short circuit detects protection circuit and because IGBT's controllable rectifier circuit |
| TWI624145B (en) * | 2016-08-12 | 2018-05-11 | 韋景川 | Energy adapter with primary side & secondary side synchronization tracking function |
| CN106208141B (en) * | 2016-08-25 | 2018-07-24 | 国网山西省电力公司临汾供电公司 | A kind of V2G charge and discharge devices with no-power compensation function |
| JP2018204817A (en) * | 2017-05-31 | 2018-12-27 | 三菱重工サーマルシステムズ株式会社 | Control apparatus for freezing machine system, freezing machine system, control method for freezing machine system, and control program for freezing machine system |
| CN113794369B (en) * | 2021-09-17 | 2024-06-11 | 北京迪赛奇正科技有限公司 | Three-phase PFC and PWM modulation method based on BUCK circuit |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2946803B2 (en) * | 1991-03-19 | 1999-09-06 | 富士電機株式会社 | Voltage control method of PWM inverter |
| JP2001162313A (en) * | 1999-12-03 | 2001-06-19 | Shinko Electric Co Ltd | Damping device for steel sheet |
| JP2003204678A (en) * | 2002-01-09 | 2003-07-18 | Sanken Electric Co Ltd | Three-phase ac-dc converter |
| JP5586872B2 (en) * | 2009-05-07 | 2014-09-10 | 電気興業株式会社 | Three-phase single-phase direct power converter circuit |
-
2012
- 2012-01-18 JP JP2012007899A patent/JP5895319B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2013150413A (en) | 2013-08-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5895319B2 (en) | SMR converter | |
| US9882466B2 (en) | Power conversion device including an AC/DC converter and a DC/DC converter | |
| JP5480296B2 (en) | Converter for single-phase and three-phase operation, DC power supply and battery charger | |
| US10044278B2 (en) | Power conversion device | |
| JP5530401B2 (en) | Power supply | |
| JP6569839B1 (en) | Power converter | |
| US9401655B2 (en) | Power conversion apparatus with inverter circuit and series converter circuit having power factor control | |
| US11056979B2 (en) | Power conversion apparatus | |
| JP6062058B2 (en) | Power converter | |
| JP5377604B2 (en) | Power converter | |
| JP6706390B2 (en) | Power converter | |
| TW201622297A (en) | Uninterruptible power supply device | |
| JP5370519B2 (en) | Power converter | |
| US9831676B2 (en) | Power conversion device and three-phase AC power supply device | |
| JP2013055868A5 (en) | ||
| JP4735188B2 (en) | Power converter | |
| JP2013150412A (en) | Variable output charger | |
| JP2012235557A (en) | Dc-ac conversion circuit and electric power conversion apparatus using the same | |
| Harischandrappa et al. | A fixed-frequency ZVS integrated boost dual three-phase bridge DC–DC LCL-type series resonant converter | |
| Hirose et al. | Isolated AC/DC converter using simple PWM strategy | |
| Shin et al. | The voltage-doubler rectifier type full-bridge converter built in voltage-balancing circuit for bipolar LVDC distribution system | |
| JP5850182B2 (en) | Power converter | |
| Kahwa et al. | Analysis and implementation of a 5-level hybrid inverter with reduced switching devices using phase-shifted PWM | |
| JP2009177901A (en) | Uninterruptible power supply device | |
| JP2000262066A (en) | Power converter |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150116 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20150120 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20151225 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160202 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160212 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5895319 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |