JP5891184B2 - パワーサイクル試験装置 - Google Patents

Description

本発明は、ＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）などのパワー半導体の信頼性評価を行うパワーサイクル試験に用いられるパワーサイクル試験装置に関する。

ＩＧＢＴは、一般に、インバータやモータ駆動回路等の大電流を流す用途に用いられ、動作に伴う発熱量が多い。そのため、放熱板上に半田付けで搭載されたＩＧＢＴでは、その発熱による熱ストレスが放熱板との接合部である半田に繰り返し印加されると、接合部に亀裂が発生し、その進展により、熱抵抗が増加して、接合部の発熱が放熱されにくくなり、最終的には故障に至ってしまう。パワーサイクル試験は、こうしたＩＧＢＴの信頼性試験のため、行われるものであり、ＩＧＢＴに電気的負荷であるストレス電流を印加、印加停止を繰返し行うことにより、接合部温度を繰返し、上昇、下降させ、ＩＧＢＴに熱ストレスを与える試験である（特許文献１参照）。

図３は、従来のパワーサイクル試験の概要を示す。図３において、被試験体であるパワー半導体２００は、ＩＧＢＴやパワーＭＯＳＦＥＴなどを含む回路である。このパワー半導体２００を電源装置１００の一対の電源端子間に接続し、電源装置１００からパワー半導体２００に対して数百〜１０００Ａの大電流を供給する。

特開２０１２−０８８１５４号公報

図３において、電源装置１００として汎用型の定電圧／定電流モード電源装置（ＣＶ／ＣＣ電源）を用いた場合には、次のような問題が生じている。

定電圧／定電流モード電源装置１００に対するリモートの出力ＯＮ指令時の電流の立ち上がりが遅い。この点を、図４を用いて、説明する。図４は、横軸に時間をとり、縦軸に電流値や状態遷移をとっている。縦軸上の「電流」は定電圧／定電流モード電源装置１００からパワー半導体２００へ供給される電流であり、縦軸上の「電圧」は定電圧／定電流モード電源装置１００からパワー半導体２００に印加される電圧である。また、縦軸上の「パワー半導体」のＯＦＦ，ＯＮは、パワー半導体２００内のパワー半導体素子（ＩＧＢＴ）のゲートに対するＯＮ動作指令信号の出力停止（ＯＦＦ），出力（ＯＮ）を示し、縦軸上の「電源装置」のＯＦＦ，ＯＮは、定電圧／定電流モード電源装置１００からパワー半導体２００に電源出力を供給停止（ＯＦＦ），供給（ＯＮ）を示す。

図４（ａ）に示すように、パワー半導体２００におけるパワー半導体素子（ＩＧＢＴ）のゲートに対するＯＮ動作指令信号の出力をＯＦＦからＯＮにした直後に、定電圧／定電流モード電源装置１００からの出力をＯＦＦからＯＮにすると、定電圧／定電流モード電源装置１００からパワー半導体２００へ供給される電流が一定の初期速度のもとで立ち上がりを開始する。定電圧／定電流モード電源装置１００の能力が大きいほど、電流が完全に立ち上がるまでに要する時間が長くなる。そのため、電流のオーバーシュートが発生しにくいものの、電流の立ち上がりに長い時間がかかるという課題がある。

一方、図４（ｂ）に示すように、定電圧／定電流モード電源装置１００に対するＯＮ動作指令とパワー半導体２００におけるパワー半導体素子のゲートに対するＯＮ動作指令のタイミング順序を上記とは逆にする。つまり、定電圧／定電流モード電源装置１００からの出力をＯＦＦからＯＮにした直後に、パワー半導体２００のパワー半導体素子のゲートに対するＯＮ動作指令信号の出力をＯＦＦからＯＮにすると、定電圧／定電流モード電源装置１００からパワー半導体２００に対して急激な立ち上がりのインラッシュ過渡電流が流れ込む。そのため、電流の立ち上がりが早いものの、大きなオーバーシュートが発生するという課題がある。

本発明は、上記に鑑みてなされたものであり、電流の立ち上がりが早く、かつオーバーシュートを確実に抑制できるパワーサイクル試験装置を提供することを目的としている。

本発明によるパワーサイクル試験装置は、出力ＯＮ状態では第１電流設定値で電流を出力する直流電源回路と、前記第１電流設定値よりも僅少高位の第２電流設定値で前記直流電源回路から出力される前記電流を定電流制御して被試験体に供給すると共に、前記直流電源回路が前記出力ＯＮ状態にされてから、前記被試験体に電流を出力する動作指令が与えられる定電流制御回路と、を具備した、ことを特徴とする。

上記の構成による作用は次のとおりである。

パワーサイクル試験は、被試験体であるパワー半導体に対する通電状態でパワー半導体を繰り返しＯＮ／ＯＦＦ制御し、そのときの回路特性を判定するものである。このパワー半導体への通電に際して、定電流制御回路に対するＯＮ／ＯＦＦの動作指令が、直流電源回路の出力ＯＮ状態で、与えられるように構成してある。

このように直流電源回路の出力ＯＮ状態で定電流制御回路を電流出力状態に制御するので、被試験体であるパワー半導体への通電電流の立ち上がり・立ち下がりの応答性が高速化される。

しかも、定電流制御回路に対する第２電流設定値は、直流電源回路に対する第１電流設定値よりも僅少高位に設定してあるので、立ち上がり時のインラッシュ過渡電流に対して定電流制御回路は第２電流設定値でインラッシュ電流を抑制する。この後、インラッシュ電流が無くなると定電流制御回路内の定電流制御素子は飽和状態となり、定電流制御回路の発熱を最低限にして、直流電源回路の電流を通過させる状態になる。この状態はパワー半導体に電流を流すことのできる最小電力である。

以上の相乗により、定電流制御回路のＯＮ動作時の電流立ち上がりを急峻なものにしながら、その急峻な電流立ち上がりに伴うオーバーシュートを確実に抑制することが可能となる。

本発明の構成において、前記僅少高位の値は、前記第２電流設定値が前記第１電流設定値よりも百分率で０〜２％高い値（ただし、０％を含まず、２％を含む値）であることが好ましい。

本発明の構成において、前記定電流制御回路は、複数の定電流制御ユニットの並列接続体で構成されていることが好ましい。このように構成すれば、定電流制御回路を単一の定電流制御ユニットで構成する場合に比べて、個々の定電流制御ユニットに要求される大電流に対する耐性条件が緩和され、容量規模の小さな素子での構成が可能となり、定電流制御回路の製作が容易化・低廉化される。また、飽和時の電圧が低く抑えられ、温度上昇が抑制されることから電力損失が少なくて済む。

前記定電流制御ユニットは、前記直流電源回路から出力される電流を制御対象電流として制御出力に応答して制御する電流制御素子と、前記制御対象電流の値を検出する電流検出手段と、前記電流検出手段による検出電流値を基準電流値と比較し、その比較出力を前記制御出力として前記電流制御素子にネガティブフィードバックするオペアンプと、を具備し、前記電流制御素子は、前記検出電流値が前記基準電流値より大きいときは、前記制御対象電流を減少させる制御出力が与えられ、前記検出電流値が前記基準電流値より小さいときは、前記制御対象電流を増加させる制御出力が与えられることが好ましい。

また、上記構成において、前記電流検出手段は、前記電流制御素子に直列接続された電流検出抵抗と、前記電流検出抵抗の両端間の電圧を差動増幅して前記オペアンプに前記検出電流値として出力する差動増幅器とを含むことが好ましい。

さらに、上記構成において、前記の直流電源回路は、定電圧モードおよび定電流モードを備える電源装置で構成されていることが好ましい。

本発明によれば、定電流制御回路のＯＮ／ＯＦＦを直流電源回路の出力ＯＮ状態で行うようにし、かつ、定電流制御回路での電流設定値を直流電源回路での電流設定値よりも僅少高位に設定するので、定電流制御回路のＯＮ動作時の電流立ち上がりを急峻にしながら、その急峻な電流立ち上がりに伴うオーバーシュートを確実に抑制することができる。

本発明の実施形態におけるパワーサイクル試験装置の構成を示す回路図 本発明の実施形態のパワーサイクル試験装置の動作を示すタイミングチャート 従来技術におけるパワーサイクル試験の概要図 従来技術におけるパワーサイクル試験の動作を示すタイミングチャート

以下、本発明にかかわるパワーサイクル試験装置の実施形態を、図面を参照して詳細に説明する。

図１は本発明の実施形態におけるパワーサイクル試験装置の構成を示す回路図である。同図１において、Ａはパワーサイクル試験装置であり、このパワーサイクル試験装置Ａは、直流電源回路１０と、定電流制御回路２０と、電流モニタ回路３０と、出力電流設定回路４０と、を含む。このパワーサイクル試験装置Ａは、一対の出力端子Ｔ１，Ｔ２を具備すると共に、パワーサイクル試験装置Ａ内において、両出力端子Ｔ１，Ｔ２間には、直流電源回路１０と、定電流制御回路２０と、電流モニタ回路３０が直列に接続されている。

そして、パワーサイクル試験装置Ａ外においては、一対の出力端子Ｔ１，Ｔ２間に、被試験体であるＩＧＢＴ、ＭＯＳＦＥＴなどで構成されたパワー半導体５０に外付け接続される。

直流電源回路１０は、出力ＯＮ状態で直流電流を出力電流として定電流制御回路２０に出力するものであり、図外のコントローラから出力電流設定回路４０を介して入力されてくる電流値設定信号Ｓ１の信号値に基づいて、その出力電流が設定される。直流電源回路１０としては、汎用型の定電圧／定電流モード電源装置（いわゆるＣＶ／ＣＣ電源）を用いることができる。ＣＶ／ＣＣ電源は、定電流での出力モードと定電圧での出力モードが切り替え自在であり、それぞれのモードにおいて出力レベルを設定変更することができる電源である。本実施形態では、直流電源回路１０として、このＣＶ／ＣＣ電源を用いる。

定電流制御回路２０は、直流電源回路１０から出力される電流を出力ＯＮ／ＯＦＦの動作指令に応答して定電流制御して被試験体であるパワー半導体５０に供給する。定電流制御回路２０は、前記定電流を第２電流設定値に設定する。そして、定電流制御回路２０は、接続ノードＮ１，Ｎ２間において、複数、本実施形態では、８つの並列接続された定電流制御ユニット２１により構成されている。

定電流制御ユニット２１は、パワーＭＯＳＦＥＴから構成される電流制御素子２２と、電流検出抵抗（シャント抵抗）２３と、差動増幅器２４と、オペアンプ（コンパレータ）２５と、を備える。電流検出抵抗２３と、差動増幅器２４との組み合わせは、電流検出手段を構成する。電流制御素子２２と電流検出抵抗２３は、接続ノードＮ１，Ｎ２間の電流ラインＬ１にこの順序で直列に接続されている。

電流制御素子２２は、電流ラインＬ１において、そのドレインが接続ノードＮ１側に接続され、そのソースが電流検出抵抗２３の一端に接続されている。電流検出抵抗２３の他の一端は、接続ノードＮ２側に接続されている。差動増幅器２４は２つの入力端子と１つの出力端子とを有し、前記２つの入力端子は電流検出抵抗２３の両端に接続され、前記出力端子はオペアンプ２５の反転入力端子（−）に接続されている。オペアンプ２５は、非反転と反転の入力端子（＋，−）と、１つの出力端子とを有し、前記非反転入力端子（＋）は、ゲート素子２６の出力端子に接続されている。

電流モニタ回路３０は、パワー半導体５０に供給される電流をモニタするものであり、電流検出抵抗（シャント抵抗）３１と、差動増幅器３２と、から構成されている。電流検出抵抗３１は、パワー半導体５０に供給される電流を検出するものである。差動増幅器３２は、２つの入力端子と１つの出力端と、を有し、それら２つの入力端子は、電流検出抵抗３１の両端に接続され、出力端子は、図外のコントローラに接続されている。電流検出抵抗３１で検出された電流は、差動増幅器３２で差動増幅され、コントローラに電流モニタ信号として出力される。このように電流モニタ回路３０からコントローラに出力される電流モニタ信号は、本発明のパワーサイクル試験装置には特に関係するものではないので、ここでは詳しい説明は省略する。

出力電流設定回路４０は、直流電源回路１０の電流値を設定する電流値設定信号Ｓ１、定電流制御回路２０の電流値設定信号Ｓ１´、試験開始用信号Ｓ２、ゲート制御信号Ｓ３が入力されると共に、前記試験開始用信号Ｓ２の“Ｈ”，“Ｌ”遷移に応じてＯＮ／ＯＦＦする試験開始スイッチング素子２７と、ゲート制御信号Ｓ３と電流値設定信号Ｓ１´とが入力されるゲート素子２６と、を備える。なお、本実施形態では、設定信号Ｓ１は、設定信号Ｓ１´とは別途にコントローラから直接供給されるようになっているが、信号Ｓ１´を信号Ｓ１として直流電源回路１０に供給するようにしてもよい。

次に、定電流制御回路２０における定電流制御ユニット２１の動作を説明する。定電流制御ユニット２１において、電流制御素子２２は、電流ラインＬ１に流れる電流を制御対象電流として後述のオペアンプ２５からの出力（制御出力）により制御する。この制御対象電流は電流検出抵抗２３で検出される。電流検出抵抗２３により検出された電流の値は、差動増幅器２４によって、電位差のかたちで電流検出信号として捕捉される。この電流検出信号は、差動増幅器２４の出力端子から出力される。差動増幅器２４の出力端子から出力された電流検出信号は制御出力として、オペアンプ２５の反転と非反転の２つの入力端子（−，＋）のうち、反転入力端子（−）に入力される。オペアンプ２５は、反転入力端子（−）に前記電流検出信号が入力されると、ゲート素子２６から非反転入力端子（＋）に印加されている既定の基準電流値（電圧換算）と、前記電流検出信号による検出電流値（電圧換算）との差分をとる。そして、オペアンプ２５は、前記差分に応じたレベルの制御出力を電流制御素子２２のゲートに印加する。電流制御素子２２は、その制御出力に応答して制御対象電流を制御する。

これで、定電流制御ユニット２１内において、電流検出抵抗２３、差動増幅器２４、オペアンプ２５、および電流制御素子２２は、ネガティブフィードバック制御のループを形成する。このネガティブフィードバック制御ループにおいては、電流検出抵抗２３および差動増幅器２４による検出電流値が基準電流値を上回ると、オペアンプ２５からは電流制御素子２２に対して、その導通電流量を減少させる制御出力が出力され、その結果、定電流制御ユニット２１が流す電流量は、上記の上回った分だけ減じられる。逆に、電流検出抵抗２３および差動増幅器２４による検出電流値が基準電流値を下回ると、オペアンプ２５からは電流制御素子２２に対して、その導通電流量を増加させる制御出力が出力され、その結果、定電流制御ユニット２１が流す電流量は、上記の下回った分だけ増やされる。このようにして、定電流制御ユニット２１が流す電流量は、自動的に規定された出力電流値に収斂安定化される（定電流制御）。

各定電流制御ユニット２１は、そのすべてが同時的に活性化され、また同時的に非活性とされるものであり、各定電流制御ユニット２１のいずれかを選択的に動作させるといったものではない。定電流制御回路２０は、これら定電流制御ユニット２１からなる電流分割個別制御方式のものとして構成されている。

例えば、直流電源回路１０からの４００Ａ（一例）の大電流を被試験体であるパワー半導体５０に印加させるに当たっては、各定電流制御ユニット２１それぞれは、４００Ａ÷８＝５０Ａの電流の通電を個別に担うようになっている。これにより、各定電流制御ユニット２１それぞれの電流を合計して４００Ａとなる電流が、パワー半導体５０に供給されることになる。ここで留意しておかなければならないのは、各定電流制御ユニット２１に対する電流値設定信号Ｓ１´による電流設定値は、５０Ａちょうどではなく、５０Ａよりも僅少高位に（僅かに高く）設定される。この僅少高位に設定することについては、後述する。

なお、定電流制御回路２０を構成する定電流制御ユニット２１の個数は、本実施形態に限定されるものではなく、その個数は任意である。

パワー半導体５０（被試験体）は、図外のコントローラからのパルス状の駆動信号Ｓ４が供給され、内部に備えるＩＧＢＴ等のパワー半導体素子がＯＮ／ＯＦＦ制御されるようになっている。

次に、上記のように構成された本実施形態のパワーサイクル試験装置の動作を、図２のタイミングチャートを用いて説明する。

初期状態では、図２（ａ）の設定信号Ｓ１、図２（ｃ）の設定信号Ｓ１´は印加されておらず、また、出力電流設定回路４０内の試験開始用スイッチング素子２７は開成状態にある。直流電源回路１０の出力電流設定値には、幾つかのパターンがある。例えば、４００Ａのパターンがある。この場合に、定電流制御回路２０の電流設定値としては、直流電源回路１０の電流設定値４００Ａより僅少高位の、例えば４０４Ａのパターンがある。直流電源回路１０での電流設定値と定電流制御回路２０の電流設定値との関係は、４００Ａに対して４０４Ａということである。この例では、定電流制御回路２０の電流設定値は、直流電源回路１０での電流設定値に対して、百分率の割合で１％だけ僅少高位であるが、この僅少高位は、パワーサイクル試験に影響のない値であればよい。そのため、僅少高位の割合は、前記１％に限定されるものではなく、０〜２％の範囲で僅少高位が望ましい。ただし、前記範囲は、０％を含まず、２％を含む。なお、定電流制御回路２０の電流設定値は、直流電源回路１０の電流設定値に対して同じ割合で僅少高位の値を適用する必要はなく、オーバーシュートを生じさせない範囲であればよい。

なお、直流電源回路１０の電流設定値に対して、定電流制御回路２０の電流設定値を僅少高位にしているのは、出力電流が平衡状態における定電流制御回路２０の発熱を最小に抑制するためである。

ここでは、説明を簡略化するため、直流電源回路１０における電流設定値を４００Ａ、定電流制御回路２０に対する電流設定値を４０４Ａの場合を例にとって、以下に動作を説明する。図２（ａ）は、直流電源回路１０の電流値設定信号Ｓ１の信号レベルを示し、信号レベル４００Ａは直流電源回路１０の電流設定値が４００Ａであることを示す。図２（ｂ）は、直流電源回路１０の出力ＯＮ／ＯＦＦを示す。出力ＯＮは起動状態、出力ＯＦＦは出力停止状態である。図２（ｃ）は、定電流制御回路２０の電流値設定信号Ｓ１´の信号レベルを示し、信号レベル４０４Ａは定電流制御回路２０の電流値の設定が４０４Ａであることを示す。図２（ｄ）は、パワー半導体５０の出力ＯＮ／ＯＦＦを示す。出力ＯＮはＩＧＢＴが駆動状態にあり、出力ＯＦＦは停止状態を示す。図２（ｅ）は、定電流制御回路２０の出力ＯＮ／ＯＦＦを示す。出力ＯＮは定電流制御回路２０から電流が出力されている状態、出力ＯＦＦは電流が出力停止状態を示す。図２（ｆ）は、定電流制御回路２０の出力電流の波形を示す。

まず、図外のコントローラは、図２（ａ）に示すように、直流電源回路１０の電流値設定信号Ｓ１の信号レベルを４００Ａのレベルに制御することによって、直流電源回路１０の電流値を４００Ａに設定する。次いで、コントローラは、図２（ｂ）に示すように直流電源回路１０を出力ＯＦＦから出力ＯＮに制御する。次いで、コントローラは、図２（ｃ）に示すように、定電流制御回路２０の電流値設定信号Ｓ１´によって定電流制御回路２０の電流値を４０４Ａに設定する。これを個々の定電流制御ユニット２１についてみると、１つのオペアンプ２５に対する電流設定値としては、４０４Ａ÷８＝５０．５Ａの設定ということになる。

次いで、コントローラは、図２（ｄ）に示す周期でもって、駆動信号Ｓ４によって被試験体であるパワー半導体５０におけるＩＧＢＴをＯＮ／ＯＦＦ駆動する。そして、コントローラは、パワー半導体５０におけるＩＧＢＴをＯＮ駆動している期間内において、かつ、前記ＯＮ駆動の直後において、図２（ｅ）に示すように試験開始信号Ｓ２によって試験開始用スイッチング素子２７を閉成し、またゲート制御信号Ｓ３によりゲート素子２６を閉成する。これにより、試験開始用スイッチング素子２７からの５０．５Ａ相当の電流値設定信号Ｓ１´が定電流制御回路２０におけるすべての定電流制御ユニット２１のオペアンプ２５に印加され、オペアンプ２５の非反転入力端子（＋）に５０．５Ａ相当の基準電流値が設定される。

同時に、各定電流制御ユニット２１における電流制御素子２２が導通され、直流電源回路１０からの電流（４００Ａ）の一部（５０Ａ）が分流されて電流制御素子２２を流れ、ノードＮ２において８つの電流制御素子２２からの電流が合成され、その合成電流が図２（ｆ）に示すように電流モニタ回路３０の電流検出抵抗３１を介して被試験体であるパワー半導体５０に対し供給されて通電される。このように、コントローラにより、直流電源回路１０に対する出力電流値の４００Ａと、定電流制御回路２０に対する出力電流値の４０４Ａの設定制御と、定電流制御回路２０とパワー半導体５０とのＯＮタイミングの順序制御とが行われることによって、図２（ｆ）に電流波形を一部拡大して示すように、定電流制御回路２０からパワー半導体５０に供給される合成電流の立ち上がり波形において、立ち上がりの極初期に４００Ａよりわずか４Ａだけ高いだけの電流がサグとして供給され、それより以降は４００Ａの電流が供給されることが示されている。

定電流制御回路２０内の１つの定電流制御ユニット２１に注目してみると、直流電源回路１０から電流制御素子２２に印加されている電圧は電流制御素子２２が単なるスイッチである場合には大きなオーバーシュートを発生させる電圧である。電流制御素子２２は設定信号Ｓ１´により５０．５Ａに設定されているから、電流制御素子２２の入力電圧にかかわらず、最大電流を５０．５Ａに制御する。このしばらく後直流電源回路１０は５０Ａの定電流動作に入り、電流が５０Ａになると、定電流制御回路２０は飽和するに至る。ここで、定電流制御回路２０は、８個の定電流制御ユニット２１の並列回路で構成されているので、各定電流制御ユニット２１を構成する電流制御素子２２等の電子部品は、小型のものを使用することができると共に、小型の電子部品でもって、大電流の定電流制御回路２０を構成できる。また、前記飽和時の電圧も、１回路の定電流制御回路と比較して低く済むと共に、回路損失つまり発熱も小さくて済む。ここで飽和とは、各定電流制御ユニット２１の設定電流に対して、直流電源回路１０の電流が小さく、定電流制御ユニット２１の電流制御素子２２がさらに電流を流そうとして、該電流制御素子２２のゲート電圧をあげてそのゲート最大電圧に到達している状態である。

このようにして、定電流制御回路２０の導通時のインラッシュ過渡電流に対して電流制御素子２２は電流オーバーシュートを生じさせることなく、飽和するので、必要最低電力でパワーサイクル試験を支障なく継続することが可能となる。

各定電流制御ユニット２１を流れる電流を合計すると、４００Ａの電流がパワー半導体５０に通電される。図２（ｆ）に示すように、パワー半導体５０を流れる出力電流は、最大でも高々プラス４Ａのサグは可能性として生じはするものの、実質的にオーバーシュートがなく、波形変動がきわめてわずかな立ち上がり特性を得る。

以上のような出力電流４００ＡでのＯＮ／ＯＦＦの繰り返しによるパワーサイクル試験が終了する。

なお、上記の説明では、直流電源回路１０として汎用型のＣＶ／ＣＣ電源を用いたが、本発明は必ずしもこれに限定されるものではなく、任意の形態のものが適用可能である。

なお、本実施形態では、出力電流設定回路４０により定電流制御回路２０の各オペアンプ２５に共通して出力電流設定信号Ｓ１´を印加したが、各オペアンプ２５に個別に出力電流設定信号Ｓ１´を印加した回路構成としてもよい。

本発明は、ＩＧＢＴなどのパワー半導体の信頼性評価を行うパワーサイクル試験装置において、定電流制御回路のＯＮ動作時の電流立ち上がりを急峻にしながら、その急峻な電流立ち上がりに伴うオーバーシュートを確実に抑制する技術として有用である。

Ａ パワーサイクル試験装置
１０ 直流電源回路（ＣＶ／ＣＣ電源）
２０ 定電流制御回路
２１ 定電流制御ユニット
２２ 電流制御素子
２３ 電流検出抵抗
２４ 差動増幅器
２５ オペアンプ
３０ 電流モニタ回路
４０ 出力電流設定回路
５０ パワー半導体（被試験体）
Ｔ１，Ｔ２ パワーサイクル試験装置Ａの出力端子

Claims (6)

1. 出力ＯＮ状態では第１電流設定値で電流を出力する直流電源回路と、
   前記第１電流設定値よりも僅少高位の第２電流設定値で前記直流電源回路から出力される前記電流を定電流制御して被試験体に供給すると共に、前記直流電源回路が前記出力ＯＮ状態にされてから、前記被試験体に電流を出力する動作指令が与えられる定電流制御回路と、
   を具備したパワーサイクル試験装置。
2. 前記僅少高位の値は、前記第２電流設定値が前記第１電流設定値よりも百分率で０〜２％の範囲で高い値（ただし、０％を含まず、２％を含む値）である請求項１に記載のパワーサイクル試験装置。
3. 前記定電流制御回路は、複数の定電流制御ユニットの並列接続体で構成されている請求項１または請求項２に記載のパワーサイクル試験装置。
4. 前記定電流制御ユニットは、
   前記直流電源回路から出力される電流を制御対象電流として制御出力に応答して制御する電流制御素子と、前記制御対象電流の値を検出する電流検出手段と、前記電流検出手段による検出電流値を基準電流値と比較し、その比較出力を前記制御出力として前記電流制御素子にネガティブフィードバックするオペアンプと、を具備し、
   前記電流制御素子は、前記検出電流値が前記基準電流値より大きいときは、前記制御対象電流を減少させる制御出力が与えられ、前記検出電流値が前記基準電流値より小さいときは、前記制御対象電流を増加させる制御出力が与えられる、請求項３に記載のパワーサイクル試験装置。
5. 前記電流検出手段は、前記電流制御素子に直列接続された電流検出抵抗と、前記電流検出抵抗の両端間の電圧を差動増幅して前記オペアンプに前記検出電流値として出力する差動増幅器と、を備える請求項４に記載のパワーサイクル試験装置。
6. 前記直流電源回路は、定電圧モードおよび定電流モードを備える電源装置で構成されている請求項１から請求項５までのいずれか１項に記載のパワーサイクル試験装置。

Images