JP5889307B2

JP5889307B2 - ブリッジトポロジーを用いるスイッチドモード電力コンバータ装置及びその制御方法

Info

Publication number: JP5889307B2
Application number: JP2013527263A
Authority: JP
Inventors: ケイへスターリチャード
Original assignee: 日本テキサス・インスツルメンツ株式会社; テキサスインスツルメンツインコーポレイテッド
Priority date: 2010-08-31
Filing date: 2011-08-31
Publication date: 2016-03-22
Anticipated expiration: 2031-08-31
Also published as: CN103053102B; WO2012030952A3; US20120049816A1; CN103053102A; US8749215B2; WO2012030952A2; JP2013537032A

Description

本発明は、全般的に電力コンバータに関し、更に特定して言えば、ブリッジトポロジーを用いる電力コンバータに関連する。

非反転バックモード又はブーストモードにおいて、これら２つのモード間で比較的シームレスに遷移して、動作するためにスイッチングレギュレータ又はスイッチドモード電源を必要とし得るアプリケーションが数多くある。図１に移ると、ブーストモード及びバックモードで動作し得る例示のブリッジ１００を見ることができる。このブリッジ１００は、概して、スイッチＳ１〜Ｓ４及びインダクタＬを用いるＨブリッジであり、インダクタＬは、Ｈブリッジのスイッチングノード間に結合される。バックモードにおいて、スイッチＳ４は閉じられ、Ｓ３は開かれ、パルス幅変調（ＰＷＭ）信号がスイッチＳ１及びＳ２に供給される。代替として、ブーストモードにおいて、スイッチＳ１が閉じられ、Ｓ２が開かれ、ＰＷＭ信号がスイッチＳ３及びＳ４に供給される。

しかし、オペレーションの最も非効率なモードは、ブリッジモード又はバックブーストモードであり、このモードでは、スイッチＳ１〜Ｓ４のうちの２つが閉じられて、インダクタ電圧Ｖ_Ｌを生成する。非効率である理由の幾つかは、スイッチＳ１〜Ｓ４の４つ全てにおいてスイッチング損失が生じること、及びこのモードの結果、高い平均インダクタ電流Ｉ_Ｌとなること、である。他に非効率に寄与しているのは、リップルされた電流（又はインダクタ電流Ｉ_Ｌにおける変動）である。図２において見られるように、スイッチＳ１及びＳ３は、例えば、同時に閉じられ、インダクタ電流Ｉ_Ｌは、両方のスイッチＳ１及びＳ３が閉じられる又は開かれる周期の間、即ち、時間ｔ１〜ｔ２及び時間ｔ３〜ｔ４間で変化する。

幾つかの他の従来の回路が下記文献に記載されている。
米国特許番号第６，１６６，５２７号米国特許番号第６，０３７，７５５号米国特許公開番号２００９／００３９８５２

従って、本発明の例示の一実施例は或る装置を提供する。この装置は、バックブーストスイッチングレギュレータであって、バックスイッチ、ブーストスイッチ、入力端子、及び出力端子を有し、バックモード、ブーストモード、及びブリッジモードにおいて動作するように適合されるバックブーストスイッチングレギュレータと、制御回路要素であって、出力端子及び入力端子の少なくとも一方に結合され、制御信号でバックブーストスイッチングレギュレータを制御する制御回路要素とを含む。制御回路要素は、バックブーストスイッチングレギュレータにおけるリップル電流を低減するように、ブリッジモードにおける対応するブーストスイッチとバックスイッチングとの間の位相関係を調節する。

本発明の例示の一実施例に従って、バックブーストスイッチングレギュレータは、入力端子と第１のスイッチングノードとの間に結合される第１のスイッチ、第１のスイッチングノードと接地との間に結合される第２のスイッチ、第１のスイッチングノードと第２のスイッチングノードとの間に結合されるインダクタ、第２のスイッチングノードと接地との間に結合される第３のスイッチ、及び第２のスイッチングノードと出力端子との間に結合される第４のスイッチを更に含む。

本発明の例示の一実施例に従って、制御回路要素は、それぞれ、第１、第２、第３、及び第４のスイッチのための第１、第２、第３、及び第４の制御信号を提供する。

本発明の例示の一実施例に従って、制御回路要素は、第１のスイッチのためのオフ時間に対して中央に置かれる第３のスイッチのためのオン時間を有するように第３の制御信号を調節する。

本発明の例示の一実施例に従って、制御回路要素は、第４のスイッチのためのオフ時間に対して中央に置かれる第２のスイッチのためのオン時間を有するように第２の制御信号を調節する。

本発明の例示の一実施例に従って、制御回路要素は、出力端子に結合される分圧器、及び参照電圧を受け取り、分圧器及びプロセッサに結合される誤差増幅器を更に含む。

本発明の例示の一実施例に従って、プロセッサがデジタル・シグナル・プロセッサ（ＤＳＰ）である。

本発明の例示の一実施例に従って或る方法が提供される。この方法は、バックスイッチ、ブーストスイッチ、入力端子、及び出力端子を有し、バックモード、ブーストモード、及びブリッジモードにおいて動作するように適合されるバックブーストスイッチングレギュレータの入力電圧、出力電圧、入力電流、及び出力電流の少なくとも１つを検出する工程と、バックブーストスイッチングレギュレータをブリッジモードで動作させる工程とを含み、対応するブーストスイッチとバックスイッチングとの位相関係が、バックブーストスイッチングレギュレータにおけるリップル電流を低減するように調節される。

本発明の例示の一実施例に従って、バックブーストスイッチングレギュレータは、入力端子と第１のスイッチングノードとの間に結合され、第１の制御信号を受け取る第１のスイッチ、第１のスイッチングノードと接地との間に結合され、第２の制御信号を受け取る第２のスイッチ、第１のスイッチングノードと第２のスイッチングノードとの間に結合されるインダクタ、第２のスイッチングノードと接地との間に結合され、第３の制御信号を受け取る第３のスイッチ、及び第２のスイッチングノードと出力端子との間に結合され、第４の制御信号を受け取る第４のスイッチを更に含む。

本発明の例示の一実施例に従って、動作させる工程は、第１のスイッチのためのオフ時間に対して中央に置かれる第３のスイッチのためのオン時間を有するように第３の制御信号を調節することを更に含む。

本発明の例示の一実施例に従って、動作させる工程は、第４のスイッチのためのオフ時間に対して中央に置かれる第２のスイッチのためのオン時間を有するように第２の制御信号を調節することを更に含む。

本発明の例示の一実施例に従って或る装置が提供される。この装置は、ソーラーセルと、バックブーストスイッチングレギュレータであって、バックスイッチ、ブーストスイッチ、入力端子、及び出力端子を有し、バックモード、ブーストモード、及びブリッジモードにおいて動作するように適合され、入力端子がソーラーセルに結合されるバックブーストスイッチングレギュレータと、制御回路要素であって、出力端子及び入力端子の少なくとも一方に結合され、制御信号でバックブーストスイッチングレギュレータを制御する制御回路要素とを含む。制御回路要素は、バックブーストスイッチングレギュレータにおけるリップル電流を低減するように、ブリッジモードにおける対応するブーストスイッチとバックスイッチングとの間の位相関係を調節する。

本発明の例示の一実施例に従って、ソーラーセルは複数のソーラーセルを更に含む。

例示の実施例を添付の図面を参照して説明する。
図１は従来のブリッジの回路図である。図２は、図１のためのブリッジ制御信号とインダクタリップル電流との間の関係を図示するタイミング図である。図３は、本発明の例示の一実施例に従ったシステムの一例である。図４は、図３のためのブリッジ制御信号とインダクタリップル電流との間の関係を図示するタイミング図である。

図３は、本発明の例示の一実施例に従ったシステム３００を図示する。システム３００は、概して、ブリッジ１００、ソーラーセル３０２、キャパシタＣ１、分圧器（レジスタＲ１及びＲ２）、誤差増幅器３０８、プロセッサ３０４、及び記憶媒体３０６を含む。総合的に、分圧器、誤差増幅器３０８、プロセッサ３０４、及び記憶媒体３０６は概して制御回路要素として動作し、一方、ブリッジ１００及びキャパシタＣ１は概してバックブーストスイッチングレギュレータとして動作する。オペレーションにおいて、入力電圧Ｖ_ＩＮ及び入力電流Ｉ_ＩＮが、例えば、ソーラーセル３０２（これは、入力端子に直列又は並列に結合される多数のソーラーセルを含み得る）からスイッチングレギュレータの入力端子に供給されて、出力端子で出力電圧Ｖ_ＯＵＴ及び出力電流Ｉ_ＯＵＴを生成するようにする。制御回路要素は、出力電圧Ｖ_ＯＵＴ及び入力電圧Ｖ_ＩＮを測定し、スイッチＳ１〜Ｓ４に対し適切なパルス幅変調（ＰＷＭ）又は制御信号を生成する。誤差増幅器３０８は、プロセッサ３０４がＰＷＭ信号の補正を実行できるように、分圧器からの出力を参照電圧_ＲＥＦと比較する。代替の配置において、誤差増幅器３０８及び分圧器が取り除かれ得、それらの機能がプロセッサ３０４によって提供される。他の代替の配置において、ＰＷＭ信号の補正のための出力電圧Ｖ_ＯＵＴの代わりに、入力電流Ｉ_ＩＮ、出力電流Ιｏｕｔ、又は入力電圧Ｖ_ＩＮを用いることができる。また、プロセッサ３０４はデジタル・シグナル・プロセッサ又はＤＳＰとし得る。

従来のブリッジスイッチング又はバックブーストオペレーションモードの場合、スイッチＳ１／Ｓ３又はＳ２／Ｓ４の対は、ほぼ同じ時間でオン及びオフに切り替えられる。図４において見られるように、対応するバックスイッチ（Ｓ１又はＳ２）とブーストスイッチ（Ｓ３又はＳ４）との間の位相関係の調節の結果、インダクタ電流Ｉ_Ｌにおけるリップルが実質的に低減され得る。具体的には、図４は、スイッチＳ３のためのオン時間パルス幅に関係なく、スイッチＳ３のためのオン時間が、スイッチＳ１のためのオフ時間に対し中央に置かれることを示す。この同じ調節は、スイッチＳ２とＳ４との間の位相関係のために行うこともできる。その結果、プロセッサ３０４によるこの位相関係調節があるため、インダクタ電流Ｉ_Ｌは比較的一定であり、ブリッジ又はバックブーストモード中の損失を低減する。

本発明に関連する技術に習熟した者であれば、説明した例示の実施例に変形が成され得ること、及び本発明の特許請求の範囲内で他の実施例を実装し得ることが分かるであろう。

Claims

装置であって、
バックスイッチとブーストスイッチと入力端子と出力端子とを有するバックブーストスイッチングレギュレータであって、バックモードとブーストモードとブリッジモードとにおいて動作するように適合される、前記バックブーストスイッチングレギュレータと、
前記出力端子と前記入力端子との少なくとも一方に結合され、制御信号で前記バックブーストスイッチングレギュレータを制御する制御回路要素と、
を含み、
前記制御回路要素が、前記バックブーストスイッチングレギュレータにおけるリップル電流を低減するように、ブリッジモードにおける対応するブーストスイッチとバックスイッチとの間の位相関係を調整し、
前記バックブーストスイッチングレギュレータが、
前記入力端子と第１のスイッチングノードとの間に結合される第１のスイッチと、
前記第１のスイッチングノードと接地との間に結合される第２のスイッチと、
前記第１のスイッチングノードと第２のスイッチングノードとの間に結合されるインダクタと、
前記第２のスイッチングノードと前記接地との間に結合される第３のスイッチと、
前記第２のスイッチングノードと前記出力端子との間に結合される第４のスイッチと、
を更に含み、
前記制御回路要素が、前記第１、第２、第３及び第４のスイッチのための第１、第２、第３及び第４の制御信号をそれぞれ供給し、
前記制御回路要素が、前記第１のスイッチのためのオフ時間に対して中央に置かれる前記第３のスイッチのためのオン時間を有するように前記ブリッジモードにおいて前記第３の制御信号を調整し、
前記第１及び第３のスイッチに結合される前記インダクタのインダクタ電流が前記ブリッジモードの間に実質的に一定であり、
前記制御回路要素が、
プロセッサと、
前記出力端子に結合される分圧器と、
参照電圧を受信し、前記分圧器と前記プロセッサとに結合される誤差増幅器と、
を更に含む、装置。
請求項１に記載の装置であって、
前記制御回路要素が、前記第４のスイッチのためのオフ時間に対して中央に置かれる前記第２のスイッチのためのオン時間を有するように前記ブリッジモードにおいて前記第２の制御信号を調整する、装置。
請求項１に記載の装置であって、
前記プロセッサがデジタル・シグナル・プロセッサ（ＤＳＰ）である、装置。
方法であって、
バックスイッチとブーストスイッチと入力端子と出力端子とを有するバックブーストスイッチングレギュレータの入力電圧と出力電圧と入力電流との少なくとも１つを検出する工程であって、前記バックブーストスイッチングレギュレータが、バックモードとブーストモードとブリッジモードとにおいて動作するように適合される、前記工程と、
制御回路要素を用いて前記バックブーストスイッチングレギュレータをブリッジモードで動作させる工程と、
を含み、
対応するブーストスイッチとバックスイッチとの間の位相関係が、前記バックブーストスイッチングレギュレータにおけるリップル電流を低減するように前記制御回路要素により調整され、
前記バックブーストスイッチングレギュレータが、
前記入力端子と第１のスイッチングノードとの間に結合され、第１の制御信号を受信する第１のスイッチと、
前記第１のスイッチングノードと接地との間に結合され、第２の制御信号を受信する第２のスイッチと、
前記第１のスイッチングノードと前記第２のスイッチングノードとの間に結合されるインダクタと、
前記第２のスイッチングノードと前記接地との間に結合され、第３の制御信号を受信する第３のスイッチと、
前記第２のスイッチングノードと前記出力端子との間に結合され、第４の制御信号を受信する第４のスイッチと、
を更に含み、
前記動作させる工程が、前記第１のスイッチのためのオフ時間に対して中央に置かれる前記第３のスイッチのためのオン時間を有するように前記ブリッジモードにおいて前記第３の制御信号を調整することを更に含み、
前記動作させる工程が、前記第４のスイッチのためのオフ時間に対して中央に置かれる前記第２のスイッチのためのオン時間を有するように前記ブリッジモードにおいて前記第２の制御信号を調整することを更に含み、
前記第１及び第３のスイッチに結合される前記インダクタのインダクタ電流が前記ブリッジモードの間に実質的に一定であり、
前記制御回路要素が、
プロセッサと
前記出力端子に結合される分圧器と、
参照電圧を受信し、前記分圧器と前記プロセッサとに結合される誤差増幅器と、
を更に含む、方法。
ソーラーセルと、
バックスイッチとブーストスイッチと入力端子と出力端子とを有するバックブーストスイッチングレギュレータであって、バックモードとブーストモードとブリッジモードとにおいて動作するように適合され、前記入力端子が前記ソーラーセルに結合される、前記バックブーストスイッチングレギュレータと、
前記出力端子と前記入力端子との少なくとも一方に結合され、制御信号で前記バックブーストスイッチングレギュレータを制御する制御回路要素と、
を含む、装置であって、
前記制御回路要素が、前記バックブーストスイッチングレギュレータにおけるリップル電流を低減するように、ブリッジモードにおける対応するブーストスイッチとバックスイッチとの間の位相関係を調整し、
前記バックブーストスイッチングレギュレータが、
前記入力端子と第１のスイッチングノードとの間に結合される第１のスイッチと、
前記第１のスイッチングノードと接地との間に結合される第２のスイッチと、
前記第１のスイッチングノードと第２のスイッチングノードとの間に結合されるインダクタと、
前記第２のスイッチングノードと前記接地との間に結合される第３のスイッチと、
前記第２のスイッチングノードと前記出力端子との間に結合される第４のスイッチと、
を更に含み、
前記制御回路要素が、前記第１、第２、第３及び第４のスイッチのための第１、第２、第３及び第４の制御信号をそれぞれ供給し、
前記制御回路要素が、前記第１のスイッチのためのオフ時間に対して中央に置かれる前記第３のスイッチのためのオン時間を有するように前記ブリッジモードにおいて前記第３の制御信号を調整し、
前記第１及び第３のスイッチに結合される前記インダクタのインダクタ電流が前記ブリッジモードの間に実質的に一定であり、
前記制御回路要素が、
プロセッサと、
前記出力端子に結合される分圧器と、
参照電圧を受信し、前記分圧器と前記プロセッサとに結合される誤差増幅器と、
を更に含む、装置。
請求項５に記載の装置であって、
前記制御回路要素が、前記第４のスイッチおためのオフ時間に対して中央に置かれる前記第２のスイッチのためのオン時間を有するように前記ブリッジモードにおいて前記第２の制御信号を調整する、装置。
請求項５に記載の装置であって、
前記プロセッサがＤＳＰである、装置。
請求項５に記載の装置であって、
前記ソーラーセルが複数のソーラーセルを更に含む、装置。