JP5883733B2 - Power converter - Google Patents
Power converter Download PDFInfo
- Publication number
- JP5883733B2 JP5883733B2 JP2012152002A JP2012152002A JP5883733B2 JP 5883733 B2 JP5883733 B2 JP 5883733B2 JP 2012152002 A JP2012152002 A JP 2012152002A JP 2012152002 A JP2012152002 A JP 2012152002A JP 5883733 B2 JP5883733 B2 JP 5883733B2
- Authority
- JP
- Japan
- Prior art keywords
- potential
- converter
- phase
- circuit
- inverter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Inverter Devices (AREA)
- Rectifiers (AREA)
Description
本発明は、スイッチング素子により構成される電力変換装置に関するものであり、特にＰＷＭ整流器とＰＷＭインバータとで構成される電力変換装置の制御に関する。 The present invention relates to a power conversion device including switching elements, and more particularly to control of a power conversion device including a PWM rectifier and a PWM inverter.
図１２は、電力変換装置の構成の一例である。電動機の可変速駆動では、図１２に示すように交流の電源２１からコンバータ１１により直流に変換し、さらに平滑コンデンサ４１で平滑された直流電力をインバータ１２を介して可変電圧可変周波数の交流に変換し、電動機２２に変換された交流電力を供給して駆動する方式が一般的である。コンバータ１１及びインバータ１２は各相上下一対のスイッチング素子（ここではＩＧＢＴ；絶縁ゲートバイポーラトランジスタを例に記述）で構成され、上下交互にスイッチングすることで電力変換を行う。 FIG. 12 is an example of the configuration of the power converter. In the variable speed drive of the electric motor, as shown in FIG. 12, the DC power is converted from the AC power source 21 by the converter 11, and the DC power smoothed by the smoothing capacitor 41 is converted to AC of variable voltage and variable frequency via the inverter 12. In general, the AC motor 22 is supplied with AC power and driven. The converter 11 and the inverter 12 are composed of a pair of upper and lower switching elements (here, IGBT; described by taking an insulated gate bipolar transistor as an example) for each phase, and perform power conversion by switching the upper and lower alternately.
ここで、ＩＧＢＴではスイッチングする際のスイッチング損失及び導通期間中の導通損失が発生する。このうちスイッチング損失はスイッチングの回数により増加するが、スイッチングによる騒音を低減するために人間の音感の強い周波数を避けるなどの理由からスイッチングの周波数は通常10kHz程度としていることが多い。このように、スイッチングの周波数は人間の音感の強い周波数よりも高く設定しているが、スイッチング損失低減に関して、スイッチング周波数を下げても騒音の不快感を抑制する方式としては、次のような方式がある。 Here, in IGBT, the switching loss at the time of switching and the conduction loss during a conduction | electrical_connection period generate | occur | produce. Of these, the switching loss increases with the number of times of switching, but the switching frequency is usually set to about 10 kHz for reasons such as avoiding a frequency with a strong human sensation in order to reduce noise caused by switching. In this way, the switching frequency is set to be higher than the frequency with strong human sensation, but as a method of suppressing noise discomfort even when the switching frequency is reduced, the following method is used to reduce switching loss. There is.
まず特許文献１では搬送波周波数に「１／ｆ ゆらぎ」を与えることでＰＷＭインバータが発生する騒音の不快感を低減している。同様に特許文献２でも搬送波周波数を拡散させることで騒音の不快感を低減している。これらの例は搬送波を変形させているのに対して、特許文献３では各相変調波に共通の成分を重畳させることでスイッチングを分散させている。変調波の方を変形させる方式ではインバータ制御マイコンなどに適用しやすい利点がある。 First, Patent Document 1 reduces the uncomfortable feeling of noise generated by the PWM inverter by giving “1 / f fluctuation” to the carrier frequency. Similarly, Patent Document 2 also reduces noise discomfort by spreading the carrier frequency. In these examples, the carrier wave is deformed, whereas in Patent Document 3, switching is dispersed by superimposing a common component on each phase-modulated wave. The method of deforming the modulated wave has an advantage that it can be easily applied to an inverter control microcomputer.
これらの騒音抑制方法はインバータに関するものであり、ＰＷＭ整流器とインバータとの両方がある場合については言及していない。コンバータとインバータとがある場合には以下のような問題がある。図１２において、電源２１の対地浮遊容量９１と電動機２２の対地浮遊容量９２が存在するため、コンバータ１１及びインバータ１２のスイッチングに起因する零相電圧の変化に応じて零相電流が流れる。この零相電流は、制御回路へのノイズを発生させる。そこで一般的に図１２に示すように、電源２１とコンバータ１１との間にリアクトル５１、５２と対地コンデンサ５３とを有するフィルタ回路５を接続して、電動機の対地浮遊容量９２を介した零相電流を対地コンデンサ５３を介して一巡させることにより電源２１まで回らないようにする方法が用いられている。ただし、零相電流の増大はフィルタ回路の大形化を招くなど好ましくない。 These noise suppression methods relate to inverters and do not mention the case where there are both PWM rectifiers and inverters. When there are a converter and an inverter, there are the following problems. In FIG. 12, since the ground stray capacitance 91 of the power source 21 and the ground stray capacitance 92 of the electric motor 22 exist, a zero phase current flows according to the change of the zero phase voltage caused by the switching of the converter 11 and the inverter 12. This zero phase current generates noise to the control circuit. Therefore, generally, as shown in FIG. 12, a filter circuit 5 having reactors 51 and 52 and a ground capacitor 53 is connected between the power source 21 and the converter 11, and the zero phase via the ground floating capacitance 92 of the motor is obtained. A method is used in which the current is not rotated to the power source 21 by making a circuit through the ground capacitor 53. However, an increase in the zero-phase current is not preferable because it causes an increase in the size of the filter circuit.
フィルタ回路５の対地コンデンサ５３が無い場合の零相回路の概略構成を図１３に示す。コンバータ側零相電圧の変化分ΔVz_cとインバータ側零相電圧の変化分ΔVz_iとの差ΔVzが存在する場合に、零相インピーダンスZzと電源２１及び電動機２２の対地浮遊容量９１及び９２を介して零相電流が流れる。 FIG. 13 shows a schematic configuration of a zero-phase circuit when the ground capacitor 53 of the filter circuit 5 is not provided. When there is a difference ΔVz between the change amount ΔVz_c of the converter-side zero-phase voltage and the change amount ΔVz_i of the inverter-side zero-phase voltage, the zero-phase impedance Zz is zeroed via the grounding capacitances 91 and 92 of the power source 21 and the motor 22. Phase current flows.
そこで特許文献４では、コンバータとインバータとのスイッチングを同期させることで、両者の零相電圧の変化を抑止して零相電流低減を図っている。 Therefore, in Patent Document 4, the switching between the converter and the inverter is synchronized to suppress the change in the zero-phase voltage of both to reduce the zero-phase current.
特許文献４の方式では、零相電流低減には効果があるものの、インバータのスイッチングタイミングがコンバータのスイッチングタイミングによって制約されるため、騒音抑制が不十分になる。 Although the method of Patent Document 4 is effective in reducing the zero-phase current, since the switching timing of the inverter is restricted by the switching timing of the converter, noise suppression becomes insufficient.
本発明が解決しようとする課題は、電力変換装置において、スイッチングによって生じる零相電流の低減と、同じくスイッチングに起因する不快な騒音の抑制とを両立することである。 The problem to be solved by the present invention is to achieve both reduction of zero-phase current caused by switching and suppression of unpleasant noise caused by switching in the power conversion device.
上記の課題を解決するために、本発明の電力変換装置は、例えば、第一の電位と第二の電位とを有する直流回路と、第一の多相交流と前記直流回路との間に接続されスイッチング素子により直流と交流との間で電力を変換する第一の変換回路と、第二の多相交流と前記直流回路との間に接続されスイッチング素子により直流と交流との間で電力を変換する第二の変換回路と、前記第一の変換回路と前記第二の変換回路とを制御する制御器とを有する電力変換装置において、前記制御器は、前記第一の変換回路の２つ以上の相が前記第一の電位から前記第二の電位に同時に変化するタイミングで、前記第二の変換回路の少なくとも１つの相も前記第一の電位から前記第二の電位に変化させるよう制御することを特徴とする。 In order to solve the above problems, the power converter of the present invention is connected, for example, between a DC circuit having a first potential and a second potential, a first multiphase AC, and the DC circuit. A first conversion circuit that converts electric power between direct current and alternating current by a switching element, and a second polyphase alternating current and the direct current circuit connected between the direct current and the direct current circuit, and the electric power between the direct current and the alternating current by the switching element. In a power conversion device having a second conversion circuit for conversion and a controller for controlling the first conversion circuit and the second conversion circuit, the controller includes two of the first conversion circuits. Control is performed so that at least one phase of the second conversion circuit is also changed from the first potential to the second potential at the timing when the above phases change simultaneously from the first potential to the second potential. It is characterized by doing.
上記のような構成とすることで、スイッチングに伴う騒音による不快感を低減するとともに、零相電流を低減できる。 With the above configuration, it is possible to reduce discomfort due to noise caused by switching and to reduce the zero-phase current.
本発明の実施例を、図面を参照しながら説明する。尚、各図および各実施例において、同一又は類似の構成要素には同じ符号を付し、説明を省略する。 Embodiments of the present invention will be described with reference to the drawings. In each drawing and each embodiment, the same or similar components are denoted by the same reference numerals, and description thereof is omitted.
本発明の実施例１の構成を図１に示す。図１の電力変換装置は、例えばエレベータなどの駆動に用いることができる。図１の電力変換装置は、図１２と同じように交流の電源２１から変換回路であるコンバータ１１により直流に変換し、さらに平滑コンデンサ４１で平滑された直流電力を変換回路であるインバータ１２（変換回路）を介して可変電圧可変周波数の交流に変換し、電動機２２に変換された交流電力を供給する構成である。尚、図１では、直流回路は第一の電位と第二の電位を有している。また、電源２１と電動機２２の交流は多相交流であり、それぞれ３相である場合を例示している。電源２１とコンバータ１１との間にはフィルタ回路５が接続されている。コンバータ１１及びインバータ１２は各相上下一対のスイッチング素子（ここではＩＧＢＴ；絶縁ゲートバイポーラトランジスタを例に記述）で構成され、コンバータ１１のゲート駆動回路３１及びインバータ１２のゲート駆動回路３２によって、上下交互にスイッチングすることで電力変換を行う。ここで、コンバータ１１としてスイッチング素子を有するＰＷＭ整流器を用いることで、電動機２２からエネルギー回生が起こった場合でも回生されたエネルギーをインバータ１２で直流に変換し、コンバータ１１で直流を交流に変換して電源に回生することができる。 The configuration of Embodiment 1 of the present invention is shown in FIG. The power converter of FIG. 1 can be used for driving an elevator, for example. As in FIG. 12, the power conversion device of FIG. 1 converts the DC power from the AC power source 21 by the converter 11 which is a conversion circuit, and further converts the DC power smoothed by the smoothing capacitor 41 to the inverter 12 (conversion). Circuit), the AC voltage is converted to AC with a variable voltage and variable frequency, and the AC power is supplied to the electric motor 22. In FIG. 1, the DC circuit has a first potential and a second potential. Moreover, the alternating current of the power supply 21 and the electric motor 22 is a polyphase alternating current, and has illustrated the case where it is each three-phase. A filter circuit 5 is connected between the power supply 21 and the converter 11. The converter 11 and the inverter 12 are each composed of a pair of upper and lower switching elements (in this case, an IGBT; an insulated gate bipolar transistor is described as an example), and the upper and lower alternates by the gate drive circuit 31 of the converter 11 and the gate drive circuit 32 of the inverter 12. Power conversion is performed by switching to. Here, by using a PWM rectifier having a switching element as the converter 11, even when energy regeneration occurs from the motor 22, the regenerated energy is converted into direct current by the inverter 12, and direct current is converted into alternating current by the converter 11. Can be regenerated to power.
コンバータ１１及びインバータ１２はＰＷＭ制御器８（制御器）により制御される。平滑コンデンサ４１の電圧を目標値に制御するために、コンバータ制御器４２にて、電源電流を電流検出器６１によりフィードバック制御してコンバータ１１の各相電圧指令Vr_ref、Vs_ref、Vt_refを作成し、これによりＰＷＭ制御器８がＰＷＭ制御を行う。 Converter 11 and inverter 12 are controlled by PWM controller 8 (controller). In order to control the voltage of the smoothing capacitor 41 to the target value, the converter controller 42 feedback-controls the power source current by the current detector 61 to create the respective phase voltage commands Vr_ref, Vs_ref, Vt_ref of the converter 11, Thus, the PWM controller 8 performs PWM control.
電動機２２の速度制御は、速度指令に対して速度検出器７１を用いて速度制御器７にてフィードバック制御される。これにより速度制御器７で作成される電流指令に対して電流検出器６２を用いてインバータ制御器７２でフィードバック制御され、インバータ制御器７２はインバータ１２の各相電圧指令Vu_ref、Vv_ref、Vw_refを作成し、これによりＰＷＭ制御器８がＰＷＭ制御（パルス幅変調制御）を行う。 The speed control of the electric motor 22 is feedback controlled by the speed controller 7 using the speed detector 71 with respect to the speed command. As a result, the current command created by the speed controller 7 is feedback-controlled by the inverter controller 72 using the current detector 62, and the inverter controller 72 creates each phase voltage command Vu_ref, Vv_ref, Vw_ref of the inverter 12. As a result, the PWM controller 8 performs PWM control (pulse width modulation control).
次に、ＰＷＭ制御器８の動作について説明する。尚、ＰＷＭ制御器８は、例えばマイコン等によって構成されており、図１に示すＰＷＭ制御器８内の各機能や各ブロックはマイコンによって実行されるソフトウェアによって実現できる。 Next, the operation of the PWM controller 8 will be described. The PWM controller 8 is configured by, for example, a microcomputer, and each function and each block in the PWM controller 8 shown in FIG. 1 can be realized by software executed by the microcomputer.
一般的な電力変換装置のＰＷＭ制御では、これら各相の電圧指令（各相電圧指令Vr_ref、Vs_ref、Vt_ref、各相電圧指令Vu_ref、Vv_ref、Vw_ref）を変調波として搬送波８０と比較してＰＷＭパルス信号（ゲートパルス信号Sr、Ss、St、ゲートパルス信号Su、Sv、Sw）を作成し、そのＰＷＭパルス信号に基づいてゲート駆動回路３１、３２によってＩＧＢＴのスイッチングを制御している。 In the PWM control of a general power conversion device, a PWM pulse is obtained by comparing the voltage command of each phase (each phase voltage command Vr_ref, Vs_ref, Vt_ref, each phase voltage command Vu_ref, Vv_ref, Vw_ref) with a carrier wave 80 as a modulation wave. Signals (gate pulse signals Sr, Ss, St, gate pulse signals Su, Sv, Sw) are generated, and the switching of the IGBT is controlled by the gate drive circuits 31 and 32 based on the PWM pulse signal.
実施例１においては、一般的な電力変換装置のＰＷＭ制御とは、次の点で相違する。 The first embodiment is different from the PWM control of a general power converter in the following points.
コンバータ１１の制御については、コンバータ制御器４２で作成される各相電圧指令Vr_ref、Vs_ref、Vt_refに、重畳成分生成部８１０４で生成した各相共通の重畳成分Vadd_c（各相共通の零相成分）を、加算部８１０３にて加算し、変調波Vr*、Vs*、Vt*を算出する。そして、減算部８１０２にて、変調波Vr*、Vs*、Vt*から搬送波８０を減算して、ゲートパルス信号生成部８１０１で、その大小によってゲートパルス信号Sr、Ss、Stを生成する。ゲートパルス信号Sr、Ss、Stは０または１の値をとる。ゲート駆動回路３１は、ゲートパルス信号Sr、Ss、Stに基づいて、コンバータ１１のスイッチング素子のスイッチングを制御する。ここで重畳成分Vadd_cは、例えば正弦波やランダムな信号を用いることができる。重畳成分Vadd_cを加えることで、規則的なスイッチングが分散され、コンバータ１１のスイッチングに伴う不快な騒音は低減される。尚、重畳成分生成部８１０４では、重畳された変調波が搬送波の振幅を超えないように、コンバータ制御器４２からの各相電圧指令Vr_ref、Vs_ref、Vt_refの大きさに応じて重畳成分Vadd_cの大きさを制限することが望ましい。尚、重畳成分Vadd_cを加えることは、コンバータ１１のスイッチングに伴う不快な騒音の低減が目的であるため、後述する零相電圧の低減やインバータ１２の騒音の低減に対しては必須な構成ではない。 Regarding the control of the converter 11, each phase voltage command Vr_ref, Vs_ref, Vt_ref created by the converter controller 42 is added to the common superimposed component Vadd_c (the common zero phase component) generated by the superimposed component generation unit 8104. Are added by an adder 8103 to calculate modulated waves Vr *, Vs *, and Vt *. Then, the subtraction unit 8102 subtracts the carrier wave 80 from the modulated waves Vr *, Vs *, and Vt *, and the gate pulse signal generation unit 8101 generates gate pulse signals Sr, Ss, and St depending on the magnitude. The gate pulse signals Sr, Ss, St take a value of 0 or 1. The gate drive circuit 31 controls switching of the switching elements of the converter 11 based on the gate pulse signals Sr, Ss, St. Here, as the superimposed component Vadd_c, for example, a sine wave or a random signal can be used. By adding the superimposition component Vadd_c, regular switching is distributed, and unpleasant noise accompanying switching of the converter 11 is reduced. Note that the superimposed component generation unit 8104 determines the magnitude of the superimposed component Vadd_c according to the magnitude of each phase voltage command Vr_ref, Vs_ref, Vt_ref from the converter controller 42 so that the superimposed modulated wave does not exceed the amplitude of the carrier wave. It is desirable to limit this. Note that the addition of the superimposed component Vadd_c is intended to reduce unpleasant noise associated with switching of the converter 11, and thus is not an essential configuration for reducing zero-phase voltage and noise of the inverter 12 described later. .
零相電圧算出部８１０６では、生成されたゲートパルス信号Sr、Ss、Stの総和の平均からコンバータ１１の零相電圧Vz_cを算出する（Vz_c=ΣSc/3（但しSc＝Sr, Ss, St））。前回比較部８１０７では、１つ前の段階（前回）の零相電圧Vz_cの値と比較して、前回の零相電圧との差ΔVz_cを算出する。 The zero-phase voltage calculation unit 8106 calculates the zero-phase voltage Vz_c of the converter 11 from the average of the sum of the generated gate pulse signals Sr, Ss, St (Vz_c = ΣSc / 3 (where Sc = Sr, Ss, St) ). The previous comparison unit 8107 calculates a difference ΔVz_c from the previous zero-phase voltage by comparing with the value of the previous zero-phase voltage Vz_c.
前回の零相電圧との差ΔVz_cにより、今回同じ電位変化の向きにスイッチングする相の数がわかる（厳密に言えばある１相が第一の電位から第二の電位に変化し、別の１相が第二の電位から第一の電位に変化する場合には打ち消しあって零相電圧は０になるので、前回の零相電圧との差ΔVz_cは実際に同じ電位変化の向きにスイッチングする相の数とは一致しないが、２相以上が同時に同じ電位変化の向きにスイッチングするかどうかを判断するのには支障がない。また、ある１相が第一の電位から第二の電位に変化し、別の２相が第二の電位から第一の電位に同時に変化する場合には打ち消しあって零相電圧は１／３となるが、現実的にはこのようなタイミングでの変化は起こらないので同じく支障がない。）。コンバータ１１で２相以上が同時に同じ電位変化の向き（例えば第一の電位から第二の電位に変化する向き）にスイッチングする場合には、零相電圧の変化が大きくなるので、実施例１においては、零相電圧の変化を低減するために、インバータ１２でも少なくとも１相をこれと同じタイミングで同じ電位変化の向きにスイッチングさせるよう制御する。そのために、判断部８１０８では、前回の零相電圧との差ΔVz_cに基づいて、コンバータ１１において２相以上が同時に同じ電位変化の向きにスイッチングするかどうかを判断して、該当すれば後述するようにΔVadd_iを算出する。また、該当しない場合でも、零相電圧の変化が大きくなる場合があるので、後述するように逆方向変化抑制部８３による処理を行うようにしても良い。尚、判断部８１０８は、前回の零相電圧との差ΔVz_cを用いるのではなく、ゲートパルス信号Sr、Ss、Stなど別の信号を用いて判断しても良い。 The difference ΔVz_c from the previous zero-phase voltage indicates the number of phases that are switched in the same potential change direction this time (strictly speaking, one phase changes from the first potential to the second potential, and another 1 When the phase changes from the second potential to the first potential, they cancel each other and the zero phase voltage becomes 0. Therefore, the difference ΔVz_c from the previous zero phase voltage is actually a phase that switches in the same potential change direction. However, there is no problem in judging whether two or more phases are simultaneously switched in the same potential change direction, and one phase changes from the first potential to the second potential. However, when the other two phases change simultaneously from the second potential to the first potential, they cancel each other out and the zero-phase voltage becomes 1/3. However, in reality, a change at such timing does not occur. There is no problem because it is not.) When two or more phases are simultaneously switched in the converter 11 in the same potential change direction (for example, the direction in which the first potential changes to the second potential), the change in the zero-phase voltage becomes large. In order to reduce the change in the zero-phase voltage, the inverter 12 is also controlled to switch at least one phase in the same potential change direction at the same timing. Therefore, the determination unit 8108 determines whether or not two or more phases are simultaneously switched in the same potential change direction in the converter 11 based on the difference ΔVz_c from the previous zero-phase voltage. ΔVadd_i is calculated. Even if not applicable, the change in the zero-phase voltage may become large, so that the process by the reverse direction change suppression unit 83 may be performed as described later. Note that the determination unit 8108 may determine using other signals such as the gate pulse signals Sr, Ss, and St instead of using the difference ΔVz_c from the previous zero-phase voltage.
次に、インバータ１２の制御について説明する。インバータ１２の制御も同様に、インバータ制御器７２で作成される各相電圧指令Vu_ref、Vv_ref、Vw_refに各相共通の重畳成分Vadd_i（各相共通の零相成分）を加算部８２０３で加算し、変調波Vu*、Vv*、Vw*を算出する。そして、そして、減算部８２０２にて、変調波Vu*、Vv*、Vw*から搬送波８０を減算して、ゲートパルス信号生成部８２０１で、その大小によってゲートパルス信号Su、Sv、Swを生成する。ゲートパルス信号Su、Sv、Swは０または１の値をとる。ゲート駆動回路３２は、ゲートパルス信号Su、Sv、Swに基づいて、インバータ１２のスイッチング素子のスイッチングを制御する。この各相共通の重畳成分Vadd_iにより、一般的な電力変換装置のスイッチングのタイミングとは異なるようにスイッチングを制御する。 Next, control of the inverter 12 will be described. Similarly, in the control of the inverter 12, the superimposing component Vadd_i (zero phase component common to each phase) common to each phase is added to each phase voltage command Vu_ref, Vv_ref, Vw_ref created by the inverter controller 72 by the adding unit 8203. Modulated waves Vu *, Vv *, and Vw * are calculated. Then, the subtraction unit 8202 subtracts the carrier wave 80 from the modulated waves Vu *, Vv *, and Vw *, and the gate pulse signal generation unit 8201 generates the gate pulse signals Su, Sv, and Sw depending on the magnitude. . The gate pulse signals Su, Sv, Sw take a value of 0 or 1. The gate drive circuit 32 controls switching of the switching elements of the inverter 12 based on the gate pulse signals Su, Sv, Sw. Switching is controlled by the superposed component Vadd_i common to each phase so as to be different from the switching timing of a general power converter.
零相電圧算出部８２０６では、生成されたゲートパルス信号Su、Sv、Swの総和の平均からインバータ１２の零相電圧Vz_iを算出する（Vz_i=ΣSi/3（但しSi＝Su, Sv, Sw））。前回比較部８２０７では、１つ前の段階（前回）の零相電圧Vz_iの値と比較して、前回の零相電圧との差ΔVz_iを算出する。 The zero-phase voltage calculator 8206 calculates the zero-phase voltage Vz_i of the inverter 12 from the average of the sum of the generated gate pulse signals Su, Sv, Sw (Vz_i = ΣSi / 3 (where Si = Su, Sv, Sw) ). The previous comparison unit 8207 calculates a difference ΔVz_i from the previous zero-phase voltage by comparing with the value of the previous zero-phase voltage Vz_i.
前回の零相電圧との差ΔVz_iにより、今回同じ電位変化の向きにスイッチングする相の数がわかる（厳密に言えば前回の零相電圧との差ΔVz_cで説明した通り例外が存在して一致しないが、支障はない）。インバータ１２で２相以上が同時に同じ電位変化の向き（例えば第一の電位から第二の電位に変化する向き）にスイッチングする場合には、零相電圧が大きくなるので、実施例１においては、零相電圧を低減するために、インバータ１２では同じ電位変化の向きに１相のみがスイッチングするように他の相のスイッチングを抑制するよう制御することが望ましい。そのために、判断部８２０８では、前回の零相電圧との差ΔVz_iに基づいて、インバータ１２において２相以上が同時に同じ電位変化の向きにスイッチングするかどうかを判断して、該当すれば後述するようにΔVadd_i0を算出する。また、該当しない場合でも、零相電圧が大きくなる場合があるので、後述するように逆方向変化抑制部８３による処理を行うようにしても良い。尚、判断部８２０８は、前回の零相電圧との差ΔVz_iを用いるのではなく、ゲートパルス信号Su、Sv、Swなど別の信号を用いて判断しても良い。 The difference ΔVz_i from the previous zero-phase voltage indicates the number of phases that are switched in the same potential change direction this time (strictly speaking, there is an exception as described in the difference ΔVz_c from the previous zero-phase voltage, and they do not match. But there is no hindrance). When the inverter 12 switches two or more phases at the same time in the same potential change direction (for example, the direction in which the first potential changes to the second potential), the zero-phase voltage becomes large. In order to reduce the zero-phase voltage, the inverter 12 is desirably controlled so as to suppress switching of the other phases so that only one phase switches in the same potential change direction. Therefore, the determination unit 8208 determines whether two or more phases are simultaneously switched in the same potential change direction in the inverter 12 based on the difference ΔVz_i from the previous zero-phase voltage. ΔVadd_i0 is calculated. In addition, even if not applicable, the zero-phase voltage may increase, so that processing by the reverse direction change suppression unit 83 may be performed as described later. Note that the determination unit 8208 may use other signals such as gate pulse signals Su, Sv, and Sw instead of using the difference ΔVz_i from the previous zero-phase voltage.
重畳電圧算出部８２１０は、インバータ１２で２相以上が同じ電位変化の向きに同時にスイッチングする場合（判断部８２０８で該当すると判断された場合）には、インバータ１２の１相のみが変化（スイッチング）するように変化するタイミングを補正する制御をする。具体的には、この場合には、例えば、減算部８２０２の出力を参照して、インバータ１２では同じ電位変化の向きに１相のみがスイッチングするように他の相のスイッチングが抑制されるよう、インバータ１２の制御に用いる各相電圧指令Vu_ref、Vv_ref、Vw_refに重畳するための補正電圧ΔVadd_i0を算出する。例えば、同じ電位変化の向きに同時にスイッチングする相の減算部８２０２の出力が前回マイナスだったものがプラスに変化してそれぞれ0.1と0.2だった場合、ΔVadd_i0=-0.15とすればよい。この補正電圧ΔVadd_i0により、インバータ１２における同時スイッチングを抑制することができ、零相電圧の変化を低減して、零相電流が低減できる。 Superposed voltage calculator 8210 changes (switches) only one phase of inverter 12 when two or more phases are simultaneously switched in inverter 12 in the same potential change direction (determined by determination unit 8208). Control to correct the changing timing is performed. Specifically, in this case, for example, referring to the output of the subtracting unit 8202, the inverter 12 is configured such that switching of the other phase is suppressed so that only one phase switches in the same potential change direction. A correction voltage ΔVadd_i0 to be superimposed on each phase voltage command Vu_ref, Vv_ref, Vw_ref used for control of the inverter 12 is calculated. For example, if the output of the subtracting unit 8202 of the phase that switches simultaneously in the same potential change direction is changed to plus and is 0.1 and 0.2 respectively, ΔVadd_i0 = −0.15 may be set. With this correction voltage ΔVadd_i0, simultaneous switching in the inverter 12 can be suppressed, the change in the zero-phase voltage can be reduced, and the zero-phase current can be reduced.
重畳電圧算出部８２０９は、コンバータ１１で２相以上が同じ電位変化の向きに同時にスイッチングする場合（判断部８１０８で該当すると判断された場合）には、インバータ１２の少なくとも１相が同じ電位変化の向きにスイッチングするように、例えば、減算部８２０２の出力を参照して、インバータ１２の制御に用いる各相電圧指令Vu_ref、Vv_ref、Vw_refに重畳するための補正電圧ΔVadd_iを算出する。例えば、減算部８２０２の出力の大きさと変化方向に基づいて、補正電圧ΔVadd_iを加えた場合に次にスイッチングする予定の相が前倒しでスイッチングするような値にΔVadd_iを算出する。例えば、減算部８２０２の出力のうち、0に向かって変化している相の出力のうち0に最も近いものが0.1だった場合、ΔVadd_i=-0.11（-0.1以下の値）とすればよい。なお、前述のインバータ１２の２相同時スイッチングを抑制するために補正電圧ΔVadd_i0を重畳させる場合には、この分を考慮してΔVadd_iを算出する。この補正電圧ΔVadd_iによって、コンバータ１１と同時にインバータ１２もスイッチングするので、零相電圧の変化を低減して、零相電流を低減できる。 When the converter 11 simultaneously switches two or more phases in the same potential change direction (when determined by the determination unit 8108), the superimposed voltage calculation unit 8209 has at least one phase of the inverter 12 having the same potential change. For example, with reference to the output of the subtraction unit 8202, the correction voltage ΔVadd_i to be superimposed on each phase voltage command Vu_ref, Vv_ref, Vw_ref used for the control of the inverter 12 is calculated so as to switch in the direction. For example, ΔVadd_i is calculated based on the magnitude and change direction of the output of the subtracting unit 8202 so that when the correction voltage ΔVadd_i is applied, the phase to be switched next is switched forward. For example, if the output from the subtracting unit 8202 that is closest to 0 among the outputs of the phase that is changing toward 0 is 0.1, ΔVadd_i = −0.11 (a value that is −0.1 or less) may be set. When the correction voltage ΔVadd_i0 is superimposed in order to suppress the two-phase simultaneous switching of the inverter 12, the ΔVadd_i is calculated in consideration of this amount. Since the correction voltage ΔVadd_i switches the inverter 12 at the same time as the converter 11, the change in the zero-phase voltage can be reduced and the zero-phase current can be reduced.
重畳電圧算出部８２０９でΔVadd_iを算出した場合には、選択部８２０５は重畳電圧算出部８２０９側を選択する。 When ΔVadd_i is calculated by the superimposed voltage calculation unit 8209, the selection unit 8205 selects the superimposed voltage calculation unit 8209 side.
加算部８２０４は、補正電圧ΔVadd_iと補正電圧ΔVadd_i0とを加算し、重畳成分Vadd_iとして出力し、前述した通り加算部８２０３にて各相電圧指令Vu_ref、Vv_ref、Vw_refに重畳し、減算部８２０２、ゲートパルス信号生成部８２０１によって補正後のゲートパルス信号Su、Sv、Swが算出され、ゲート駆動回路３２に出力される。 The adding unit 8204 adds the correction voltage ΔVadd_i and the correction voltage ΔVadd_i0, and outputs the result as a superimposed component Vadd_i. The corrected gate pulse signals Su, Sv, Sw are calculated by the pulse signal generation unit 8201 and output to the gate drive circuit 32.
尚、インバータ１２側はコンバータ１１側が２相以上同時に同じ電位変化の向きにスイッチングが行われた場合（判断部８１０８で該当と判定された場合）には、選択部８２０５で重畳電圧算出部８２０９で算出された補正電圧ΔVadd_iを選択し、そうではない場合（判断部８１０８で該当しないと判定された場合）には逆方向変化抑制部８３で算出された補正電圧ΔVadd_iに切り替える制御をしている。 Note that when the inverter 12 side is switched in the same potential change direction at the same time for two or more phases on the converter 11 side (when it is determined to be applicable by the determination unit 8108), the selection unit 8205 performs the superimposed voltage calculation unit 8209. The calculated correction voltage ΔVadd_i is selected, and if not (when determined not to be applicable by the determination unit 8108), control is performed to switch to the correction voltage ΔVadd_i calculated by the reverse direction change suppression unit 83.
逆方向変化抑制部８３は、判断部８１０８で該当しないと判定された場合、または、判断部８２０８で該当しないと判定された場合に処理が行われる。ここでは、コンバータ１１とインバータ１２とでそれぞれ１相のみが同時にスイッチングする場合でも、互いに逆方向にスイッチングする場合（一方が第一の電位から第二の電位に変化し、他方がその逆の場合）には、零相電圧の変化により零相電流が流れるため、それを抑制するべく、インバータ１２のスイッチングを抑制してスイッチングのタイミングをずらすための補正電圧ΔVadd_iを算出する処理を行っている。換言すれば、コンバータ１１側で１相のみがある電位変化の方向に変化するタイミングでは、インバータ１２側では１相たりともその逆方向に電位変化しないように制御する。 The reverse direction change suppression unit 83 is processed when the determination unit 8108 determines that it is not applicable, or when the determination unit 8208 determines that it is not applicable. Here, even when only one phase is simultaneously switched between the converter 11 and the inverter 12, they are switched in opposite directions (one is changed from the first potential to the second potential and the other is the opposite). ), Since a zero-phase current flows due to a change in the zero-phase voltage, a process of calculating a correction voltage ΔVadd_i for suppressing the switching of the inverter 12 and shifting the switching timing is performed in order to suppress the zero-phase current. In other words, at the timing when only one phase changes in the direction of potential change on the converter 11 side, control is performed so that the potential does not change in the opposite direction for one phase on the inverter 12 side.
まず、減算部において、前回の零相電圧との差ΔVz_cから前回の零相電圧との差ΔVz_iを減算したものを零相電圧差の変化分ΔVzとして求めておく。次に、逆方向変化抑制部８３は、判断部８３２において、零相電圧差の変化分ΔVzの絶対値が所定のしきい値より大きいか否かを判断する。この所定のしきい値は、コンバータ１１とインバータ１２との一方のみにおいて、１相のみがスイッチングした場合の零相電圧の絶対値に設定しておく（この場合は１／３）。 First, the subtraction unit obtains a difference ΔVz of the zero-phase voltage difference by subtracting the difference ΔVz_i from the previous zero-phase voltage from the difference ΔVz_c from the previous zero-phase voltage. Next, the reverse direction change suppression unit 83 determines in the determination unit 832 whether or not the absolute value of the change ΔVz in the zero-phase voltage difference is larger than a predetermined threshold value. This predetermined threshold value is set to the absolute value of the zero-phase voltage when only one phase is switched in only one of converter 11 and inverter 12 (in this case, 1/3).
零相電圧差の変化分ΔVzの絶対値は、コンバータ１１とインバータ１２とでスイッチングがない場合は０、コンバータ１１とインバータ１２との一方のみにおいて、１相のみがスイッチングした場合は１／３、コンバータ１１とインバータ１２とでそれぞれ１相のみが同時に同じ電位変化の向きにスイッチングする場合は０になるので、判断部８３２は該当しないと判断して重畳電圧設定部８３３で補正電圧ΔVadd_i=0（補正不要）に設定する。この場合、選択部８３５は重畳電圧設定部８３３の結果を利用する。 The absolute value of the change ΔVz of the zero-phase voltage difference is 0 when there is no switching between the converter 11 and the inverter 12, and 1/3 when only one phase is switched in only one of the converter 11 and the inverter 12. When only one phase is simultaneously switched in the same potential change direction by the converter 11 and the inverter 12, the determination unit 832 determines that it is not applicable, and the superimposed voltage setting unit 833 determines the correction voltage ΔVadd_i = 0 ( Set to No correction required. In this case, the selection unit 835 uses the result of the superimposed voltage setting unit 833.
また、零相電圧差の変化分ΔVzの絶対値は、コンバータ１１とインバータ１２とでそれぞれ１相のみが同時に逆の電位変化の向きにスイッチングする場合は２／３になるので、判断部８３２は該当すると判断して重畳電圧算出部８３４で、例えば、減算部８２０２の出力を参照して、インバータ１２におけるスイッチングが抑制されるように補正電圧ΔVadd_iを算出する。例えば、減算部８２０２の出力のうち、スイッチングする相の出力が0.1だった場合、ΔVadd_i=-0.11（-0.1以下の値）とすればよい。この場合、選択部８３５は重畳電圧算出部８３４の結果を利用する。 In addition, the absolute value of the change ΔVz of the zero-phase voltage difference becomes 2/3 when only one phase is simultaneously switched in the opposite potential change direction by the converter 11 and the inverter 12, respectively. Based on this determination, the superimposed voltage calculation unit 834 refers to, for example, the output of the subtraction unit 8202 to calculate the correction voltage ΔVadd_i so that switching in the inverter 12 is suppressed. For example, if the output of the phase to be switched is 0.1 among the outputs of the subtracting unit 8202, ΔVadd_i = −0.11 (value of −0.1 or less) may be set. In this case, the selection unit 835 uses the result of the superimposed voltage calculation unit 834.
逆方向変化抑制部８３で求められた補正電圧ΔVadd_iは、選択部８２０５で選択された場合には加算部８２０４で加算され、あるいは、選択部８２０５で選択されなかった場合には、その値は用いられず、その後の処理が行われる。 The correction voltage ΔVadd_i obtained by the reverse direction change suppressing unit 83 is added by the adding unit 8204 when selected by the selecting unit 8205, or is used when not selected by the selecting unit 8205. The subsequent processing is performed.
以上の処理を、ゲート駆動回路３１、３２の入力のサンプリング周期に間に合うように演算して出力する。 The above processing is calculated and output in time for the input sampling period of the gate drive circuits 31 and 32.
ここで、搬送波８０はコンバータ１１とインバータ１２とで同一とした。これは、コンバータ１１とインバータ１２とで搬送波を同期させることで、平滑コンデンサ４１の電流を低減できる効果があるためである。 Here, the carrier wave 80 is the same in the converter 11 and the inverter 12. This is because the current of the smoothing capacitor 41 can be reduced by synchronizing the carrier wave between the converter 11 and the inverter 12.
実施例１の効果を以下で説明する。 The effect of Example 1 is demonstrated below.
まずは零相電流の低減について比較する。ここでは簡単化のため、コンバータ１１への重畳成分Vadd_c（図１の8104）は常に０とした場合で説明する。 First, the reduction of the zero-phase current will be compared. Here, for simplification, the description will be made assuming that the superimposed component Vadd_c to the converter 11 (8104 in FIG. 1) is always 0.
図２は、従来例として一般的な制御方法の場合の波形を示す波形図である。図３は、従来例として一般的な制御方法の場合の動作を示す波形図である。図２、図３とも、横軸は時刻ｔ［ｓ］である。ここでは、一般的なＰＷＭ制御方法である、電圧指令と三角波搬送波を比較してゲートパルス信号を生成する方法の場合を例にしている。図２（ａ）はコンバータ制御器４２からの電圧指令Vr_ref、Vs_ref、Vt_ref、図２（ｂ）はインバータ制御器７２からの電圧指令Vu_ref、Vv_ref、Vw_refの波形を、搬送波８０の大きさで正規化して示している。図２（ｃ）は、コンバータ１１の前回の零相電圧との差ΔVz_cとインバータ１２の前回の零相電圧との差ΔVz_iとの差である零相電圧差の変化分ΔVzの変化を示す（ΔVz=ΔVz_c-ΔVz_i）。尚、図２（ａ）は変調率０．２５、周波数５０Ｈｚであり、図２（ｂ）は変調率０．５、周波数１０Ｈｚである。 FIG. 2 is a waveform diagram showing waveforms in the case of a general control method as a conventional example. FIG. 3 is a waveform diagram showing an operation in the case of a general control method as a conventional example. 2 and 3, the horizontal axis represents time t [s]. Here, a case of a method of generating a gate pulse signal by comparing a voltage command and a triangular wave carrier wave, which is a general PWM control method, is taken as an example. 2A shows the voltage commands Vr_ref, Vs_ref, and Vt_ref from the converter controller 42, and FIG. 2B normalizes the waveforms of the voltage commands Vu_ref, Vv_ref, and Vw_ref from the inverter controller 72 with the size of the carrier wave 80. Is shown. FIG. 2C shows a change in the change ΔVz of the zero-phase voltage difference, which is the difference between the difference ΔVz_c between the previous zero-phase voltage of the converter 11 and the difference ΔVz_i between the previous zero-phase voltage of the inverter 12 ( ΔVz = ΔVz_c−ΔVz_i). 2A shows a modulation rate of 0.25 and a frequency of 50 Hz, and FIG. 2B shows a modulation rate of 0.5 and a frequency of 10 Hz.
図２において破線で囲む期間を拡大して、コンバータ１１側の各相電圧指令（Vr_ref、Vs_ref、Vr_ref）、ゲートパルス信号（Sr、Ss、St）及び零相電圧Vz_cを図３（ａ）に、インバータ１２側の各相電圧指令（Vu_ref、Vv_ref、Vw_ref）、スイッチングパルス（Su、Sv、Sw）及び零相電圧Vz_iを図３（ｂ）に、零相電圧Vz_cとVz_iとの差Vz（Vz=Vz_c-Vz_i）及びその変化分ΔVzを図３（ｃ）に示す。尚、図３（ａ）、図３（ｂ）では搬送波も図示した（周波数ｆｃ＝２ｋＨｚ）。 In FIG. 2, the period surrounded by the broken line is expanded, and the phase voltage commands (Vr_ref, Vs_ref, Vr_ref), the gate pulse signals (Sr, Ss, St) and the zero-phase voltage Vz_c on the converter 11 side are shown in FIG. , Each phase voltage command (Vu_ref, Vv_ref, Vw_ref), switching pulse (Su, Sv, Sw) and zero phase voltage Vz_i on the inverter 12 side are shown in FIG. 3B, and the difference Vz (the difference between zero phase voltage Vz_c and Vz_i) Vz = Vz_c−Vz_i) and the change ΔVz are shown in FIG. 3A and 3B also show the carrier wave (frequency fc = 2 kHz).
図３において一点鎖線で示すｔ＝Ｔ１時点ではコンバータ１１側で２相（Ｓ相とＴ相）が同時に正電位にスイッチングしたのに対して、インバータ１２側ではどの相もスイッチングしていないため、零相電圧の差Vzは２／３（２相分スイッチング）となり、ΔVzも同様となるため、１相だけのスイッチングに比べて大きな零相電流が流れると推定される。 In FIG. 3, two phases (S phase and T phase) are simultaneously switched to the positive potential on the converter 11 side at the time of t = T1 indicated by a one-dot chain line, whereas no phase is switched on the inverter 12 side. The difference Vz of the zero-phase voltage is 2/3 (two-phase switching) and ΔVz is also the same. Therefore, it is estimated that a large zero-phase current flows compared to the switching of only one phase.
次に、実施例１を適用した場合について説明する。図４は実施例１における波形を示す波形図であり、図５は実施例１における動作を示す波形図であり、それぞれ図２、図３に対応するものがある場合は対応させて示している。 Next, a case where Example 1 is applied will be described. FIG. 4 is a waveform diagram showing waveforms in the first embodiment, and FIG. 5 is a waveform diagram showing operations in the first embodiment. When there is one corresponding to FIG. 2 and FIG. .
このときのコンバータ制御器４２からの各相電圧指令Vr_ref、Vs_ref、Vt_refを図４（ａ）に、インバータ制御器７２からの各相電圧指令Vu_ref、Vv_ref、Vw_ref、インバータ１２側の重畳成分Vadd_i、これを重畳して搬送波８０と比較する変調波Vu*、Vv*、Vw*を図４（ｂ）に示す。また、コンバータ１１側の零相電圧Vz_cとインバータ１２側の零相電圧Vz_iとの差Vzの変化分ΔVzを図４（ｃ）に示す。一般的な制御方式の例である図２（ｃ）では、ΔVz＝２／３となる時が存在したが、図４（ｃ）ではΔVz＜0.5に抑制されている。 The phase voltage commands Vr_ref, Vs_ref, and Vt_ref from the converter controller 42 at this time are shown in FIG. 4A, the phase voltage commands Vu_ref, Vv_ref, Vw_ref from the inverter controller 72, the superimposed component Vadd_i on the inverter 12 side, FIG. 4B shows modulated waves Vu *, Vv *, and Vw * that are superimposed and compared with the carrier wave 80. FIG. 4C shows a change ΔVz of the difference Vz between the zero-phase voltage Vz_c on the converter 11 side and the zero-phase voltage Vz_i on the inverter 12 side. In FIG. 2C, which is an example of a general control method, there is a time when ΔVz = 2/3, but in FIG. 4C, ΔVz <0.5 is suppressed.
図４において破線で囲んだ期間を拡大して、コンバータ１１側の各相電圧指令（Vr_ref、Vs_ref、Vr_ref）、ゲートパルス信号（Sr、Ss、St）及び零相電圧Vz_cを図５（ａ）に、インバータ１２側の電圧指令（Vu_ref、Vv_ref、Vw_ref）、ゲートパルス信号（Su、Sv、Sw）及び零相電圧Vz_iを図５（ｂ）に、零相電圧Vz_cとVz_iとの差Vz及びその変化分ΔVzを図５（ｃ）に示す。図５（ｃ）の変化分ΔVzにおいて破線で囲んだ部分が抑制され、零相電流を低減できる。 In FIG. 4, the period enclosed by the broken line is expanded, and the phase voltage commands (Vr_ref, Vs_ref, Vr_ref), the gate pulse signals (Sr, Ss, St) and the zero-phase voltage Vz_c on the converter 11 side are shown in FIG. FIG. 5B shows the voltage command (Vu_ref, Vv_ref, Vw_ref), the gate pulse signal (Su, Sv, Sw) and the zero-phase voltage Vz_i on the inverter 12 side, and the difference Vz between the zero-phase voltages Vz_c and Vz_i is shown in FIG. The change ΔVz is shown in FIG. In the change ΔVz in FIG. 5C, the portion surrounded by the broken line is suppressed, and the zero-phase current can be reduced.
次に、比較例として特許文献４の方式を応用した例について説明する。図６は比較例として特許文献４を応用した場合の波形を示す波形図であり、図７は比較例として特許文献４を応用した場合の動作を示す波形図であり、それぞれ図４、図５に対応するものがある場合は対応させて示している。尚、特許文献４では補正電圧Vadd_iの計算などは示されていないため、仮に実施例１の方式を特許文献４のように「インバータ１１で少なくとも１相がスイッチングするときにコンバータ１２でも同時にスイッチングさせる」ように変形した場合（判断部８１０８で少なくとも１相の場合に補正電圧ΔVadd_iを算出させる場合）を比較例として想定した。 Next, an example in which the method of Patent Document 4 is applied as a comparative example will be described. FIG. 6 is a waveform diagram showing a waveform when Patent Document 4 is applied as a comparative example, and FIG. 7 is a waveform diagram showing an operation when Patent Document 4 is applied as a comparative example. When there is a thing corresponding to, it shows correspondingly. Incidentally, since the calculation of the correction voltage Vadd_i is not shown in Patent Document 4, the method of the first embodiment is temporarily switched to the converter 12 when the inverter 11 switches at least one phase as in Patent Document 4. ”(When the correction voltage ΔVadd_i is calculated when the determination unit 8108 is at least one phase) is assumed as a comparative example.
図２及び図４と同様に、コンバータ制御器４２からの各相電圧指令Vr_ref、Vs_ref、Vt_refを図６（ａ）に、インバータ制御器７２からの各相電圧指令Vu_ref、Vv_ref、Vw_ref、インバータ１２側の重畳成分Vadd_i、これを重畳して搬送波８０と比較する変調波Vu*、Vv*、Vw*を図６（ｂ）に示す。ここでは、コンバータ１１側の全てのスイッチングタイミングにおいて、同じ電位変化になるようにインバータ１２側をスイッチングさせるような補正電圧Vadd_iとしている。コンバータ１１側の零相電圧Vz_cとインバータ１２側の零相電圧Vz_iとの差Vzの変化分ΔVzを図６（ｃ）に示すが、全てのスイッチングタイミングにおいてコンバータ１１側の零相電圧の変化と合わせてインバータ１２側もスイッチングしているため零相電圧差の変化分ΔVzは常に０であり、零相電流は大幅に低減されている。 2 and 4, the phase voltage commands Vr_ref, Vs_ref, and Vt_ref from the converter controller 42 are shown in FIG. 6A, and the phase voltage commands Vu_ref, Vv_ref, Vw_ref from the inverter controller 72, and the inverter 12. FIG. 6B shows the superposed component Vadd_i on the side and the modulated waves Vu *, Vv *, and Vw * that are superposed and compared with the carrier wave 80. Here, the correction voltage Vadd_i is such that the inverter 12 side is switched so as to have the same potential change at all switching timings on the converter 11 side. The change ΔVz of the difference Vz between the zero-phase voltage Vz_c on the converter 11 side and the zero-phase voltage Vz_i on the inverter 12 side is shown in FIG. 6C. The change in the zero-phase voltage on the converter 11 side at all switching timings is shown in FIG. In addition, since the inverter 12 side is also switched, the change ΔVz of the zero-phase voltage difference is always 0, and the zero-phase current is greatly reduced.
図６において破線で囲んだ期間を拡大して、コンバータ１１側の各相電圧指令（Vr_ref、Vs_ref、Vr_ref）、ゲートパルス信号（Sr、Ss、St）及び零相電圧Vz_cを図７（ａ）に、インバータ１２側の各相電圧指令（Vu_ref、Vv_ref、Vw_ref）、ゲートパルス信号（Su、Sv、Sw）及び零相電圧Vz_iを図７（ｂ）に、零相電圧Vz_cとVz_iとの差Vz及びその変化分ΔVzを図７（ｃ）に示す。零相電流については大幅な低減効果がある。 In FIG. 6, the period enclosed by the broken line is enlarged, and the phase voltage commands (Vr_ref, Vs_ref, Vr_ref), the gate pulse signals (Sr, Ss, St) and the zero-phase voltage Vz_c on the converter 11 side are shown in FIG. Fig. 7 (b) shows the difference between the zero-phase voltages Vz_c and Vz_i. Fig. 7B shows the phase voltage commands (Vu_ref, Vv_ref, Vw_ref), the gate pulse signals (Su, Sv, Sw) and the zero-phase voltage Vz_i on the inverter 12 side. FIG. 7C shows Vz and its change ΔVz. There is a significant reduction effect for the zero-phase current.
しかしながら、図６、図７に示した比較例では、スイッチングの騒音において問題がある。各方式において、騒音に寄与する電動機端子電圧（インバータ１２側の零相電圧と各相の端子電圧との差）を高調波解析（ＦＦＴ解析）した結果を図８に示す。尚、ここでもVadd_cは０としている。縦軸は振幅比、横軸は周波数ｆ［ｋＨｚ］である。図８（１）は一般的なＰＷＭ制御（電圧指令値への重畳なし）の場合で、搬送波周波数(2kHz)の２倍(4kHz)近傍及び３倍(6kHz)近傍の成分が大きく発生している。これに対して図８（２）に示す本発明の実施例１では、 4kHz近傍の成分が低減されている。一方、図８（３）に示す特許文献４を応用した例では、4kHz近傍、6kHz近傍は低減されているものの、8kHz近傍に大きな振幅があり特定の周波数成分の騒音があるとともに、低周波成分が出る弊害がある。図８（２）の振幅比の最大値は図８（１）、図８（３）の振幅比の最大値と比べて低減されており、騒音の低減に効果があることがわかる。 However, the comparative examples shown in FIGS. 6 and 7 have a problem in switching noise. FIG. 8 shows the result of harmonic analysis (FFT analysis) of the motor terminal voltage (difference between the zero-phase voltage on the inverter 12 side and the terminal voltage of each phase) contributing to noise in each method. In this case, Vadd_c is set to 0. The vertical axis represents the amplitude ratio, and the horizontal axis represents the frequency f [kHz]. Fig. 8 (1) shows the case of general PWM control (no superposition to the voltage command value), and a component near 2 times (4 kHz) and 3 times (6 kHz) of the carrier frequency (2 kHz) is generated greatly. Yes. On the other hand, in the first embodiment of the present invention shown in FIG. 8 (2), the component in the vicinity of 4 kHz is reduced. On the other hand, in the example in which Patent Document 4 shown in FIG. 8 (3) is applied, although the frequencies near 4 kHz and 6 kHz are reduced, there is a large amplitude near 8 kHz and there is noise of a specific frequency component, and a low frequency component. There is a bad effect that comes out. The maximum value of the amplitude ratio in FIG. 8 (2) is reduced compared to the maximum value of the amplitude ratio in FIGS. 8 (1) and 8 (3), and it can be seen that there is an effect in reducing noise.
図８（２）で騒音が低減されている理由は、補正電圧Vadd_iによりインバータ１２における規則的なスイッチングのタイミングが分散されたことによる。尚、図８（３）でも４ｋＨｚではスイッチングのタイミングの分散による騒音低減の効果が見られるが、コンバータ１１の全てのスイッチングタイミングでインバータ１２のスイッチングも同期させているためスイッチングのタイミングに制約を受け、逆に８ｋＨｚにおいて騒音が大きくなってしまうという問題がある。実施例１のようにコンバータ１１で２つ以上の相が同じ電位変化の向きに同時にスイッチングする場合にインバータ１２のスイッチングを補正することで、タイミングの制約を緩和し、零相電流低減の効果は弱まるものの、結果として騒音を低減できる。 The reason why the noise is reduced in FIG. 8B is that the regular switching timing in the inverter 12 is dispersed by the correction voltage Vadd_i. In FIG. 8 (3), the effect of noise reduction by dispersion of the switching timing can be seen at 4 kHz. However, since the switching of the inverter 12 is synchronized at all the switching timings of the converter 11, the switching timing is limited. On the contrary, there is a problem that noise becomes loud at 8 kHz. When two or more phases are simultaneously switched in the direction of the same potential change in the converter 11 as in the first embodiment, by correcting the switching of the inverter 12, the timing constraint is eased, and the effect of reducing the zero-phase current is As a result, noise can be reduced.
このように、実施例１の電力変換装置では、零相電流低減と耳障りな騒音の低減との両立を図ることが可能である。 As described above, in the power conversion device according to the first embodiment, it is possible to achieve both reduction of the zero-phase current and reduction of annoying noise.
尚、実施例１において、インバータ１２で２つ以上の相が同じ電位変化の向きに同時にスイッチングする場合にコンバータ１１のスイッチングを補正するように構成しても良い。この場合、インバータ１２側ではコンバータ１１のスイッチングに伴うスイッチングのタイミングの補正は行わない。また、インバータ１２の騒音抑制のために、正弦波やランダムな信号を各相電圧指令Vu_ref、Vv_ref、Vw_refに重畳させても良い。 In the first embodiment, the switching of the converter 11 may be corrected when two or more phases are simultaneously switched in the same potential change direction by the inverter 12. In this case, on the inverter 12 side, the switching timing accompanying the switching of the converter 11 is not corrected. Further, in order to suppress noise of the inverter 12, a sine wave or a random signal may be superimposed on each phase voltage command Vu_ref, Vv_ref, Vw_ref.
本発明の実施例２を図９に示す。実施例１と同じ部分の説明は省略して相違点のみ説明する。実施例２では、コンバータ１１の搬送波８０１がインバータ１２の搬送波８０２よりも低い周波数とした。この場合でも実施例１と同様の効果が得られる。搬送波周波数の低いコンバータ１１側ではインバータ１２側のスイッチングに合わせて補正を行うと、搬送波８０１で決めたスイッチング回数よりも多くなり損失が増大する可能性があるため、搬送波周波数の高いインバータ１２側のみ、コンバータ１１のスイッチングに応じて補正電圧ΔVadd_iを加算して重畳するようにした。なお、この場合の波形としては、実施例１に比べてインバータ１２側の搬送波８０２の周波数が高くなるが効果としては同様であるため、波形の図示による説明は省略する。 A second embodiment of the present invention is shown in FIG. Description of the same part as Example 1 is abbreviate | omitted and only a different point is demonstrated. In the second embodiment, the carrier wave 801 of the converter 11 has a lower frequency than the carrier wave 802 of the inverter 12. Even in this case, the same effect as in the first embodiment can be obtained. On the converter 11 side with a low carrier frequency, if the correction is performed in accordance with the switching on the inverter 12 side, the number of switching times determined by the carrier 801 may increase and the loss may increase. The correction voltage ΔVadd_i is added and superimposed according to the switching of the converter 11. Note that the waveform in this case is higher in frequency than the carrier wave 802 on the inverter 12 side as compared with the first embodiment, but the effect is the same.
本発明の実施例３を図１０に示す。ここでは図１との相違する点のみを説明する。上記の実施例１及び実施例２では、零相電流低減のために重畳させる補正を行うのはインバータ１２側のみであったが、この例ではコンバータ１１側でもインバータ側と同様の補正を行う。すなわち、インバータ１２側が２相以上同時に同じ電位変化の向きにスイッチングをする場合、判定部８２０８で該当すると判定し、重畳電圧算出部８１０９において重畳電圧算出部８２０９と同様の方法でコンバータ１１側の補正電圧ΔVadd_cを算出する。この補正電圧ΔVadd_cを選択部８２０５と同様な選択部８１０５で選択する。そして、加算部８１０３で補正電圧ΔVadd_cを重畳成分Vadd_cとして各相電圧指令Vr_ref、Vs_ref、Vt_refに加算し、変調波Vr*、Vs*、Vt*を算出する。一方、インバータ１２側で２相以上同時に同じ電位変化の向きにスイッチングが行われない場合（判断部８１０８で該当しないと判定された場合）には逆方向変化抑制部８３の重畳電圧設定部８３１で補正電圧ΔVadd_c＝0とし、選択部８１０５では重畳電圧設定部８３１の結果を利用する。 A third embodiment of the present invention is shown in FIG. Only the differences from FIG. 1 will be described here. In the first embodiment and the second embodiment, correction for superimposing for reducing the zero-phase current is performed only on the inverter 12 side. In this example, correction similar to that on the inverter side is performed on the converter 11 side. That is, when the inverter 12 side switches two or more phases simultaneously in the same potential change direction, the determination unit 8208 determines that it corresponds, and the superimposed voltage calculation unit 8109 corrects the converter 11 side in the same manner as the superimposed voltage calculation unit 8209. The voltage ΔVadd_c is calculated. This correction voltage ΔVadd_c is selected by a selection unit 8105 similar to the selection unit 8205. Then, the addition unit 8103 adds the correction voltage ΔVadd_c as the superimposed component Vadd_c to each phase voltage command Vr_ref, Vs_ref, Vt_ref to calculate the modulated waves Vr *, Vs *, Vt *. On the other hand, when switching is not performed in the same potential change direction at the same time on two or more phases on the inverter 12 side (when it is determined not to be applicable by the determination unit 8108), the superimposed voltage setting unit 831 of the reverse direction change suppression unit 83 The correction voltage ΔVadd_c = 0 is set, and the selection unit 8105 uses the result of the superimposed voltage setting unit 831.
この場合はコンバータ側重畳成分もインバータ１２側のスイッチングによって変化するが、その効果及び動作は図４及び図５のインバータ１２側と同じであるため詳しい説明は省略する。 In this case, the superimposed component on the converter side also changes due to the switching on the inverter 12 side, but the effect and operation are the same as those on the inverter 12 side in FIGS.
尚、インバータ１２側の制御については、重畳電圧算出部８２１０における補正電圧ΔVadd_i0の算出は行われず、加算部８２０４も不要となり、補正電圧ΔVadd_iがそのまま重畳成分Vadd_iとして用いられる。 As for the control on the inverter 12 side, the correction voltage ΔVadd_i0 is not calculated in the superimposed voltage calculation unit 8210, the addition unit 8204 is not required, and the correction voltage ΔVadd_i is used as it is as the superimposed component Vadd_i.
本発明の実施例４を図１１に示す。これは、特許文献１、２のように搬送波周波数を拡散させて、不快な騒音を抑制した場合に、本発明を適用した例である。実施例１〜３と異なる点のみ説明する。ここでは実施例１の構成をベースにして、搬送波８０を周波数拡散部８４で周波数を拡散させる。これに伴い、重畳成分生成部８１０４と加算部８１０３による重畳成分Vadd_cの重畳は不要となる。周波数拡散の方法については、特許文献１、２に記載の方法を用いればよいので説明は省略する。 A fourth embodiment of the present invention is shown in FIG. This is an example in which the present invention is applied when unpleasant noise is suppressed by spreading the carrier frequency as in Patent Documents 1 and 2. Only differences from the first to third embodiments will be described. Here, based on the configuration of the first embodiment, the frequency of the carrier wave 80 is spread by the frequency spreading unit 84. Accordingly, the superimposition component Vadd_c by the superimposition component generation unit 8104 and the addition unit 8103 need not be superimposed. As for the frequency spreading method, the methods described in Patent Documents 1 and 2 may be used, and the description thereof will be omitted.
この場合の利点は、騒音抑制のための周波数分散は搬送波８０の周波数を拡散させることで対応できるので、各相電圧指令に重畳成分Vadd_iを重畳させる目的を零相電圧差の変化分ΔVzの低減に対応させればよく、両立が図りやすいという点である。特に変調率が高い場合には、重畳する重畳成分Vadd_iの許容範囲、すなわち変調波Vu*、Vv*、Vw*の絶対値が１を超えない範囲が狭くなってしまうが、搬送波８０の周波数を拡散させる方法と各相電圧指令に重畳成分を重畳させることによる零相電流低減とを両方使えるので両立を図りやすいという利点がある。 The advantage in this case is that the frequency dispersion for noise suppression can be dealt with by spreading the frequency of the carrier wave 80. Therefore, the purpose of superimposing the superimposed component Vadd_i on each phase voltage command is to reduce the change ΔVz of the zero-phase voltage difference. It is easy to achieve both. In particular, when the modulation rate is high, the allowable range of the superimposed component Vadd_i to be superimposed, that is, the range in which the absolute values of the modulation waves Vu *, Vv *, and Vw * do not exceed 1, becomes narrow. Since both the method of diffusing and the zero-phase current reduction by superimposing a superimposed component on each phase voltage command can be used, there is an advantage that it is easy to achieve both.
この例に関しても効果は同じなので、波形図示による説明は省略する。 Since the effect is the same with respect to this example, the description by waveform illustration is omitted.
以上、本発明の実施例を説明してきたが、これまでの各実施例で説明した構成はあくまで一例であり、本発明は、技術思想を逸脱しない範囲内で適宜変更が可能である。また、それぞれの実施例で説明した構成は、互いに矛盾しない限り、組み合わせて用いても良い。 As mentioned above, although the Example of this invention has been described, the structure demonstrated by each Example so far is an example to the last, and this invention can be suitably changed within the range which does not deviate from a technical idea. Further, the configurations described in the respective embodiments may be used in combination as long as they do not contradict each other.
１１：コンバータ（変換回路）
１２：インバータ（変換回路）
２１：電源
２２：電動機
３１、３２：ゲート駆動回路
４１：平滑コンデンサ
４２：コンバータ制御器
５：フィルタ回路
５１、５２：リアクトル
５３：対地コンデンサ
６１、６２：電流検出器
７：速度制御器
７１：速度検出器
７２：インバータ制御器
８：ＰＷＭ制御器
９１、９２：対地浮遊容量
11: Converter (conversion circuit)
12: Inverter (conversion circuit)
21: Power supply 22: Electric motor 31, 32: Gate drive circuit 41: Smoothing capacitor 42: Converter controller 5: Filter circuit 51, 52: Reactor 53: Ground capacitor 61, 62: Current detector 7: Speed controller 71: Speed Detector 72: Inverter controller 8: PWM controller 91, 92: Ground stray capacitance
Claims (9)
第一の多相交流と前記直流回路との間に接続されスイッチング素子により直流と交流との間で電力を変換する第一の変換回路と、
第二の多相交流と前記直流回路との間に接続されスイッチング素子により直流と交流との間で電力を変換する第二の変換回路と、
前記第一の変換回路と前記第二の変換回路とを制御する制御器とを有する電力変換装置において、
前記制御器は、前記第一の変換回路の２つ以上の相が前記第一の電位から前記第二の電位に同時に変化するタイミングで、前記第二の変換回路の少なくとも１つの相も前記第一の電位から前記第二の電位に変化させるよう制御することを特徴とする電力変換装置。 A DC circuit having a first potential and a second potential;
A first conversion circuit connected between a first multi-phase alternating current and the direct current circuit and converting electric power between direct current and alternating current by a switching element;
A second conversion circuit connected between a second polyphase alternating current and the direct current circuit and converting power between direct current and alternating current by a switching element;
In a power converter having a controller for controlling the first converter circuit and the second converter circuit,
The controller is configured such that at least one phase of the second conversion circuit is also at the timing when two or more phases of the first conversion circuit are simultaneously changed from the first potential to the second potential. A power converter that controls to change from one potential to the second potential.
前記制御器は、前記第二の変換回路の２つ以上の相が前記第一の電位から前記第二の電位に同時に変化するタイミングで、前記第一の変換回路の少なくとも１つの相も前記第一の電位から前記第二の電位に変化させるよう制御することを特徴とする電力変換装置。 In claim 1,
The controller is configured so that at least one phase of the first converter circuit is also changed to the second potential at a timing when two or more phases of the second converter circuit are simultaneously changed from the first potential to the second potential. A power converter that controls to change from one potential to the second potential.
前記制御器は、前記第二の変換回路の２つ以上の相が前記第一の電位から前記第二の電位に同時に変化しようとする場合に、前記第二の変換回路の１つの相のみが変化するように変化するタイミングを補正する制御をすることを特徴とする電力変換装置。 In claim 1,
When the controller attempts to simultaneously change two or more phases of the second converter circuit from the first potential to the second potential, only one phase of the second converter circuit is The power converter device which controls to correct the timing which changes so that it may change.
前記第一の変換回路の１つの相のみが前記第一の電位から前記第二の電位に変化するタイミングでは、前記第二の変換回路の１相たりとも前記第二の電位から前記第一の電位に変化しないように制御することを特徴とする電力変換装置。 In any one of Claim 1 to 3,
At the timing when only one phase of the first conversion circuit changes from the first potential to the second potential, both phases of the second conversion circuit are changed from the second potential to the first potential. A power converter characterized by controlling so as not to change to a potential.
前記制御器は、前記第一の変換回路と前記第二の変換回路とを周波数が同じ搬送波を用いてパルス幅変調制御することを特徴とする電力変換装置。 In any one of Claims 1-4,
The controller performs pulse width modulation control on the first conversion circuit and the second conversion circuit using a carrier wave having the same frequency.
前記制御器は、前記搬送波を周波数拡散して制御に用いることを特徴とする電力変換装置。 In claim 5,
The power converter according to claim 1, wherein the controller uses the carrier wave for frequency spreading.
前記制御器は、前記第一の変換回路と前記第二の変換回路とを周波数の異なる搬送波を用いてパルス幅変調制御するとともに、前記第一の変換回路の制御に用いられる搬送波の周波数は前記第二の変換回路の制御に用いられる搬送波の周波数よりも低いことを特徴とする電力変換装置。 In claim 1 or 3,
The controller performs pulse width modulation control of the first conversion circuit and the second conversion circuit using carrier waves having different frequencies, and the frequency of the carrier wave used for control of the first conversion circuit is A power conversion device characterized by being lower than the frequency of a carrier wave used for controlling the second conversion circuit.
前記制御器は、前記第一の変換回路を、変調波と搬送波とを比較してパルス幅変調制御するとともに、前記第一の変換回路の制御に用いられる各相電圧指令に正弦波またはランダムな信号の重畳成分を重畳して前記変調波とすることを特徴とする電力変換装置。 In claim 1 or 3,
The controller controls the pulse width modulation of the first conversion circuit by comparing a modulated wave and a carrier wave, and outputs a sine wave or a random signal to each phase voltage command used for controlling the first conversion circuit. A power conversion device characterized in that a superimposed component of a signal is superimposed on the modulated wave.
前記第一の変換回路は交流側が電源に接続されるコンバータであり、前記第二の変換回路は交流側が電動機に接続されるインバータであることを特徴とする電力変換装置。 In any one of Claims 1-8,
The first converter circuit is a converter whose AC side is connected to a power source, and the second converter circuit is an inverter whose AC side is connected to an electric motor.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012152002A JP5883733B2 (en) | 2012-07-06 | 2012-07-06 | Power converter |
| CN201310270898.XA CN103532399B (en) | 2012-07-06 | 2013-07-01 | Power conversion unit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012152002A JP5883733B2 (en) | 2012-07-06 | 2012-07-06 | Power converter |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2014017911A JP2014017911A (en) | 2014-01-30 |
| JP5883733B2 true JP5883733B2 (en) | 2016-03-15 |
Family
ID=49934158
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012152002A Active JP5883733B2 (en) | 2012-07-06 | 2012-07-06 | Power converter |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP5883733B2 (en) |
| CN (1) | CN103532399B (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6164183B2 (en) * | 2014-09-16 | 2017-07-19 | トヨタ自動車株式会社 | Current control circuit |
| JP2016163538A (en) * | 2015-02-26 | 2016-09-05 | 株式会社日立製作所 | Inverter for factor of utilization of direct (dc) bus and method thereof |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3229019B2 (en) * | 1992-06-23 | 2001-11-12 | 東洋電機製造株式会社 | PWM inverter device |
| JP3496532B2 (en) * | 1998-08-18 | 2004-02-16 | 日立工機株式会社 | Control device of motor for centrifuge |
| KR100318171B1 (en) * | 1998-11-17 | 2002-04-22 | 설승기 | Common-Mode Voltage Pulse Removal in Three-Phase Pulse-Width Converter Converters |
| US6320767B1 (en) * | 1998-12-18 | 2001-11-20 | Kabushiki Kaisha Toshiba | Inverter apparatus |
| JP2003018853A (en) * | 2001-06-28 | 2003-01-17 | Fuji Electric Co Ltd | Common mode current reduction method |
| JP4389446B2 (en) * | 2003-01-15 | 2009-12-24 | 富士電機システムズ株式会社 | Power converter |
| JP4019979B2 (en) * | 2003-03-04 | 2007-12-12 | 富士電機ホールディングス株式会社 | AC-AC power converter |
| JP4601044B2 (en) * | 2004-08-30 | 2010-12-22 | 日立アプライアンス株式会社 | Power converter and air conditioner equipped with the power converter |
| US7190143B2 (en) * | 2005-05-27 | 2007-03-13 | Rockwell Automation Technologies, Inc. | Pulse width modulation (PWM) rectifier with variable switching frequency |
| JP4759422B2 (en) * | 2006-03-27 | 2011-08-31 | 日立アプライアンス株式会社 | Power converter system and washing machine using the same |
| JP5045137B2 (en) * | 2006-03-31 | 2012-10-10 | 株式会社富士通ゼネラル | Power converter |
| FI119493B (en) * | 2006-12-21 | 2008-11-28 | Vacon Oyj | Arrangements for measuring the current through a frequency converter |
| JP2008312360A (en) * | 2007-06-15 | 2008-12-25 | Hitachi Appliances Inc | Power conversion device and module |
| JP2011211777A (en) * | 2010-03-29 | 2011-10-20 | Fuji Electric Co Ltd | Power converter, and auxiliary power supply device for vehicle |
| JP5121895B2 (en) * | 2010-08-11 | 2013-01-16 | 株式会社日立製作所 | PWM inverter control device |
| FR2965684B1 (en) * | 2010-10-04 | 2012-09-07 | Schneider Toshiba Inverter | METHOD AND CONTROL SYSTEM FOR REDUCING COMMON MODE CURRENT IN A POWER CONVERTER |
-
2012
- 2012-07-06 JP JP2012152002A patent/JP5883733B2/en active Active
-
2013
- 2013-07-01 CN CN201310270898.XA patent/CN103532399B/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN103532399B (en) | 2016-03-02 |
| CN103532399A (en) | 2014-01-22 |
| JP2014017911A (en) | 2014-01-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05227796A (en) | Controller for power converter | |
| EP2528221A2 (en) | Multi-phase active rectifier | |
| JP6503277B2 (en) | Controller and AC motor drive | |
| US11218107B2 (en) | Control device for power converter | |
| JP2008043154A (en) | Controller for ac-ac direct converter | |
| JP6117039B2 (en) | Power converter and elevator | |
| JP6585872B1 (en) | Power converter | |
| JP6176495B2 (en) | 3-level inverter control method and control apparatus | |
| JP6536460B2 (en) | Inverter controller | |
| WO2016031030A1 (en) | Electric power conversion device and vehicle drive system | |
| JP5883733B2 (en) | Power converter | |
| WO2016114330A1 (en) | Five-level power conversion device and control method | |
| JP7146078B2 (en) | power converter | |
| JP5364303B2 (en) | Current control type power converter and method for improving output current waveform of current control type power converter | |
| JP4479292B2 (en) | AC / AC power converter controller | |
| JP3796881B2 (en) | 3-level inverter control method and apparatus | |
| JP2005348597A (en) | Controller for electric vehicle | |
| JP6961096B2 (en) | Inverter device | |
| JP7202244B2 (en) | power converter | |
| JP3747259B2 (en) | Electric vehicle control device | |
| JP5833524B2 (en) | Power converter and control device for power converter | |
| JP2005086973A (en) | Control unit for ac/ac direct conversion device | |
| JP2019201493A (en) | Multilevel power conversion device and control method therefor | |
| JP6754022B1 (en) | Power converter | |
| JP2006042579A (en) | Switching control method, rectifier and drive system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150116 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20151209 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160112 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160208 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 5883733 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |