JP5879419B2 - オーバーレイ計測装置 - Google Patents
オーバーレイ計測装置 Download PDFInfo
- Publication number
- JP5879419B2 JP5879419B2 JP2014214971A JP2014214971A JP5879419B2 JP 5879419 B2 JP5879419 B2 JP 5879419B2 JP 2014214971 A JP2014214971 A JP 2014214971A JP 2014214971 A JP2014214971 A JP 2014214971A JP 5879419 B2 JP5879419 B2 JP 5879419B2
- Authority
- JP
- Japan
- Prior art keywords
- image
- overlay
- circuit pattern
- difference
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Description
また、ユーザインターフェース部106には、キーボードやマウス、ディスプレイなどから構成される入出力端末113が接続されている。
SEM101は、試料ウェハ108を搭載する可動ステージ109、試料ウェハ108に電子ビームを照射するため電子源110、試料ウェハから発生した2次電子や反射電子などを検出する検出器111の他、電子ビームを試料上に収束させる電子レンズ(図示せず)や、電子ビームを試料ウェハ上で走査するための偏向器(図示せず)や、検出器111からの信号をデジタル変換してデジタル画像を生成する画像生成部112等を備えて構成される。なお、これらはバス114を介して接続され、相互に情報をやり取りすることが可能である。
記憶部103は、取得された画像データを記憶する画像記憶部205、撮像条件(例えば、加速電圧やプローブ電流、加算フレーム数、撮像視野サイズなど)や処理パラメータなどを記憶するレシピ記憶部206、計測する箇所の座標を記憶する計測座標記憶部207を備えてなる。
演算部104は、撮像画像をもとに基準画像を合成する基準画像合成部208、基準画像と被計測画像の差異を定量化する画像差異定量化部209、オーバーレイを算出するオーバーレイ算出部210、画像処理部211を備えてなる。
なお、208〜210は各演算を行うように設計されたハードウェアとして構成されても良いほか、ソフトウェアとして実装され汎用的な演算装置(例えばCPUやGPUなど)を用いて実行されるように構成されていても良い。
チップ座標系とはチップ上の一点を原点とした座標系であり、ウェハ座標系とはウェハ上の一点を原点とした座標系である。通常、ウェハにはチップが複数レイアウトされており、位置(u、v)にあるチップにおける、チップ座標(cx、cy)とウェハ座標(x、y)の関係は数1で表されるため、相互の変換は容易に行える。ただし、W、Hは1チップの幅と高さ、ox、oyはx座標とy座標のオフセットを表す。
そのため、ユーザはオーバーレイ計測対象のチップ座標と、計測対象チップを指定すれば良い。例えば、チップ座標をn点、計測対象チップをm箇所指定した場合、計測座標はn×m点得られる。本実施例に係るオーバーレイ計測手法は同一のチップ座標をもつ画像を1グループとして扱う。画像をグルーピングするため、画像撮像時において画像の付帯情報としてチップ座標ごとに割り当てた位置IDを付与する(先ほどの例で言えば、位置ID:1〜n)
x =u × W + cx + ox、 y = v × H + cy + oy
SEM画像401は402に示す断面形状を持つ回路パターンを撮像したSEM画像の模式図である。本例の回路パターンは下地403の上に第1の露光により回路パターン404が形成された後、第2の露光により回路パターン405が形成されている。
SEM画像406は半導体ウエハ上のSEM画像401とは異なる箇所を撮像したものである。同様に、下地408の上に第1の露光により回路パターン409が形成された後、第2の露光により回路パターン410が形成されている。
ただし、SEM画像406を撮像した箇所においては、SEM画像401を撮像した箇所と比較し、第2の露光により形成される回路パターン410がx方向にdx(412)ずれている様子を表している。本実施例に係る手法では、任意の画像(例えばSEM画像401)を基準画像、任意の画像(例えばSEM画像406)を被計測画像とした場合に、被計測画像における回路パターンの形成位置と、基準画像における回路パターンの形成位置との差異を、各露光により形成される回路パターンごとに独立に定量化することによりオーバーレイを計測する。
図4は、第1の露光により形成された回路パターンを基準パターンとして第2の露光におけるオーバーレイを計測した例を表しているが、第2の露光により形成された回路パターンを基準パターンとしても良い。この場合は、ずれ量の大きさは変わらないが、算出される値の正負の符号が反転する。なお、ここでの第nの露光とはn回目の露光とは限らず、単に露光工程の違いを表すインデックスであり、以降nを露光インデックスと記載する。また、「露光により形成される回路パターン」とは、露光工程のみにより形成される回路パターンに限定されるわけではなく、露光工程後のエッチング工程なども含めて形成される回路パターンを指す。
501〜505はSEM画像と断面構造を模式的に表したものである。
501は、第1の露光により形成された回路パターン506と、第2の露光により形成された回路パターン507が積層されている様子を表している。
502も同様に、第1の露光により形成された回路パターン508と、第2の露光により形成された回路パターン509が積層されている様子を表している。
また、503は第1の露光により形成された回路パターン510の上に、膜511と第2の露光により形成された回路パターン512が積層されている様子を表している。このように第1の露光により形成された回路パターンの上に膜が積層されている場合においてもSEMの加速電圧を調整することで第1の露光により形成された回路パターン510の形状を観察することが可能である。
505はホール工程の画像を表しており、第2の露光により形成された回路パターン516の開口部から、第1の露光により形成された回路パターン515が観察されている様子を表している。
いずれの場合においても、第1の露光により形成される回路パターンと、第2の露光により形成される回路パターンのオーバーレイ計測が重要である。なお、本実施例によってオーバーレイ計測可能となる回路パターンの構造はこれらに限ったものではない。例えば、計3回の露光により形成される回路パターンが観察される画像においては、各露光間におけるオーバーレイを計測することが可能である。
まず、計測箇所の画像(被計測画像)を図7に示したフローに従って取得する(S601)。被計測画像の取得後、位置IDごとに処理を行うため、同一の位置IDをもつ画像を抽出する(S602)。なお、位置IDごとの処理順序は任意に設定されても良いし、ユーザが指定した位置IDの画像のみについて処理するようにしても良い。抽出された画像はチップ座標が同じため、同様の回路パターンが撮像されている。これらの被計測画像をもとに基準画像を設定する(S603)。基準画像は被計測画像の中からユーザが選択しても良いし、基準画像合成部208を用いて被計測画像から基準画像を合成しても良い。合成する方法としては例えば、画像の位置合わせをした後、対応する画素の平均濃淡値を合成画像の濃淡値とすれば良い。また、基準画像設定時に、基準パターンの露光インデックスを指定しても良い。
基準画像設定後、被計測画像と基準画像の差異を定量化し(S604)、定量化結果をもとにオーバーレイを算出する(S605)。以上の処理S604〜S605をすべての抽出画像について完了するまで繰り返し行う(S606)。そして、処理S602〜S606を対象の位置IDについて完了するまで繰り返し行う(S607)。以降において処理S601とS604、S605の詳細について説明する。
まず、計測対象のウェハ108をステージ109上にロードし(S701)、ウェハに対応したレシピをレシピ記憶部206から読み込む(S702)。次に、計測座標を計測座標記憶部207から読み込む(S703)。座標読み込み後(もしくは並行して)、ウェハアライメントを行う(S704)。ウェハアライメント後、前述の方法によりSEM101を制御し、指定した座標の画像を撮像する(S705)。この時、撮像した画像には位置IDを付帯情報として付与する。全ての撮像が完了するまで繰り返し行い(S706)、最後にウェハをアンロード(S707)する。
本処理は画像差異定量化部209を用いて行われる。図8の801は本実施例に係る画像差異定量化部の構成を示したものであり、図2の209に対応する。また、図9は画像差異定量化部209を用いて基準画像と被計測画像の差異を定量化する処理のフローである。本処理では基準画像を入力802、被計測画像を入力803とする。以降、説明のための画像例として図10に示した基準画像1001と被計測画像1002を用いる。
の例をそれぞれ画像1102と画像1103に示す。
被計測画像についても同様に回路パターン領域の認識を行い(S905)、被計測画像から第p以降の露光により形成される回路パターン領域の濃淡値を抽出した画像TU(808)を作成し(S905)、被計測画像から第p−1以前の露光により形成される回路
パターン領域の濃淡値を抽出した画像TL(809)を作成する(S906)。なお、pはユーザから指定されるパラメータであり、回路パターンを露光インデックスで分割する際のしきい値である。例えば、p=3とすると第3以降の露光により形成される回路パターンと、第2以前の露光により形成される回路パターンのオーバーレイが計測される。
被計測画像における回路パターン領域の認識結果例を画像1104に、画像TUと画像TLの例をそれぞれ画像1105と画像1106に示す。次に、テンプレートマッチング部810を用いて、画像BU(806)と画像TU(808)の位置合わせを行い、x方向のずれ量dux(812)と、y方向のずれ量duy(813)を出力する(S907)。同様に、画像BL(807)と画像TL(809)の位置合わせを行い、x方向のずれ量dlx(814)とy方向のずれ量dly(815)を出力する(S908)。
(数2)
dx=dux−dlx
(数3)
dy=duy−dly
ここで、回路パターン領域認識部804における認識処理について説明する。半導体製造工程は多数の工程から成り立っており、工程や製品の違いにより取得される画像の外観は様々である。回路パターン領域を認識するにあたり、最も処理が容易なのは、回路パターン領域の濃淡値が回路パターンを形成した露光工程ごとに異なる場合である。例えば第1の露光により形成される回路パターンと第2の露光により形成される回路パターンの材料が異なる場合、発生する2次電子数や反射電子数が異なるため濃淡値に違いが生じる。また、第2の露光により形成される回路パターンが第1の露光により形成される回路パターンの上に積層されている場合などは、発生した2次電子や反射電子の検出率の違いにより濃淡値に違いが生じる場合がある。
ストグラムにおいては図14に示すように、露光インデックスに応じた複数の分布が混在して観察される。このヒストグラムから各分布を分離するしきい値を算出する(S1303)。次に、画像中の各画素について濃淡しきい値を適用し、画素ごとに露光インデックスを認識する(S1304)。各画素に独立にしきい値を適用した後では、ノイズなどの影響により微小な誤認識領域が発生する場合がある。そこで、膨張・縮退処理などを行い領域を整形する(S1305)。
なお、回路パターン領域の認識手法は図13に示した方法に限らない。例えば、画像からエッジを検出し、エッジに囲まれる閉領域について外観特徴を定量化し、外観特徴から各閉領域の露光インデックスを認識しても良い。
本インターフェースでは、登録されているチップ座標一覧を表示するインターフェース1501、新たなチップ座標を登録するインターフェースを呼び出すボタン1502、登録されたチップ座標を修正するインターフェースを呼び出すボタン1503、登録されたチップ座標を削除するボタン1504を備える。また、計測対象のチップを選択するインターフェース1505、登録された計測座標の画像とそれに関連した情報を表示するインターフェース1506、撮像する計測座標の一覧を表示するインターフェース1507を備える。また、以前に登録した計測座標の一覧を読み込むボタン1509、登録した計測座標の一覧に名前をつけて保存するボタン1510を備える。
図16は、計測条件を設定するインターフェースの一例を表した図である。
本インターフェースには取得した画像の一覧を表示するインターフェース1601、画像を撮像したチップの位置を表示するインターフェース1602、選択された画像を基準画像として設定するボタン1603、インターフェース1601において選択された複数枚の画像もしくは撮像した全ての画像から基準画像を合成する処理を呼び出すボタン1604、設定した基準画像を画像記憶部205に記憶するボタン1605、画像記憶部205から画像を読み込み基準画像として設定するボタン1606を備える。また、処理パラメータを設定するボタン1607、撮像した被計測画像に対して前述の処理S602〜S607を実行するボタン1608を備える。
本インターフェースはオーバーレイ計測結果をウェハ上に重ねて表示するインターフェース1701、オーバーレイの大きさについてヒストグラムを表示するインターフェース1702、ウェハマップやヒストグラムに表示する計測結果を指定するインターフェース1703を備える。また、画像を確認するインターフェースとして、基準画像と被計測画像を並べて表示するインターフェース1704、基準画像と被計測画像の位置を指定された基準で合わせた上で重ねて表示するインターフェース1705を備える。
本インターフェースは基準画像と回路パターン領域の認識結果を表示するインターフェース3201、画像中に観察される露光インデックスの最大値や回路パターンを露光インデックスで分割する際のしきい値p、基準パターンの露光インデックスを指定するインターフェース3202を備える。
濃淡値を抽出した画像BL(1806)を作成する(S1903)。なお、pは回路パタ
ーンを露光インデックスで分割する際のしきい値であり、ユーザから指定されたり、または予め定めたパラメータであってもよい。濃淡値抽出後、テンプレートマッチング部1807を用いて、画像BU(1805)と被計測画像(1802)の位置合わせを行い、x方向のずれ量dux(1808)と、y方向のずれ量duy(1809)を出力する(S1904)。同様に、画像BL(1806)と被計測画像(1802)の位置合わせを行い、x方向のずれ量dlx(1810)とy方向のずれ量dly(1811)を出力する(S1905)。本処理について図20に示す処理結果例を用いて補足する。画像2001は基準画像、画像2002は被計測画像の例を模式的に表した図である。なお画像は図4に示したように第1の露光により形成された回路パターンの上に、第2の露光により形成された回路パターンが積層されて形成されている構造を撮像したものとする。画像2003、2004はp=2としたときの画像BUと画像BLを表した図である。画像2005は被計測画像(2002)と画像BU(2003)をテンプレートマッチングにより位置合わせした結果を表した図であり、ずれ量duxとduyはそれぞれ2006と2007に対応する。画像2008は被計測画像(2002)と画像BL(2004)をテンプレートマッチングにより位置合わせした結果を表した図である。このとき、被計測画像(
2002)には第p以降の露光により形成された回路パターン領域の濃淡も含まれるため、画像の濃淡が一致しない領域2009が発生する場合がある。しかし、本領域が占める割合が小さい場合には正しく位置合わせを行うことが可能であり、ずれ量dlxとdlyは2010と2011となる。
検査の方法としては例えば、基準画像と被計測画像を位置合わせした後に濃淡値の差を算出し、差の値が一定値以上となる画素からなる領域を差異部として検出すれば良い。差異部検出後、差異部特徴量算出部2305を用いて、差異部の外観特徴を定量化する(S2402)。特徴としては例えば、差異部の面積や、円形度、濃淡値の平均値、基準画像と被計測画像の平均濃淡差などを定量化する。次に差異部フィルタリング部2306を用いて、抽出された差異部の中から指定された条件に一致する特徴をもつ差異部のみを抽出する(S2403)。最後に、特徴量集計部2307を用いて、処理S2403において抽出された差異部の特徴量を集計する(S2404)。集計する方法としては例えば、複数の差異部から得られる特徴量の平均を算出しても良いし、最大値や最小値などを算出しても良い。
以降、図26に沿って処理の手順を説明する。まず、図27に示した画像撮像フローに従って、計測座標を第1と第2の画素サイズで撮像した画像を取得する(S2601)。このとき、第1の画素サイズは第2の画素サイズよりも大きいものとする。次に、基準画像の設定を行う(S2602)。基準画像は被計測画像の中からユーザが選択しても良いし、基準画像合成部208を用いて被計測画像から基準像を合成しても良い。次に、第1の画素サイズの画像を用いて差異部の特徴量を算出する(S2603)。また、第2の画素サイズの画像を用いてオーバーレイを計測する(S2604)。以上の処理S2603とS2604を全ての画像について完了するまで繰り返し実行する(S2605)。次に、回帰分析により回帰モデルを作成する(S2606)。以降において、処理S2601とS2603、S2604、S2606の詳細を説明する。
まず、計測対象のウェハ108をステージ109上にロードし(S2701)、ウェハに対応したレシピをレシピ記憶部206から読み込む(S2702)。次に、計測座標を計測座標記憶部207から読み込む(S2703)。座標読み込み後(もしくは並行して)、ウェハアライメントを行う(S2704)。ウェハアライメント後、SEM101を制御し、指定した座標について第1の画素サイズで画像を撮像する(S2705)。次に、同じ座標について第2の画素サイズで画像を撮像する(S2706)。この時、撮像した各画像には位置IDを付帯情報として付与する。全ての撮像が完了するまで繰り返し行い(S2707)、最後にウェハをアンロード(S2708)する。なお、第1の画素サイズは第2の画素サイズよりも大きいものとする。また、画素サイズを変えるためには、画素のサンプリングピッチを変えても良いし、撮像視野の大きさを変えても良い。
第1の画素サイズの画像を用いて差異部の特徴量を算出する処理(S2603)は、第1画像差異定量化部2805を用いて行われる。第1画像差異定量化部2805は図23に示した画像差異定量化部2301と同様の構成であり、処理手順は図24に示したフローと同様である。第2の画素サイズの画像を用いてオーバーレイを計測する処理(S2604)は、第2画像差異定量化部2806とオーバーレイ算出部2807を用いて行われる。第2画像差異定量化部2806は実施例1で示した画像差異定量化部(図8の801)と同様の構成であり、処理手順は実施例1で示した図9のフローと同様である。また、オーバーレイ算出部2807は実施例1で示したオーバーレイ算出部(図8の811)と同様の構成であり、処理手順は実施例1で示した手順と同様である。
まず、計測対象のウェハ108をステージ109上にロードし(S3101)、ウェハに対応したレシピをレシピ記憶部206から読み込む(S3102)。次に、事前に作成した回帰モデルを回帰モデル記憶部2201から読み込む(S3103)。次に、事前に設定された基準画像を画像記憶部205から読み込む(S3104)。次に、計測座標を計測座標記憶部207から読み込む(S3105)。座標読み込み後(もしくは並行して)、ウェハアライメントを行う(S3106)。ウェハアライメント後、SEM101を制御し、指定した座標について第1の画素サイズで画像を撮像する(S3107)。次に、第1の画素サイズの画像に対して、実施例3で示した画像差異定量化部2301を用いて、図24に示した処理手順により、被計測画像と基準画像の差異を定量化する(S3108)。次に、実施例3で示したオーバーレイ算出部2308を用いてオーバーレイの算出を行う(S3109)。次に処理S3109において算出したオーバーレイを、あらかじめ設定されたしきい値と比較する(S3110)。算出したオーバーレイがしきい値よりも大きかった場合、SEM101を制御し、指定した計測座標について第2の画素サイズで画像を撮像する(S3111)。次に、第2の画素サイズの画像に対して、実施例1
で示した画像差異定量化部801を用いて、図9に示した処理手順により、被計測画像と基準画像の差異を定量化する(S3112)。次に、実施例1で示したオーバーレイ算出部811を用いてオーバーレイの算出を行う(S3113)。以上の処理S3107〜S3113を全ての計測座標点に対して完了するまで繰り返し実行する(S3114)。最後にウェハをアンロードする(S3115)。
Claims (4)
- 複数回の露光工程により回路パターンが形成されている半導体デバイスのオーバーレイを計測する装置であって、
該半導体デバイスの複数の領域の画像を撮像する撮像部と、
前記撮像部にて撮像された複数の撮像画像から基準画像を設定する基準画像設定部と、
前記基準画像設定部にて設定した基準画像と前記撮像部にて撮像された該複数の撮像画像の差異を定量化する差異定量化部と、
前記差異定量化部にて定量化した差異をもとにオーバーレイを算出するオーバーレイ算出部と、
オーバーレイ計測結果を表示するオーバーレイ表示部と、
を備えることを特徴としたオーバーレイ計測装置。 - 請求項1に記載のオーバーレイ計測装置であって、
前記オーバーレイ表示部は、
前記オーバーレイをウェハマップとして表示するウェハマップ表示部を備えることを特徴としたオーバーレイ計測装置。 - 請求項2に記載のオーバーレイ計測装置であって、
前記ウェハマップ表示部は、
前記オーバーレイの量と方向をベクトル表示する表示部であることを特徴としたオーバーレイ計測装置 - 請求項1ないし3のいずれか1項に記載のオーバーレイ計測装置であって、
前記オーバーレイ表示部は、前記オーバーレイの大きさに関するヒストグラムを表示するヒストグラム表示部を備えることを特徴としたオーバーレイ計測装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014214971A JP5879419B2 (ja) | 2014-10-22 | 2014-10-22 | オーバーレイ計測装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014214971A JP5879419B2 (ja) | 2014-10-22 | 2014-10-22 | オーバーレイ計測装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012032307A Division JP5640027B2 (ja) | 2012-02-17 | 2012-02-17 | オーバーレイ計測方法、計測装置、走査型電子顕微鏡およびgui |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016016835A Division JP6147879B2 (ja) | 2016-02-01 | 2016-02-01 | オーバーレイ計測装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015026865A JP2015026865A (ja) | 2015-02-05 |
JP5879419B2 true JP5879419B2 (ja) | 2016-03-08 |
Family
ID=52491227
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014214971A Active JP5879419B2 (ja) | 2014-10-22 | 2014-10-22 | オーバーレイ計測装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5879419B2 (ja) |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4014379B2 (ja) * | 2001-02-21 | 2007-11-28 | 株式会社日立製作所 | 欠陥レビュー装置及び方法 |
JP4887062B2 (ja) * | 2006-03-14 | 2012-02-29 | 株式会社日立ハイテクノロジーズ | 試料寸法測定方法、及び試料寸法測定装置 |
JP4343929B2 (ja) * | 2006-07-10 | 2009-10-14 | 株式会社日立製作所 | 微細パターン評価方法及び装置 |
JP5357725B2 (ja) * | 2009-12-03 | 2013-12-04 | 株式会社日立ハイテクノロジーズ | 欠陥検査方法及び欠陥検査装置 |
JP5444092B2 (ja) * | 2010-04-06 | 2014-03-19 | 株式会社日立ハイテクノロジーズ | 検査方法およびその装置 |
-
2014
- 2014-10-22 JP JP2014214971A patent/JP5879419B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2015026865A (ja) | 2015-02-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5640027B2 (ja) | オーバーレイ計測方法、計測装置、走査型電子顕微鏡およびgui | |
US10937146B2 (en) | Image evaluation method and image evaluation device | |
JP5604067B2 (ja) | マッチング用テンプレートの作成方法、及びテンプレート作成装置 | |
US8045789B2 (en) | Method and apparatus for inspecting defect of pattern formed on semiconductor device | |
JP5444092B2 (ja) | 検査方法およびその装置 | |
JP4585926B2 (ja) | パターンレイヤーデータ生成装置、それを用いたパターンレイヤーデータ生成システム、半導体パターン表示装置、パターンレイヤーデータ生成方法、及びコンピュータプログラム | |
KR101828124B1 (ko) | 패턴 평가 방법 및 패턴 평가 장치 | |
JP5065943B2 (ja) | 製造プロセスモニタリングシステム | |
US20130010100A1 (en) | Image generating method and device using scanning charged particle microscope, sample observation method, and observing device | |
CN108369915B (zh) | 减少配准及设计附近所引发的裸片内检验的噪声 | |
KR20130108413A (ko) | 하전 입자선 장치 | |
US20150012243A1 (en) | Semiconductor Evaluation Device and Computer Program | |
JP2011141133A (ja) | Semを用いた欠陥検査方法及び装置 | |
KR101992550B1 (ko) | 노광 조건 평가 장치 | |
JP2015099054A (ja) | オーバーレイ計測方法および計測装置 | |
JP6147879B2 (ja) | オーバーレイ計測装置 | |
JP5879419B2 (ja) | オーバーレイ計測装置 | |
US10937628B2 (en) | Charged particle beam device | |
US20230052350A1 (en) | Defect inspecting system and defect inspecting method | |
JP4969635B2 (ja) | パターンレイヤーデータ生成方法、及びパターンレイヤーデータ生成装置 | |
JP5993781B2 (ja) | 計測方法および計測装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141022 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20151124 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20151201 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151204 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160105 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160201 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5879419 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |