JP5640027B2 - オーバーレイ計測方法、計測装置、走査型電子顕微鏡およびgui - Google Patents

オーバーレイ計測方法、計測装置、走査型電子顕微鏡およびgui Download PDF

Info

Publication number
JP5640027B2
JP5640027B2 JP2012032307A JP2012032307A JP5640027B2 JP 5640027 B2 JP5640027 B2 JP 5640027B2 JP 2012032307 A JP2012032307 A JP 2012032307A JP 2012032307 A JP2012032307 A JP 2012032307A JP 5640027 B2 JP5640027 B2 JP 5640027B2
Authority
JP
Japan
Prior art keywords
overlay
image
difference
circuit pattern
images
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012032307A
Other languages
English (en)
Other versions
JP2013168595A (ja
Inventor
原田 実
実 原田
亮 中垣
亮 中垣
文彦 福永
文彦 福永
高木 裕治
裕治 高木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi High Tech Corp
Original Assignee
Hitachi High Technologies Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi High Technologies Corp filed Critical Hitachi High Technologies Corp
Priority to JP2012032307A priority Critical patent/JP5640027B2/ja
Priority to PCT/JP2013/052657 priority patent/WO2013121939A1/ja
Priority to KR1020147018363A priority patent/KR101608608B1/ko
Priority to US14/370,727 priority patent/US9799112B2/en
Publication of JP2013168595A publication Critical patent/JP2013168595A/ja
Application granted granted Critical
Publication of JP5640027B2 publication Critical patent/JP5640027B2/ja
Priority to US15/720,411 priority patent/US10783625B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T7/00Image analysis
    • G06T7/0002Inspection of images, e.g. flaw detection
    • G06T7/0004Industrial image inspection
    • G06T7/001Industrial image inspection using an image reference approach
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605Workpiece metrology
    • G03F7/70616Monitoring the printed patterns
    • G03F7/70633Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/544Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2200/00Indexing scheme for image data processing or generation, in general
    • G06T2200/24Indexing scheme for image data processing or generation, in general involving graphical user interfaces [GUIs]
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00Indexing scheme for image analysis or image enhancement
    • G06T2207/10Image acquisition modality
    • G06T2207/10056Microscopic image
    • G06T2207/10061Microscopic image from scanning electron microscope
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2207/00Indexing scheme for image analysis or image enhancement
    • G06T2207/30Subject of image; Context of image processing
    • G06T2207/30108Industrial image inspection
    • G06T2207/30148Semiconductor; IC; Wafer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process
    • H01L22/12Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54453Marks applied to semiconductor devices or parts for use prior to dicing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Quality & Reliability (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Theoretical Computer Science (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Length-Measuring Devices Using Wave Or Particle Radiation (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Description

本発明はオーバーレイ計測方法、計測装置、走査型電子顕微鏡およびGUIに関するものであって、より詳細には荷電粒子顕微鏡を用いて撮像した画像を用いてオーバーレイを計測する方法および装置に関するものである。
一般的に半導体製品は、動作に必要な回路パターンを形成するために複数回の露光工程が必要である。例えば、複数層の回路パターンからなる半導体製品の製造では、各層の回路パターンを形成するための露光工程のほか、各層を接続するホールを形成するための露光工程が必要となる。また、近年では微細な回路パターンを密度高く形成するためにダブルパターニングが行われている。
半導体製造においては、複数回の露光工程により形成される回路パターンの位置を許容される範囲内に合わせることが重要となる。許容範囲内に収まらない場合、適切な電気特性が得られず、歩留まりが低下する。そのため、露光間の回路パターンの合わせずれ(オーバーレイ)を計測し、露光装置にフィードバックする事が行われている。
オーバーレイ計測を行うための方法として、ウェハ上に計測用の回路パターンを形成し、光学顕微鏡を用いて計測用パターンの画像を撮像し、画像から得られる信号波形からオーバーレイ計測を行う方法がUS7181057(特許文献1)に記載されている。計測用パターンは数十μm程度の大きさが必要であるため、半導体ダイ周辺のスクライブライン上に形成されるのが一般的である。そのため、実際のデバイスの回路パターン(実パターン)が形成される場所におけるオーバーレイを直接計測することはできず、補間などにより推定する必要がある。しかし、近年の半導体プロセスの微細化に伴い、オーバーレイの許容範囲も小さくなっており、必要な計測精度を得ることが困難となっている。
走査型電子顕微鏡を用いて実パターンの画像を撮像し、オーバーレイを計測する手法が特開2006−351888(特許文献2)および特開2011−142321(特許文献3)に記載されている。特許文献2には撮像画像から抽出された回路パターンの輪郭情報と、半導体製品の設計情報(CADデータ)を比較することによりオーバーレイを計測する手法が記載されている。また、特許文献3では第1の露光により形成される回路パターンと、第2の露光により形成される回路パターンの相対的位置を算出し、相対的位置をCADデータより得られる基準値と比較することによりオーバーレイを計測する手法が記載されている。
US7181057 特開2006−351888号公報 特開2011−142321号公報
前述のとおり、前記特許文献1に記載のオーバーレイ計測手法では実パターン上におけるオーバーレイを計測することが不可能である。この問題を解決する方法として前記特許文献2および特許文献3には実パターンを撮像した画像を用いてオーバーレイを計測する手法が記載されている。しかし、特許文献2に記載のオーバーレイ計測手法は、CADデータが必要となる。一般的に半導体製品のCADデータは数GBにおよび、準備や取扱いなどに労力を要する。また、ウェハ上に形成される回路パターン形状とCADデータ内の回路パターン形状は乖離しているのが一般的であるため、乖離が大きい場合には正しいオーバーレイを計測することが困難と予想される。また、特許文献3に記載のオーバーレイ計測は、回路パターンの相対位置を算出しており、回路パターンの形成不良などにより回路パターンの一部が消失した場合などに正しいオーバーレイを算出不可能と予想される。また、算出された相対位置を基準値と比較する必要があり、基準値を予めCADデータなどを用いて算出しておく必要がある。
以上のように、先行技術では簡便かつ頑健にオーバーレイを計測することが困難である。そこで本発明は、CADデータを必要とせず簡便かつ頑健にオーバーレイを計測するオーバーレイ計測方法および計測装置を提供する。
上記課題を解決するために、例えば特許請求の範囲に記載の構成を採用する。
本願は上記課題を解決する手段を複数含んでいるが、その一例を挙げるならば、半導体デバイスの複数の領域の画像を撮像する撮像ステップと、前記撮像ステップにて撮像された複数の撮像画像から基準画像を設定する基準画像設定ステップと、前記基準画像設定ステップにて設定した基準画像と前記撮像ステップにて撮像された該複数の撮像画像の差異を定量化する差異定量化ステップと、前記差異定量化ステップにて定量化した差異をもとにオーバーレイを算出するオーバーレイ算出ステップを備えることを特徴とする。
本発明によれば、撮像画像以外のCADデータの取扱いや相対位置の基準値の入力などを不要とし、簡便かつ頑健に実パターン上におけるオーバーレイを計測するオーバーレイ計測方法および計測装置を提供することができる。
上記した以外の課題、構成及び効果は、以下の実施形態の説明により明らかにされる。
本発明に係るオーバーレイ計測装置を備えた走査型電子顕微鏡(SEM)の構成図である。 本発明に係るオーバーレイ計測装置の制御部記憶部および演算部の構成図である。 チップ座標系とウェハ座標系を表した図である。 計測するオーバーレイに関する説明図である。 オーバーレイ計測対象の画像と断面構造の例を表した図である。 本発明に係るオーバーレイ計測方法のフローを表した図である。 本発明に係る画像撮像処理のフローを表した図である。 本発明に係る画像差異定量化部とオーバーレイ算出部の構成を表した図である。 基準画像と被計測画像の差異を定量化する処理フローである。 オーバーレイ計測対象の画像例である。 基準画像と被計測画像の差異を定量化する処理の途中結果を表した図である。 基準画像と被計測画像の差異を定量化する処理の途中結果を表した図である。 画像から回路パターン領域を認識する処理フローである。 画像のヒストグラムの例である。 計測座標を設定するインターフェースの一例を表した図である。 計測条件を設定するインターフェースの一例を表した図である。 計測結果を表示するインターフェースの一例を表した図である。 本発明に係る画像差異定量化部の構成を表した図である。 本発明に係る基準画像と被計測画像の差異を定量化する処理フローである。 基準画像と被計測画像の差異を定量化する処理の途中結果を表した図である。 回路パターン領域を指定するインターフェースの一例を表した図である。 本発明に係るオーバーレイ計測装置の記憶部および演算部の構成図である。 本発明に係る画像差異定量化部とオーバーレイ算出部の構成を表した図である。 本発明に係る基準画像と被計測画像の差異を定量化する処理フローである。 回帰モデルの一例を表した図である。 回帰モデルを作成する処理フローである。 回帰モデル作成に用いる画像を取得する処理フローである。 本発明に係る回帰モデル算出部の構成図である。 差異部の特徴量をオーバーレイの関係をプロットした結果例である。 計測結果を表示するインターフェースの一例を表した図である。 本発明に係るオーバーレイ計測処理のフローを表した図である。 処理パラメータを調整するインターフェースの一例を表した図である。
以下に、本発明に関わるオーバーレイ計測装置および計測方法について説明する。本実施例ではオーバーレイ計測手段を備えた走査型電子顕微鏡(SEM)で撮像した画像を用いてオーバーレイ計測を行う場合を対象に説明するが、本発明に関わる撮像装置はSEM以外でも良く、イオンなどの荷電粒子線を用いた撮像装置でも良い。
図1は本発明に係るオーバーレイ計測装置を備えた走査型電子顕微鏡(SEM)の構成図を表しており、被検査対象物の画像の撮像を行うSEM101と、全体の制御を行う制御部102、画像撮像結果などを磁気ディスクや半導体メモリなどに記憶する記憶部103、プログラムに従い演算を行う演算部104、装置に接続された外部の記憶媒体との間で情報の入出力を行う外部記憶媒体入出力部105、ユーザとの情報の入出力を制御するユーザインターフェース部106、ネットワークを介して他の装置などと通信を行うネットワークインターフェース部107を備えてなる。
また、ユーザインターフェース部106には、キーボードやマウス、ディスプレイなどから構成される入出力端末113が接続されている。
SEM101は、試料ウェハ108を搭載する可動ステージ109、試料ウェハ108に電子ビームを照射するため電子源110、試料ウェハから発生した2次電子や反射電子などを検出する検出器111の他、電子ビームを試料上に収束させる電子レンズ(図示せず)や、電子ビームを試料ウェハ上で走査するための偏向器(図示せず)や、検出器111からの信号をデジタル変換してデジタル画像を生成する画像生成部112等を備えて構成される。なお、これらはバス114を介して接続され、相互に情報をやり取りすることが可能である。
図2は、図1に示した本発明に係るオーバーレイ計測装置を備えた走査型電子顕微鏡(SEM)の制御部102、記憶部103および演算部104の詳細な構成を示す図である。
制御部102は、ウェハの搬送を制御するウェハ搬送制御部201、ステージの制御を行うステージ制御部202、電子ビームの照射位置を制御するビームシフト制御部203、電子ビームの走査を制御するビームスキャン制御部204を備えてなる。
記憶部103は、取得された画像データを記憶する画像記憶部205、撮像条件(例えば、加速電圧やプローブ電流、加算フレーム数、撮像視野サイズなど)や処理パラメータなどを記憶するレシピ記憶部206、計測する箇所の座標を記憶する計測座標記憶部207を備えてなる。
演算部104は、撮像画像をもとに基準画像を合成する基準画像合成部208、基準画像と被計測画像の差異を定量化する画像差異定量化部209、オーバーレイを算出するオーバーレイ算出部210、画像処理部211を備えてなる。
なお、208〜210は各演算を行うように設計されたハードウェアとして構成されても良いほか、ソフトウェアとして実装され汎用的な演算装置(例えばCPUやGPUなど)を用いて実行されるように構成されていても良い。
次に、指定された座標の画像を取得するための方法を説明する。まず、計測対象となるウェハ108は、ウェハ搬送制御部201の制御によりロボットアームが動作しステージ109の上に設置される。つぎに、撮像視野がビーム照射範囲内に含まれるようにステージ制御部202によりステージ109が移動される。この時、ステージの移動誤差を吸収するため、ステージ位置の計測が行われ、ビームシフト制御部203により移動誤差を打ち消す様にビーム照射位置の調整が行われる。電子ビームは電子源110から照射され、ビームスキャン制御部204により撮像視野内において走査される。ビームの照射によりウェハから生じる2次電子や反射電子は検出器111により検出され、画像生成部112を通してデジタル画像化される。撮像された画像は撮像条件や撮像日時などの付帯情報とともに画像記憶部205に記憶される。
ここで、本発明によるオーバーレイ計測の入力のひとつとなる計測座標について説明する。図3は、半導体ウェハ上のチップ301座標系とウェハ302座標系を表した図である。
チップ座標系とはチップ上の一点を原点とした座標系であり、ウェハ座標系とはウェハ上の一点を原点とした座標系である。通常、ウェハにはチップが複数レイアウトされており、位置(u、v)にあるチップにおける、チップ座標(cx、cy)とウェハ座標(x、y)の関係は数1で表されるため、相互の変換は容易に行える。ただし、W、Hは1チップの幅と高さ、o、oはx座標とy座標のオフセットを表す。
そのため、ユーザはオーバーレイ計測対象のチップ座標と、計測対象チップを指定すれば良い。例えば、チップ座標をn点、計測対象チップをm箇所指定した場合、計測座標はn×m点得られる。本実施例に係るオーバーレイ計測手法は同一のチップ座標をもつ画像を1グループとして扱う。画像をグルーピングするため、画像撮像時において画像の付帯情報としてチップ座標ごとに割り当てた位置IDを付与する(先ほどの例で言えば、位置ID:1〜n)
(数1)
x =u × W + cx + ox、 y = v × H + cy + oy
図4は、計測するオーバーレイに関する説明図である。図4を用いて、本発明で計測するオーバーレイについて説明する。
SEM画像401は402に示す断面形状を持つ回路パターンを撮像したSEM画像の模式図である。本例の回路パターンは下地403の上に第1の露光により回路パターン404が形成された後、第2の露光により回路パターン405が形成されている。
SEM画像406は半導体ウエハ上のSEM画像401とは異なる箇所を撮像したものである。同様に、下地408の上に第1の露光により回路パターン409が形成された後、第2の露光により回路パターン410が形成されている。
ただし、SEM画像406を撮像した箇所においては、SEM画像401を撮像した箇所と比較し、第2の露光により形成される回路パターン410がx方向にdx(412)ずれている様子を表している。本実施例に係る手法では、任意の画像(例えばSEM画像401)を基準画像、任意の画像(例えばSEM画像406)を被計測画像とした場合に、被計測画像における回路パターンの形成位置と、基準画像における回路パターンの形成位置との差異を、各露光により形成される回路パターンごとに独立に定量化することによりオーバーレイを計測する。
図4は、第1の露光により形成された回路パターンを基準パターンとして第2の露光におけるオーバーレイを計測した例を表しているが、第2の露光により形成された回路パターンを基準パターンとしても良い。この場合は、ずれ量の大きさは変わらないが、算出される値の正負の符号が反転する。なお、ここでの第nの露光とはn回目の露光とは限らず、単に露光工程の違いを表すインデックスであり、以降nを露光インデックスと記載する。また、「露光により形成される回路パターン」とは、露光工程のみにより形成される回路パターンに限定されるわけではなく、露光工程後のエッチング工程なども含めて形成される回路パターンを指す。
図5は、オーバーレイ計測対象の画像と断面構造の例を表した図である。図4に示した以外のオーバーレイ計測対象の例を示す。
501〜505はSEM画像と断面構造を模式的に表したものである。
501は、第1の露光により形成された回路パターン506と、第2の露光により形成された回路パターン507が積層されている様子を表している。
502も同様に、第1の露光により形成された回路パターン508と、第2の露光により形成された回路パターン509が積層されている様子を表している。
また、503は第1の露光により形成された回路パターン510の上に、膜511と第2の露光により形成された回路パターン512が積層されている様子を表している。このように第1の露光により形成された回路パターンの上に膜が積層されている場合においてもSEMの加速電圧を調整することで第1の露光により形成された回路パターン510の形状を観察することが可能である。
504はダブルパターニングにより形成された回路パターンを表している。ダブルパターニングは第1の露光により回路パターン513を形成し、第2の露光により回路パターン514を形成することで回路パターンを密度高く形成する技術である。
505はホール工程の画像を表しており、第2の露光により形成された回路パターン516の開口部から、第1の露光により形成された回路パターン515が観察されている様子を表している。
いずれの場合においても、第1の露光により形成される回路パターンと、第2の露光により形成される回路パターンのオーバーレイ計測が重要である。なお、本実施例によってオーバーレイ計測可能となる回路パターンの構造はこれらに限ったものではない。例えば、計3回の露光により形成される回路パターンが観察される画像においては、各露光間におけるオーバーレイを計測することが可能である。
図6は、本発明に係るオーバーレイ計測方法のフロー図、図7は、本発明に係るオーバーレイ計測方法のフローにおける被計測画像の画像撮像処理ステップ(S601)の詳細なフロー図である。
まず、計測箇所の画像(被計測画像)を図7に示したフローに従って取得する(S601)。被計測画像の取得後、位置IDごとに処理を行うため、同一の位置IDをもつ画像を抽出する(S602)。なお、位置IDごとの処理順序は任意に設定されても良いし、ユーザが指定した位置IDの画像のみについて処理するようにしても良い。抽出された画像はチップ座標が同じため、同様の回路パターンが撮像されている。これらの被計測画像をもとに基準画像を設定する(S603)。基準画像は被計測画像の中からユーザが選択しても良いし、基準画像合成部208を用いて被計測画像から基準画像を合成しても良い。合成する方法としては例えば、画像の位置合わせをした後、対応する画素の平均濃淡値を合成画像の濃淡値とすれば良い。また、基準画像設定時に、基準パターンの露光インデックスを指定しても良い。
基準画像設定後、被計測画像と基準画像の差異を定量化し(S604)、定量化結果をもとにオーバーレイを算出する(S605)。以上の処理S604〜S605をすべての抽出画像について完了するまで繰り返し行う(S606)。そして、処理S602〜S606を対象の位置IDについて完了するまで繰り返し行う(S607)。以降において処理S601とS604、S605の詳細について説明する。
図7を用いて被計測画像の取得処理(S601)について説明する。
まず、計測対象のウェハ108をステージ109上にロードし(S701)、ウェハに対応したレシピをレシピ記憶部206から読み込む(S702)。次に、計測座標を計測座標記憶部207から読み込む(S703)。座標読み込み後(もしくは並行して)、ウェハアライメントを行う(S704)。ウェハアライメント後、前述の方法によりSEM101を制御し、指定した座標の画像を撮像する(S705)。この時、撮像した画像には位置IDを付帯情報として付与する。全ての撮像が完了するまで繰り返し行い(S706)、最後にウェハをアンロード(S707)する。
次に、図9乃至12を用いて、被計測画像と基準画像の差異を定量化する処理(S604)について説明する。図9は基準画像と被計測画像の差異を定量化する処理フローの説明図、図10はオーバーレイ計測対象の画像例、図11および図12は基準画像と被計測画像の差異を定量化する処理の途中結果を表した図である。
本処理は画像差異定量化部209を用いて行われる。図8の801は本実施例に係る画像差異定量化部の構成を示したものであり、図2の209に対応する。また、図9は画像差異定量化部209を用いて基準画像と被計測画像の差異を定量化する処理のフローである。本処理では基準画像を入力802、被計測画像を入力803とする。以降、説明のための画像例として図10に示した基準画像1001と被計測画像1002を用いる。
まず、回路パターン領域認識部804を用いて、基準画像を対象に各露光により形成される回路パターン領域を認識する(S901)。図11は処理結果例を示したものであり、画像1101は基準画像1001の回路パターン領域を認識した結果例である。次に、濃淡値抽出部805を用いて、回路パターン領域の認識結果をもとに、基準画像から第p以降の露光により形成される回路パターン領域の濃淡値を抽出した画像BU(806)を作成し(S902)、基準画像から第p−1以前の露光により形成される回路パターン領域の濃淡値を抽出した画像BL(807)を作成する(S903)。画像BUと画像BLの例をそれぞれ画像1102と画像1103に示す。
被計測画像についても同様に回路パターン領域の認識を行い(S905)、被計測画像から第p以降の露光により形成される回路パターン領域の濃淡値を抽出した画像TU(808)を作成し(S905)、被計測画像から第p−1以前の露光により形成される回路パターン領域の濃淡値を抽出した画像TL(809)を作成する(S906)。なお、pはユーザから指定されるパラメータであり、回路パターンを露光インデックスで分割する際のしきい値である。例えば、p=3とすると第3以降の露光により形成される回路パターンと、第2以前の露光により形成される回路パターンのオーバーレイが計測される。
被計測画像における回路パターン領域の認識結果例を画像1104に、画像TUと画像TLの例をそれぞれ画像1105と画像1106に示す。次に、テンプレートマッチング部810を用いて、画像BU(806)と画像TU(808)の位置合わせを行い、x方向のずれ量dux(812)と、y方向のずれ量duy(813)を出力する(S907)。同様に、画像BL(807)と画像TL(809)の位置合わせを行い、x方向のずれ量dlx(814)とy方向のずれ量dly(815)を出力する(S908)。
図12はテンプレートマッチングの結果例を示しており、ずれ量duxとduyはそれぞれ1203と1204、ずれ量dlxとdlyはそれぞれ1207と1208に対応する。なお、メモリセル部のように同じ形状の回路パターンが繰り返し形成されている場合においては、マッチングする箇所が複数存在する。そのため、画像BUと画像TUのテンプレートマッチングと、画像BLと画像TLのテンプレートマッチングを独立に行うと不整合が発生する場合がある。この問題を解決するためには、テンプレートマッチング部819を用いて基準画像と被計測画像を大まかに位置合わせしておき、そのマッチング位置820を中心に、テンプレートマッチング部810にてテンプレートマッチングをするようにすればよい。
以上は、pを基準に回路パターン領域を2グループに分割する方法を示したが、第1〜mの露光パターンについて独立に良品画像と被計測画像間での位置ずれ量を算出しても良い。
次に、オーバーレイ算出処理(S605)について説明する。本処理はオーバーレイ算出部210を用いて行われる。図8のオーバーレイ算出部811は図2の本実施例に係るオーバーレイ算出部210の構成を示したものである。本処理の入力は画像差異定量化部の出力である第p以降の露光により形成された回路パターンのずれ量(dux812、duy814)と、第p−1以前の露光により形成された回路パターンのずれ量(dlx813、dly815)である。本処理では減算部816を用いて数2によりx方向のオーバーレイdx(817)を算出し、数3によりy方向のオーバーレイdy(818)を算出する。なお、以上は第p−1以前の露光により形成される回路パターンを基準パターンとした場合の計算方法であり、第p以降の露光により形成される回路パターンを基準パターンとする場合には、数2、数3により算出された値の正負を反転させれば良い。

(数2)
dx=dux−dlx
(数3)
dy=duy−dly

ここで、回路パターン領域認識部804における認識処理について説明する。半導体製造工程は多数の工程から成り立っており、工程や製品の違いにより取得される画像の外観は様々である。回路パターン領域を認識するにあたり、最も処理が容易なのは、回路パターン領域の濃淡値が回路パターンを形成した露光工程ごとに異なる場合である。例えば第1の露光により形成される回路パターンと第2の露光により形成される回路パターンの材料が異なる場合、発生する2次電子数や反射電子数が異なるため濃淡値に違いが生じる。また、第2の露光により形成される回路パターンが第1の露光により形成される回路パターンの上に積層されている場合などは、発生した2次電子や反射電子の検出率の違いにより濃淡値に違いが生じる場合がある。
図13は回路パターン領域の濃淡値が回路パターンを形成した露光工程ごとに異なる画像を対象とした認識処理のフローである。まず、画像に対してノイズ除去などの前処理を行う(S1301)。次に、画像のヒストグラムを作成する(S1302)。作成したヒストグラムにおいては図14に示すように、露光インデックスに応じた複数の分布が混在して観察される。このヒストグラムから各分布を分離するしきい値を算出する(S1303)。次に、画像中の各画素について濃淡しきい値を適用し、画素ごとに露光インデックスを認識する(S1304)。各画素に独立にしきい値を適用した後では、ノイズなどの影響により微小な誤認識領域が発生する場合がある。そこで、膨張・縮退処理などを行い領域を整形する(S1305)。
なお、回路パターン領域の認識手法は図13に示した方法に限らない。例えば、画像からエッジを検出し、エッジに囲まれる閉領域について外観特徴を定量化し、外観特徴から各閉領域の露光インデックスを認識しても良い。
次に、テンプレートマッチング部810、819における処理について説明する。本処理では2枚の画像のずれ量を変化させながら、2画像の重複領域における画像濃淡の一致度を評価し、画像の一致度が最大となった時のずれ量を出力する。一致度の評価値としては正規化相互相関値を用いても良いし、差の二乗和などを用いても良い。
以降では本発明に係るユーザインターフェースに関して説明する。
図15は計測座標を設定するインターフェースの一例を表した図である。
本インターフェースでは、登録されているチップ座標一覧を表示するインターフェース1501、新たなチップ座標を登録するインターフェースを呼び出すボタン1502、登録されたチップ座標を修正するインターフェースを呼び出すボタン1503、登録されたチップ座標を削除するボタン1504を備える。また、計測対象のチップを選択するインターフェース1505、登録された計測座標の画像とそれに関連した情報を表示するインターフェース1506、撮像する計測座標の一覧を表示するインターフェース1507を備える。また、以前に登録した計測座標の一覧を読み込むボタン1509、登録した計測座標の一覧に名前をつけて保存するボタン1510を備える。
本実施例にかかるオーバーレイ計測条件を設定するためのインターフェースの一例を説明する。
図16は、計測条件を設定するインターフェースの一例を表した図である。
本インターフェースには取得した画像の一覧を表示するインターフェース1601、画像を撮像したチップの位置を表示するインターフェース1602、選択された画像を基準画像として設定するボタン1603、インターフェース1601において選択された複数枚の画像もしくは撮像した全ての画像から基準画像を合成する処理を呼び出すボタン1604、設定した基準画像を画像記憶部205に記憶するボタン1605、画像記憶部205から画像を読み込み基準画像として設定するボタン1606を備える。また、処理パラメータを設定するボタン1607、撮像した被計測画像に対して前述の処理S602〜S607を実行するボタン1608を備える。
図17は、本実施例に係るオーバーレイ計測結果を表示するためのインターフェースの一例を示す図である。
本インターフェースはオーバーレイ計測結果をウェハ上に重ねて表示するインターフェース1701、オーバーレイの大きさについてヒストグラムを表示するインターフェース1702、ウェハマップやヒストグラムに表示する計測結果を指定するインターフェース1703を備える。また、画像を確認するインターフェースとして、基準画像と被計測画像を並べて表示するインターフェース1704、基準画像と被計測画像の位置を指定された基準で合わせた上で重ねて表示するインターフェース1705を備える。
図32は本実施例に係る処理のパラメータを調整するためのインターフェースの一例を示す図である。
本インターフェースは基準画像と回路パターン領域の認識結果を表示するインターフェース3201、画像中に観察される露光インデックスの最大値や回路パターンを露光インデックスで分割する際のしきい値p、基準パターンの露光インデックスを指定するインターフェース3202を備える。
以上説明したように、基準画像と被計測画像間における回路パターンの位置ずれ量を、各露光により形成される回路パターンごとに定量化し、各露光により形成される回路パターンごとに算出された位置ずれ量の差分を算出することで、実パターンにおいてオーバーレイを計測可能となる。そのため、特許文献1に記載の方法のように、オーバーレイ計測用の専用パターンをウェハ上に形成する必要がない。また、本実施例に記載の方法によれば、特許文献2に記載の方法のようにCADデータを扱う必要がなく、簡便にオーバーレイを計測することが可能となる。また、テンプレートマッチングにより基準画像と被計測画像の位置合わせを行っており、特許文献3に記載の方法のように座標の相対ベクトルを比較する方法に比べ、形成不良などによる回路パターンの変形などに対して頑健である。
実施例1では基準画像と被計測画像のそれぞれについて回路パターン領域を認識し、各露光により形成される回路パターンごとに位置ずれ量を定量化し、オーバーレイを計測する手法について述べた。実施例2では、基準画像についてのみ回路パターン領域を認識し、各露光により形成される回路パターンごとに位置ずれ量を定量化し、オーバーレイを計測する手法について述べる。
本実施例に係る装置構成は実施例1で示した図1および図2と同様である。また、計測フローも図6および図7と同様である。また、インターフェースに関しても図15および図16、図17と同様のものを備える。異なるのは、画像差異定量化部209(図8の801に対応)の構成と、画像差異定量化処理のフローである。以降においては、図18乃至21を用いて実施例1と異なる部分についてのみ説明する。
図18は本発明に係る画像差異定量化部の構成を表した図、図19は本発明に係る基準画像と被計測画像の差異を定量化する処理フロー、図20は基準画像と被計測画像の差異を定量化する処理の途中結果を表した図、図21は回路パターン領域を指定するインターフェースの一例を表した図である。
前述のように実施例2に係るオーバーレイ計測手法は基準画像と被計測画像の差異を定量化する方法が実施例1と異なる。実施例2に係る画像差異定量化部209の構成を図18に、処理のフローを図19に示す。本処理では基準画像を入力1801、被計測画像を入力1802とする。まず、回路パターン領域認識部1803を用いて基準画像を対象に各露光により形成される回路パターン領域を認識する(S1901)。次に、濃淡値抽出部1804を用いて、回路パターン領域の認識結果をもとに、基準画像から第p以降の露光により形成される回路パターン領域の濃淡値を抽出した画像BU(1805)を作成し(S1902)、基準画像から第p−1以前の露光により形成される回路パターン領域の濃淡値を抽出した画像BL(1806)を作成する(S1903)。なお、pは回路パターンを露光インデックスで分割する際のしきい値であり、ユーザから指定されたり、または予め定めたパラメータであってもよい。濃淡値抽出後、テンプレートマッチング部1807を用いて、画像BU(1805)と被計測画像(1802)の位置合わせを行い、x方向のずれ量dux(1808)と、y方向のずれ量duy(1809)を出力する(S1904)。同様に、画像BL(1806)と被計測画像(1802)の位置合わせを行い、x方向のずれ量dlx(1810)とy方向のずれ量dly(1811)を出力する(S1905)。本処理について図20に示す処理結果例を用いて補足する。画像2001は基準画像、画像2002は被計測画像の例を模式的に表した図である。なお画像は図4に示したように第1の露光により形成された回路パターンの上に、第2の露光により形成された回路パターンが積層されて形成されている構造を撮像したものとする。画像2003、2004はp=2としたときの画像BUと画像BLを表した図である。画像2005は被計測画像(2002)と画像BU(2003)をテンプレートマッチングにより位置合わせした結果を表した図であり、ずれ量duxとduyはそれぞれ2006と2007に対応する。画像2008は被計測画像(2002)と画像BL(2004)をテンプレートマッチングにより位置合わせした結果を表した図である。このとき、被計測画像(2002)には第p以降の露光により形成された回路パターン領域の濃淡も含まれるため、画像の濃淡が一致しない領域2009が発生する場合がある。しかし、本領域が占める割合が小さい場合には正しく位置合わせを行うことが可能であり、ずれ量dlxとdlyは2010と2011となる。
本実施例においては被計測画像から回路パターン領域の認識を行わない。また、基準画像の回路パターン領域の認識は、複数枚の被計測画像を処理する度に行う必要はなく、認識した結果を画像記憶部205に記憶しておき、必要に応じて読み込むようにしても良い。これにより、回路パターン領域の認識にかかる時間を削減でき、計測時間を短縮することが可能である。
また、基準画像の回路パターン領域の認識を自動で行う必要はなく、ユーザが各露光により形成される回路パターンの領域を指定するようにしても良い。領域を指定するためのインターフェースの一例を図21に示す。本インターフェースでは、S603において設定された基準画像を表示するインターフェース2101と、領域情報の追加や削除を行うインターフェース2102、領域を定義するための各種ツールボタン2103から構成される。これにより、例えばダブルパターニングのように第1と第2の露光により形成される回路パターンの外観が類似しており、回路パターン認識処理により弁別が困難な場合においても対応可能となる。
以上説明した方法および装置構成によれば、実施例1で説明した効果に加え、オーバーレイを高速に計測することが可能となる。
実施例1および2では基準画像と被計測画像から回路パターン領域を認識し、各露光により形成される回路パターンごとに位置ずれ量を定量化し、オーバーレイを計測する手法について述べた。実施例3では、基準画像と被計測画像の画像濃淡値に関する差異を定量化し、オーバーレイを計測する手法について述べる。 この方法は画像の撮像視野を広くすることで、画素サイズが大きくなり、回路パターン領域を自動認識するのが困難な場合に有効である。
本実施例に係る装置構成は図1と同様である。また、計測フローも図6および図7と同様である。また、インターフェースに関しても図15および図16と同様のものを備える。実施例1と比較し、画像差異定量化部209の構成とオーバーレイ算出部210の構成、および被計測画像と基準画像の差異を定量化する処理(S604)とオーバーレイ算出処理(S605)のフローが異なる。以降においては、図22乃至30を用いて実施例1と異なる部分についてのみ説明する。
図22は本発明に係るオーバーレイ計測装置の記憶部103および演算部104の構成図、図23は本発明に係る画像差異定量化部とオーバーレイ算出部の構成を表した図、図24は本発明に係る基準画像と被計測画像の差異を定量化する処理フロー(S604)である。
図22のオーバーレイ計測装置の記憶部103および演算部104は、実施例1に記載の構成に加え、回帰モデル記憶部2201と回帰モデル算出部2202を備える。
図24で示す基準画像と被計測画像の差異を定量化する処理(S604)は、基準画像を入力2302、被計測画像を入力2303とする。まず、差異部検出部2304を用いて、基準画像との比較検査により被計測画像から差異部を検出する(S2401)。比較検査の方法としては例えば、基準画像と被計測画像を位置合わせした後に濃淡値の差を算出し、差の値が一定値以上となる画素からなる領域を差異部として検出すれば良い。差異部検出後、差異部特徴量算出部2305を用いて、差異部の外観特徴を定量化する(S2402)。特徴としては例えば、差異部の面積や、円形度、濃淡値の平均値、基準画像と被計測画像の平均濃淡差などを定量化する。次に差異部フィルタリング部2306を用いて、抽出された差異部の中から指定された条件に一致する特徴をもつ差異部のみを抽出する(S2403)。最後に、特徴量集計部2307を用いて、処理S2403において抽出された差異部の特徴量を集計する(S2404)。集計する方法としては例えば、複数の差異部から得られる特徴量の平均を算出しても良いし、最大値や最小値などを算出しても良い。
本実施例にかかるオーバーレイ算出部2308を用いたオーバーレイ算出処理(S605)について説明する。オーバーレイ算出部2308の構成を図23に示す。本処理は被計測画像から検出された差異部から算出した特徴量2309を入力とする。本処理は回帰モデル代入部2310を用いて、後述する方法により事前に求めた回帰モデルに特徴量を代入し、x方向のオーバーレイ2311およびy方向のオーバーレイ2312を算出する。
図25に差異部面積fとX方向のオーバーレイ(dx)との関係を示す回帰モデルの一例を示す。特徴量2309を回帰モデル2501のfに代入することでx方向のオーバーレイ2311が算出される。なお、ここではX方向のオーバーレイに関する回帰モデルを示したが、Y方向のオーバーレイに関する回帰モデルを用いればY方向のオーバーレイ2312を算出可能となる。
次に、回帰モデルの作成方法について説明する。
図26は回帰モデル作成処理のフロー、図27は回帰モデル作成のための画像撮像フロー、図28は本発明に係る回帰モデル算出部2202の構成を示す図である。
以降、図26に沿って処理の手順を説明する。まず、図27に示した画像撮像フローに従って、計測座標を第1と第2の画素サイズで撮像した画像を取得する(S2601)。このとき、第1の画素サイズは第2の画素サイズよりも大きいものとする。次に、基準画像の設定を行う(S2602)。基準画像は被計測画像の中からユーザが選択しても良いし、基準画像合成部208を用いて被計測画像から基準像を合成しても良い。次に、第1の画素サイズの画像を用いて差異部の特徴量を算出する(S2603)。また、第2の画素サイズの画像を用いてオーバーレイを計測する(S2604)。以上の処理S2603とS2604を全ての画像について完了するまで繰り返し実行する(S2605)。次に、回帰分析により回帰モデルを作成する(S2606)。以降において、処理S2601とS2603、S2604、S2606の詳細を説明する。
第1と第2の画素サイズで被計測画像を取得する処理(S2601)の詳細について、図27の処理フローを用いて説明する。
まず、計測対象のウェハ108をステージ109上にロードし(S2701)、ウェハに対応したレシピをレシピ記憶部206から読み込む(S2702)。次に、計測座標を計測座標記憶部207から読み込む(S2703)。座標読み込み後(もしくは並行して)、ウェハアライメントを行う(S2704)。ウェハアライメント後、SEM101を制御し、指定した座標について第1の画素サイズで画像を撮像する(S2705)。次に、同じ座標について第2の画素サイズで画像を撮像する(S2706)。この時、撮像した各画像には位置IDを付帯情報として付与する。全ての撮像が完了するまで繰り返し行い(S2707)、最後にウェハをアンロード(S2708)する。なお、第1の画素サイズは第2の画素サイズよりも大きいものとする。また、画素サイズを変えるためには、画素のサンプリングピッチを変えても良いし、撮像視野の大きさを変えても良い。
次に、第1の画素サイズの画像を用いて差異部の特徴量を算出する処理(S2603)および第2の画素サイズの画像を用いてオーバーレイを計測する処理(S2604)の詳細について説明する。
第1の画素サイズの画像を用いて差異部の特徴量を算出する処理(S2603)は、第1画像差異定量化部2805を用いて行われる。第1画像差異定量化部2805は図23に示した画像差異定量化部2301と同様の構成であり、処理手順は図24に示したフローと同様である。第2の画素サイズの画像を用いてオーバーレイを計測する処理(S2604)は、第2画像差異定量化部2806とオーバーレイ算出部2807を用いて行われる。第2画像差異定量化部2806は実施例1で示した画像差異定量化部(図8の801)と同様の構成であり、処理手順は実施例1で示した図9のフローと同様である。また、オーバーレイ算出部2807は実施例1で示したオーバーレイ算出部(図8の811)と同様の構成であり、処理手順は実施例1で示した手順と同様である。
次に、回帰分析により回帰モデルを作成する処理(S2606)の詳細について説明する。回帰分析処理(S2606)は回帰分析部2811を用いて行われる。回帰分析部2811は第1画像差異定量化部2805が出力した差異部の特徴量2808と、第2画像差異定量化部が出力したX方向のオーバーレイ2809と、Y方向のオーバーレイ2810を入力とする。図29は複数の計測座標における、差異部の特徴量2808とX方向のオーバーレイ2809の算出結果をプロットとした例である。回帰分析部2811では差異部の特徴量を説明変数、オーバーレイを目的変数とし、両者の関係を表す回帰モデル(数式)を回帰分析により算出する。回帰分析の手法としては最小二乗法などを用いれば良い。また、使用する特徴量は一種類でなくともよく、例えば差異部面積と平均濃淡値を用いて、重回帰分析をしても良い。以上により、回帰モデル算出部2202はX方向のオーバーレイに関する回帰モデル2812と、Y方向のオーバーレイに関する回帰モデル2813を出力する。
なお、第2画像差異定量化部2806の構成は、実施例2で示した画像差異定量化部(図18)と同様の構成であっても良い。また、回帰分析部2811の入力となるオーバーレイは、画像から手動で算出したものでも良いし、CD−SEMなどの他の計測装置で計測した結果でも良い。
本実施例に係るオーバーレイ計測結果を表示するためのインターフェースの一例を図30に示す。本インターフェースはオーバーレイ計測結果をウェハ上に重ねて表示するインターフェース3001、オーバーレイの大きさについてヒストグラムを表示するインターフェース3002、ウェハマップやヒストグラムに表示する計測結果を指定するインターフェース3003を備える。また、基準画像と被計測画像および差異部検出結果を並べて表示するインターフェース3004、算出した回帰モデルを表示するインターフェース3005を備える。
以上説明したように、基準画像と被計測画像の差異を差異部により検出し、差異部の特徴を特徴量として定量化し、特徴量を事前に求めた回帰モデルに当てはめることで、実パターンにおいてオーバーレイを計測可能となる。本方法は、画素サイズが大きく、回路パターン領域を高精度かつ頑健に認識することが困難な場合においてもオーバーレイを計測可能である。これにより広い視野を撮像した画像からもオーバーレイを計測可能となり、単位時間当たりの計測領域を広くすることができる。
実施例1および2では基準画像と被計測画像から回路パターン領域を認識し、各露光により形成される回路パターンごとに位置ずれ量を定量化し、オーバーレイを計測する手法について述べた。また、実施例3では、基準画像と被計測画像の差異を差異部の特徴量として定量化し、オーバーレイを計測する手法について述べた。実施例4では、前述の実施例を組み合わせることにより、単位時間当たりの計測領域を広くしつつ、高精度にオーバーレイを計測する手法について述べる。
本実施例にかかる装置構成は図1および図22と同様である。本実施例におけるオーバーレイ計測処理のフローを図31を用いて説明する。図31は、本発明に係るオーバーレイ計測処理のフローを表した図である。
まず、計測対象のウェハ108をステージ109上にロードし(S3101)、ウェハに対応したレシピをレシピ記憶部206から読み込む(S3102)。次に、事前に作成した回帰モデルを回帰モデル記憶部2201から読み込む(S3103)。次に、事前に設定された基準画像を画像記憶部205から読み込む(S3104)。次に、計測座標を計測座標記憶部207から読み込む(S3105)。座標読み込み後(もしくは並行して)、ウェハアライメントを行う(S3106)。ウェハアライメント後、SEM101を制御し、指定した座標について第1の画素サイズで画像を撮像する(S3107)。次に、第1の画素サイズの画像に対して、実施例3で示した画像差異定量化部2301を用いて、図24に示した処理手順により、被計測画像と基準画像の差異を定量化する(S3108)。次に、実施例3で示したオーバーレイ算出部2308を用いてオーバーレイの算出を行う(S3109)。次に処理S3109において算出したオーバーレイを、あらかじめ設定されたしきい値と比較する(S3110)。算出したオーバーレイがしきい値よりも大きかった場合、SEM101を制御し、指定した計測座標について第2の画素サイズで画像を撮像する(S3111)。次に、第2の画素サイズの画像に対して、実施例1で示した画像差異定量化部801を用いて、図9に示した処理手順により、被計測画像と基準画像の差異を定量化する(S3112)。次に、実施例1で示したオーバーレイ算出部811を用いてオーバーレイの算出を行う(S3113)。以上の処理S3107〜S3113を全ての計測座標点に対して完了するまで繰り返し実行する(S3114)。最後にウェハをアンロードする(S3115)。
以上説明した方法によれば、撮像視野が広い第1の画素サイズの画像を用いてオーバーレイを計測することで、単位時間あたりの計測領域を広くすることが可能である。また、第1の画素サイズの画像から計測されたオーバーレイがしきい値より大きく、より高精度な計測が必要とされる場合に、第2の画素サイズの画像を用いることで高精度にオーバーレイを計測可能である。
101・・・走査型電子顕微鏡(SEM)、112・・・画像生成部、207・・・計測座標記憶部、208・・・基準画像合成部、209・・・画像差異定量化部、210・・・オーバーレイ算出部、412・・・オーバーレイ、S601・・・被検査画像を取得するステップ、S603・・・基準画像設定ステップ、S604・・・被計測画像と基準画像の差異を定量化するステップ、S605・・・オーバーレイ算出ステップ、801・・・画像差異定量化部の構成例、811・・・オーバーレイ算出部の構成例、S901・・・基準画像の回路パターン領域を認識するステップ、S902・・・画像BUを作成するステップ、S903・・・画像BLを作成するステップ、S904・・・被計測画像の回路パターン領域を認識するステップ、S905・・・画像TUを作成するステップ、S906・・・画像TLを作成するステップ、S907・・・位置ずれ量(dux、duy)を算出するステップ、S908・・・位置ずれ量(dlx、dly)を算出するステップ、1203・・・duxの一例、1204・・・duyの一例、1207・・・dlxの一例、1208・・・dlyの一例、2201・・・回帰モデル記憶部、2202・・・回帰モデル算出部、2301・・・画像差異定量化部、2304・・・差異部検出部、2305・・・差異部特徴量算出部、2308・・・オーバーレイ算出部、2310・・・回帰モデル代入部、S2401・・・差異部を検出するステップ、S2402・・・差異部の特徴量を算出するステップ、2501・・・回帰モデルの一例、S2603・・・第1の画素サイズの画像を用いて差異部の特徴量を算出するステップ、S2604・・・第2の画素サイズの画像を用いてオーバーレイを計測するステップ、S2606・・・第2の画素サイズの画像を用いてオーバーレイを計測するステップ、S2705・・・第1の画素サイズで計測座標の画像を撮像するステップ、S2706・・・第2の画素サイズで計測座標の画像を撮像するステップ、2805・・・第1の画素サイズの画像を用いて差異部の特徴量を算出する手段、2806・・・第2の画素サイズの画像を用いてオーバーレイを計測する手段、2811・・・差異部の特徴量とオーバーレイの回帰モデルを作成する手段、S3109・・・第1の画素サイズの画像からオーバーレイを計測するステップ、S3110・・・第1の画素サイズの画像から算出したオーバーレイをしきい値と比較するステップ、S3111・・・第2の画素サイズで計測座標の画像を撮像するステップ、S3113・・・第2の画素サイズの画像からオーバーレイを計測するステップ

Claims (15)

  1. 複数回の露光工程により回路パターンが形成されている半導体デバイスのオーバーレイを計測する方法であって、
    該半導体デバイスの複数の領域の画像を撮像する撮像ステップと、
    前記撮像ステップにて撮像された複数の撮像画像から基準画像を設定する基準画像設定ステップと、
    前記基準画像設定ステップにて設定した基準画像と前記撮像ステップにて撮像された該複数の撮像画像の差異を定量化する差異定量化ステップと、
    前記差異定量化ステップにて定量化した差異をもとにオーバーレイを算出するオーバーレイ算出ステップと、を備えることを特徴としたオーバーレイ計測方法。
  2. 請求項1記載のオーバーレイ計測方法であって、
    前記差異定量化ステップでは、該基準画像と該複数の撮像画像との回路パターンの位置ずれ量を、各露光により形成される回路パターン別に定量化し、
    前記オーバーレイ算出ステップでは、各露光により形成される回路パターン別に位置ずれ量を算出することを特徴としたオーバーレイ計測方法。
  3. 請求項2記載のオーバーレイ計測方法であって、
    さらに、前記撮像ステップにて撮像された複数の撮像画像のうち、該半導体デバイスに形成された第1〜第mの露光による回路パターン領域を各々認識する回路パターン認識ステップを有し、
    前記差異定量化ステップでは、前記基準画像設定ステップにて設定した基準画像と前記回路パターン認識ステップにて認識した回路パターン領域に対応する複数の画像との位置ずれ量を算出し、
    前記オーバーレイ算出ステップでは、前記差異定量化ステップにて算出した位置ずれ量の差分をオーバーレイとして算出することを特徴としたオーバーレイ計測方法。
  4. 請求項2記載のオーバーレイ計測方法であって、
    前記差異定量化ステップは、前記基準画像設定ステップにて設定された基準画像に基づき、第p以降の露光により形成される回路パターン領域の濃淡値を抽出した第1の画像と、第(p−1)以前の露光により形成される回路パターン領域の濃淡値を抽出した第2の画像とを作成するステップと、
    前記撮像ステップにて撮像された複数の画像に基づき、第p以降の露光により形成される回路パターン領域の濃淡値を抽出した第3の画像と、第(p−1)以前の露光により形成される回路パターン領域の濃淡値を抽出した第4の画像とを作成するステップと、
    該第1の画像と該第3の画像との位置ずれ量(dux、duy)と、該第2の画像と該第4の画像の位置ずれ量(dlx、dly)とを算出するステップと、を備え、
    前記オーバーレイ算出ステップは、該duxと該dlxの差分をx方向のオーバーレイdx、
    duyと該dlyの差分をy方向のオーバーレイdyとして算出することを特徴としたオーバーレイ計測方法。
  5. 請求項1記載のオーバーレイ計測方法であって、
    前記差異定量化ステップでは、該基準画像と該複数の画像における対応画素との濃淡差が所定の値より大きい箇所を差異部として検出し、該差異部の外観を特徴量として定量化し、
    前記オーバーレイ算出ステップでは、前記差異定量化ステップにて定量化した特徴量を回帰モデルに代入することでオーバーレイを算出することを特徴としたオーバーレイ計測方法。
  6. 請求項5に記載のオーバーレイ計測方法であって、
    前記撮像ステップでは、第1の画素サイズと第2の画素サイズで該半導体デバイスの複数の領域の画像を撮像し複数の画像を得、
    前記差異定量化ステップでは、該複数の画像のうち該第1の画素サイズで撮像された画像を用いて差異部の特徴量を算出し、
    前記オーバーレイ算出ステップでは、該複数の画像のうち該第2の画素サイズで撮像された画像を用いてオーバーレイを計測し、
    さらに、差異部の特徴量とオーバーレイの回帰モデルを作成するステップを備えることを特徴としたオーバーレイ計測方法。
  7. 請求項1に記載のオーバーレイ計測方法であって、
    前記撮像ステップでは、第1の画素サイズで該半導体デバイスの複数の領域の画像を撮像し複数の画像を得、
    前記オーバーレイ算出ステップでは、該第1の画素サイズの複数の画像からオーバーレイを計測し、
    さらに、前記オーバーレイ算出ステップにて算出したオーバーレイをしきい値と比較するステップと、
    第2の画素サイズで該半導体デバイスの複数の領域の画像を撮像し複数の画像を得る第2の撮像ステップと、
    前記第2の撮像ステップにて撮像した第2の画素サイズの複数の画像からオーバーレイを計測するステップと、を備えることを特徴としたオーバーレイ計測方法。
  8. 複数回の露光工程により回路パターンが形成されている半導体デバイスのオーバーレイを計測する装置であって、
    該半導体デバイスの複数の領域の画像を撮像する撮像部と、
    前記撮像部にて撮像された複数の撮像画像から基準画像を設定する基準画像設定部と、
    前記基準画像設定部にて設定した基準画像と前記撮像部にて撮像された該複数の撮像画像の差異を定量化する差異定量化部と、
    前記差異定量化部にて定量化した差異をもとにオーバーレイを算出するオーバーレイ算出部と、を備えることを特徴としたオーバーレイ計測装置。
  9. 請求項8記載のオーバーレイ計測装置であって、
    前記差異定量化部では、該基準画像と該複数の撮像画像との回路パターンの位置ずれ量を、各露光により形成される回路パターン別に定量化し、
    前記オーバーレイ算出部では、各露光により形成される回路パターン別に位置ずれ量を算出することを特徴としたオーバーレイ計測装置。
  10. 請求項9に記載のオーバーレイ計測装置であって、
    さらに、前記撮像部にて撮像された複数の撮像画像のうち、該半導体デバイスに形成された第1〜第mの露光による回路パターン領域を各々認識する回路パターン認識部を有し、
    前記差異定量化部では、前記基準画像設定部にて設定した基準画像と前記回路パターン認識部にて認識した回路パターン領域に対応する複数の画像との位置ずれ量を算出し、
    前記オーバーレイ算出部では、前記差異定量化部にて算出した位置ずれ量の差分をオーバーレイとして算出することを特徴としたオーバーレイ計測装置。
  11. 請求項9記載のオーバーレイ計測装置であって、
    前記差異定量化部は、前記基準画像設定部にて設定された基準画像に基づく第p以降の露光により形成される回路パターン領域の濃淡値を抽出した第1の画像および第(p−1)以前の露光により形成される回路パターン領域の濃淡値を抽出した第2の画像を作成し、前記撮像部にて撮像された複数の画像に基づく第p以降の露光により形成される回路パターン領域の濃淡値を抽出した第3の画像および第(p−1)以前の露光により形成される回路パターン領域の濃淡値を抽出した第4の画像を作成し、さらに、該第1の画像と該第3の画像との位置ずれ量(dux、duy)と、該第2の画像と該第4の画像の位置ずれ量(dlx、dly)とを算出し、
    前記オーバーレイ算出部は、該duxと該dlxの差分をx方向のオーバーレイdx、および
    duyと該dlyの差分をy方向のオーバーレイdyとして算出することを特徴としたオーバーレイ計測装置。
  12. 請求項8に記載のオーバーレイ計測装置であって、
    前記差異定量化部では、該基準画像と該複数の画像における対応画素との濃淡差が所定の値より大きい箇所を差異部として検出し、該差異部の外観を特徴量として定量化し、
    前記オーバーレイ算出部では、前記差異定量化部にて定量化した特徴量を回帰モデルに代入することでオーバーレイを算出することを特徴としたオーバーレイ計測装置。
  13. 請求項12に記載のオーバーレイ計測装置であって、
    前記撮像部では、第1の画素サイズと第2の画素サイズで該半導体デバイスの複数の領域の画像を撮像し複数の画像を得、
    前記差異定量化部では、該複数の画像のうち該第1の画素サイズで撮像された画像を用いて差異部の特徴量を算出し、
    前記オーバーレイ算出部では、該複数の画像のうち該第2の画素サイズで撮像された画像を用いてオーバーレイを計測し、
    さらに、差異部の特徴量とオーバーレイの回帰モデルを作成する回帰モデル作成部を備えることを特徴としたオーバーレイ計測装置。
  14. 請求項8乃至13のいずれかに記載のオーバーレイ計測装置を備え、
    さらに、前記撮像部にて撮像された該半導体デバイスの画像を処理する画像処理部を備える走査型電子顕微鏡。
  15. 複数回の露光工程により回路パターンが形成されている半導体デバイスを撮像して得た複数の撮像画像のうち少なくとも一つの撮像画像を表示する撮像画像表示部と、
    該複数の撮像画像から設定した基準画像を表示する基準画像表示部と、
    該基準画像と該複数の撮像画像とを用いて得た該基準画像と該複数の撮像画像との差異に基づき算出したオーバーレイを表示するオーバーレイ表示部と、を備えるGUI。
JP2012032307A 2012-02-17 2012-02-17 オーバーレイ計測方法、計測装置、走査型電子顕微鏡およびgui Active JP5640027B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2012032307A JP5640027B2 (ja) 2012-02-17 2012-02-17 オーバーレイ計測方法、計測装置、走査型電子顕微鏡およびgui
PCT/JP2013/052657 WO2013121939A1 (ja) 2012-02-17 2013-02-06 オーバーレイ計測方法、計測装置、走査型電子顕微鏡およびgui
KR1020147018363A KR101608608B1 (ko) 2012-02-17 2013-02-06 오버레이 계측 방법, 계측 장치, 주사형 전자 현미경 및 gui
US14/370,727 US9799112B2 (en) 2012-02-17 2013-02-06 Method for measuring overlay and measuring apparatus, scanning electron microscope, and GUI
US15/720,411 US10783625B2 (en) 2012-02-17 2017-09-29 Method for measuring overlay and measuring apparatus, scanning electron microscope, and GUI

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012032307A JP5640027B2 (ja) 2012-02-17 2012-02-17 オーバーレイ計測方法、計測装置、走査型電子顕微鏡およびgui

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2014214971A Division JP5879419B2 (ja) 2014-10-22 2014-10-22 オーバーレイ計測装置

Publications (2)

Publication Number Publication Date
JP2013168595A JP2013168595A (ja) 2013-08-29
JP5640027B2 true JP5640027B2 (ja) 2014-12-10

Family

ID=48984052

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012032307A Active JP5640027B2 (ja) 2012-02-17 2012-02-17 オーバーレイ計測方法、計測装置、走査型電子顕微鏡およびgui

Country Status (4)

Country Link
US (2) US9799112B2 (ja)
JP (1) JP5640027B2 (ja)
KR (1) KR101608608B1 (ja)
WO (1) WO2013121939A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10712152B2 (en) 2016-01-29 2020-07-14 Hitachi High-Tech Corporation Overlay error measurement device and computer program

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5542478B2 (ja) * 2010-03-02 2014-07-09 株式会社日立ハイテクノロジーズ 荷電粒子線顕微鏡
JP5640027B2 (ja) * 2012-02-17 2014-12-10 株式会社日立ハイテクノロジーズ オーバーレイ計測方法、計測装置、走査型電子顕微鏡およびgui
JP5798099B2 (ja) * 2012-09-05 2015-10-21 株式会社東芝 画質調整方法、プログラムおよび電子顕微鏡
US20150369593A1 (en) * 2014-06-19 2015-12-24 Kari MYLLYKOSKI Orthographic image capture system
KR20160007192A (ko) 2014-07-11 2016-01-20 삼성전자주식회사 오버레이 측정 방법, 오버레이 측정 시스템 및 이를 이용한 반도체 장치의 제조 방법
CN105321799B (zh) * 2014-07-16 2018-11-20 联华电子股份有限公司 用于光刻叠对制作工艺的非对称补偿方法
JP2016058637A (ja) 2014-09-11 2016-04-21 株式会社日立ハイテクノロジーズ オーバーレイ計測方法、装置、および表示装置
JP2016139467A (ja) 2015-01-26 2016-08-04 株式会社日立ハイテクノロジーズ 試料観察方法および試料観察装置
JP6656728B2 (ja) * 2015-10-01 2020-03-04 学校法人 中村産業学園 相関顕微鏡
JP6546826B2 (ja) * 2015-10-08 2019-07-17 株式会社日立パワーソリューションズ 欠陥検査方法、及びその装置
KR102278879B1 (ko) 2016-01-27 2021-07-19 주식회사 히타치하이테크 계측 장치, 방법 및 표시 장치
DE202016102705U1 (de) * 2016-05-20 2016-06-30 Bobst Mex Sa Qualitätskontrollstation mit Kamerakalibrierungssystem für Bogenelement-Verarbeitungsmaschine
WO2017203554A1 (ja) * 2016-05-23 2017-11-30 株式会社日立ハイテクノロジーズ 検査用情報生成装置、検査用情報生成方法、及び欠陥検査装置
JP6640057B2 (ja) 2016-09-14 2020-02-05 株式会社日立ハイテクノロジーズ 電子顕微鏡装置及びそれを用いた傾斜ホールの測定方法
KR20180070793A (ko) 2016-12-16 2018-06-27 삼성전자주식회사 오버레이 패턴들을 포함하는 반도체 소자
JP2018151202A (ja) * 2017-03-10 2018-09-27 株式会社ニューフレアテクノロジー 電子ビーム検査装置および電子ビーム検査方法
US10304254B2 (en) 2017-08-08 2019-05-28 Smart Picture Technologies, Inc. Method for measuring and modeling spaces using markerless augmented reality
KR102387947B1 (ko) 2017-11-21 2022-04-18 삼성전자주식회사 오버레이 패턴을 갖는 반도체 소자
US10510623B2 (en) 2017-12-27 2019-12-17 Taiwan Semiconductor Manufacturing Co., Ltd. Overlay error and process window metrology
EP3966789A4 (en) 2019-05-10 2022-06-29 Smart Picture Technologies, Inc. Methods and systems for measuring and modeling spaces using markerless photo-based augmented reality process
JP2022015476A (ja) 2020-07-09 2022-01-21 キオクシア株式会社 位置ずれ計測装置、位置ずれ計測方法、及び位置ずれ計測プログラム
CN112908878B (zh) * 2021-01-20 2023-02-07 江西新菲新材料有限公司 电子产品的加工方法及加工装置
JP2024047481A (ja) 2022-09-26 2024-04-05 株式会社日立ハイテク 半導体観察システムおよびオーバーレイ計測方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000114150A (ja) * 1998-10-08 2000-04-21 Sony Corp リソグラフィ工程におけるアライメント方法およびオーバレイ測定方法、露光装置およびオーバレイ測定装置
US7068833B1 (en) 2000-08-30 2006-06-27 Kla-Tencor Corporation Overlay marks, methods of overlay mark design and methods of overlay measurements
US7608468B1 (en) * 2003-07-02 2009-10-27 Kla-Tencor Technologies, Corp. Apparatus and methods for determining overlay and uses of same
JP4470503B2 (ja) 2004-01-30 2010-06-02 株式会社ニコン 基準パターン決定方法とその装置、位置検出方法とその装置、及び、露光方法とその装置
JP4710827B2 (ja) * 2004-03-31 2011-06-29 株式会社ニコン アライメント条件決定方法及び装置、並びに露光方法及び装置
JP4593236B2 (ja) * 2004-10-29 2010-12-08 株式会社日立ハイテクノロジーズ 寸法計測走査型電子顕微鏡システム並びに回路パターン形状の評価システム及びその方法
JP4585926B2 (ja) 2005-06-17 2010-11-24 株式会社日立ハイテクノロジーズ パターンレイヤーデータ生成装置、それを用いたパターンレイヤーデータ生成システム、半導体パターン表示装置、パターンレイヤーデータ生成方法、及びコンピュータプログラム
JP4887062B2 (ja) * 2006-03-14 2012-02-29 株式会社日立ハイテクノロジーズ 試料寸法測定方法、及び試料寸法測定装置
KR100714280B1 (ko) * 2006-04-27 2007-05-02 삼성전자주식회사 오버레이 계측설비 및 그를 이용한 오버레이 계측방법
JP4659004B2 (ja) 2007-08-10 2011-03-30 株式会社日立ハイテクノロジーズ 回路パターン検査方法、及び回路パターン検査システム
US8930156B2 (en) * 2008-07-21 2015-01-06 Kla-Tencor Corporation Metrology through use of feed forward feed sideways and measurement cell re-use
JP2010032312A (ja) * 2008-07-28 2010-02-12 Toshiba Corp パターン評価装置、パターン評価方法およびプログラム
KR101306352B1 (ko) * 2009-10-07 2013-09-09 미쓰이 가가쿠 가부시키가이샤 펠리클 및 그의 마스크 접착제
JP5357725B2 (ja) 2009-12-03 2013-12-04 株式会社日立ハイテクノロジーズ 欠陥検査方法及び欠陥検査装置
US8148682B2 (en) 2009-12-29 2012-04-03 Hitachi, Ltd. Method and apparatus for pattern position and overlay measurement
JP5640027B2 (ja) * 2012-02-17 2014-12-10 株式会社日立ハイテクノロジーズ オーバーレイ計測方法、計測装置、走査型電子顕微鏡およびgui

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10712152B2 (en) 2016-01-29 2020-07-14 Hitachi High-Tech Corporation Overlay error measurement device and computer program

Also Published As

Publication number Publication date
US20140375793A1 (en) 2014-12-25
JP2013168595A (ja) 2013-08-29
WO2013121939A1 (ja) 2013-08-22
US20180025482A1 (en) 2018-01-25
KR20140107363A (ko) 2014-09-04
US9799112B2 (en) 2017-10-24
KR101608608B1 (ko) 2016-04-01
US10783625B2 (en) 2020-09-22

Similar Documents

Publication Publication Date Title
JP5640027B2 (ja) オーバーレイ計測方法、計測装置、走査型電子顕微鏡およびgui
JP5604067B2 (ja) マッチング用テンプレートの作成方法、及びテンプレート作成装置
US8045789B2 (en) Method and apparatus for inspecting defect of pattern formed on semiconductor device
JP5444092B2 (ja) 検査方法およびその装置
KR101828124B1 (ko) 패턴 평가 방법 및 패턴 평가 장치
JP4585926B2 (ja) パターンレイヤーデータ生成装置、それを用いたパターンレイヤーデータ生成システム、半導体パターン表示装置、パターンレイヤーデータ生成方法、及びコンピュータプログラム
JP5065943B2 (ja) 製造プロセスモニタリングシステム
US20130010100A1 (en) Image generating method and device using scanning charged particle microscope, sample observation method, and observing device
US20050281454A1 (en) Image processing apparatus, image processing method, exposure apparatus, and device manufacturing method
CN108369915B (zh) 减少配准及设计附近所引发的裸片内检验的噪声
KR20130007542A (ko) Sem을 이용한 결함 검사 방법 및 장치
KR20130108413A (ko) 하전 입자선 장치
US20150012243A1 (en) Semiconductor Evaluation Device and Computer Program
KR101992550B1 (ko) 노광 조건 평가 장치
JP2015099054A (ja) オーバーレイ計測方法および計測装置
JP6147879B2 (ja) オーバーレイ計測装置
JP5879419B2 (ja) オーバーレイ計測装置
JP2008014717A (ja) 欠陥検査システムおよび欠陥検査方法
US10937628B2 (en) Charged particle beam device
JP4969635B2 (ja) パターンレイヤーデータ生成方法、及びパターンレイヤーデータ生成装置
JP5993781B2 (ja) 計測方法および計測装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140402

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140402

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140729

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140829

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140916

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140930

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141027

R150 Certificate of patent or registration of utility model

Ref document number: 5640027

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350