JP5876364B2 - 半導体メモリ及びデータ読出方法 - Google Patents
半導体メモリ及びデータ読出方法 Download PDFInfo
- Publication number
- JP5876364B2 JP5876364B2 JP2012091526A JP2012091526A JP5876364B2 JP 5876364 B2 JP5876364 B2 JP 5876364B2 JP 2012091526 A JP2012091526 A JP 2012091526A JP 2012091526 A JP2012091526 A JP 2012091526A JP 5876364 B2 JP5876364 B2 JP 5876364B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- address
- data
- signal
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 47
- 238000000034 method Methods 0.000 title claims description 9
- 239000002184 metal Substances 0.000 claims description 2
- 238000012790 confirmation Methods 0.000 claims 1
- 238000012360 testing method Methods 0.000 description 11
- 238000010586 diagram Methods 0.000 description 6
- 239000013256 coordination polymer Substances 0.000 description 5
- 230000000630 rising effect Effects 0.000 description 5
- 230000004044 response Effects 0.000 description 3
- 230000003111 delayed effect Effects 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/14—Protection against unauthorised use of memory or access to memory
- G06F12/1416—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/14—Protection against unauthorised use of memory or access to memory
- G06F12/1416—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights
- G06F12/1425—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block
- G06F12/1433—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being physical, e.g. cell, word, block for a module or a part of a module
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Read Only Memory (AREA)
- Storage Device Security (AREA)
Description
104 出力判断部
105 特定番地判定部
1051 アドレス判定回路
1052 カウンタ
1043、1045 アンドゲート
Claims (7)
- 番地を示すアドレス信号に応じて前記番地に格納されているデータを読み出すメモリ部と、前記メモリ部から読み出された前記データを外部出力する出力部と、を含む半導体メモリであって、
前記メモリ部の特定番地には前記データの外部出力を許可するか否か示す出力可否フラグが格納されており、
前記出力部は、電源投入後、前記出力可否フラグが前記外部出力の許可を示し且つ前記特定番地を示す前記アドレス信号がクロック信号のクロック周期のN(Nは2以上の整数)倍の期間に亘り継続して供給されるまでの間は前記データの外部出力を禁止することを特徴とする半導体メモリ。 - 前記出力部は、前記アドレス信号によって示される番地が前記特定番地と一致している間だけ前記クロック信号のクロックパルス数をカウントし、このカウント値が前記Nに到達した時に特定番地確定信号を生成する特定番地判定部と、
前記出力可否フラグが前記外部出力の許可を示し且つ前記特定番地確定信号が生成されるまでの間は前記外部出力を禁止させる一方、前記出力可否フラグが前記外部出力の許可を示し且つ前記特定番地確定信号が生成された後は前記メモリ部から読み出された前記データを外部出力させる出力判断部と、を含むことを特徴とする請求項1記載の半導体メモリ。 - 前記Nは、前記メモリ部から読み出される際の前記データの遅延時間を、前記メモリ部が正常に動作する前記クロック信号の最小限界周期で除算して得られた除算結果以上の値であることを特徴とする請求項1又は2に記載の半導体メモリ。
- 前記メモリ部は、不揮発性メモリ、メタルフューズセル又は電気フューズセルであることを特徴とする請求項1〜3のいずれか1に記載の半導体メモリ。
- 前記クロック信号から所定周波数よりも高いクロックパルスを除去するフィルタを更に備えたことを特徴とする請求項1〜4のいずれか1に記載の半導体メモリ。
- 番地を示すアドレス信号に応じて前記番地に格納されているデータを読み出すメモリ部と、前記メモリ部から読み出された前記データを外部出力する出力部と、を含む半導体メモリにおけるデータ読出方法であって、
前記メモリ部の特定番地には前記データの外部出力を許可するか否か示す出力可否フラグが格納されており、
前記特定番地を示す前記アドレス信号に応じて前記出力可否フラグを読み出し、
前記出力可否フラグが前記外部出力の許可を示すか否かを判定し、
電源投入後、前記特定番地を示す前記アドレス信号がクロック信号のクロック周期のN(Nは2以上の整数)倍の期間に亘り継続して供給されたか否かを判定し、
前記出力可否フラグが前記外部出力の許可を示すと判定され且つ前記特定番地を示す前記アドレス信号が前記クロック周期のN倍の期間に亘り継続して供給されたと判定されるまでの間は、前記出力部による前記データの外部出力を禁止することを特徴とするデータ読出方法。 - 前記クロック信号の周波数が所定周波数よりも高い場合には前記メモリ部及び前記出力部の動作を停止させる一方、
前記クロック信号の周波数が前記所定周波数よりも低い場合には、前記メモリ部における前記データの読み出し遅延時間を、前記メモリ部を正常に動作し得る前記クロック信号の最小限界周期で除算した結果に対応したクロックパルス数の前記クロック信号の供給期間に亘って前記特定番地を示す前記アドレス信号が継続して供給されるまでの間は、前記出力部による前記データの外部出力を禁止することを特徴とする請求項6記載のデータ読出方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012091526A JP5876364B2 (ja) | 2012-04-13 | 2012-04-13 | 半導体メモリ及びデータ読出方法 |
CN2013101212578A CN103377150A (zh) | 2012-04-13 | 2013-04-09 | 半导体存储器以及数据读取方法 |
US13/862,369 US20130275702A1 (en) | 2012-04-13 | 2013-04-12 | Semiconductor memory device and method for reading out data |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012091526A JP5876364B2 (ja) | 2012-04-13 | 2012-04-13 | 半導体メモリ及びデータ読出方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016009401A Division JP6110965B2 (ja) | 2016-01-21 | 2016-01-21 | 半導体メモリ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013222232A JP2013222232A (ja) | 2013-10-28 |
JP5876364B2 true JP5876364B2 (ja) | 2016-03-02 |
Family
ID=49326147
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012091526A Active JP5876364B2 (ja) | 2012-04-13 | 2012-04-13 | 半導体メモリ及びデータ読出方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20130275702A1 (ja) |
JP (1) | JP5876364B2 (ja) |
CN (1) | CN103377150A (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6110965B2 (ja) * | 2016-01-21 | 2017-04-05 | ラピスセミコンダクタ株式会社 | 半導体メモリ |
JP7223503B2 (ja) * | 2018-02-28 | 2023-02-16 | ラピスセミコンダクタ株式会社 | シリアルインタフェース回路、半導体装置、及びシリアルパラレル変換方法 |
CN108830114B (zh) * | 2018-05-23 | 2020-07-07 | 广东高云半导体科技股份有限公司 | 非易失性存储器的数据处理方法与装置、存储介质 |
WO2020045429A1 (ja) | 2018-08-30 | 2020-03-05 | 株式会社村田製作所 | 方向性結合器 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09319660A (ja) * | 1996-05-30 | 1997-12-12 | Toshiba Microelectron Corp | 半導体メモリ |
JPH11328034A (ja) * | 1998-05-11 | 1999-11-30 | Mega Chips Corp | 半導体メモリおよびゲーム装置 |
US6510501B1 (en) * | 1999-05-11 | 2003-01-21 | National Semiconductor Corporation | Non-volatile memory read/write security protection feature selection through non-volatile memory bits |
JP4079550B2 (ja) * | 1999-06-24 | 2008-04-23 | 富士通株式会社 | 不正読み出しを防止した不揮発性メモリ |
CN2526906Y (zh) * | 2001-12-05 | 2002-12-18 | 武汉瑞达电子有限公司 | 信息安全保护装置 |
JP2004038569A (ja) * | 2002-07-03 | 2004-02-05 | Toshiba Lsi System Support Kk | 不揮発性メモリのデータ保護システム |
JP2004104539A (ja) * | 2002-09-11 | 2004-04-02 | Renesas Technology Corp | メモリカード |
US7302508B2 (en) * | 2003-06-10 | 2007-11-27 | Via Technologies, Inc. | Apparatus and method for high speed data transfer |
JP3859624B2 (ja) * | 2003-07-31 | 2006-12-20 | エルピーダメモリ株式会社 | 遅延回路と遅延同期ループ装置 |
DE10360998B4 (de) * | 2003-12-23 | 2008-09-04 | Infineon Technologies Ag | Schutz von Chips gegen Attacken |
JP2006072935A (ja) * | 2004-09-06 | 2006-03-16 | Fujitsu Ltd | 半導体装置及びデータ書き込み制御方法 |
JP4584044B2 (ja) * | 2005-06-20 | 2010-11-17 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP4328319B2 (ja) * | 2005-08-02 | 2009-09-09 | 富士通マイクロエレクトロニクス株式会社 | クロック供給回路 |
JP4324810B2 (ja) * | 2007-04-10 | 2009-09-02 | セイコーエプソン株式会社 | マイクロコンピュータ、電子機器及びフラッシュメモリのプロテクト方式 |
-
2012
- 2012-04-13 JP JP2012091526A patent/JP5876364B2/ja active Active
-
2013
- 2013-04-09 CN CN2013101212578A patent/CN103377150A/zh active Pending
- 2013-04-12 US US13/862,369 patent/US20130275702A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
US20130275702A1 (en) | 2013-10-17 |
JP2013222232A (ja) | 2013-10-28 |
CN103377150A (zh) | 2013-10-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8378710B1 (en) | Secure device anti-tampering circuit | |
US7266848B2 (en) | Integrated circuit security and method therefor | |
US20080022396A1 (en) | Memory data protection device and IC card LSI | |
US8296845B2 (en) | Integrated circuits including reverse engineering detection using differences in signals | |
US20170255384A1 (en) | Efficient secure boot carried out in information processing apparatus | |
CN111552434B (zh) | 保护计算***的存储器设备的方法、计算***及存储介质 | |
JP5041980B2 (ja) | データ処理回路及び通信携帯端末装置 | |
JP5876364B2 (ja) | 半導体メモリ及びデータ読出方法 | |
CN105046142B (zh) | 一种认证***设备的方法、设备和存储介质 | |
US9021316B2 (en) | Register protected against fault attacks | |
US6965977B2 (en) | Tamper-resistant method and data processing system using the same | |
US20090254782A1 (en) | Method and device for detecting an erroneous jump during program execution | |
US7398554B1 (en) | Secure lock mechanism based on a lock word | |
CN109901793A (zh) | 存储器安全装置及其方法 | |
JP6110965B2 (ja) | 半導体メモリ | |
US20050041803A1 (en) | On-device random number generator | |
CN106935266B (zh) | 从存储器中读取配置信息的控制方法、装置和*** | |
US20210390180A1 (en) | Devices and methods to secure a system on a chip | |
US20080228989A1 (en) | Method and device for securing the reading of a memory | |
JP2010225009A (ja) | リアルタイムクロックおよび電子機器のセキュリティ設定方法 | |
JP6396119B2 (ja) | Icモジュール、icカード、及びicカードの製造方法 | |
US7710255B2 (en) | Circuit arrangement and method for preventing circuit operation | |
WO2020120056A1 (en) | Method for securing a system in case of an undesired power-loss | |
US7748637B2 (en) | Smart card with laser attack detector | |
US8918610B2 (en) | Protection of chips against attacks |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150310 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20151119 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20151222 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160121 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5876364 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |