JP5874869B2 - 半導体モジュール - Google Patents

半導体モジュール Download PDF

Info

Publication number
JP5874869B2
JP5874869B2 JP2015543699A JP2015543699A JP5874869B2 JP 5874869 B2 JP5874869 B2 JP 5874869B2 JP 2015543699 A JP2015543699 A JP 2015543699A JP 2015543699 A JP2015543699 A JP 2015543699A JP 5874869 B2 JP5874869 B2 JP 5874869B2
Authority
JP
Japan
Prior art keywords
metal plate
electrode
bonding
substrate
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2015543699A
Other languages
English (en)
Other versions
JPWO2015059882A1 (ja
Inventor
崇 須永
崇 須永
昇 金子
昇 金子
修 三好
修 三好
鈴木　良一
良一 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NSK Ltd
Original Assignee
NSK Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NSK Ltd filed Critical NSK Ltd
Priority to JP2015543699A priority Critical patent/JP5874869B2/ja
Application granted granted Critical
Publication of JP5874869B2 publication Critical patent/JP5874869B2/ja
Publication of JPWO2015059882A1 publication Critical patent/JPWO2015059882A1/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/41—Structure, shape, material or disposition of the strap connectors after the connecting process of a plurality of strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2731—Manufacturing methods by local deposition of the material of the layer connector in liquid form
    • H01L2224/2732—Screen printing, i.e. using a stencil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32238—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/35—Manufacturing methods
    • H01L2224/352—Mechanical processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/35—Manufacturing methods
    • H01L2224/358—Post-treatment of the connector
    • H01L2224/3583—Reworking
    • H01L2224/35847—Reworking with a mechanical process, e.g. with flattening of the connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/3701—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/3701—Shape
    • H01L2224/37011—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/3701—Shape
    • H01L2224/37012—Cross-sectional shape
    • H01L2224/37013—Cross-sectional shape being non uniform along the connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/37124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/3754—Coating
    • H01L2224/37599—Material
    • H01L2224/376—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37601—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/37611—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4001—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/40227—Connecting the strap to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/404—Connecting portions
    • H01L2224/40475—Connecting portions connected to auxiliary connecting means on the bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/404—Connecting portions
    • H01L2224/40475—Connecting portions connected to auxiliary connecting means on the bonding areas
    • H01L2224/40499—Material of the auxiliary connecting means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4099—Auxiliary members for strap connectors, e.g. flow-barriers, spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/41—Structure, shape, material or disposition of the strap connectors after the connecting process of a plurality of strap connectors
    • H01L2224/4101—Structure
    • H01L2224/4103—Connectors having different sizes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/41—Structure, shape, material or disposition of the strap connectors after the connecting process of a plurality of strap connectors
    • H01L2224/411—Disposition
    • H01L2224/4112—Layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73263—Layer and strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/8321—Applying energy for connecting using a reflow oven
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83417—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/83424—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/8412—Aligning
    • H01L2224/84136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/84138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/842—Applying energy for connecting
    • H01L2224/8421—Applying energy for connecting with energy being in the form of electromagnetic radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/8434—Bonding interfaces of the connector
    • H01L2224/84345—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/8438—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/84399—Material
    • H01L2224/844—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/84417—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/84424—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/8438—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/84399—Material
    • H01L2224/844—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/84438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/84447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H01L2224/84815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9221—Parallel connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/051—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/35—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00015—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed as prior art
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15717—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400 C and less than 950 C
    • H01L2924/15724—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H01L2924/35121—Peeling or delaminating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/36—Material effects
    • H01L2924/365—Metallurgical effects

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Geometry (AREA)
  • Power Steering Mechanism (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は、自動車用電気機器に組み込まれるパワーモジュール等の半導体モジュールに関する。
昨今、自動車等の車両における種々の電気機器の制御に電子装置が導入されてきた。電子装置が組み込まれた電気機器の一例として電動パワーステアリング装置では、自動車の操舵に係る電動モータが収容される筐体にモータ駆動部が設けられ、このモータ駆動部に電子装置が搭載される。この電子装置は、パワーモジュールとして、モータ駆動部に組み込まれる。
パワーモジュールは、電動パワーステアリング装置のような比較的大きな電流で駆動される電気機器の制御に適した、例えば、ＦＥＴ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）等のパワー素子を搭載したいわゆる半導体モジュールとして構成される。この種のパワーモジュールは、車両に搭載されることから車載モジュール（Ｉｎ−ｖｅｈｉｃｌｅ Ｍｏｄｕｌｅ）とも呼ばれる。
このような半導体モジュールを製造する際には、半田接合によりパワー素子を基板上に実装するが、特許文献１、２には、アーチ形状をなす金属片を用いて半導体チップとリードフレームとを電気的に接続する技術が開示されている。すなわち、アーチ形状をなす金属片を半導体チップの電極パッドとリードフレームのインナーリード部とに掛け渡して、金属片と半導体チップの電極パッド、及び、金属片とリードフレームのインナーリード部をそれぞれ半田接合することにより、半導体チップをリードフレームに実装している。
特開２０１１−２４３７５２号公報 特開２０１２−２１２７１２号公報 特開２００６−１１４５７１号公報
しかしながら、特許文献１、２に開示の技術では、金属片の接合面と、半導体チップの電極パッドの被接合面及びリードフレームのインナーリード部の被接合面とがそれぞれ平行をなしている。そのため、半田接合時に溶融した半田から発生したアウトガスが、前記接合面と前記被接合面との間に介在する半田に気泡として留まりやすく、半田から排出されにくかった。その結果、前記接合面と前記被接合面との間に介在する半田におけるボイド発生率が高く、半田による電気的接続の信頼性が低下し抵抗が高くなるため、例えば１００Ａの高電流が流れた際に過熱、発火等の問題が生じるおそれがあった。
特許文献３には、ＴＱＦＰ（Ｔｈｉｎ Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）等の表面実装型の半導体装置において、半導体装置の外部接続用のリードを半田接合する際に、溶融した半田から発生したアウトガスが半田から排出されやすくする技術が開示されている。すなわち、リードの先端部の４面（上面、下面、及び両側面）に先端部が先細りになるようにテーパー部が設けられているため、半田接合時に溶融した半田から発生したアウトガスの気泡は、リードの下面のテーパー部で隣接する気泡と結合しながら下面のテーパー部に沿ってリードの先端部に向かって移動し、半田から排出される。
また、溶融している半田が、下面のテーパー部だけでなく、リードの側面のテーパー部やリードの側面表面を伝わって濡れ拡がりやすくなっており、さらに、リードの上面のテーパー部へも濡れ拡がりやすくなっているため、リードの先端部の４面全体に半田が接合される。その結果、接合面積が大きくなるため、半田による電気的接続の信頼性が高くなる。
しかしながら、特許文献３に開示の技術では、リードの先端部の４面を加工してテーパー部を設ける必要があるため、製造コストが上昇するという問題があった。
そこで、本発明は上記のような従来技術が有する問題点を解決し、半田による電気的接続の信頼性が高く且つ安価な半導体モジュールを提供することを課題とする。
前記課題を解決するため、本発明の一態様に係る半導体モジュールは、金属製の基板と、前記基板の上に形成された絶縁層と、前記絶縁層上に形成された複数の配線パターンと、前記複数の配線パターンのうち一つの配線パターン上に半田を介して実装されるベアチップトランジスタと、前記ベアチップトランジスタの上面に形成された電極と前記複数の配線パターンのうち他の配線パターンとを接合する、金属板で構成される金属板コネクタと、を備えている。
前記金属板コネクタは、平板部と、前記平板部の一方向の一端側に配され前記ベアチップトランジスタの電極に半田を介して接合される電極接合部と、前記平板部の前記一方向の他端側に配され前記他の配線パターンに半田を介して接合される基板接合部と、前記平板部の前記一方向の一端から立ち下がるように延び前記平板部の前記一方向の一端と前記電極接合部の一端を連結する第１連結部と、前記平板部の前記一方向の他端から立ち下がるように延び前記平板部の前記一方向の他端と前記基板接合部の一端を連結する第２連結部と、を備えてブリッジ形状をなしている。
また、前記電極接合部は、前記第１連結部から折り曲げられて前記一方向の外方に延びるように形成され、前記基板接合部は、前記第２連結部から折り曲げられて前記一方向の外方に延びるように形成されている。
そして、前記ベアチップトランジスタの電極の被接合面に対向する前記電極接合部の接合面と、前記他の配線パターンの被接合面に対向する前記基板接合部の接合面は、前記金属板コネクタの半田接合時に溶融した半田から発生するアウトガスを、前記接合面と前記被接合面との間に介在する半田から排出させるアウトガス排出機構を備えている。
また、本発明の他の態様に係る半導体モジュールは、金属製の基板と、前記基板の上に形成された絶縁層と、前記絶縁層上に形成された複数の配線パターンと、前記複数の配線パターンのうち一つの配線パターン上に半田を介して実装されるベアチップトランジスタと、前記ベアチップトランジスタの上面に形成された電極と前記複数の配線パターンのうち他の配線パターンとを接合する、金属板で構成される金属板コネクタと、を備えている。
前記金属板コネクタは、平板部と、前記平板部の一方向の一端側に配され前記ベアチップトランジスタの電極に半田を介して接合される電極接合部と、前記平板部の前記一方向の他端側に配され前記他の配線パターンに半田を介して接合される基板接合部と、前記平板部の前記一方向の一端から立ち下がるように延び前記平板部の前記一方向の一端と前記電極接合部の一端を連結する第１連結部と、前記平板部の前記一方向の他端から立ち下がるように延び前記平板部の前記一方向の他端と前記基板接合部の一端を連結する第２連結部と、を備えてブリッジ形状をなしている。
また、前記電極接合部は、前記第１連結部から折り曲げられて前記一方向の外方に延びるように形成され、且つ、前記平板部からの前記平板部に直交する方向の距離が前記電極接合部の一端よりも他端の方が大きくなるように形成されて、前記電極接合部の接合面がこの接合面に対向する前記ベアチップトランジスタの電極の被接合面に対して傾斜している。
さらに、前記基板接合部は、前記第２連結部から折り曲げられて前記一方向の外方に延びるように形成され、且つ、前記平板部からの前記平板部に直交する方向の距離が前記基板接合部の一端よりも他端の方が大きくなるように形成されて、前記基板接合部の接合面がこの接合面に対向する前記他の配線パターンの被接合面に対して傾斜している。
前記他の態様に係る半導体モジュールにおいては、前記電極接合部の接合面と前記ベアチップトランジスタの電極の被接合面とがなす傾斜角度及び前記基板接合部の接合面と前記他の配線パターンの被接合面とがなす傾斜角度を０．５°以上７．５°以下としてもよい。
また、前記一態様に係る半導体モジュール及び前記他の態様に係る半導体モジュールにおいては、前記電極接合部の前記一方向と直交する方向の幅は、前記基板接合部の前記一方向と直交する方向の幅よりも狭くなっていてもよい。
さらに、前記一態様に係る半導体モジュール及び前記他の態様に係る半導体モジュールにおいては、前記平板部の前記一方向と直交する方向の両端に、該両端から立ち下がるように折り曲げられたバランスリブ部がそれぞれ形成されていてもよい。
さらに、前記一態様に係る半導体モジュール及び前記他の態様に係る半導体モジュールにおいては、前記電極接合部及び前記基板接合部の厚さが前記金属板コネクタの他部の厚さよりも大きくてもよい。
さらに、前記一態様に係る半導体モジュール及び前記他の態様に係る半導体モジュールにおいては、前記平板部の厚さが前記金属板コネクタの他部の厚さよりも大きくてもよい。
本発明に係る半導体モジュールは、半田による電気的接続の信頼性が高く且つ安価である。
本発明の一実施形態に係る半導体モジュールが用いられる電動パワーステアリング装置の基本構造を示す図である。 図１に示す電動パワーステアリング装置のコントローラの制御系を示すブロック図である。 図１に示す電動パワーステアリング装置の半導体モジュールを含むコントローラの分解斜視図である。 図３に示す半導体モジュールの平面図である。 ベアチップトランジスタを構成するベアチップＦＥＴの模式的平面図である。 図３及び図４に示す半導体モジュールにおいて、ベアチップＦＥＴの電極と基板上の配線パターンとの接合状態を説明するための模式図である。 金属板コネクタの電極接合部及び基板接合部の接合面と被接合面とがなす傾斜角度を説明する模式図である。 傾斜角度とボイド発生率との関係を示すグラフである。 金属板コネクタの形状の一例を示す斜視図である。 図９の金属板コネクタの図であり、（Ａ）は平面図、（Ｂ）は正面図、（Ｃ）は背面図である。 バランスリブ部を有する金属板コネクタを示す斜視図である。 電極接合部及び基板接合部の厚さが大きい金属板コネクタを示す斜視図である。 図９，１０の金属板コネクタの形状を説明する側面図である。 平板部の厚さが大きい金属板コネクタを示す斜視図である。 金属板コネクタの形状の別の一例を示す斜視図である。 半導体モジュールの製造工程を説明するための図である。 応力緩和部の例を示す図である。 応力緩和部の別の例を示す図である。 応力緩和部の別の例を示す図である。 応力緩和部の別の例を示す図である。
本発明の実施の形態を、図面を参照しながら詳細に説明する。図１は、本発明の一実施形態に係る半導体モジュールが用いられる電動パワーステアリング装置の基本構造を示す図である。図２は、図１に示す電動パワーステアリング装置のコントローラの制御系を示すブロック図である。図３は、図１に示す電動パワーステアリング装置の半導体モジュールを含むコントローラの分解斜視図である。図４は、図３に示す半導体モジュールの平面図である。
図５は、ベアチップトランジスタを構成するベアチップＦＥＴの模式的平面図である。図６は、図３及び図４に示す半導体モジュールにおいて、ベアチップＦＥＴの電極と基板上の配線パターンとの接合状態を説明するための模式図である。図７は、ゲート電極用金属板コネクタの電極接合部及び基板接合部の接合面と被接合面とがなす傾斜角度を説明する模式図である。
図１の電動パワーステアリング装置において、操向ハンドル１のコラム軸２は、減速ギア３、ユニバーサルジョイント４Ａ及び４Ｂ、ピニオンラック機構５を経て操向車輪のタイロッド６に連結されている。コラム軸２には、操向ハンドル１の操舵トルクを検出するトルクセンサ７が設けられており、操向ハンドル１の操舵トルクを補助する補助トルクを出力する電動モータ８が減速ギア３を介してコラム軸２に連結されている。
電動パワーステアリング装置を制御するコントローラ１０には、バッテリー（図示せず）から電力が供給されるとともに、イグニションキー（図示せず）を経てイグニションキー信号ＩＧＮ（図２を参照）が入力される。コントローラ１０は、トルクセンサ７で検出された操舵トルクＴｓと車速センサ９で検出された車速Ｖとに基づいて、アシスト（操舵補助）指令となる操舵補助指令値の演算を行い、演算された操舵補助指令値に基づいて電動モータ８に供給する電流を決定し、電動モータ８が出力する補助トルクを制御する。
コントローラ１０は、主としてマイクロコンピュータで構成されるが、その制御装置の機構及び構成を示すと図２に示すようになる。
トルクセンサ７で検出された操舵トルクＴｓ及び車速センサ９で検出された車速Ｖは制御演算部としての制御演算装置１１に入力され、制御演算装置１１で演算された電流指令値がゲート駆動回路１２に入力される。電流指令値等に基づいてゲート駆動回路１２で形成されたゲート駆動信号はＦＥＴのブリッジ構成で成るモータ駆動部１３に入力され、モータ駆動部１３は非常停止用の遮断装置１４を経て３相ブラシレスモータで構成される電動モータ８を駆動する。
３相ブラシレスモータの各相電流は電流検出回路１５で検出され、検出された３相のモータ電流ｉａ〜ｉｃは制御演算装置１１にフィードバック電流として入力される。また、３相ブラシレスモータには、ホールセンサ等の回転センサ１６が取り付けられており、回転センサ１６からの回転信号ＲＴがロータ位置検出回路１７に入力され、検出された回転位置θが制御演算装置１１に入力される。
また、イグニションキーからのイグニションキー信号ＩＧＮはイグニション電圧モニタ部１８及び電源回路部１９に入力され、電源回路部１９から電源電圧Ｖｄｄが制御演算装置１１に入力されるとともに、装置停止用となるリセット信号Ｒｓが制御演算装置１１に入力される。そして、遮断装置１４は、２相を遮断するリレー接点１４１及び１４２で構成されている。
また、モータ駆動部１３の回路構成について説明すると、電源ライン８１に対し、直列に接続されたＦＥＴＴｒ１及びＴｒ２、ＦＥＴＴｒ３及びＴｒ４、及びＦＥＴＴｒ５及びＴｒ６が直列に接続されている。そして、電源ライン８１に対して、並列に接続されたＦＥＴＴｒ１及びＴｒ３、ＦＥＴＴｒ５及びＴｒ２、及びＦＥＴＴｒ４及びＴｒ６が接地ライン８２に接続されている。これにより、インバータを構成する。
ここで、ＦＥＴＴｒ１及びＴｒ２は、ＦＥＴＴｒ１のソース電極ＳとＦＥＴＴｒ２のドレイン電極Ｄとが直列に接続されて、３相モータのｃ相アームを構成し、ｃ相出力ライン９１ｃにて電流が出力される。また、ＦＥＴＴｒ３及びＴｒ４は、ＦＥＴＴｒ３のソース電極ＳとＦＥＴＴｒ４のドレイン電極Ｄとが直列に接続されて、３相モータのａ相アームを構成し、ａ相出力ライン９１ａにて電流が出力される。さらに、ＦＥＴＴｒ５及びＴｒ６は、ＦＥＴＴｒ５のソース電極ＳとＦＥＴＴｒ６のドレイン電極Ｄとが直列に接続されて、３相モータのｂ相アームを構成し、ｂ相出力ライン９１ｂにて電流が出力される。
次に、図３は、図１に示す電動パワーステアリング装置の半導体モジュールを含むコントローラ１０の分解斜視図であり、コントローラ１０は、ケース２０と、モータ駆動部１３を含むパワーモジュールとしての半導体モジュール３０と、放熱用シート３９と、制御演算装置１１及びゲート駆動回路１２を含む制御回路基板４０と、電力及び信号用コネクタ５０と、３相出力用コネクタ６０と、カバー７０と、を備えている。
ここで、ケース２０は、略矩形状に形成され、半導体モジュール３０を載置するための平板状の半導体モジュール載置部２１と、半導体モジュール載置部２１の長手方向端部に設けられた、電力及び信号用コネクタ５０を実装するための電力及び信号用コネクタ実装部２２と、半導体モジュール載置部２１の幅方向端部に設けられた、３相出力用コネクタ６０を実装するための３相出力用コネクタ実装部２３と、を備えている。
そして、半導体モジュール載置部２１には、半導体モジュール３０を取り付けるための取付けねじ３８がねじ込まれる複数のねじ孔２１ａが形成されている。また、半導体モジュール載置部２１及び電力及び信号用コネクタ実装部２２には、制御回路基板４０を取り付けるための複数の取付けポスト２４が立設され、各取付けポスト２４には、制御回路基板４０を取り付けるための取付けねじ４１がねじ込まれるねじ孔２４ａが形成されている。さらに、３相出力用コネクタ実装部２３には、３相出力用コネクタ６０を取り付けるための取付けねじ６１がねじ込まれる複数のねじ孔２３ａが形成されている。
また、半導体モジュール３０は、前述したモータ駆動部１３の回路構成を有し、図４に示すように、基板３１に、６個のＦＥＴＴｒ１〜Ｔｒ６、電源ライン８１に接続された正極端子８１ａ、及び接地ライン８２に接続された負極端子８２ａが実装されている。また、基板３１には、ａ相出力ライン９１ａに接続されたａ相出力端子９２ａ、ｂ相出力ライン９１ｂに接続されたｂ相出力端子９２ｂ、及びｃ相出力ライン９１ｃに接続されたｃ相出力端子９２ｃを含む３相出力部９０が実装されている。また、基板３１上には、コンデンサを含むその他の基板実装部品３７が実装されている。さらに、半導体モジュール３０の基板３１には、半導体モジュール３０を取り付けるための取付けねじ３８が挿通する複数の貫通孔３１ａが設けられている。
ここで、この半導体モジュール３０において、６個のＦＥＴＴｒ１〜Ｔｒ６の基板３１上への実装について説明する。各ＦＥＴＴｒ１〜Ｔｒ６は、ベアチップＦＥＴ（ベアチップトランジスタ）３５で構成され、図５に示すように、ベアチップＦＥＴ３５上にソース電極Ｓとゲート電極Ｇとを備え、また、ベアチップＦＥＴ３５の下面には図示しないドレイン電極を備えている。
このベアチップＦＥＴ３５の上面に形成されたゲート電極Ｇとソース電極Ｓとは、図５に示すように、図５における上下方向に沿って直列にストレート配置されている。ゲート電極Ｇは、図５における上下方向に沿って延びる短辺及びこの短辺と直交する長辺を有する長方形状に形成されている。また、ソース電極Ｓは、図５における上下方向に沿って延びる短辺及びこの短辺と直交する長辺を有する長方形状に形成されている。ソース電極Ｓの短辺及び長辺は、ゲート電極Ｇの短辺及び長辺よりも大きく、ソース電極Ｓの面積はゲート電極Ｇの面積よりも大きくなっている。
半導体モジュール３０は、図６に示すように、金属製の基板３１を備え、基板３１の上には、絶縁層３２が形成されている。基板３１は、アルミニウムなどの金属製である。また、この絶縁層３２上には、複数の配線パターン３３ａ〜３３ｄが形成されている。各配線パターン３３ａ〜３３ｄは、銅やアルミニウムなどの金属、又はこの金属を含む合金で構成される。
そして、複数の配線パターン３３ａ〜３３ｄのうち一つの配線パターン３３ａ上には、半田３４ａを介して、各ＦＥＴＴｒ１〜Ｔｒ６を構成するベアチップＦＥＴ３５が実装されている。ベアチップＦＥＴ３５の下面に形成されたドレイン電極が、半田３４ａを介して配線パターン３３ａに接合される。そして、ベアチップＦＥＴ３５のソース電極Ｓと複数の配線パターン３３ａ〜３３ｄのうち他の配線パターン３３ｂとが、ソース電極用金属板コネクタ３６ａでそれぞれ半田３４ｅ，３４ｂを介して接合される。また、ベアチップＦＥＴ３５のゲート電極Ｇと複数の配線パターン３３ａ〜３３ｄのうち更に他の配線パターン３３ｃとが、ゲート電極用金属板コネクタ３６ｂでそれぞれ半田３４ｆ，３４ｃを介して接合される。
さらに、絶縁層３２上に形成された複数の配線パターン３３ａ〜３３ｄのうち更にもう一つ他の配線パターン３３ｄ上には、半田３４ｄを介してコンデンサなどの他の基板実装部品３７が実装される。
このように構成された半導体モジュール３０は、図３に示すように、ケース２０の半導体モジュール載置部２１上に複数の取付けねじ３８により取り付けられる。半導体モジュール３０の基板３１には、取付けねじ３８が挿通する複数の貫通孔３１ａが形成されている。
なお、半導体モジュール３０を半導体モジュール載置部２１上に取り付けるに際しては、放熱用シート３９を半導体モジュール載置部２１上に取付け、その放熱用シート３９の上から半導体モジュール３０を取り付ける。この放熱用シート３９により、半導体モジュール３０で発生した熱が放熱用シート３９を介してケース２０に放熱される。
また、制御回路基板４０は、基板上に複数の電子部品を実装して制御演算装置１１及びゲート駆動回路１２を含む制御回路を構成するものである。制御回路基板４０は、半導体モジュール３０を半導体モジュール載置部２１上に取り付けた後、半導体モジュール３０の上方から半導体モジュール載置部２１及び電力及び信号用コネクタ実装部２２に立設された複数の取付けポスト２４上に複数の取付けねじ４１により取り付けられる。制御回路基板４０には、取付けねじ４１が挿通する複数の貫通孔４０ａが形成されている。
また、電力及び信号用コネクタ５０は、バッテリー（図示せず）からの直流電源を半導体モジュール３０に、トルクセンサ７や車速センサ９からの信号を含む各種信号を制御回路基板４０に入力するために用いられる。電力及び信号用コネクタ５０は、半導体モジュール載置部２１に設けられた電力及び信号用コネクタ実装部２２に複数の取付けねじ５１により取り付けられる。
そして、３相出力用コネクタ６０は、ａ相出力端子９２ａ、ｂ相出力端子９２ｂ、及びｃ相出力端子９２ｃからの電流を出力するために用いられる。３相出力用コネクタ６０は、半導体モジュール載置部２１の幅方向端部に設けられた３相出力用コネクタ実装部２３に複数の取付けねじ６１により取り付けられる。３相出力用コネクタ６０には、取付けねじ６１が挿通する複数の貫通孔６０ａが形成されている。
さらに、カバー７０は、半導体モジュール３０、制御回路基板４０、電力及び信号用コネクタ５０、及び３相出力用コネクタ６０が取り付けられたケース２０に対し、制御回路基板４０の上方から当該制御回路基板４０を覆うように取り付けられる。
ここで、ゲート電極用金属板コネクタ３６ｂは、銅（Ｃｕ）、銀（Ａｇ）、金（Ａｕ）、銅合金、アルミニウム合金導体などのような剛性と高電気導電率を兼ね備えた材料で構成された金属板を、打抜き及び曲げ加工、すなわちプレス成形することによって形成されるものである。
そして、ゲート電極用金属板コネクタ３６ｂは、図６，７に示すように、平板部３６ｂａと、平板部３６ｂａの一方向（図６，７における左右方向）の一端側に配されベアチップＦＥＴ３５のゲート電極Ｇに半田３４ｆを介して接合される電極接合部３６ｂｂと、平板部３６ｂａの前記一方向の他端側に配され配線パターン３３ｃに半田３４ｃを介して接合される基板接合部３６ｂｃと、平板部３６ｂａの前記一方向の一端から立ち下がるように延び平板部３６ｂａの前記一方向の一端と電極接合部３６ｂｂの一端を連結する第１連結部３６ｂｄと、平板部３６ｂａの前記一方向の他端から立ち下がるように延び平板部３６ｂａの前記一方向の他端と基板接合部３６ｂｃの一端を連結する第２連結部３６ｂｅと、を備えてブリッジ形状をなしている。つまり、基板接合部３６ｂｃは、電極接合部３６ｂｂに対して前記一方向（図６，７における左右方向）において対向するように配置されている。
さらに、電極接合部３６ｂｂは、第１連結部３６ｂｄから折り曲げられて前記一方向の外方に延びるように形成されている。なおかつ、電極接合部３６ｂｂは、平板部３６ｂａからの平板部３６ｂａに直交する方向（図６，７における上下方向）の距離が電極接合部３６ｂｂの一端（基端）よりも他端（先端）の方が大きくなるように形成されている。そのため、図７に示すように、電極接合部３６ｂｂの接合面（下面）が、この接合面に対向するベアチップＦＥＴ３５のゲート電極Ｇの被接合面に対して傾斜している（図６，７における下方向に向かって傾斜している）。
さらに、基板接合部３６ｂｃは、第２連結部３６ｂｅから折り曲げられて前記一方向の外方に延びるように形成されている。なおかつ、基板接合部３６ｂｃは、平板部３６ｂａからの平板部３６ｂａに直交する方向（図６，７における上下方向）の距離が基板接合部３６ｂｃの一端（基端）よりも他端（先端）の方が大きくなるように形成されている。そのため、図７に示すように、基板接合部３６ｂｃの接合面（下面）が、この接合面に対向する配線パターン３３ｃの被接合面に対して傾斜している（図６，７における下方向に向かって傾斜している）。
電極接合部３６ｂｂの接合面とベアチップＦＥＴ３５のゲート電極Ｇの被接合面とがなす傾斜角度α、及び、基板接合部３６ｂｃの接合面と配線パターン３３ｃの被接合面とがなす傾斜角度αは、特に限定されるものではないが、０．５°以上７．５°以下であることが好ましく、２°以上６°以下であることがより好ましく、４°であることが特に好ましい。
一方、ソース電極用金属板コネクタ３６ａは、ゲート電極用金属板コネクタ３６ｂと同様に、銅（Ｃｕ）、銀（Ａｇ）、金（Ａｕ）、銅合金、アルミニウム合金導体などのような剛性と高電気導電率を兼ね備えた材料で構成された金属板を、打抜き及び曲げ加工、すなわちプレス成形することによって形成されるものである。
そして、ソース電極用金属板コネクタ３６ａは、図６に示すように、平板部３６ａａと、平板部３６ａａの一方向（図６における左右方向）の一端側に配されベアチップＦＥＴ３５のソース電極Ｓに半田３４ｅを介して接合される電極接合部３６ａｂと、平板部３６ａａの前記一方向の他端側に配され配線パターン３３ｂに半田３４ｂを介して接合される基板接合部３６ａｃと、平板部３６ａａの前記一方向の一端から立ち下がるように延び平板部３６ａａの前記一方向の一端と電極接合部３６ａｂの一端を連結する第１連結部３６ａｄと、平板部３６ａａの前記一方向の他端から立ち下がるように延び平板部３６ａａの前記一方向の他端と基板接合部３６ａｃの一端を連結する第２連結部３６ａｅと、を備えてブリッジ形状をなしている。つまり、基板接合部３６ａｃは、電極接合部３６ａｂに対して前記一方向（図６における左右方向）において対向するように配置されている。
さらに、電極接合部３６ａｂは、第１連結部３６ａｄから折り曲げられて前記一方向の外方に延びるように形成されている。なおかつ、電極接合部３６ａｂは、平板部３６ａａからの平板部３６ａａに直交する方向（図６における上下方向）の距離が電極接合部３６ａｂの一端（基端）よりも他端（先端）の方が大きくなるように形成されている。そのため、電極接合部３６ａｂの接合面（下面）が、この接合面に対向するベアチップＦＥＴ３５のソース電極Ｓの被接合面に対して傾斜している（図６における下方向に向かって傾斜している）。
さらに、基板接合部３６ａｃは、第２連結部３６ａｅから折り曲げられて前記一方向の外方に延びるように形成されている。なおかつ、基板接合部３６ａｃは、平板部３６ａａからの平板部３６ａａに直交する方向（図６における上下方向）の距離が基板接合部３６ａｃの一端（基端）よりも他端（先端）の方が大きくなるように形成されている。そのため、基板接合部３６ａｃの接合面（下面）が、この接合面に対向する配線パターン３３ｂの被接合面に対して傾斜している（図６における下方向に向かって傾斜している）。
電極接合部３６ａｂの接合面とベアチップＦＥＴ３５のソース電極Ｓの被接合面とがなす傾斜角度α、及び、基板接合部３６ａｃの接合面と配線パターン３３ｂの被接合面とがなす傾斜角度αは、特に限定されるものではないが、０．５°以上７．５°以下であることが好ましく、２°以上６°以下であることがより好ましく、４°であることが特に好ましい。
このように、電極接合部３６ａｂ、３６ｂｂの接合面が、この接合面に対向するベアチップＦＥＴ３５の電極Ｓ，Ｇの被接合面に対して傾斜しており、また、基板接合部３６ａｃ、３６ｂｃの接合面が、この接合面に対向する配線パターン３３ｂ、３３ｃの被接合面に対して傾斜しているので、両電極用金属板コネクタ３６ａ、３６ｂの半田接合時に溶融した半田から発生したアウトガスの気泡は、前記接合面と前記被接合面との間に介在する半田から排出されやすい。
すなわち、溶融した半田から発生したアウトガスの気泡は、隣接する気泡と結合しながら、傾斜する前記接合面に沿って斜め上方に向かって移動するので、半田から排出されやすい。さらに、半田接合時には、溶融した半田が浸透ぬれ現象によって第１連結部３６ａｄ、３６ｂｄ及び第２連結部３６ａｅ、３６ｂｅに沿って平板部３６ａａ、３６ｂａの下面に至るまで流動するので（図７を参照）、この半田の流動に伴って気泡が移動し、前記接合面と前記被接合面との間に介在する半田から気泡がより排出されやすくなる。
特に、両電極用金属板コネクタ３６ａ、３６ｂの半田接合をリフロー炉で行う場合には、以下の理由により、平板部３６ａａ、３６ｂａへの半田の流動がより生じやすい。リフロー炉内の温度は高い位置の方が高温となっているので、リフロー炉内の両電極用金属板コネクタ３６ａ、３６ｂは、下方に位置する電極接合部３６ａｂ、３６ｂｂ及び基板接合部３６ａｃ、３６ｂｃよりも上方に位置する平板部３６ａａ、３６ｂａの方が高温となっている。一般に、半田は温度の低い部位から高い部位に向かって流動する傾向があるので、リフロー炉内の両電極用金属板コネクタ３６ａ、３６ｂにおいて半田は、低温の電極接合部３６ａｂ、３６ｂｂ及び基板接合部３６ａｃ、３６ｂｃから高温の平板部３６ａａ、３６ｂａに向かって流動しやすい。
このように、電極接合部３６ａｂ、３６ｂｂ及び基板接合部３６ａｃ、３６ｂｃの接合面の傾斜に加えて、半田の浸透ぬれ現象及び両電極用金属板コネクタ３６ａ、３６ｂの温度分布の３点を同時に利用することにより、半田から気泡が極めて排出されやすくなっている。
その結果、前記接合面と前記被接合面との間に介在する半田におけるボイド発生率が低く抑えられるので、半田による電気的接続の信頼性が高くなり半田接合部分の抵抗が低くなる。そのため、例えば１００Ａの高電流が半田接合部分に流れた際にも、過熱、発火等の問題が生じにくい。
本実施形態とは反対に、電極接合部３６ａｂ、３６ｂｂが、平板部３３ａａ、３６ｂａからの平板部３３ａａ、３６ｂａに直交する方向の距離が電極接合部３６ａｂ、３６ｂｂの一端よりも他端の方が小さくなるように形成されており、基板接合部３６ａｃ、３６ｂｃが、平板部３３ａａ、３６ｂａからの平板部３３ａａ、３６ｂａに直交する方向の距離が基板接合部３６ａｃ、３６ｂｃの一端よりも他端の方が小さくなるように形成されていると（すなわち、傾斜方向が本実施形態とは反対方向であり、接合面が図６，７の上方向に向かって傾斜していると）、上記のような半田の流動によって気泡がより排出されやすくなる効果はほとんど得られない。すなわち、溶融した半田が平板部３６ａａ、３６ｂａの下面に至るまで流動することはほとんどないので、上記のような半田の流動によって気泡がより排出されやすくなる効果はほとんど得られない。
さらに、このようなソース電極用金属板コネクタ３６ａ及びゲート電極用金属板コネクタ３６ｂは、金属板をプレス成形することによって容易に形成することができるので、本実施形態の半導体モジュール３０は安価に製造することができる。
前記傾斜角度αは、前述したように０．５°以上７．５°以下であることが好ましいが、傾斜角度αが０．５°未満であると、前記接合面と前記被接合面との間に介在する半田から気泡が排出されにくくなる。その結果、ボイド発生率が高くなり、半田による電気的接続の信頼性が不十分となって、例えば１００Ａの高電流が半田接合部分に流れた際に過熱、発火等の問題が生じるおそれがある。
一方、傾斜角度αが７．５°超過であると、半田による前記接合面と前記被接合面との接合面積が小さくなるので、例えば１００Ａの高電流が半田接合部分に流れた際に過熱、発火等の問題が生じるおそれがある。また、半田接合部分の強度が不十分となるおそれがある。詳述すると、傾斜角度αが大きい場合は前記接合面と前記被接合面との間の距離（隙間）が大きくなるので、半田で接合すべき隙間の空間体積が大きくなるが、例えばリフローにより半田接合する場合には、接合部分への半田の塗布量（供給量）が決まっているので、半田による前記接合面と前記被接合面との接合面積が小さくなる。よって、半田接合部分の強度が不十分となるおそれがある。
また、同様に、傾斜角度αが大きい場合は、半田の最小接合長さＤ（前記一方向の長さであり、図７を参照）が小さくなる。そのため、傾斜角度αが７．５°超過であると、半田の仕上がり状態が、電子組立品の品質許容条件を規定したＩＰＣ−Ａ−６１０の許容基準を満たさなくなるおそれがある。
ＩＰＣ−Ａ−６１０の規定を以下に示す。電極接合部３６ａｂ、３６ｂｂ及び基板接合部３６ａｃ、３６ｂｃの前記一方向（図７における左右方向）の長さをＬ、半田の最小接合長さ（前記一方向の長さ）をＤ、電極接合部３６ａｂ、３６ｂｂ及び基板接合部３６ａｃ、３６ｂｃの最小幅（前記一方向と直交する方向の長さ）をＷとすると、Ｌ＞３Ｗの場合はＤ＞０．７５Ｌであり、Ｌ＜３Ｗの場合はＤ≧Ｌである。
ここで、前記傾斜角度αを種々変更して半導体モジュールを製造し、ＩＰＣ−Ａ−６１０の許容基準を満たすか否かを調査した結果を説明する。例えば、Ｗ＝１．２ｍｍ、Ｌ＝１．７ｍｍの場合（すなわちＬ＜３Ｗの場合）に傾斜角度αを５°とすると、Ｄ＝１．８８ｍｍとなり、傾斜角度αを７．５°とすると、Ｄ＝１．７０ｍｍとなって、いずれもＩＰＣ−Ａ−６１０の許容基準を満たした。これに対して、傾斜角度αを８．５°とすると、Ｄ＝１．６８ｍｍとなるので、ＩＰＣ−Ａ−６１０の許容基準を満たさなかった。
次に、前記傾斜角度αを種々変更して半導体モジュールを製造し、前記接合面と前記被接合面との間に介在する半田におけるボイド発生率を調査した結果を、図８のグラフに示す。詳述すると、各角度について、１００個の半導体モジュールを製造して、これを１ロットとし、どの角度についても３ロット以上の半導体モジュールについてボイド発生率を調査した。そして、各角度について、全半導体モジュールのボイド発生率のうち最大値、最小値をプロットするとともに、全ボイド発生率の平均値をプロットした。
図８のグラフから、傾斜角度αが０．５°以上であると、ボイド発生率が５％以下に抑えられることがわかる。傾斜角度αが０．５°以上であると、ボイド発生率が低いことに加えてボイド発生率のバラツキも小さい。傾斜角度αが０．５°未満であると、ボイド発生率が急激に高くなることに加えてボイド発生率のバラツキも急激に大きくなる。
ただし、傾斜角度αが大きいと、前記接合面と前記被接合面との間の距離が大きくなって介在する半田の厚さが大きくなる。よって、傾斜角度αは７．５°以下とすることが好ましく、６．０°以下とすることがより好ましく、５．０°以下とすることがさらに好ましい。
また、金属板コネクタの形状の製造上の誤差やバラツキを考慮すると、傾斜角度αは２．５°以上とすることが好ましく、３．０°以上とすることがより好ましい。
さらに、金属板コネクタの製造時（金属板の加工時）において狙う傾斜角度αとしては、前記好ましい範囲の下限値０．５°と上限値７．５°の中央値である４°が最も好適であるが、公差分をプラスマイナス２°とする点から、傾斜角度αは２°以上６°以下とすることがより好ましい。
よって、これらの点を総合して考慮すると、傾斜角度αは０．５°以上７．５°以下とすることが好ましく、２°以上６°以下とすることがより好ましく、３．０°以上５．０°以下とすることがさらに好ましい。
一方、傾斜角度αが０°である場合（すなわち、前記接合面と前記被接合面とが平行をなす場合）は勿論、傾斜角度αが０°未満である場合（すなわち、前述の傾斜方向が本実施形態とは反対方向である場合）は、前記接合面と前記被接合面との間に介在する半田から気泡が排出されにくいため、ボイド発生率のバラツキが大きく且つボイド発生率が５％を超える場合があった。
このように、金属板コネクタ３６ａ、３６ｂは、金属板コネクタ３６ａ、３６ｂの半田接合時に溶融した半田から発生するアウトガスを、接合面と被接合面との間に介在する半田３４ｂ、３４ｃ、３４ｅ、３４ｆから排出させるアウトガス排出機構を備えている。すなわち、ベアチップＦＥＴ３５の電極Ｓ、Ｇの被接合面に対向する電極接合部３６ａｂ、３６ｂｂの接合面と、他の配線パターン３３ｂ、３３ｃの被接合面に対向する基板接合部３６ａｃ、３６ｂｃの接合面とが、各被接合面に対してそれぞれ傾斜していることにより、それぞれアウトガス排出機構が構成されている。その結果、接合面と被接合面との間に介在する半田３４ｂ、３４ｃ、３４ｅ、３４ｆにおけるボイド発生率が低く抑えられるので、半田による電気的接続の信頼性が高い。
なお、電極接合部３６ａｂ、３６ｂｂの接合面とベアチップＦＥＴ３５の電極Ｓ、Ｇの被接合面とがなす傾斜角度αと、基板接合部３６ａｃ、３６ｂｃの接合面と配線パターン３３ｂ、３３ｃの被接合面とがなす傾斜角度αは、同一であってもよいし、異なっていてもよい。
また、電極接合部３６ａｂ、３６ｂｂ及び基板接合部３６ａｃ、３６ｂｃの接合面が被接合面に対してそれぞれ傾斜しているので、接合面と被接合面との接触形態は面接触ではなく線接触となっている。よって、金属板コネクタ３６ａ、３６ｂは、接合面と被接合面との接触形態が面接触である場合と比較して、相対的に自立しにくい。
しかしながら、接合面が被接合面に対して傾斜していると、第１連結部３６ａｄ、３６ｂｄ及び第２連結部３６ａｅ、３６ｂｅに前記一方向の内方に向く力が発生するので、金属板コネクタ３６ａ、３６ｂは安定して自立することができる。よって、金属板コネクタ３６ａ、３６ｂは振動等によって転倒しにくい。なお、金属板コネクタ３６ａ、３６ｂの自立性を向上させるために、後述する手段（バランスリブ部を設ける手段、電極接合部及び基板接合部の厚さを金属板コネクタの他部の厚さよりも大きくする手段）によって金属板コネクタ３６ａ、３６ｂの重心をより低くしてもよい。
さらに、電極接合部３６ａｂ、３６ｂｂの接合面や基板接合部３６ａｃ、３６ｂｃの接合面には、撥水性の表面処理を施してもよい。そうすれば、表面処理によってぬれ性が向上するため、気泡が前記接合面に沿って斜め上方に向かって移動する際の抵抗が小さくなり、前記接合面と前記被接合面との間に介在する半田から気泡がより排出されやすくなる。撥水性の表面処理の種類は特に限定されるものではないが、例えば錫銅合金メッキがあげられる。
さらに、電極接合部３６ａｂ、３６ｂｂの接合面や基板接合部３６ａｃ、３６ｂｃの接合面には、酸化防止処理を施してもよい。接合面に酸化膜が形成されていると半田のぬれ性が低下するが、酸化防止処理が施してあれば酸化膜が形成されず半田のぬれ性が高いため、半田が電極接合部３６ａｂ、３６ｂｂ及び基板接合部３６ａｃ、３６ｂｃから平板部３６ａａ、３６ｂａに向かって流動しやすい。その結果、半田のフィレットをより安定して形成することができる。酸化防止処理の種類は特に限定されるものではないが、例えば錫メッキがあげられる。
酸化防止処理は、金属板コネクタ３６ａ、３６ｂの表面の全面に施してもよいが、形成される半田のフィレットが接する部分のみに施してもよい。例えば、電極接合部３６ａｂ、３６ｂｂの接合面及び基板接合部３６ａｃ、３６ｂｃの接合面の全面、第１連結部３６ａｄ、３６ｂｄ及び第２連結部３６ａｅ、３６ｂｅの内側面の全面、並びに平板部３６ａａ、３６ｂａの下面の全面に、酸化防止処理を施してもよい。
あるいは、電極接合部３６ａｂ、３６ｂｂの接合面及び基板接合部３６ａｃ、３６ｂｃの接合面の全面、並びに、第１連結部３６ａｄ、３６ｂｄ及び第２連結部３６ａｅ、３６ｂｅの内側面のうち下方部分（例えば、金属板コネクタ３６ａ、３６ｂの上下方向の半分の高さ位置まで）に、酸化防止処理を施してもよい。このように、第１連結部３６ａｄ、３６ｂｄ及び第２連結部３６ａｅ、３６ｂｅの内側面のうち下方部分のみに酸化防止処理を施せば、半田のフィレットが平板部３６ａａ、３６ｂａの下面には形成されにくいので、半田のフィレットの形成箇所を制御することができる。金属板コネクタ３６ａ、３６ｂの表面の一部にマスキング処理をした上で酸化防止処理を施せば、所望の箇所に酸化防止処理を施すことができる。
さらに、ソース電極用金属板コネクタ３６ａ及びゲート電極用金属板コネクタ３６ｂの形状は、例えば図９，１０に示すものであってもよい。ソース電極用金属板コネクタ３６ａ及びゲート電極用金属板コネクタ３６ｂの形状はほぼ同様であるので、これ以降においては、ゲート電極用金属板コネクタ３６ｂの形状についてのみ以下に説明し、ソース電極用金属板コネクタ３６ａの形状の説明は省略する。
ゲート電極用金属板コネクタ３６ｂの形状は前述のようなブリッジ形状であるが、さらに詳細に説明すると、平板部３６ｂａと、平板部３６ｂａの前記一方向（図９のＸ軸方向）の一端から第１屈曲部３６ｂｆを介して立ち下がるように延びる第１連結部３６ｂｄと、平板部３６ｂａの前記一方向の他端から第３屈曲部３６ｂｈを介して立ち下がるように延びる第２連結部３６ｂｅとを備えてブリッジ形状をなしている（ハット形状のブリッジを構成している）。そして、電極接合部３６ｂｂが第１連結部３６ｂｄから第２屈曲部３６ｂｇを介して折り曲げられて前記一方向の外方に延びるように形成され、基板接合部３６ｂｃが第２連結部３６ｂｅから第４屈曲部３６ｂｉを介して折り曲げられて前記一方向の外方に延びるように形成されている。
また、第１連結部３６ｂｄは、電極接合部３６ｂｂの近傍に幅狭部３６ｂｊを有する。この幅狭部３６ｂｊは、第１屈曲部３６ｂｆから第２屈曲部３６ｂｇに向かって幅（図９のＹ軸方向の長さ）が狭くなるテーパ形状をなしている。一方、第２連結部３６ｂｅは幅狭部は有しておらず、平板部３６ｂａとほぼ同一の幅をなしている。よって、図１０に示すように、電極接合部３６ｂｂの前記一方向と直交する方向（図９のＹ軸方向、図１０における上下方向）の幅Ｗ１は、基板接合部３６ｂｃの前記一方向と直交する方向の幅Ｗ２よりも狭くなっている。
このように、ゲート電極用金属板コネクタ３６ｂにおける電極接合部３６ｂｂの前記一方向と直交する方向の幅Ｗ１を、基板接合部３６ｂｃの前記一方向と直交する方向の幅Ｗ２よりも狭くすることにより、ゲート電極用金属板コネクタ３６ｂは、幅狭の電極接合部３６ｂｂ側における１点と、幅広の基板接合部３６ｂｃ側における２点（基板接合部３６ｂｃの幅方向両端近傍の２点）の合計３点で、ベアチップＦＥＴ３５及び基板３１の上面で自立することができる。このため、後述するように、ゲート電極用金属板コネクタ３６ｂをベアチップＦＥＴ３５及び基板３１上にリフローにより半田接合する際に、ゲート電極用金属板コネクタ３６ｂが転倒してしまうおそれを少なくすることができる。これにより、ベアチップＦＥＴ３５及びゲート電極用金属板コネクタ３６ｂを小型化しても、その組立性を良好なものとすることができる。
また、ゲート電極用金属板コネクタ３６ｂは、幅狭の電極接合部３６ｂｂ側における１点と、幅広の基板接合部３６ｂｃ側における２点の合計３点で、ベアチップＦＥＴ３５及び基板３１上で自立することができる。よって、プレス成形によって捩れても、電極接合部３６ｂｂがベアチップＦＥＴ３５のゲート電極Ｇに対して適切な位置で接触し、半田接合における配置位置精度が良好になる。このため、半田接合された電極接合部３６ｂｂとベアチップＦＥＴ３５のゲート電極Ｇの接合信頼性を高く維持することができる。なお、ベアチップＦＥＴ３５の小型化のためには、その上面に形成されるゲート電極Ｇを小さくすることが好ましい。電極接合部３６ｂｂの幅Ｗ１を基板接合部３６ｂｃの幅Ｗ２よりも狭くしても、ベアチップＦＥＴ３５に形成されるゲート電極Ｇが小さい場合は、接合の信頼性に問題はない。
なお、ゲート電極用金属板コネクタ３６ｂにおいて、電極接合部３６ｂｂ及び基板接合部３６ｂｃの双方を幅狭とし、幅狭の電極接合部３６ｂｂ側における１点と、幅狭の基板接合部３６ｂｃ側における１点の合計２点で、ベアチップＦＥＴ３５及び基板３１上で自立させる場合には、ゲート電極用金属板コネクタ３６ｂは非常に転倒し易い。
また、ゲート電極用金属板コネクタ３６ｂにおける電極接合部３６ｂｂは、基板接合部３６ｂｃの前記一方向と直交する幅方向の略中央部に位置している。これにより、幅の狭い電極接合部３６ｂｂが基板接合部３６ｂｃの幅方向に対してバランスがよい位置に位置する。このため、ゲート電極用金属板コネクタ３６ｂが幅狭の電極接合部３６ｂｂ側における１点と、幅広の基板接合部３６ｂｃ側における２点の合計３点で、ベアチップＦＥＴ３５と基板３１上で自立するときに、電極接合部３６ｂｂの位置のバランスがよいため、ゲート電極用金属板コネクタ３６ｂの自立性を向上させることができる。
さらに、ゲート電極用金属板コネクタ３６ｂの自立性をより向上させるために、ゲート電極用金属板コネクタ３６ｂに対してバランスリブ部３６ｂｌを設けたり、電極接合部３６ｂｂ及び基板接合部３６ｂｃの厚さを金属板コネクタの他部の厚さよりも大きくしたりして、ゲート電極用金属板コネクタ３６ｂの重心をより低くしてもよい。
まず、バランスリブ部３６ｂｌについて説明する。ゲート電極用金属板コネクタ３６ｂにおいては、図１１（Ａ）に示すように、電極接合部３６ｂｂと基板接合部３６ｂｃとの間に設けてある平板部３６ｂａの前記一方向と直交する方向の両端に、該両端から立ち下がるように折り曲げられたバランスリブ部３６ｂｌ、３６ｂｌがそれぞれ形成されていてもよい。
このバランスリブ部３６ｂｌにより、ゲート電極用金属板コネクタ３６ｂの重心位置が下げられ、ゲート電極用金属板コネクタ３６ｂの自立性が改善される。そのため、ゲート電極用金属板コネクタ３６ｂが、幅狭の電極接合部３６ｂｂ側における１点と、幅広の基板接合部３６ｂｃ側における２点の合計３点で、ベアチップトランジスタ及び基板の上面で自立するに際して、その自立性が安定する方向に改善される。よって、ゲート電極用金属板コネクタ３６ｂをベアチップトランジスタ及び基板上にリフローにより半田接合する際に、ゲート電極用金属板コネクタ３６ｂの転倒を確実に回避でき、半田接合の信頼性を向上させることができる。
次に、電極接合部３６ｂｂ及び基板接合部３６ｂｃの厚さについて説明する。ゲート電極用金属板コネクタ３６ｂにおいては、図１２（Ａ）に示すように、ゲート電極用金属板コネクタ３６ｂの電極接合部３６ｂｂ及び基板接合部３６ｂｃの板厚が、ゲート電極用金属板コネクタ３６ｂの他部（すなわち、平板部３６ｂａ、第１連結部３６ｂｄ、第２連結部３６ｂｅ）の板厚よりも大きくてもよい。電極接合部３６ｂｂ及び基板接合部３６ｂｃの板厚の大きさは特に限定されるものではないが、例えば、ゲート電極用金属板コネクタ３６ｂの他部（すなわち、平板部３６ｂａ、第１連結部３６ｂｄ、第２連結部３６ｂｅ）の板厚Ｌの約３倍（３Ｌ）であってもよい。
電極接合部３６ｂｂ及び基板接合部３６ｂｃの板厚が大きいことにより、ゲート電極用金属板コネクタ３６ｂの重心位置が低くなり、自立性が改善される。そのため、ゲート電極用金属板コネクタ３６ｂが、幅狭の電極接合部３６ｂｂ側における１点と、幅広の基板接合部３６ｂｃ側における２点の合計３点で、ベアチップトランジスタ及び基板の上面で自立するに際して、その自立性が安定する方向に改善される。よって、ゲート電極用金属板コネクタ３６ｂをベアチップトランジスタ及び基板上にリフローにより半田接合する際に、ゲート電極用金属板コネクタ３６ｂの転倒を確実に回避でき、半田接合の信頼性を向上させることができる。
また、ゲート電極用金属板コネクタ３６ｂにおいては、電極接合部３６ｂｂと基板接合部３６ｂｃとの間に応力緩和部が設けられている。この応力緩和部は、平板部３６ｂａと、平板部３６ｂａの一端から第１屈曲部３６ｂｆを介して立ち下がるように折り曲げられた第１連結部３６ｂｄと、平板部３６ｂａの他端から第３屈曲部３６ｂｈを介して立ち下がるように折り曲げられた第２連結部３６ｂｅとを備えるブリッジ形状によって構成されている。
ゲート電極用金属板コネクタ３６ｂをブリッジ形状とすることで、ブリッジ形状の各辺（平板部３６ｂａ、第１連結部３６ｂｄ、第２連結部３６ｂｅ）が伸び縮みするだけでなく各屈曲部３６ｂｆ，３６ｂｇ，３６ｂｈ，３６ｂｉが折れる方向にも変形できるので、板バネの効果が得られ、且つブリッジ形状骨格により上下左右方向（図９のＺ軸方向，Ｘ軸方向）の変位が吸収可能となる。すなわち、熱膨張、熱収縮により基板３１や金属板コネクタ３６ａ，３６ｂの変形が生じた場合であっても、金属板コネクタ３６ａ，３６ｂを曲がりやすくすることができる。
このように、電極接合部３６ｂｂと基板接合部３６ｂｃとの間に応力緩和部を設けることにより、ベアチップＦＥＴ３５とゲート電極用金属板コネクタ３６ｂとの線膨張係数の差、基板３１とゲート電極用金属板コネクタ３６ｂとの線膨張係数との差、ベアチップＦＥＴ３５と基板３１との線膨張係数の差を吸収することができる。このため、ベアチップＦＥＴ３５とゲート電極用金属板コネクタ３６ｂとの半田接合部分及びゲート電極用金属板コネクタ３６ｂと基板３１（すなわち配線パターン３３ｃ）との半田接合部分に対する熱応力を緩和することができ、ゲート電極用金属板コネクタ３６ｂのベアチップＦＥＴ３５及び基板３１に対する接合信頼性を確保することができる。ちなみに、基板３１はアルミ材でその線膨張係数は２３．６×１０-6／℃程度、銅板からなるゲート電極用金属板コネクタ３６ｂの線膨張係数は１６．８×１０-6／℃程度、ベアチップＦＥＴはシリコンでその線膨張係数は２．５×１０-6／℃程度である。
一方、電極接合部３６ｂｂと基板接合部３６ｂｃとの間に応力緩和部を設けると、応力緩和部は波形等からなる（本実施形態ではブリッジ形状である）のが一般的なので、ゲート電極用金属板コネクタ３６ｂは自立し難い形状となる。しかし、ゲート電極用金属板コネクタ３６ｂにおける電極接合部３６ｂｂの前記一方向と直交する方向の幅Ｗ１を、基板接合部３６ｂｃの前記一方向と直交する方向の幅Ｗ２よりも狭くすることにより、ゲート電極用金属板コネクタ３６ｂを、幅狭の電極接合部３６ｂｂ側における１点と、幅広の基板接合部３６ｂｃ側における２点の合計３点で、ベアチップＦＥＴ３５及び基板３１上で自立させるようにできるので、ゲート電極用金属板コネクタ３６ｂの自立性は保証される。
さらに、ゲート電極用金属板コネクタ３６ｂにおける第１連結部３６ｂｄは、図１０に示すように、平板部３６ｂａから電極接合部３６ｂｂに至るまで徐々に幅が細くなるテーパ状に形成され、電極接合部３６ｂｂの曲げ基点、すなわち第２屈曲部３６ｂｇの基点を第１連結部３６ｂｄの最も細い部位としてある。
このように、電極接合部３６ｂｂの曲げ基点がテーパ状の第１連結部３６ｂｄの最も細い部位であるから、変形し易い。このため、半田接合等において、ベアチップＦＥＴ３５とゲート電極用金属板コネクタ３６ｂとの線膨張係数の差、基板３１とゲート電極用金属板コネクタ３６ｂとの線膨張係数との差、ベアチップＦＥＴ３５と基板３１との線膨張係数の差によってゲート電極用金属板コネクタ３６ｂが変形した際に、電極接合部３６ｂｂの曲げ基点が容易に変形することができる。これにより、電極接合部３６ｂｂのゲート電極Ｇに対する接合信頼性を確保することができる。
さらに、図９，１０に示すように、ゲート電極用金属板コネクタ３６ｂは、平板部３６ｂａの幅方向（図９のＹ軸方向、図１０における上下方向）の両端部に、プレス成形時の順送カット部３６ｂｋが設けられている。この順送カット部３６ｂｋは、平板部３６ｂａの幅方向外側に突出して形成されている。
ゲート電極用金属板コネクタ３６ｂの平坦面（平板部３６ｂａ）に順送カット部３６ｂｋを設けるので、カットがし易くなり、カット工程での部品の変形を抑制することができる。さらに、この順送カット部３６ｂｋを、平板部３６ｂａから外側に突出して形成するので、平板部３６ｂａの平坦面を変形することなくカットすることができる。
さらに、ゲート電極用金属板コネクタ３６ｂは、４つの屈曲部（３６ｂｆ，３６ｂｇ，３６ｂｈ，３６ｂｉ）を備えており、ブリッジ形状をなしている。ここで、各屈曲部（３６ｂｆ，３６ｂｇ，３６ｂｈ，３６ｂｉ）の角度は、図１３に示す例のように鈍角（例えば９５°、９９°）とすることができる。これにより、プレス成形による製造に対してより一層適したものとすることができる。
すなわち、プレス加工によるスプリングバックを防止し、部品精度を向上させることができる。さらに、４つの屈曲部の角度を鈍角とするので、プレス成形時における離型性を良くすることができ、製造コストの低減に寄与する。また、４つの屈曲部の角度が鈍角であると、ゲート電極用金属板コネクタ３６ｂに対して応力が平板部３６ｂａの前記一方向内向きに作用することとなるので、ゲート電極用金属板コネクタ３６ｂを安定した状態で設置することができる。
さらに、ゲート電極用金属板コネクタ３６ｂをブリッジ形状とすることで、ゲート電極用金属板コネクタ３６ｂの略中央部の平坦面（平板部３６ｂａ）に重心Ｃを設けることができる（図９を参照）。そのため、基板３１への搭載に際し、ゲート電極用金属板コネクタ３６ｂを搬送冶具に吸着保持する時には、この平坦面に位置する重心Ｃを吸着することができる。
したがって、バランス良くゲート電極用金属板コネクタ３６ｂを吸着保持することができ、ゲート電極用金属板コネクタ３６ｂの移載時の安定性が確保され、部品配置位置精度を向上させることができる。その結果、ゲート電極用金属板コネクタ３６ｂの電気的接続の信頼性を確保することができる。ゲート電極用金属板コネクタ３６ｂの平板部ｂａにある重心位置の吸着範囲は、２ｍｍ2 程度の面積が好ましく、２〜５ｍｍ2 程度の面積がより好ましい。
ゲート電極用金属板コネクタ３６ｂの平板部３６ｂａの平面（平坦面）上に重心（Ｃ）が位置するようにするには、例えば図１４（Ａ）に示すように、平板部３６ｂａの厚さを、ゲート電極用金属板コネクタ３６ｂの他部、すなわち、電極接合部３６ｂｂ、基板接合部３６ｂｃ、第１連結部３６ｂｄ、第２連結部３６ｂｅの厚さよりも大きくすることが好ましい。平板部３６ｂａの板厚の大きさは特に限定されるものではないが、例えば、ゲート電極用金属板コネクタ３６ｂの他部、すなわち、電極接合部３６ｂｂ、基板接合部３６ｂｃ、第１連結部３６ｂｄ、第２連結部３６ｂｅの板厚Ｌの約３倍（３Ｌ）としてもよい。
なお、ゲート電極用金属板コネクタ３６ｂの形状は、ゲート電極Ｇと配線パターン３３ｃとを接合できるブリッジ形状であれば任意の形状をとることができる。例えば、図１５に示すように、幅狭部３６ｂｊを設けない形状としてもよい。すなわち、第１連結部３６ｂｄ、電極接合部３６ｂｂ、第２連結部３６ｂｅ、及び基板接合部３６ｂｃの幅が平板部３６ｂａの幅とほぼ同一である形状としてもよい。
図１５に示す形状のゲート電極用金属板コネクタ３６ｂにおいても、前述した図９に示す形状のゲート電極用金属板コネクタ３６ｂの場合と同様に、ゲート電極用金属板コネクタ３６ｂの自立性をより向上させるためにバランスリブ部３６ｂｌを設けてもよい（図１１（Ｂ）を参照）。また、同様に、電極接合部３６ｂｂ及び基板接合部３６ｂｃの厚さを金属板コネクタの他部の厚さよりも大きくしてもよい（図１２（Ｂ）を参照）。さらに、ゲート電極用金属板コネクタ３６ｂの平板部３６ｂａの平面（平坦面）上に重心（Ｃ）が位置するように、平板部３６ｂａの厚さを、ゲート電極用金属板コネクタ３６ｂの他部の厚さよりも大きくしてもよい（図１４（Ｂ）を参照）。
次に、半導体モジュール３０の製造工程について図１６を参照して説明する。
半導体モジュール３０の製造に際し、図１６（Ａ）に示すように、先ず、金属製の基板３１の一方の主面上に絶縁層３２を形成する（絶縁層形成工程）。
次いで、図１６（Ａ）に示すように、絶縁層３２上に複数の配線パターン３３ａ〜３３ｄを形成する（配線パターン形成工程）。
その後、図１６（Ｂ）に示すように、複数の配線パターン３３ａ〜３３ｄ上にそれぞれ半田ペースト（半田３４ａ〜３４ｄ）を塗布する（半田ペースト塗布工程）。
そして、図１６（Ｃ）に示すように、複数の配線パターン３３ａ〜３３ｄのうち一つの配線パターン３３ａ上に塗布された半田ペースト（半田３４ａ）上にベアチップＦＥＴ３５の一つを搭載するとともに（ベアチップＦＥＴ搭載工程）、他の配線パターン３３ｄ上に塗布された半田ペースト（半田３４ｄ）上にその他の基板実装部品３７を搭載する。その他のベアチップＦＥＴ３５についても、配線パターン３３ａと同一あるいは別個の配線パターン上に搭載する。
次いで、図１６（Ｄ）に示すように、ベアチップＦＥＴ３５の上面に形成されたソース電極Ｓ及びゲート電極Ｇ上に半田ペースト（半田３４ｅ，３４ｆ）を塗布する（半田ペースト塗布工程）。
その後、図１６（Ｅ）に示すように、ベアチップＦＥＴ３５のソース電極Ｓ上に塗布された半田ペースト（半田３４ｅ）上、及び、複数の配線パターン３３ａ〜３３ｄのうちベアチップＦＥＴ３５が搭載された配線パターン３３ａ以外の他の配線パターン３３ｂ上に塗布された半田ペースト（半田３４ｂ）上に、ソース電極用金属板コネクタ３６ａを搭載する（ソース電極用金属板コネクタ搭載工程）。
また、図１６（Ｅ）に示すように、ベアチップＦＥＴ３５のゲート電極Ｇ上に塗布された半田ペースト（半田３４ｆ）上、並びに、複数の配線パターン３３ａ〜３３ｄのうちベアチップＦＥＴ３５が搭載された配線パターン３３ａ及びソース電極用金属板コネクタ３６ａが搭載された配線パターン３３ｂ以外の更に他の配線パターン３３ｃ上に塗布された半田ペースト（半田３４ｃ）上に、ゲート電極用金属板コネクタ３６ｂを搭載する（ゲート電極用金属板コネクタ搭載工程）。これにより、半導体モジュール中間組立体が構成される。
そして、以上の工程により構成された半導体モジュール中間組立体をリフロー炉（図示せず）に入れて、複数の配線パターン３３ａ〜３３ｄのうち一つの配線パターン３３ａとベアチップＦＥＴ３５との半田３４ａを介しての接合、配線パターン３３ｄとその他の基板実装部品３７との半田３４ｄを介しての接合、ベアチップＦＥＴ３５の上面に形成されたソース電極Ｓとソース電極用金属板コネクタ３６ａとの半田３４ｅを介しての接合、複数の配線パターン３３ａ〜３３ｄのうち他の配線パターン３３ｂとソース電極用金属板コネクタ３６ａとの接合、ベアチップＦＥＴ３５の上面に形成されたゲート電極Ｇとゲート電極用金属板コネクタ３６ｂとの半田３４ｆを介しての接合、及び複数の配線パターン３３ａ〜３３ｄのうち更に他の配線パターン３３ｃとゲート電極用金属板コネクタ３６ｂとの半田３４ｃを介しての接合を一括して行う（接合工程）。これにより、半導体モジュール３０は完成する。
ここで、ソース電極用金属板コネクタ３６ａ及びゲート電極用金属板コネクタ３６ｂを用いることにより、ベアチップＦＥＴ３５のソース電極Ｓと基板３１上の配線パターン３３ｂとの接合、及び、ベアチップＦＥＴ３５のゲート電極Ｇと基板３１上の別の配線パターン３３ｃとの接合を半田実装作業で行えるので、ベアチップＦＥＴ３５のソース電極Ｓと基板３１上の配線パターン３３ｂとの接合及びベアチップＦＥＴ３５のゲート電極Ｇと基板３１上の別の配線パターン３３ｃとの接合を、ベアチップＦＥＴ３５やその他の基板実装部品３７を基板３１上の配線パターン３３ａ，３３ｄ上に実装する際に行われる半田実装作業と同一の設備、同一の工程で同時に行うことができる。このため、半導体モジュール３０の製造タクトを短くすることができるとともに、ワイヤボンディングの専用設備が不要になり、半導体モジュール３０の製造コストを安価にすることができる。
また、リフロー炉における接合工程において、ゲート電極用金属板コネクタ３６ｂにおける電極接合部３６ｂｂの前記一方向と直交する方向の幅Ｗ１は、基板接合部３６ｂｃの前記一方向と直交する方向の幅Ｗ２よりも狭くなっており、ゲート電極用金属板コネクタ３６ｂは、幅狭の電極接合部３６ｂｂ側における１点と、幅広の基板接合部３６ｂｃ側における２点（基板接合部３６ｂｃの幅方向両端近傍の２点）の合計３点で、ベアチップＦＥＴ３５及び基板３１の上面で自立することができる。このため、ゲート電極用金属板コネクタ３６ｂをベアチップＦＥＴ３５及び基板３１上にリフローにより半田接合する際に、ゲート電極用金属板コネクタ３６ｂが転倒してしまうおそれを少なくすることができる。これにより、ベアチップＦＥＴ３５及びゲート電極用金属板コネクタ３６ｂを小型化しても、その組立性を良好なものとすることができる。
さらに、半導体モジュール３０の基板３１にはアルミニウムが用いられており、ソース電極用金属板コネクタ３６ａ及びゲート電極用金属板コネクタ３６ｂには剛性と高電気導電率を兼ね備えた金属材料が用いられている。アルミニウムの線膨張係数は２３．６×１０-6／℃であり、一例として銅材の線膨張係数は１６．８×１０-6／℃である。すなわち、基板３１の方が、ソース電極用金属板コネクタ３６ａ及びゲート電極用金属板コネクタ３６ｂよりも温度変化に対して変形しやすい。
そのため、リフロー工程や、電動パワーステアリング（ＥＰＳ）作動中の発熱により高温となると、基板３１と金属板コネクタ３６ａ，３６ｂとの膨張率の違いにより、金属板コネクタ３６ａ，３６ｂに応力がかかる。このとき、金属板コネクタ３６ａ，３６ｂがこの応力を緩和できない構造となっていると、ベアチップＦＥＴ３５との半田接合が剥がれてしまうおそれがある。
これに対して、本実施形態では、金属板コネクタ３６ａ，３６ｂをブリッジ形状とすることで、ブリッジ形状の各辺（平板部３６ａａ，３６ｂａ、第１連結部３６ａｄ，３６ｂｄ、第２連結部３６ａｅ，３６ｂｅ）が伸び縮みするだけでなく各屈曲部が折れる方向にも変形できるので、板バネの効果が得られ、且つブリッジ形状骨格により上下左右方向（図９のＺ軸方向，Ｘ軸方向）の変位が吸収可能となる。すなわち、熱膨張、熱収縮により基板３１や金属板コネクタ３６ａ，３６ｂの変形が生じた場合であっても、金属板コネクタ３６ａ，３６ｂを曲がりやすくすることができる。
このように、金属板コネクタ３６ａ及び３６ｂは、リフロー工程で変形する場合や、ＥＰＳ作動中の発熱で変形する場合に、適切に変位吸収することができるので、金属板コネクタ３６ａ及び３６ｂとベアチップＦＥＴ３５との半田接合の剥がれを防止することができ、電気的接続の信頼性を確保することができる。
以上、本発明の実施形態について説明してきたが、本発明はこれに限定されずに種々の変更、改良を行うことができる。
例えば、半導体モジュール３０においてベアチップＦＥＴ３５を用いているが、ベアチップＦＥＴ３５に限らず、ベアチップＩＧＢＴなどの他のベアチップトランジスタを用いてもよい。
そして、その他のベアチップトランジスタを用いる場合には、金属板コネクタにより、ベアチップトランジスタの上面に形成された電極と複数の配線パターンのうちベアチップトランジスタが接合された配線パターン以外の他の配線パターンとを半田を介して接合すればよい。これにより、ベアチップトランジスタの電極と基板上の配線パターンとの接合を、ベアチップトランジスタやその他の基板実装部品を基板上の配線パターン上に実装する際に行われる半田実装作業と同一の設備、同一の工程で同時に行うことができる。
そして、ベアチップトランジスタとしてベアチップＩＧＢＴを用いる場合、ベアチップＩＧＢＴ上に形成されたエミッタ電極及びゲート電極を、それぞれ、金属板コネクタを用いて基板上の配線パターンに半田を介して接合することが好ましい。
このように、ベアチップＩＧＢＴを用い、ベアチップＩＧＢＴ上に形成されたエミッタ電極及びゲート電極を、それぞれ、金属板コネクタを用いて基板上の配線パターンに半田を介して接合する場合には、ベアチップＩＧＢＴのエミッタ電極と基板上の配線パターンとの接合、及び、ベアチップＩＧＢＴのゲート電極と基板上の別の配線パターンとの接合を、ベアチップＩＧＢＴやその他の基板実装部品を基板上の配線パターン上に実装する際に行われる半田実装作業と同一の設備、同一の工程で同時に行うことができる。
また、金属板コネクタ３６ａ，３６ｂには、ブリッジ形状によって構成される応力緩和部とともに、他の構成からなる応力緩和部をさらに設けてもよい。すなわち、電極接合部３６ａｂ、３６ｂｂや基板接合部３６ａｃ、３６ｂｃに切り欠き部３６ｂｍを形成することによって構成される応力緩和部（図１７を参照）、電極接合部３６ａｂ、３６ｂｂや基板接合部３６ａｃ、３６ｂｃの先端の角部に面取り部３６ｂｎ（面取り部は、図示されるＲ面取りに代えてＣ面取りでもよい）を形成することによって構成される応力緩和部（図１８を参照）、電極接合部３６ａｂ、３６ｂｂや基板接合部３６ａｃ、３６ｂｃの中央に孔３６ｂｐを形成することによって構成される応力緩和部（図１９を参照）、電極接合部３６ａｂ、３６ｂｂや基板接合部３６ａｃ、３６ｂｃの厚さを金属板コネクタ３６ａ，３６ｂの他部の厚さよりも小さくすることによって構成される応力緩和部（図２０を参照）をさらに設けてもよい。なお、図１７〜２０における符号ＰはソースＰＡＤを示す。
通電時等に生じる温度変化に伴って電極接合部３６ａｂ、３６ｂｂや基板接合部３６ａｃ、３６ｂｃが熱変形する際には、電極接合部３６ａｂ、３６ｂｂや基板接合部３６ａｃ、３６ｂｃに、膨張時には圧縮応力、収縮時には引張り応力が発生する。上記のような応力緩和部を設けことにより、この熱による圧縮応力や引張り応力を分散させて緩和し、熱による歪みを低減させることができる。その結果、ブリッジ形状によって構成される応力緩和部との相乗効果により、電気的接続の信頼性を向上させることができる。
さらに、電極接合部３６ａｂ、３６ｂｂや基板接合部３６ａｃ、３６ｂｃに上記のような応力緩和部を設けることで、捻り方向の応力を緩和することができる。特に、切り欠き部３６ｂｍを形成することによって構成される応力緩和部を設けた場合には、電極接合部３６ａｂ、３６ｂｂとベアチップＦＥＴ３５との接点や、基板接合部３６ａｃ、３６ｂｃと配線パターン３３ｂ、３３ｃとの接点が２つになるとともに、各々の接触部分の幅が狭くなるため、電極接合部３６ａｂ、３６ｂｂや基板接合部３６ａｃ、３６ｂｃが熱変形による捻りを受けても追従しやすくなる。また、接点が２つになることで所謂２重系を構成できるので、電気的接続の信頼性が向上する。
また、電極接合部３６ａｂ、３６ｂｂや基板接合部３６ａｃ、３６ｂｃの厚さを金属板コネクタ３６ａ，３６ｂの他部の厚さよりも小さくすることによって構成される応力緩和部を設けた場合は、電極接合部３６ａｂ、３６ｂｂや基板接合部３６ａｃ、３６ｂｃの板厚が薄いため、熱変形時に捩れやすく変位吸収しやすい。
さらに、電極接合部３６ａｂ、３６ｂｂや基板接合部３６ａｃ、３６ｂｃの先端の角部に面取り部３６ｂｎを形成することによって構成される応力緩和部を設けた場合は、熱変形による捻りを受けた際に角部への応力集中を逃がす効果が奏される。
さらに、電極接合部３６ａｂ、３６ｂｂや基板接合部３６ａｃ、３６ｂｃの中央に孔３６ｂｐを形成することによって構成される応力緩和部を設けた場合は、熱変形による捩りを受けても追従しやすくなる。また、半田が浸透ぬれ現象により電極接合部３６ａｂ、３６ｂｂや基板接合部３６ａｃ、３６ｂｃの上面に流れて放射状に広がるので、捻りを受けても半田が剥離しにくい。
さらに、半導体モジュール３０において、ゲート電極用金属板コネクタを１種類とし、ソース電極用金属板コネクタを２種類とすることができる。すなわち、ソース電極用金属板コネクタを、ゲート電極用金属板コネクタに対して１８０°ストレート配置とする第１ソース電極用金属板コネクタ（図４のＴｒ２及びＴｒ４を参照）と、ゲート電極用金属板コネクタに対して９０°直角配置とする第２ソース電極用金属板コネクタ（図４のＴｒ１、Ｔｒ３、及びＴｒ５を参照）との２種類とすることができる。そして、１つのベアチップＦＥＴにおいて、１種類のゲート電極用金属板コネクタと、２種類の第１ソース電極用金属板コネクタ及び第２ソース電極用金属板コネクタのうちから選択されたいずれか一方のソース電極用金属板コネクタとを組み合わせて使用するとよい。
なお、ゲート電極用金属板コネクタに対する第１ソース電極用金属板コネクタの配置（ゲート電極用金属板コネクタと第１ソース電極用金属板コネクタのなす角度であり、それぞれのコネクタの前記一方向のなす角度）は、９５〜２６５°とすることが好ましく、１６０〜２００°とすることがより好ましく、１７５〜１８５°とすることがさらに好ましく、１８０°とすることが最も好ましい。
また、ゲート電極用金属板コネクタに対する第２ソース電極用金属板コネクタの配置（ゲート電極用金属板コネクタと第２ソース電極用金属板コネクタのなす角度であり、それぞれのコネクタの前記一方向のなす角度）は、５〜１７５°とすることが好ましく、７０〜１２０°とすることがより好ましく、８５〜９５°とすることがさらに好ましく、９０°とすることが最も好ましい。
この半導体モジュールによれば、前述の半導体モジュール３０と同様に、基板上に実装されるベアチップトランジスタの配置に自由度が生まれ、基板上の配線の設計の自由度が増大し、基板上における半導体モジュールのレイアウトをコンパクトにすることができる。さらに、基板上における３相モータの各相の径路の長さを同一にすることを容易に行うことができる。これにより、３相モータの各相特性、特に各相のインピーダンス特性を容易に一致させることができ、トルクや速度等のリップル精度を向上することが可能になる。
３０ 半導体モジュール
３１ 基板
３２ 絶縁層
３３ａ〜３３ｄ 配線パターン
３４ａ〜３４ｄ 半田
３５ ベアチップＦＥＴ（ベアチップトランジスタ）
３６ａ ソース電極用金属板コネクタ
３６ａａ 平板部
３６ａｂ 電極接合部
３６ａｃ 基板接合部
３６ｂ ゲート電極用金属板コネクタ
３６ｂａ 平板部
３６ｂｂ 電極接合部
３６ｂｃ 基板接合部
３６ｂｄ 第１連結部
３６ｂｅ 第２連結部
３６ｂｆ 第１屈曲点
３６ｂｇ 第２屈曲点
３６ｂｈ 第３屈曲点
３６ｂｉ 第４屈曲点
３６ｂｌ バランスリブ部
Ｇ ゲート電極（電極）
Ｓ ソース電極（電極）

Claims (11)

  1. 電動パワーステアリング装置に使用される半導体モジュールであって、
    金属製の基板と、前記基板の上に形成された絶縁層と、前記絶縁層上に形成された複数の配線パターンと、前記複数の配線パターンのうち一つの配線パターン上に半田を介して実装されるベアチップトランジスタと、前記ベアチップトランジスタの上面に形成された電極と前記複数の配線パターンのうち他の配線パターンとを接合する、金属板で構成される金属板コネクタと、を備え、
    前記金属板コネクタは、平板部と、前記平板部の一方向の一端側に配され前記ベアチップトランジスタの電極に半田を介して接合される電極接合部と、前記平板部の前記一方向の他端側に配され前記他の配線パターンに半田を介して接合される基板接合部と、前記平板部の前記一方向の一端から立ち下がるように延び前記平板部の前記一方向の一端と前記電極接合部の一端を連結する第１連結部と、前記平板部の前記一方向の他端から立ち下がるように延び前記平板部の前記一方向の他端と前記基板接合部の一端を連結する第２連結部と、を備えてブリッジ形状をなし、
    前記電極接合部は、前記第１連結部から折り曲げられて前記一方向の外方に延びるように形成され、且つ、前記平板部からの前記平板部に直交する方向の距離が前記電極接合部の一端よりも他端の方が大きくなるように形成されて、前記電極接合部の接合面がこの接合面に対向する前記ベアチップトランジスタの電極の被接合面に対して傾斜しており、
    前記基板接合部は、前記第２連結部から折り曲げられて前記一方向の外方に延びるように形成され、且つ、前記平板部からの前記平板部に直交する方向の距離が前記基板接合部の一端よりも他端の方が大きくなるように形成されて、前記基板接合部の接合面がこの接合面に対向する前記他の配線パターンの被接合面に対して傾斜しており、
    前記ベアチップトランジスタの電極の被接合面に対向する前記電極接合部の接合面と、前記他の配線パターンの被接合面に対向する前記基板接合部の接合面は、前記金属板コネクタの半田接合時に溶融した半田から発生するアウトガスを、前記接合面と前記被接合面との間に介在する半田から、前記アウドガスの気泡が傾斜する前記接合面に沿って斜め上方に向かって移動することによって排出させるアウトガス排出機構を備え、
    前記金属板コネクタは、前記金属板コネクタの半田接合時に溶融した半田が前記第１連結部及び前記第２連結部に沿って前記平板部の下面に至るまで流動し、この半田の流動に伴って前記アウトガスの気泡が移動することにより、前記接合面と前記被接合面との間に介在する半田から前記アウトガスが排出される機構をさらに備えることを特徴とする半導体モジュール。
  2. 前記電極接合部の接合面と前記ベアチップトランジスタの電極の被接合面とがなす傾斜角度及び前記基板接合部の接合面と前記他の配線パターンの被接合面とがなす傾斜角度が０．５°以上７．５°以下である請求項２に記載半導体モジュール。
  3. 前記電極接合部の前記一方向と直交する方向の幅は、前記基板接合部の前記一方向と直交する方向の幅よりも狭くなっている請求項２又は請求項３に記載の半導体モジュール。
  4. 前記平板部の前記一方向と直交する方向の両端に、該両端から立ち下がるように折り曲げられたバランスリブ部がそれぞれ形成されている請求項２〜４のいずれか一項に記載の半導体モジュール。
  5. 前記電極接合部及び前記基板接合部の厚さが前記金属板コネクタの他部の厚さよりも大きい請求項２〜５のいずれか一項に記載の半導体モジュール。
  6. 前記平板部の厚さが前記金属板コネクタの他部の厚さよりも大きい請求項２〜５のいずれか一項に記載の半導体モジュール。
  7. 前記電極接合部の接合面及び前記基板接合部の接合面の少なくとも一方に、撥水性の表面処理を施したことを特徴とする請求項２〜７のいずれか一項に記載の半導体モジュール。
  8. 前記電極接合部の接合面及び前記基板接合部の接合面の少なくとも一方に、酸化防止処理を施したことを特徴とする請求項２〜７のいずれか一項に記載の半導体モジュール。
  9. 前記金属板コネクタの表面のうち前記半田のフィレットが接する部分のみに酸化防止処理を施したことを特徴とする請求項２〜７のいずれか一項に記載の半導体モジュール。
  10. 前記電極接合部の接合面の全面、前記基板接合部の接合面の全面、前記第１連結部の内側面の全面、前記第２連結部の内側面の全面、及び前記平板部の下面の全面に、酸化防止処理を施したことを特徴とする請求項１０に記載の半導体モジュール。
  11. 前記ベアチップトランジスタが、上面にソース電極及びゲート電極を形成したベアチップＦＥＴであり、前記金属板コネクタが、ソース電極用金属板コネクタと、ゲート電極用金属板コネクタとを備え、前記ベアチップＦＥＴのソース電極上と前記複数の配線パターンのうち他の配線パターン上とを前記ソース電極用金属板、コネクタで半田を介して接合し、前記ベアチップＦＥＴのゲート電極上と前記複数の配線パターンのうち更に他の配線パターン上とを前記ゲート電極用金属板コネクタで半田を介して接合するものであり、
    前記ゲート電極用金属板コネクタは１種類であり、前記ソース電極用金属板コネクタは、前記ゲート電極用金属板コネクタに対して１８０°ストレート配置とする第１ソース電極用金属板コネクタと、前記ゲート電極用金属板コネクタに対して９０°直角配置とする第２ソース電極用金属板コネクタとの２種類であり、１つのベアチップＦＥＴにおいて、前記１種類のゲート電極用金属板コネクタと前記２種類の第１ソース電極用金属板コネクタ及び第２ソース電極用金属板コネクタのうちから選択されたいずれか一方のソース電極用金属板コネクタとを組み合わせて使用することを特徴とする請求項２〜１１のいずれか一項に記載の半導体モジュール。
JP2015543699A 2013-10-21 2014-10-06 半導体モジュール Expired - Fee Related JP5874869B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015543699A JP5874869B2 (ja) 2013-10-21 2014-10-06 半導体モジュール

Applications Claiming Priority (16)

Application Number Priority Date Filing Date Title
JP2013218433 2013-10-21
JP2013218433 2013-10-21
JP2013228391 2013-11-01
JP2013228391 2013-11-01
JP2014032022 2014-02-21
JP2014032022 2014-02-21
JP2014090389 2014-04-24
JP2014090389 2014-04-24
JP2014091665 2014-04-25
JP2014091665 2014-04-25
JP2014104799 2014-05-21
JP2014104799 2014-05-21
JP2014124853 2014-06-18
JP2014124853 2014-06-18
JP2015543699A JP5874869B2 (ja) 2013-10-21 2014-10-06 半導体モジュール
PCT/JP2014/005085 WO2015059882A1 (ja) 2013-10-21 2014-10-06 半導体モジュール

Publications (2)

Publication Number Publication Date
JP5874869B2 true JP5874869B2 (ja) 2016-03-02
JPWO2015059882A1 JPWO2015059882A1 (ja) 2017-03-09

Family

ID=52992504

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015543699A Expired - Fee Related JP5874869B2 (ja) 2013-10-21 2014-10-06 半導体モジュール

Country Status (6)

Country Link
US (1) US9633967B2 (ja)
EP (1) EP3024024B1 (ja)
JP (1) JP5874869B2 (ja)
CN (2) CN105474386B (ja)
BR (1) BR112016001171A2 (ja)
WO (1) WO2015059882A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106716723B (zh) * 2014-09-11 2018-04-10 日本精工株式会社 多极引线部件及基板的连接装置
JP6364556B1 (ja) * 2017-02-20 2018-07-25 新電元工業株式会社 電子装置
CN107039384B (zh) * 2017-04-29 2020-07-24 深圳市劲阳电子有限公司 一种贴片式元件
CN112074935A (zh) 2018-05-08 2020-12-11 三菱电机株式会社 布线构件及具备布线构件的半导体模块
WO2020071102A1 (ja) * 2018-10-05 2020-04-09 富士電機株式会社 半導体装置、半導体モジュールおよび車両
JP7329919B2 (ja) * 2018-12-07 2023-08-21 新電元工業株式会社 半導体装置、半導体装置の製造方法及びクリップリード
JP6924321B2 (ja) * 2019-04-08 2021-08-25 新電元工業株式会社 半導体装置
TWI726313B (zh) * 2019-04-30 2021-05-01 作同 柯 功率半導體
CN117981063A (zh) 2022-04-25 2024-05-03 富士电机株式会社 半导体装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10144841A (ja) * 1996-11-14 1998-05-29 Sony Corp リード成形方法およびリード形状修正装置
JP2002246721A (ja) * 2001-02-14 2002-08-30 Matsushita Electric Ind Co Ltd 半導体装置
JP2007129327A (ja) * 2005-11-01 2007-05-24 Seiko Instruments Inc 圧電振動子及びこれを備える発振器、電波時計並びに電子機器
JP2008016469A (ja) * 2006-07-03 2008-01-24 Renesas Technology Corp 半導体装置
JP2012209402A (ja) * 2011-03-29 2012-10-25 Hitachi Cable Ltd リード部品及びその製造方法、並びに半導体パッケージ
JP2012212712A (ja) * 2011-03-30 2012-11-01 Toshiba Corp 半導体装置の実装構造及び半導体装置の実装方法
US8636198B1 (en) * 2012-09-28 2014-01-28 Sunpower Corporation Methods and structures for forming and improving solder joint thickness and planarity control features for solar cells
EP2757582A1 (en) * 2013-01-17 2014-07-23 Nxp B.V. Packaged electrical components

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5872403A (en) * 1997-01-02 1999-02-16 Lucent Technologies, Inc. Package for a power semiconductor die and power supply employing the same
JP2006114571A (ja) 2004-10-12 2006-04-27 Hitachi Ltd 半導体装置およびこれを実装した電子機器
JP4764692B2 (ja) * 2005-09-29 2011-09-07 日立オートモティブシステムズ株式会社 半導体モジュール
JP4694594B2 (ja) 2008-06-06 2011-06-08 三洋電機株式会社 半導体装置
JP2010034350A (ja) * 2008-07-30 2010-02-12 Sanyo Electric Co Ltd 半導体装置
JP2011243752A (ja) 2010-05-18 2011-12-01 Panasonic Corp 半導体装置の製造方法、半導体内部接続部材および半導体内部接続部材群
JP2012212713A (ja) * 2011-03-30 2012-11-01 Toshiba Corp 半導体装置の実装構造
JP5589950B2 (ja) 2011-05-06 2014-09-17 株式会社デンソー 電子装置
US8399997B2 (en) * 2011-06-10 2013-03-19 Shanghai Kalhong Electronic Company Limited Power package including multiple semiconductor devices
JP5555206B2 (ja) * 2011-07-11 2014-07-23 株式会社 日立パワーデバイス 半導体パワーモジュール
US8895998B2 (en) * 2012-03-30 2014-11-25 Cree, Inc. Ceramic-based light emitting diode (LED) devices, components and methods
JP5787784B2 (ja) * 2012-02-15 2015-09-30 ルネサスエレクトロニクス株式会社 半導体装置
WO2014041601A1 (ja) * 2012-09-11 2014-03-20 株式会社メイコー 部品内蔵基板の製造方法及びこの方法を用いて製造した部品内蔵基板
US9609775B2 (en) * 2012-11-05 2017-03-28 Nsk Ltd. Semiconductor module
WO2014068937A1 (ja) * 2012-11-05 2014-05-08 日本精工株式会社 半導体モジュール
US9402311B2 (en) * 2012-11-05 2016-07-26 Nsk Ltd. Semiconductor module

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10144841A (ja) * 1996-11-14 1998-05-29 Sony Corp リード成形方法およびリード形状修正装置
JP2002246721A (ja) * 2001-02-14 2002-08-30 Matsushita Electric Ind Co Ltd 半導体装置
JP2007129327A (ja) * 2005-11-01 2007-05-24 Seiko Instruments Inc 圧電振動子及びこれを備える発振器、電波時計並びに電子機器
JP2008016469A (ja) * 2006-07-03 2008-01-24 Renesas Technology Corp 半導体装置
JP2012209402A (ja) * 2011-03-29 2012-10-25 Hitachi Cable Ltd リード部品及びその製造方法、並びに半導体パッケージ
JP2012212712A (ja) * 2011-03-30 2012-11-01 Toshiba Corp 半導体装置の実装構造及び半導体装置の実装方法
US8636198B1 (en) * 2012-09-28 2014-01-28 Sunpower Corporation Methods and structures for forming and improving solder joint thickness and planarity control features for solar cells
EP2757582A1 (en) * 2013-01-17 2014-07-23 Nxp B.V. Packaged electrical components

Also Published As

Publication number Publication date
CN108565254A (zh) 2018-09-21
EP3024024A4 (en) 2016-10-05
US9633967B2 (en) 2017-04-25
US20160181221A1 (en) 2016-06-23
EP3024024B1 (en) 2020-03-18
CN105474386B (zh) 2018-05-29
JPWO2015059882A1 (ja) 2017-03-09
CN108565254B (zh) 2021-08-24
CN105474386A (zh) 2016-04-06
BR112016001171A2 (pt) 2017-12-12
WO2015059882A1 (ja) 2015-04-30
EP3024024A1 (en) 2016-05-25

Similar Documents

Publication Publication Date Title
JP5874869B2 (ja) 半導体モジュール
EP2916348B1 (en) Semiconductor module
EP2916353B1 (en) Semiconductor module
JP5741772B2 (ja) 半導体モジュール
JP6083461B2 (ja) 半導体モジュール
WO2015146130A1 (ja) 半導体装置及びその製造方法
JP6281650B2 (ja) 多極リード部品及び基板の接続装置
JP2009054690A (ja) リードフレーム構造体
JP2015080383A (ja) 半導体モジュール
JP2017045875A (ja) 半導体モジュールおよびその製造方法
JP2015069990A (ja) 半導体モジュール

Legal Events

Date Code Title Description
A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20151209

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151222

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160104

R150 Certificate of patent or registration of utility model

Ref document number: 5874869

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees