JP5851866B2 - Semiconductor light emitting device and manufacturing method thereof - Google Patents
Semiconductor light emitting device and manufacturing method thereof Download PDFInfo
- Publication number
- JP5851866B2 JP5851866B2 JP2012021143A JP2012021143A JP5851866B2 JP 5851866 B2 JP5851866 B2 JP 5851866B2 JP 2012021143 A JP2012021143 A JP 2012021143A JP 2012021143 A JP2012021143 A JP 2012021143A JP 5851866 B2 JP5851866 B2 JP 5851866B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- insulating layer
- semiconductor layer
- light emitting
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Led Devices (AREA)
Description
本発明は、半導体発光素子及びその製造方法に関する。 The present invention relates to a semiconductor light emitting device and a method for manufacturing the same.
半導体発光素子の活性層には、一般に井戸層と障壁層とからなる量子井戸構造が採用される。活性層で発生した光の一部は、井戸層と障壁層、もしくはそれらの層とその周囲に近接しているクラッド層との屈折率差により、活性層内で全反射を繰り返しながら、活性層の面内方向に伝播し、半導体発光素子側面の活性層部分から外部へと放出される。放出される光は、屈折率差に応じ全光束の５〜１０％程度である。この光は活性層とほぼ平行な方向に、外部に向けて放出されるため、効率よく光取り出し方向に向かわせて活用するには、素子側面に何らかの反射構造を形成する必要がある。 In general, a quantum well structure including a well layer and a barrier layer is employed as an active layer of a semiconductor light emitting device. A part of the light generated in the active layer is repeatedly totally reflected in the active layer due to a difference in refractive index between the well layer and the barrier layer, or the clad layer adjacent to the well layer and the barrier layer. It is propagated in the in-plane direction and is emitted from the active layer portion on the side surface of the semiconductor light emitting device to the outside. The emitted light is about 5 to 10% of the total luminous flux depending on the refractive index difference. Since this light is emitted to the outside in a direction substantially parallel to the active layer, it is necessary to form some reflection structure on the side surface of the element in order to efficiently use the light in the light extraction direction.
テーパ角を有する素子側面に対し、素子側面を覆い、素子側面より傾斜した表面を有する透明樹脂層を形成し、更にこの透明樹脂層表面に反射膜を形成して、素子側面（活性層側端）から外部へ放出される光を効率よく取り出し方向側（ｎ電極側）に反射させる構造を有する半導体発光素子の発明が開示されている（たとえば、特許文献１参照）。素子側面から放出される光はテーパ角の効果で、素子と透明樹脂層との界面で取り出し方向側に屈折され、最終的に、反射膜によって取り出し方向側へと反射される。素子側面のテーパ角がほぼ９０°、もしくは９０°以上となる構造の半導体発光素子に対しても、透明樹脂層と外気との界面で光が一度素子内部へ反射され、反射膜で取り出されやすい方向に角度を変えられるため、取り出し面から取り出される光の割合を増加させることができる。透明樹脂層は、スピンコートや成型、インプリントなど手法により形成される。 A transparent resin layer having a surface inclined with respect to the element side surface is formed with respect to the element side surface having the taper angle, and a reflective film is formed on the surface of the transparent resin layer. An invention of a semiconductor light emitting device having a structure that efficiently reflects light emitted from the outside to the extraction direction side (n electrode side) is disclosed (for example, see Patent Document 1). The light emitted from the side surface of the element is refracted to the extraction direction side at the interface between the element and the transparent resin layer by the taper angle effect, and finally reflected to the extraction direction side by the reflection film. Even for a semiconductor light emitting device having a structure in which the taper angle of the device side surface is approximately 90 ° or 90 ° or more, light is reflected once inside the device at the interface between the transparent resin layer and the outside air, and is easily extracted by the reflective film. Since the angle can be changed in the direction, the proportion of light extracted from the extraction surface can be increased. The transparent resin layer is formed by a technique such as spin coating, molding, or imprint.
素子側面に絶縁保護層を形成し、かつ、素子側面のテーパ角を、活性層と絶縁保護層の全反射臨界角度以上とすることにより、活性層を伝播してくる光を、活性層と絶縁保護層との界面で取り出し方向側（透光性基板側）へ全反射させる構造を有する半導体発光素子の発明が開示されている（たとえば、特許文献２参照）。特許文献２には、素子側面のテーパ角θ１より大きな角度θ２で傾斜した表面を有する絶縁保護層を形成する例の記載もある。この場合、活性層を伝播してくる光は、テーパ角θ１を有する素子側面により取り出し面側に屈折される。屈折された光が絶縁保護層表面側で全反射する角度より、角度θ２を大きくすることで、光を取り出し面側へ向かわせることができる。 An insulating protective layer is formed on the side surface of the element, and the taper angle on the side surface of the element is made equal to or greater than the total reflection critical angle between the active layer and the insulating protective layer, so that the light propagating through the active layer is insulated from the active layer. An invention of a semiconductor light emitting device having a structure in which the light is totally reflected to the take-out direction side (translucent substrate side) at the interface with the protective layer is disclosed (for example, see Patent Document 2). Patent Document 2 also describes an example in which an insulating protective layer having a surface inclined at an angle θ2 larger than the taper angle θ1 on the side surface of the element is formed. In this case, the light propagating through the active layer is refracted to the extraction surface side by the element side surface having the taper angle θ1. By making the angle θ2 larger than the angle at which the refracted light is totally reflected on the insulating protective layer surface side, the light can be directed to the extraction surface side.
特許文献１記載の半導体発光素子においては、素子側面が透明樹脂層で覆われる。上記のような方法により設けられた透明樹脂層中には、通常微細な気泡が含まれており、気泡による散乱や、樹脂層自身の吸収により光の透過率が低下する。また、透明樹脂層表面には凹凸が形成されるため、透明樹脂層上に反射膜を形成すると、透明樹脂層と反射膜の界面で多重反射が生じる。多重反射するほど光量が減衰し、光取り出し効率が低下する。 In the semiconductor light emitting device described in Patent Document 1, the side surface of the device is covered with a transparent resin layer. The transparent resin layer provided by the method as described above usually contains fine bubbles, and the light transmittance decreases due to scattering by the bubbles and absorption of the resin layer itself. In addition, since irregularities are formed on the surface of the transparent resin layer, when a reflective film is formed on the transparent resin layer, multiple reflection occurs at the interface between the transparent resin layer and the reflective film. The more light is reflected, the more the amount of light is attenuated and the light extraction efficiency decreases.
特許文献２においても、絶縁保護層表面上に反射金属を形成する構成が提案されている。しかしながら、テーパ角を有する素子側面に絶縁保護層や反射金属を平坦に形成することは困難である。したがって特許文献１記載の技術と同様に、多重反射の問題が生じる。 Patent Document 2 also proposes a configuration in which a reflective metal is formed on the surface of the insulating protective layer. However, it is difficult to form an insulating protective layer and a reflective metal flat on the side surface of the element having a taper angle. Therefore, similarly to the technique described in Patent Document 1, the problem of multiple reflection occurs.
光取り出し効率が低下するだけではなく、反射膜を設けず全反射を利用した場合では、歩留まりの低下が招来される。特許文献１記載の発明においても、特許文献２記載の発明においても、一定以上のテーパ角が必要となることにより、１素子の外形サイズが発光面積を超えて大きくなってしまう。ウエハ面内で一括して多数の素子を形成する際、最終的な外形サイズより大きい間隔で素子を配列させる必要があるため、特許文献１及び２に記載の半導体発光素子を製造するに当たっては、ウエハ面内での素子取り数が落ち、全体的な歩留まりが低下する。なお、特許文献１記載の発明においては、主に傾斜面を有する樹脂の加工精度（通常は数μｍ以上のオーダーと思われる。）の問題により、特許文献２記載の発明においては、効果的に全反射を行わせるために、一定以上のテーパ角が必要となる。 Not only is the light extraction efficiency lowered, but when total reflection is used without providing a reflective film, the yield is reduced. Even in the invention described in Patent Document 1 and the invention described in Patent Document 2, the taper angle of a certain level or more is required, so that the outer size of one element becomes larger than the light emitting area. When forming a large number of elements at once in the wafer surface, it is necessary to arrange the elements at intervals larger than the final outer size. Therefore, in manufacturing the semiconductor light emitting elements described in Patent Documents 1 and 2, The number of elements on the wafer surface is reduced, and the overall yield is reduced. In the invention described in Patent Document 1, the invention described in Patent Document 2 is effective due to the problem of processing accuracy of resin having an inclined surface (usually on the order of several μm or more). In order to perform total reflection, a certain taper angle or more is required.
更に、特許文献２記載の技術における透光性基板は、熱引きの妨げとなるなどの問題があるため、既知の基板剥離手法を用いて除去し、薄膜型の素子構成とすることが望ましい。しかし特許文献２記載の半導体発光素子は外形サイズが大きくなり、素子の最外周付近で膜厚が薄く、物理的強度の弱い領域が多くなる。そのため、基板剥離やその後の工程において素子外周が破損しやすく、この点においても歩留まりが低下する。 Furthermore, since the light-transmitting substrate in the technique described in Patent Document 2 has a problem of hindering heat pulling, it is desirable to remove the light-transmitting substrate using a known substrate peeling method to form a thin-film element configuration. However, the semiconductor light emitting device described in Patent Document 2 has a large outer size, a thin film thickness in the vicinity of the outermost periphery of the device, and a large number of regions with low physical strength. For this reason, the outer periphery of the element is easily damaged during the substrate peeling or the subsequent process, and the yield is also lowered in this respect.
また、特許文献１及び２に記載されているような、透明樹脂層や絶縁保護層上に反射金属を形成する構成の場合、半導体積層構造を支持基板と貼り合わせた後では、反射金属の形成面が逆テーパ形状となり、十分な厚さの反射金属層を形成することが困難であるため、貼り合わせ前に反射金属層を形成しておく必要がある。そうすると後の工程で、反射金属が付着した素子外周部分が破損、散乱し、素子の信頼性を大きく損なう懸念がある。 In the case of a configuration in which a reflective metal is formed on a transparent resin layer or an insulating protective layer as described in Patent Documents 1 and 2, formation of the reflective metal is performed after the semiconductor laminated structure is bonded to the support substrate. Since the surface has an inversely tapered shape and it is difficult to form a reflective metal layer having a sufficient thickness, it is necessary to form the reflective metal layer before bonding. In this case, there is a concern that in the subsequent process, the outer peripheral portion of the element to which the reflective metal is attached is damaged and scattered, and the reliability of the element is greatly impaired.
本発明の目的は、光取り出し効率が高く、高い歩留まりで製造可能な半導体発光素子を提供することである。 An object of the present invention is to provide a semiconductor light emitting device that has a high light extraction efficiency and can be manufactured with a high yield.
また、光取り出し効率の高い半導体発光素子を、高い歩留まりで製造可能な半導体発光素子の製造方法を提供することである。 Another object of the present invention is to provide a method for manufacturing a semiconductor light emitting device capable of manufacturing a semiconductor light emitting device with high light extraction efficiency at a high yield.
本発明の一観点によると、活性層を含む半導体層と、前記半導体層の第１の表面上に形成された第１の電極と、前記半導体層の前記第１の表面とは反対の第２の表面上に形成された第２の電極とを有し、前記半導体層は、前記第２の電極側から見たとき、側面が逆テーパ形状に形成されており、更に、前記半導体層の前記側面上に形成された第１の絶縁層を含み、前記側面上の前記活性層の位置における前記第１の絶縁層の厚さは、２０Å以上、かつ、前記活性層で発光される光の前記第１の絶縁層内での波長の１／１０以下である半導体発光素子が提供される。 According to one aspect of the present invention, a semiconductor layer including an active layer, a first electrode formed on the first surface of the semiconductor layer, and a second electrode opposite to the first surface of the semiconductor layer. A second electrode formed on the surface of the semiconductor layer, and when viewed from the second electrode side, the semiconductor layer has a side surface formed in an inversely tapered shape, and the semiconductor layer further includes the second electrode. A first insulating layer formed on a side surface, wherein the thickness of the first insulating layer at the position of the active layer on the side surface is 20 mm or more, and the light emitted from the active layer is A semiconductor light emitting device having 1/10 or less of the wavelength in the first insulating layer is provided.
また、本発明の他の観点によると、（ａ）成長基板上に、活性層を含む半導体層を形成する工程と、（ｂ）前記半導体層の表面に第１の電極を形成する工程と、（ｃ）前記第１の電極側から見たとき、前記半導体層の側面が順テーパ形状となるように、前記活性層を分離する工程と、（ｄ）前記成長基板上の積層構造を、支持基板と接合する工程と、（ｅ）前記成長基板を除去する工程と、（ｆ）前記成長基板が除去され、露出した前記半導体層表面、及び、前記半導体層の側面に、絶縁層を形成する工程と、（ｇ）前記成長基板が除去され、露出した前記半導体層表面に、第２の電極を形成する工程とを有し、前記工程（ｆ）において、前記側面上の前記活性層の位置における前記絶縁層の厚さが、２０Å以上、かつ、前記活性層で発光される光の前記絶縁層内での波長の１／１０以下となるように、前記絶縁層を形成する半導体発光素子の製造方法が提供される。 According to another aspect of the present invention, (a) a step of forming a semiconductor layer including an active layer on a growth substrate, (b) a step of forming a first electrode on the surface of the semiconductor layer; (C) a step of separating the active layer so that a side surface of the semiconductor layer has a forward tapered shape when viewed from the first electrode side; and (d) supporting a stacked structure on the growth substrate. (E) removing the growth substrate; (f) removing the growth substrate; and forming an insulating layer on the exposed semiconductor layer surface and side surfaces of the semiconductor layer. And (g) forming a second electrode on the exposed semiconductor layer surface after the growth substrate is removed, and in the step (f), the position of the active layer on the side surface And the insulating layer has a thickness of 20 mm or more and the active layer emits light. That the so 1/10 of the wavelength of an insulating layer of the light, a method of manufacturing a semiconductor light emitting element forming the insulating layer.
本発明によれば、光取り出し効率が高く、高い歩留まりで製造可能な半導体発光素子を提供することができる。 ADVANTAGE OF THE INVENTION According to this invention, the light extraction efficiency is high, and the semiconductor light-emitting device which can be manufactured with a high yield can be provided.
また、光取り出し効率の高い半導体発光素子を、高い歩留まりで製造可能な半導体発光素子の製造方法を提供することができる。 In addition, it is possible to provide a method for manufacturing a semiconductor light emitting device capable of manufacturing a semiconductor light emitting device with high light extraction efficiency at a high yield.
図１は、実施例による半導体発光素子の製造方法を示すフローチャートである。実施例による半導体発光素子の製造方法は、半導体膜形成工程（ステップＳ１０１）、ｐ型半導体層活性化工程（ステップＳ１０２）、ｐオーミック電極形成及び熱処理工程（ステップＳ１０３）、反射金属層・キャップ層形成工程（ステップＳ１０４）、接合金属層形成工程（ステップＳ１０５）、素子分離・貼り合わせ工程（ステップＳ１０６）、成長基板除去工程（ステップＳ１０７）、凹凸構造形成工程（ステップＳ１０８）、絶縁層形成工程（ステップＳ１０９）、ｎ電極形成工程（ステップＳ１１０）、及び、素子分離工程（ステップＳ１１１）を含む。 FIG. 1 is a flowchart illustrating a method for manufacturing a semiconductor light emitting device according to an embodiment. The semiconductor light emitting device manufacturing method according to the embodiment includes a semiconductor film forming step (step S101), a p-type semiconductor layer activation step (step S102), a p ohmic electrode formation and heat treatment step (step S103), a reflective metal layer / cap layer. Forming step (step S104), bonding metal layer forming step (step S105), element separation / bonding step (step S106), growth substrate removing step (step S107), concavo-convex structure forming step (step S108), insulating layer forming step (Step S109), an n-electrode formation step (Step S110), and an element isolation step (Step S111).
図２Ａ及び図２Ｂは、実施例による半導体発光素子の製造方法を詳細に説明するための概略的な断面図である。図２Ａを参照する。 2A and 2B are schematic cross-sectional views for explaining in detail a method for manufacturing a semiconductor light emitting device according to an embodiment. Refer to FIG. 2A.
［半導体膜形成工程（ステップＳ１０１）］
まず、ＡｌｘＩｎｙＧａｚＮ（０≦ｘ、ｙ、ｚ≦１、ｘ＋ｙ＋ｚ＝１）を成長可能な成長基板１、たとえばＣ面サファイア基板を準備し、ＭＯＣＶＤ法を用いて、成長基板１上にＡｌｘＩｎｙＧａｚＮからなるｎ型半導体層２、活性層３、ｐ型半導体層４がこの順に積層された半導体膜（半導体層）を結晶成長させる。
[Semiconductor Film Formation Step (Step S101)]
First, a growth substrate 1 capable of growing Al x In y Ga z N (0 ≦ x, y, z ≦ 1, x + y + z = 1) is prepared, for example, a C-plane sapphire substrate, and the growth substrate 1 is formed by using MOCVD. A semiconductor film (semiconductor layer) in which an n-type semiconductor layer 2, an active layer 3, and a p-type semiconductor layer 4 made of Al x In y Ga z N are stacked in this order is crystal-grown.
具体的には、サファイア基板１をＭＯＣＶＤ装置に投入し、水素雰囲気中で１０００℃、１０分の加熱を行う（サーマルクリーニング）。次に、約５００℃で、ＴＭＧ１０．４μｍｏｌ／ｍｉｎ、ＮＨ３３．３ＬＭを３分間供給して低温バッファ層（ＧａＮ層）を形成する（図示しない）。続いて、１０００℃まで昇温して３０秒間保持することにより、低温バッファ層を結晶化させ、そのままの温度でＴＭＧ４５μｍｏｌ／ｍｉｎ、ＮＨ３４．４ＬＭを２０分間供給し、下地ＧａＮ層を約１μｍに形成する（図示しない）。その後、１０００℃で、ＴＭＧ４５μｍｏｌ／ｍｉｎ、ＮＨ３４．４ＬＭ、ＳｉＨ４２．７×１０−９μｍｏｌ／ｍｉｎを約６０分間供給し、ｎ−ＧａＮ層であるｎ型半導体層２を、約４μｍ成長させる。 Specifically, the sapphire substrate 1 is put into an MOCVD apparatus and heated at 1000 ° C. for 10 minutes in a hydrogen atmosphere (thermal cleaning). Next, at about 500 ° C., TMG 10.4 μmol / min and NH 3 3.3LM are supplied for 3 minutes to form a low-temperature buffer layer (GaN layer) (not shown). Subsequently, the temperature is raised to 1000 ° C. and held for 30 seconds to crystallize the low-temperature buffer layer, and TMG 45 μmol / min and NH 3 4.4LM are supplied at the same temperature for 20 minutes, and the underlying GaN layer is about 1 μm. (Not shown). Thereafter, at 1000 ° C., TMG 45 μmol / min, NH 3 4.4LM, SiH 4 2.7 × 10 −9 μmol / min are supplied for about 60 minutes, and the n-type semiconductor layer 2 which is an n-GaN layer is about 4 μm. Grow.
活性層３には、ＩｎＧａＮ／ＧａＮからなる多重量子井戸構造を採用した。実施例においては、ＩｎＧａＮ／ＧａＮを１周期として、５周期成長を行った。約７００℃でＴＭＧ３．６μｍｏｌ／ｍｉｎ、ＴＭＩ１０μｍｏｌ／ｍｉｎ、ＮＨ３４．４ＬＭを３３秒間供給し、膜厚約２．２ｎｍのＩｎＧａＮ井戸層、ＴＭＧ３．６μｍｏｌ／ｍｉｎ、ＮＨ３４．４ＬＭを３２０秒間供給し、膜厚約１５ｎｍのＧａＮ障壁層の成長を５周期分繰り返す。 The active layer 3 employs a multiple quantum well structure made of InGaN / GaN. In the examples, InGaN / GaN was used as one cycle, and five cycles were grown. TMG3.6μmol / min at about 700 ℃, TMI10μmol / min, the NH 3 4.4 LM supplied for 33 seconds, InGaN well layer having a thickness of about 2.2nm, TMG3.6μmol / min, NH 3 4.4LM 320 seconds Then, the growth of the GaN barrier layer having a thickness of about 15 nm is repeated for five cycles.
８７０℃まで昇温し、ＴＭＧ８．１μｍｏｌ／ｍｉｎ、ＴＭＡ７．５μｍｏｌ／ｍｉｎ、ＮＨ３４．４ＬＭ、ＣＰ２Ｍｇ２．９×１０−７μｍｏｌ／ｍｉｎを５分間供給し、ｐ−ＡｌＧａＮクラッド層（図示しない）を、約４０ｎｍに成長させる。引き続きそのままの温度で、ＴＭＧ１８μｍｏｌ／ｍｉｎ、ＮＨ３４．４ＬＭ、ＣＰ２Ｍｇ２．９×１０−７μｍｏｌ／ｍｉｎを７分間供給し、ｐ−ＧａＮ層であるｐ型半導体層４を約１００ｎｍに成長させる。 The temperature was raised to 870 ° C., TMG 8.1 μmol / min, TMA 7.5 μmol / min, NH 3 4.4LM, CP2Mg 2.9 × 10 −7 μmol / min were supplied for 5 minutes, and a p-AlGaN cladding layer (not shown) Is grown to about 40 nm. Subsequently, at the same temperature, TMG 18 μmol / min, NH 3 4.4LM, CP2Mg 2.9 × 10 −7 μmol / min are supplied for 7 minutes, and the p-type semiconductor layer 4 which is a p-GaN layer is grown to about 100 nm.
［ｐ型半導体層活性化工程（ステップＳ１０２）］
ｐ型半導体層（ｐ−ＧａＮ層）４には、成長過程において膜中に水素が混入し、Ｍｇ−Ｈ結合が形成されている。この状態では、Ｍｇがドーパントとしての機能を果たすことができず、ｐ型半導体層４は高抵抗化している。そのためｐ型半導体層４内の水素を膜中から脱離させる活性化工程が必要となる。具体的には、熱処理炉を用い、真空中または不活性ガス雰囲気中において、４００℃以上の温度で熱処理を行う。
[P-Type Semiconductor Layer Activation Step (Step S102)]
In the p-type semiconductor layer (p-GaN layer) 4, hydrogen is mixed into the film during the growth process to form Mg—H bonds. In this state, Mg cannot function as a dopant, and the p-type semiconductor layer 4 has a high resistance. Therefore, an activation process for desorbing hydrogen in the p-type semiconductor layer 4 from the film is required. Specifically, heat treatment is performed at a temperature of 400 ° C. or higher in a vacuum or in an inert gas atmosphere using a heat treatment furnace.
［ｐオーミック電極形成及び熱処理工程（ステップＳ１０３）］
次に、ｐ型半導体層４上全面にｐオーミック電極５材料を成膜した後、フォトリソグラフィ技術で所望のフォトレジストパターンを形成し、ｐオーミック電極５材料の一部をエッチングしてからフォトレジストを除去することで、所望の形状のｐオーミック電極５を形成する。実施例においては、ｐオーミック電極５として、膜厚２００Å以下のＩＴＯ膜をスパッタ成膜した後、上述のエッチングを行うことで所望の形状とした。ＩＴＯのエッチング液としては、市販のＩＴＯエッチング溶液を用いた。成膜方法には、電子ビーム蒸着やスパッタ法といったドライプロセス、もしくは、メッキのようなウェットプロセスなど、既存の成膜手法を用いることができる。それらを組み合わせて用いてもよい。
[P-ohmic electrode formation and heat treatment step (step S103)]
Next, after a p-ohmic electrode 5 material is formed on the entire surface of the p-type semiconductor layer 4, a desired photoresist pattern is formed by photolithography, and a portion of the p-ohmic electrode 5 material is etched before the photoresist. The p ohmic electrode 5 having a desired shape is formed by removing. In the example, an ITO film having a thickness of 200 mm or less was formed as the p ohmic electrode 5 by sputtering, and then the above-described etching was performed to obtain a desired shape. A commercially available ITO etching solution was used as the ITO etching solution. As a film forming method, an existing film forming method such as a dry process such as electron beam evaporation or sputtering or a wet process such as plating can be used. You may use combining them.
ｐオーミック電極５の他の形成方法として、フォトリソグラフィ技術で所望のフォトレジストパターンを形成し、その後全面にｐオーミック電極５材料を成膜後、フォトレジストパターンを除去してもよい（リフトオフ法）。しかしながらこの方法では、ｐオーミック電極５とｐ型半導体層４の接触面に、一度フォトレジストを形成することになり、接触抵抗率への悪影響が懸念されるため、エッチングを用いて形成することが好ましい。 As another method for forming the p-ohmic electrode 5, a desired photoresist pattern may be formed by photolithography, and then the p-ohmic electrode 5 material may be formed on the entire surface, and then the photoresist pattern may be removed (lift-off method). . However, in this method, a photoresist is once formed on the contact surface between the p-ohmic electrode 5 and the p-type semiconductor layer 4, and there is a concern about the adverse effect on the contact resistivity. preferable.
ｐオーミック電極５を形成する材料としては、ＩＴＯの他、低接触抵抗率を実現可能な材料を用いることができる。高反射率を有するＡｇやＡｇ合金を用いて、次の反射金属層形成工程で形成される反射金属層と兼ねてもよい。 As a material for forming the p-ohmic electrode 5, in addition to ITO, a material capable of realizing a low contact resistivity can be used. Using Ag or an Ag alloy having a high reflectance, it may also serve as a reflective metal layer formed in the subsequent reflective metal layer forming step.
ｐオーミック電極５のパターン形成を行った後、少なくともＯ２を含む雰囲気中において、４５０℃程度の温度で熱処理を実施する。これによりｐオーミック電極５の低接触抵抗が実現される。ＩＴＯなどの透明電極材料を用いてｐオーミック電極５を形成する場合は、この熱処理は透明化処理も兼ねる。Ｏ２を含む雰囲気中の熱処理条件としては、４５０℃〜６００℃程度の温度とすることが望ましい。４００℃以下の条件では接触抵抗が極端に悪化する傾向が見られ、７００℃以上では半導体膜（ｎ型半導体層２、活性層３、ｐ型半導体層４）にダメージを与える可能性がある。 After the p ohmic electrode 5 is patterned, heat treatment is performed at a temperature of about 450 ° C. in an atmosphere containing at least O 2 . Thereby, the low contact resistance of the p ohmic electrode 5 is realized. When the p ohmic electrode 5 is formed using a transparent electrode material such as ITO, this heat treatment also serves as a transparent treatment. As heat treatment conditions in an atmosphere containing O 2 , a temperature of about 450 ° C. to 600 ° C. is desirable. When the temperature is 400 ° C. or lower, the contact resistance tends to be extremely deteriorated. When the temperature is 700 ° C. or higher, the semiconductor film (n-type semiconductor layer 2, active layer 3, p-type semiconductor layer 4) may be damaged.
［反射金属層・キャップ層形成工程（ステップＳ１０４）］
ｐ型半導体層４及びｐオーミック電極５表面上に、フォトリソグラフィ技術で所望の反射金属層（図示しない）パターンを形成する。このパターンは、ｐオーミック電極５の場合と同様に、リフトオフ法やエッチングを用いて形成することができる。直後の工程で形成するキャップ層によるマイグレーション防止を効果的に実現するため、反射金属層はパターンの端部が順テーパを有する形状となるように、リフトオフ法で形成することが好ましい。反射金属層は、Ａｇ、Ａｌ、Ｒｈ、これらの合金、またはこれらのうちの一つ以上とＴｉやＮｉとの積層膜により形成される。なかでも、反射率の高いＡｇを用いることが好ましい。また、反射金属層は広い範囲における高反射率を実現するため、ほぼ素子面内全面に形成することが望ましい。
[Reflective metal layer / cap layer forming step (step S104)]
A desired reflective metal layer (not shown) pattern is formed on the surfaces of the p-type semiconductor layer 4 and the p-ohmic electrode 5 by photolithography. This pattern can be formed by using a lift-off method or etching as in the case of the p-ohmic electrode 5. In order to effectively realize migration prevention by the cap layer formed in the immediately subsequent process, the reflective metal layer is preferably formed by a lift-off method so that the end of the pattern has a forward taper shape. The reflective metal layer is formed of Ag, Al, Rh, alloys thereof, or a laminated film of one or more of these and Ti or Ni. Among them, it is preferable to use Ag having a high reflectance. Further, it is desirable that the reflective metal layer be formed almost over the entire surface of the element in order to realize a high reflectance in a wide range.
次に、ｐオーミック電極５及び反射金属層を全面覆うように、マイグレーションを防止するキャップ層（図示しない）を形成する。キャップ層には、ＴｉやＴｉＷなど、自身がマイグレーションしにくく、かつ、他の材料のマイグレーションを防止することができる材料を用いる。キャップ層の所望パターンは、ｐオーミック電極５の場合と同様に、エッチングやリフトオフ法を用いて形成することができるが、キャップ層の材料は残渣なくエッチングすることが困難な材料系となるため、リフトオフ法で形成することが好ましい。成膜方法には、逆スパッタと呼ばれる試料表面のエッチング処理を装置中で実施でき、電子ビーム蒸着に比べて段差部分の被覆率がよいことから、スパッタ法を用いるのが望ましい。逆スパッタ条件は、素子作製工程中に自然酸化しているＡｇ表面を除去できるよう選択する。実施例においては、Ａｒ雰囲気、０．５Ｐａ中、ＲＦ１５０Ｗにて処理することにより、１００Å／ｍｉｎ程度のレートでＡｇをエッチングした。なお、このエッチング分を見込んで、反射金属層の膜厚は厚めに形成される。 Next, a cap layer (not shown) for preventing migration is formed so as to cover the entire surface of the p ohmic electrode 5 and the reflective metal layer. For the cap layer, a material such as Ti or TiW that is difficult to migrate itself and that can prevent migration of other materials is used. The desired pattern of the cap layer can be formed by etching or lift-off method as in the case of the p ohmic electrode 5, but the material of the cap layer is a material system that is difficult to etch without residue. It is preferable to form by a lift-off method. As the film forming method, it is desirable to use the sputtering method because the etching process of the sample surface called reverse sputtering can be performed in the apparatus and the coverage of the step portion is better than that of electron beam evaporation. The reverse sputtering conditions are selected so as to remove the naturally oxidized Ag surface during the device manufacturing process. In the example, Ag was etched at a rate of about 100 Å / min by treating with RF 150 W in an Ar atmosphere and 0.5 Pa. In consideration of this etching, the reflective metal layer is formed thicker.
［接合金属層形成工程（ステップＳ１０５）］
続いて、これまで形成した成長基板１上の積層構造を支持基板７に貼り合わせるための接合金属層６を形成する。接合金属層６は、ｐオーミック電極５を形成する場合と同様に、電子ビーム蒸着法、スパッタ法、メッキ法など既存の成膜手法を用いて形成することができる。これらの組み合わせで成膜してもよい。所望のパターンを形成する場合は、キャップ層の場合と同じく、素子に悪影響を与えない条件では、残渣なくエッチングすることが困難な材料系となるため、リフトオフ法を利用することが好ましい。
[Junction Metal Layer Forming Step (Step S105)]
Subsequently, the bonding metal layer 6 for bonding the laminated structure on the growth substrate 1 formed so far to the support substrate 7 is formed. The bonding metal layer 6 can be formed using an existing film forming method such as an electron beam evaporation method, a sputtering method, or a plating method, as in the case of forming the p ohmic electrode 5. You may form into a film by combining these. In the case of forming a desired pattern, it is preferable to use a lift-off method since it is difficult to etch without residue under conditions that do not adversely affect the element, as in the case of the cap layer.
接合金属層６は、半導体層２〜４側から、拡散防止材料層と接合金属材料層とを積層して形成することができる。拡散防止材料層は、接合金属材料の半導体層２〜４側への拡散を防止する材料、たとえばＰｔで形成される。接合金属材料層は、たとえばＡｕ、ＡｕＳｎ、Ｃｕなどを用いて形成する。なお、キャップ層と接合金属層６との間に、ＴｉやＮｉなど密着性を向上させる材料で構成される層を形成してもよい。 The bonding metal layer 6 can be formed by laminating a diffusion preventing material layer and a bonding metal material layer from the semiconductor layers 2 to 4 side. The diffusion preventing material layer is formed of a material that prevents diffusion of the bonding metal material toward the semiconductor layers 2 to 4, for example, Pt. The bonding metal material layer is formed using, for example, Au, AuSn, Cu, or the like. A layer made of a material that improves adhesion, such as Ti or Ni, may be formed between the cap layer and the bonding metal layer 6.
［素子分離・貼り合わせ工程（ステップＳ１０６）］
次に、半導体膜（ｎ型半導体層２、活性層３、ｐ型半導体層４）の一部を成長基板１の近傍までエッチングし、各素子の活性層３を分離する（素子分離工程）。具体的には、これまでの工程で電極層や金属層が形成された領域を覆うように、フォトリソグラフィ技術で所望形状のレジスト保護膜を形成した後、反応性イオンエッチング（ＲＩＥ）などのドライエッチング、もしくはウェットエッチングにより、レジスト保護膜が形成されていない部分の半導体膜をエッチングする。このとき、エッチングにより形成される素子側面の傾斜角θがたとえば２３．８°以上となるようにする。傾斜角θの制御は、レジスト保護膜自身の端面形状を調整する方法や、エッチング条件により、レジスト保護膜と半導体膜のエッチングレート比を調整する方法によることができる。実施例においては、半導体膜以上の膜厚を有するレジスト保護膜を形成し、後のレーザリフトオフ（ＬＬＯ）による成長基板除去工程で発生する反応ガス（Ｎ２）を逃がす道として活用するため、半導体膜の一部を、成長基板１まで完全にエッチングした。この素子分離工程により素子側面は逆テーパ形状（ｐオーミック電極５側から見たときは順テーパ形状）となる。
[Element Separation / Bonding Step (Step S106)]
Next, a part of the semiconductor film (n-type semiconductor layer 2, active layer 3, p-type semiconductor layer 4) is etched to the vicinity of the growth substrate 1 to isolate the active layer 3 of each element (element isolation step). Specifically, a resist protective film having a desired shape is formed by a photolithography technique so as to cover the region where the electrode layer and the metal layer have been formed in the process so far, and then dry etching such as reactive ion etching (RIE) is performed. A portion of the semiconductor film where the resist protective film is not formed is etched by etching or wet etching. At this time, the inclination angle θ of the side surface of the element formed by etching is set to be 23.8 ° or more, for example. The inclination angle θ can be controlled by a method of adjusting the end face shape of the resist protective film itself or a method of adjusting the etching rate ratio between the resist protective film and the semiconductor film according to the etching conditions. In the embodiment, a resist protective film having a film thickness equal to or larger than that of the semiconductor film is formed, and is used as a path for releasing a reactive gas (N 2 ) generated in a growth substrate removing process by a later laser lift-off (LLO). A part of the film was completely etched up to the growth substrate 1. By this element separation step, the side surface of the element becomes a reverse taper shape (a forward taper shape when viewed from the p-ohmic electrode 5 side).
成長基板１上の積層構造を、接合金属層６を介して支持基板７と接合させる。支持基板７として、ＳｉやＳｉＣの表面に接合用のＡｕＳｎなどが形成されたメタライズド基板や、メッキ法で形成されたＣｕ合金などを使用することができる。支持基板７は半導体層２〜４と近い熱膨張係数や、高い熱伝導率を有することが望ましい。接合には共晶接合やメッキなどの手法を用いることが可能である。 The laminated structure on the growth substrate 1 is bonded to the support substrate 7 via the bonding metal layer 6. As the support substrate 7, a metallized substrate in which AuSn for bonding or the like is formed on the surface of Si or SiC, a Cu alloy formed by a plating method, or the like can be used. The support substrate 7 desirably has a thermal expansion coefficient close to that of the semiconductor layers 2 to 4 and a high thermal conductivity. For joining, techniques such as eutectic joining and plating can be used.
［成長基板除去工程（ステップＳ１０７）］
成長基板１を、ＬＬＯ、エッチング、ＣＭＰなどの手法により除去し、ｎ型半導体層（ｎ−ＧａＮ層）２表面を露出させる。成長基板１を剥離した表面にアンドープ層が存在する場合は、ＲＩＥやウェットエッチング、ＣＭＰなどの手法により、ｎ型半導体層２表面が露出するまで、アンドープ層の全部または一部を除去する。実施例においては、ＬＬＯにより成長基板１全部を除去し、ＬＬＯの際の反応で生じるＧａ析出物をウェットエッチングで除去した後、ＲＩＥでアンドープ層全面を除去して、ｎ型半導体層２表面を露出させた。
[Growth Substrate Removal Step (Step S107)]
The growth substrate 1 is removed by a technique such as LLO, etching, or CMP to expose the surface of the n-type semiconductor layer (n-GaN layer) 2. When an undoped layer is present on the surface from which the growth substrate 1 has been peeled, all or part of the undoped layer is removed by RIE, wet etching, CMP, or the like until the surface of the n-type semiconductor layer 2 is exposed. In the embodiment, the entire growth substrate 1 is removed by LLO, Ga precipitates generated by the reaction during LLO are removed by wet etching, the entire undoped layer is removed by RIE, and the surface of the n-type semiconductor layer 2 is removed. Exposed.
図３Ａは、ＬＬＯにより成長基板１を除去した後の素子状態を示す写真である。図３Ｂには、比較例として、前述の素子分離工程で露出した活性層端面を含む素子側面に、保護絶縁膜（ＳｉＯ２膜）を形成した後、成長基板の除去を行って作製した従来型半導体発光素子の、成長基板除去後の写真を示す。ＬＬＯ時には、成長基板１とｎ型半導体層２との界面において反応ガス（Ｎ２）が発生する。図３Ｂに示す比較例においては、この反応ガスによって、保護絶縁膜（ＳｉＯ２膜）の一部が破損して支持基板上に散乱、付着している。 FIG. 3A is a photograph showing the element state after the growth substrate 1 is removed by LLO. In FIG. 3B, as a comparative example, a conventional type manufactured by forming a protective insulating film (SiO 2 film) on the side surface of the element including the active layer end face exposed in the element isolation step, and then removing the growth substrate. The photograph after the growth substrate removal of a semiconductor light-emitting device is shown. During LLO, a reaction gas (N 2 ) is generated at the interface between the growth substrate 1 and the n-type semiconductor layer 2. In the comparative example shown in FIG. 3B, a part of the protective insulating film (SiO 2 film) is damaged by this reaction gas, and is scattered and attached on the support substrate.
実施例による半導体発光素子の製造方法においては、成長基板１の除去工程時には、素子分離工程で露出した素子側面（半導体層２〜４端面）に絶縁層が形成されていない。このため、図３Ａに示されるように、成長基板１の除去工程後においても、散乱物、付着物のない、きれいな素子表面を得ることができる。 In the method for manufacturing the semiconductor light emitting device according to the embodiment, the insulating layer is not formed on the device side surfaces (end surfaces of the semiconductor layers 2 to 4) exposed in the device isolation process when the growth substrate 1 is removed. For this reason, as shown in FIG. 3A, a clean element surface free from scattered matter and deposits can be obtained even after the step of removing the growth substrate 1.
［凹凸構造形成工程（ステップＳ１０８）］
図２Ｂを参照する。成長基板１除去工程により露出したｎ型半導体層（ｎ−ＧａＮ層）２表面全面、もしくは後工程でｎ電極を形成する部分以外に凹凸構造を形成する。凹凸構造は、ｎ型半導体層２表面での全反射を抑制し、光取り出し効率を向上させる機能を有する。凹凸構造は、フォトリソグラフィやナノプリントで所望のパターンを形成した後にエッチングする方法や、ウェットエッチングによるＭＣ形成などの手法で作成することができる。実施例においては、光取り出しに適した角度を有する凹凸構造を容易に形成できるため、ＴＭＡＨ溶液を用いてＭＣを形成した。
[Uneven structure forming step (step S108)]
Refer to FIG. 2B. A concavo-convex structure is formed on the entire surface of the n-type semiconductor layer (n-GaN layer) 2 exposed by the growth substrate 1 removal step or other than the portion where the n-electrode is formed in a later step. The concavo-convex structure has a function of suppressing total reflection on the surface of the n-type semiconductor layer 2 and improving light extraction efficiency. The concavo-convex structure can be created by a method such as etching after forming a desired pattern by photolithography or nanoprinting, or a technique such as MC formation by wet etching. In the examples, since the concavo-convex structure having an angle suitable for light extraction can be easily formed, MC was formed using a TMAH solution.
［絶縁層形成工程（ステップＳ１０９）］
凹凸が形成されたｎ型半導体層（ｎ−ＧａＮ層）２表面に、ｎ型半導体層２の屈折率ｎ１と、大気の屈折率（約１）の間の屈折率ｎ２（１＜ｎ２＜ｎ１）を有する絶縁層８を、たとえばＳｉＯ２で形成する。ｎ型半導体層２表面上（凹凸構造上）における絶縁層８は、絶縁層８内での発光波長（λ／ｎ２）と同程度以上の厚さとする。ｎ型半導体層２表面上の絶縁層８によって、光取り出し効率を一層向上させることができる。
[Insulating layer forming step (step S109)]
A refractive index n2 (1 <n2 <n1) between the refractive index n1 of the n-type semiconductor layer 2 and the refractive index of the atmosphere (about 1) is formed on the surface of the n-type semiconductor layer (n-GaN layer) 2 where the irregularities are formed. For example, SiO 2 . The insulating layer 8 on the surface of the n-type semiconductor layer 2 (on the concavo-convex structure) has a thickness equal to or greater than the emission wavelength (λ / n2) in the insulating layer 8. The light extraction efficiency can be further improved by the insulating layer 8 on the surface of the n-type semiconductor layer 2.
実施例においては、ｎ型半導体層２表面上にたとえばスパッタで、絶縁層８を形成するとともに、素子側面の逆テーパ形状部分にも絶縁層８を形成する。たとえば成膜レートを落とし、かつ成膜雰囲気圧力を高くすることで、素子側面の逆テーパ形状部分へも絶縁材料が回り込み、活性層３近傍の素子側面に数十Å〜絶縁層８内での発光波長（λ／ｎ２）の１／１０程度の厚さの絶縁層８が、同時に形成されるよう調整する。ここで波長はドミナント波長を基準される。成膜レートと成膜雰囲気圧力とを調節し、ｎ型半導体層２表面上にＳｉＯ２膜をスパッタ成膜することで、ｎ型半導体層２表面及び素子側面（ｎ型半導体層２、活性層３、及び、ｐ型半導体層４端面）を覆い、ｎ型半導体層２表面では厚く、素子側面においては支持基板７側ほど薄くなる（ｎ型半導体層２表面から遠ざかるほど薄くなる）絶縁層８が形成される。たとえば、スパッタ成膜で成膜レート８０Å／ｍｉｎ程度、成膜雰囲気圧力０．５ＰａとしてＳｉＯ２を成膜することにより、このような膜厚分布の絶縁層８をｎ型半導体層２表面及び素子側面（逆テーパ形状領域）とに同時形成することができる。なお、ｎ型半導体層２表面と素子側面における膜厚を前述程度に制御可能であれば、絶縁層８の形成方法はスパッタ法に制限されない。 In the embodiment, the insulating layer 8 is formed on the surface of the n-type semiconductor layer 2 by sputtering, for example, and the insulating layer 8 is also formed on the reverse tapered portion on the side surface of the element. For example, by lowering the film formation rate and increasing the film formation atmosphere pressure, the insulating material also flows into the inversely tapered portion on the side surface of the element. Adjustment is made so that the insulating layer 8 having a thickness of about 1/10 of the emission wavelength (λ / n2) is formed simultaneously. Here, the wavelength is referenced to the dominant wavelength. The SiO 2 film is sputter-deposited on the surface of the n-type semiconductor layer 2 by adjusting the film-forming rate and the film-forming atmosphere pressure, so that the surface of the n-type semiconductor layer 2 and the element side surfaces (n-type semiconductor layer 2, active layer) 3 and the end surface of the p-type semiconductor layer 4, and is thicker on the surface of the n-type semiconductor layer 2, and thinner on the side of the element on the support substrate 7 side (thinner becomes thinner away from the surface of the n-type semiconductor layer 2). Is formed. For example, the insulating layer 8 having such a film thickness distribution is formed on the surface of the n-type semiconductor layer 2 and the element by depositing SiO 2 by sputtering film formation at a film formation rate of about 80 Å / min and a film formation atmosphere pressure of 0.5 Pa. It can be simultaneously formed on the side surface (reverse tapered shape region). Note that the method for forming the insulating layer 8 is not limited to the sputtering method as long as the film thicknesses on the surface of the n-type semiconductor layer 2 and the side surfaces of the element can be controlled to the above-described levels.
続いて、フォトリソグラフィにより所望のパターンを形成し、直後のｎ電極形成工程でｎ電極を形成する部分の絶縁層８をエッチングして、部分的にｎ型半導体層２を露出させる。なお、同様の絶縁層８パターンはリフトオフ法でも形成することが可能である。 Subsequently, a desired pattern is formed by photolithography, and the portion of the insulating layer 8 where the n-electrode is to be formed is etched in the immediately following n-electrode formation step to partially expose the n-type semiconductor layer 2. A similar insulating layer 8 pattern can also be formed by a lift-off method.
［ｎ電極形成工程（ステップＳ１１０）］
露出させたｎ型半導体層２表面にｎ電極９を形成する。実施例においては、ｎ電極９パターンをリフトオフ法により形成した。ｎ電極９には、ｎ型半導体層２側から順に、Ｔｉ１０Å／Ａｌ２０００Å／Ｔｉ１０００Å／Ｐｔ２０００Å／Ａｕ２５０００Åの構成を用い、電子ビーム蒸着により成膜した。ｎ電極９はこの例に限らず、低接触抵抗を実現できる既知の材料、層構成とすることができる。また、成膜方法も電子ビーム蒸着以外の既存の手法やその組み合わせを用いることが可能である。
[N-electrode forming step (step S110)]
An n-electrode 9 is formed on the exposed n-type semiconductor layer 2 surface. In the example, the n-electrode 9 pattern was formed by the lift-off method. The n-electrode 9 was formed by electron beam evaporation using a structure of Ti10 / Al2000 / Ti1000 / Pt2000 / Au25000 in order from the n-type semiconductor layer 2 side. The n-electrode 9 is not limited to this example, and may be a known material and layer configuration that can realize low contact resistance. As a film forming method, an existing method other than electron beam evaporation or a combination thereof can be used.
［素子分離工程（ステップＳ１１１）］
ステップＳ１１０までの工程で得られたウエハを、たとえばレーザスクライブ／ブレイキング、ポイントスクライブ／ブレイキング、ダイシング等の既存の手法を利用して、個々の半導体発光素子へと細分化する。
[Element Isolation Step (Step S111)]
The wafer obtained in the steps up to step S110 is subdivided into individual semiconductor light emitting elements using existing methods such as laser scribe / breaking, point scribe / breaking, and dicing.
以上説明した工程によって、図２Ｂに断面図を示す、実施例による半導体発光素子が製造される。実施例による半導体発光素子は、半導体層２〜４の一方の表面（ｐ型半導体層４）上にｐオーミック電極５が形成され、他方の表面（ｎ型半導体層２）上にｎ電極９が形成され、活性層３で発光した光のうち、ｐオーミック電極５側に進行する光は、ｐオーミック電極５側に配置された反射金属層等で反射され、光がｎ電極９側から取り出される構造の半導体発光素子である。素子側面は光取り出し面側（ｎ電極９側）から見て、逆テーパ形状を有する。活性層３で発光され、素子側面で反射された光も光取り出し面側から取り出される。以下、実施例による半導体発光素子の特徴部分を中心に説明を加える。 Through the steps described above, the semiconductor light emitting device according to the example whose sectional view is shown in FIG. 2B is manufactured. In the semiconductor light emitting device according to the example, the p ohmic electrode 5 is formed on one surface (p-type semiconductor layer 4) of the semiconductor layers 2 to 4, and the n electrode 9 is formed on the other surface (n-type semiconductor layer 2). Of the light formed and emitted from the active layer 3, the light traveling to the p ohmic electrode 5 side is reflected by a reflective metal layer or the like disposed on the p ohmic electrode 5 side, and the light is extracted from the n electrode 9 side. This is a semiconductor light emitting device having a structure. The element side surface has an inversely tapered shape when viewed from the light extraction surface side (n electrode 9 side). The light emitted from the active layer 3 and reflected from the side surface of the element is also extracted from the light extraction surface side. Hereinafter, description will be added focusing on the characteristic portions of the semiconductor light emitting device according to the embodiment.
素子の外形サイズの増大を抑制しながら、活性層３で発光され、活性層３内を伝播する光を、効率よく光取り出し面側（ｎ電極９側）へ全反射させるには、素子側面の活性層３端部において、活性層３の屈折率ｎ３と、その外周部に配される低屈折率部材（実施例においては絶縁層８がこれに相当する。）の屈折率ｎ２（１＜ｎ２＜ｎ３）との屈折率差をできるだけ大きくとり、全反射の臨界角θｔｈ＝ｓｉｎ−１（ｎ２／ｎ３）を小さくして、光が全反射するという条件のもとで、素子側面のテーパ角（傾斜角）θを０に近づけることが望ましい。活性層３の屈折率ｎ３は、活性層３を形成する材料によりほぼ決定されるため、θｔｈを小さくするには、ｎ２をなるべく小さくする（大気の屈折率≒１に近くする）ことが望ましい。実施例による半導体発光素子においては、活性層３端部を含む素子側面に、たとえば活性層３端部における厚さが数十Å〜絶縁層８内での発光波長（λ／ｎ２）の１／１０程度である絶縁層８が形成されている。絶縁層８は、素子側面における電気的短絡を防止する機能、素子側面を保護する機能を有する。更に絶縁層８は、活性層３近傍の素子側面においては厚さが十分に薄いため、実効的な屈折率が大気とほぼ等しい。このため、全反射の臨界角θｔｈ＝ｓｉｎ−１（ｎ２／ｎ３）を小さくして、光が全反射して進行するという条件を実現しつつ、素子側面のテーパ角（傾斜角）θを小さくする（０に近づける）ことができる。 In order to efficiently totally reflect light emitted from the active layer 3 and propagating through the active layer 3 to the light extraction surface side (n electrode 9 side) while suppressing an increase in the outer size of the element, At the end of the active layer 3, the refractive index n3 of the active layer 3 and the refractive index n2 (1 <n2) of the low refractive index member (in the embodiment, this corresponds to the insulating layer 8) disposed on the outer periphery thereof. The taper angle on the side surface of the device is set under the condition that the refractive index difference from <n3) is as large as possible, the critical angle θth = sin −1 (n2 / n3) of total reflection is reduced, and light is totally reflected. It is desirable to make (tilt angle) θ close to zero. Since the refractive index n3 of the active layer 3 is substantially determined by the material forming the active layer 3, it is desirable to make n2 as small as possible (close to the refractive index of the atmosphere≈1) in order to reduce θth. In the semiconductor light emitting device according to the example, on the side surface of the device including the end portion of the active layer 3, for example, the thickness at the end portion of the active layer 3 is several tens of millimeters to 1 / of the emission wavelength (λ / n2) in the insulating layer 8. An insulating layer 8 of about 10 is formed. The insulating layer 8 has a function of preventing an electrical short circuit on the element side surface and a function of protecting the element side surface. Further, since the insulating layer 8 is sufficiently thin on the element side surface in the vicinity of the active layer 3, the effective refractive index is substantially equal to the atmosphere. Therefore, the critical angle θth = sin −1 (n2 / n3) of total reflection is reduced, and the taper angle (tilt angle) θ on the side surface of the element is reduced while realizing the condition that light travels with total reflection. (Can approach 0).
また絶縁層８は、図４に示すように、凹凸構造が形成されたｎ型半導体層２表面にも形成される。絶縁層８は、ｎ型半導体層２の屈折率ｎ１と、大気の屈折率（約１）の間の屈折率ｎ２（１＜ｎ２＜ｎ１）を有する。ｎ型半導体層２表面上（凹凸構造上）における絶縁層８の厚さは、絶縁層８内での発光波長（λ／ｎ２）と同程度以上である。ｎ型半導体層２表面上における絶縁層８は、ｎ型半導体層２表面の絶縁保護のほか、ｎ型半導体層２表面での全反射を抑制し、光取り出し効率を向上させる機能を有する。 Further, as shown in FIG. 4, the insulating layer 8 is also formed on the surface of the n-type semiconductor layer 2 on which the concavo-convex structure is formed. The insulating layer 8 has a refractive index n2 (1 <n2 <n1) between the refractive index n1 of the n-type semiconductor layer 2 and the refractive index of the atmosphere (about 1). The thickness of the insulating layer 8 on the surface of the n-type semiconductor layer 2 (on the concavo-convex structure) is equal to or greater than the emission wavelength (λ / n2) in the insulating layer 8. The insulating layer 8 on the surface of the n-type semiconductor layer 2 has a function of suppressing total reflection on the surface of the n-type semiconductor layer 2 and improving light extraction efficiency in addition to protecting the surface of the n-type semiconductor layer 2.
実施例においては、素子側面の絶縁膜と、ｎ型半導体層２表面の絶縁膜とを、同じ材料、同じ工程で形成される絶縁層８とした。具体的には、成膜条件の制御により、成長基板１除去後の逆テーパ面（素子側面）へ絶縁材料を回りこませ、素子側面とｎ型半導体層２表面とで異なる厚さのＳｉＯ２膜を一括形成した。これにより、半導体発光素子の製造工程を簡略化することができる。また、たとえば図３Ａ及び図３Ｂを参照して説明したように、破損した絶縁層や素子の破片による散乱物や付着物のない、きれいな素子表面を有する半導体発光素子を得ることができる。したがって、実施例による半導体発光素子の製造方法によれば、高い歩留まりで、光取り出し効率の高い半導体発光素子を製造することが可能である。 In the example, the insulating film on the side surface of the element and the insulating film on the surface of the n-type semiconductor layer 2 are formed of the same material and in the same process. Specifically, by controlling the film forming conditions, the insulating material wraps around the reverse tapered surface (element side surface) after the growth substrate 1 is removed, and SiO 2 having different thicknesses on the element side surface and the n-type semiconductor layer 2 surface. A film was formed at once. Thereby, the manufacturing process of a semiconductor light emitting element can be simplified. In addition, as described with reference to FIGS. 3A and 3B, for example, a semiconductor light-emitting element having a clean element surface free from scattered objects and deposits due to damaged insulating layers and element fragments can be obtained. Therefore, according to the method for manufacturing a semiconductor light emitting device according to the embodiment, it is possible to manufacture a semiconductor light emitting device with high yield and high light extraction efficiency.
続いて、素子側面の絶縁層８の厚さと、ｎ型半導体層２表面の絶縁層８の厚さについて詳細に説明する。 Next, the thickness of the insulating layer 8 on the side surface of the element and the thickness of the insulating layer 8 on the surface of the n-type semiconductor layer 2 will be described in detail.
まず、活性層３近傍の素子側面での絶縁層８の厚さは、実効的な屈折率が大気と同等となるように十分に薄くする。活性層３を伝播してきた光が低屈折率の絶縁層界面で全反射する際、光が感じる実効的な屈折率は、低屈折率側媒質の大よそ１波長分までの平均と捉えられるため、絶縁層８の実効的な厚さ（光学厚）を発光波長の１／１０以下程度とする。この場合、その外側が大気なら、実効的にはほぼ大気と同等の屈折率を実現することができる。 First, the thickness of the insulating layer 8 on the side surface of the element in the vicinity of the active layer 3 is sufficiently thin so that the effective refractive index is equivalent to that of the atmosphere. When the light propagating through the active layer 3 is totally reflected at the low refractive index insulating layer interface, the effective refractive index felt by the light is regarded as an average of up to about one wavelength of the medium on the low refractive index side. The effective thickness (optical thickness) of the insulating layer 8 is about 1/10 or less of the emission wavelength. In this case, if the outside is the atmosphere, a refractive index substantially equivalent to that of the atmosphere can be realized.
たとえば、絶縁層８として屈折率ｎ２が１．５程度のＳｉＯ２を用いた場合、活性層３近傍のＳｉＯ２膜厚（光学厚）を発光波長の１／１０とすれば、実効的な屈折率は１．０５程度となり、全反射の臨界角度θｔｈは２３．８°となり、大気の屈折率（約１）の場合の臨界角度２２．６°に近い値を実現できる。比較のため、同様に素子側面に絶縁層を形成する特許文献２記載の技術について考えると、実効的な屈折率がＳｉＯ２の屈折率（１．５程度）となるため、臨界角度は３５．２°程度とかなり大きくなってしまう。 For example, when SiO 2 having a refractive index n2 of about 1.5 is used as the insulating layer 8, if the SiO 2 film thickness (optical thickness) in the vicinity of the active layer 3 is 1/10 of the emission wavelength, effective refraction is achieved. The rate is about 1.05, the critical angle θth of total reflection is 23.8 °, and a value close to the critical angle 22.6 ° in the case of the refractive index of the atmosphere (about 1) can be realized. For comparison, considering the technique described in Patent Document 2 in which an insulating layer is similarly formed on the side surface of the element, the effective refractive index is the refractive index of SiO 2 (about 1.5). It becomes quite large at around 2 °.
活性層３を伝播してくる光を、効率的に取り出し方向へ全反射させるためには、素子側面の傾斜角、もしくは、絶縁層表面の傾斜角が臨界角度θｔｈより大きい必要があるため、たとえば特許文献２記載の技術よりも臨界角度θｔｈが小さい本実施例においては、それらの傾斜角を小さくして、すなわち素子側面を垂直に近く形成して、素子外形サイズの拡大を抑制することができる。 In order to efficiently totally reflect light propagating through the active layer 3 in the extraction direction, the inclination angle of the element side surface or the inclination angle of the insulating layer surface needs to be larger than the critical angle θth. In the present embodiment having a critical angle θth smaller than that of the technique described in Patent Document 2, the inclination angle thereof can be reduced, that is, the element side surface can be formed nearly perpendicular to suppress the expansion of the element outer size. .
なお、絶縁層８を薄くしすぎると、電気的な保護層としての特性が損なわれる懸念があるが、たとえば数十Å以上の厚さをもつＳｉＯ２膜であれば、絶縁膜として有効であることが知られている。ＡｌｘＩｎｙＧａｚＮ系の半導体発光素子の発光波長の１／１０が４５０Å前後であることを考慮すると、絶縁層８は絶縁膜として十分な膜厚を有しているといえる。 If the insulating layer 8 is made too thin, the characteristics as an electrical protective layer may be impaired. For example, an SiO 2 film having a thickness of several tens of mm or more is effective as an insulating film. It is known. Considering that 1/10 of the emission wavelength of the Al x In y Ga z N-based semiconductor light emitting device is around 450 mm, it can be said that the insulating layer 8 has a sufficient film thickness as an insulating film.
ここで、２０Å未満の厚さでは、材料系にかかわらず、素子側面全体に絶縁層８を膜状に形成することは困難であると考えられ、また、そうした状態では明らかに絶縁性に問題が生じると考えられる。したがって、絶縁層８の厚さは２０Å以上とすることが望ましい。 Here, when the thickness is less than 20 mm, it is considered that it is difficult to form the insulating layer 8 in the form of a film on the entire side surface of the element regardless of the material system. It is thought to occur. Therefore, the thickness of the insulating layer 8 is desirably 20 mm or more.
なお、特許文献１、２記載の素子構造において、必要な傾斜角を有する透明樹脂や絶縁膜を形成しようとすると、樹脂の加工精度の問題や絶縁膜の傾斜角度が大きすぎる問題のため、活性層近傍での低屈折率材料の膜厚をウエハ面内均一に、発光波長の１／１０程度に制御することは極めて困難であると思われる。 In addition, in the element structure described in Patent Documents 1 and 2, if an attempt is made to form a transparent resin or an insulating film having a necessary inclination angle, the active process is not possible due to a problem of resin processing accuracy or an excessively large inclination angle of the insulating film. It seems extremely difficult to control the film thickness of the low refractive index material in the vicinity of the layer uniformly within the wafer surface to about 1/10 of the emission wavelength.
また、背景技術で述べたように、テーパ角を有する素子側面に絶縁層を平坦に形成することは困難である。しかしながら、２０Å以上、発光波長の１／１０以下の範囲におさまる程度の平坦性をもつ膜であれば、容易に形成可能である。絶縁層８に凹凸があると、厚い部分と薄い部分では１波長分までの範囲で絶縁層８と大気の膜厚比率が変わるため、実効的な屈折率も若干変動する。また薄い部分で２０Åを下回ると絶縁性の問題が懸念される。しかし２０Å以上、発光波長の１／１０以下の厚さを有する絶縁層８の場合、絶縁性、実効的な屈折率ともに、問題は生じない。 Further, as described in the background art, it is difficult to form the insulating layer flat on the side surface of the element having the taper angle. However, it can be easily formed as long as the film has a flatness within a range of 20 mm or more and 1/10 or less of the emission wavelength. If the insulating layer 8 is uneven, the effective refractive index varies slightly because the film thickness ratio between the insulating layer 8 and the atmosphere changes in the range up to one wavelength in the thick and thin portions. Moreover, if it is less than 20 mm in a thin portion, there is a concern about insulation problems. However, in the case of the insulating layer 8 having a thickness of 20 mm or more and 1/10 or less of the emission wavelength, there is no problem in both insulation and effective refractive index.
次に、凹凸形状の形成されたｎ型半導体層２表面の絶縁層８について説明する。これはｎ型半導体層２の屈折率ｎ１より小さく、大気の屈折率よりも大きい屈折率ｎ２（１＜ｎ２＜ｎ１）を有する材料で形成される層であり、ｎ型半導体層２表面での臨界角を大きくし、全反射を抑制して、凹凸形状による光取り出し効率向上に加え、更に光取り出し効率を高めるためのものである。そのため、ｎ型半導体層２表面の絶縁層８は、活性層３で発光される光の波長と同等以上の膜厚（光学厚）とし、実効的な屈折率を、ほぼ絶縁層８単体の屈折率ｎ２と同等にする。絶縁層８中の光の１波長は、大気中における波長λに対してλ／ｎ２と短くなるため、たとえば絶縁層８をＳｉＯ２（ｎ２≒１．５）で形成したときの、絶縁層８内でのＡｌｘＩｎｙＧａｚＮ系の半導体発光素子の発光波長は３０００Å程度となり、したがってｎ型半導体層２表面の絶縁層８の厚さが３０００Å程度以上であれば、絶縁層８の実効的な屈折率はｎ２となる。 Next, the insulating layer 8 on the surface of the n-type semiconductor layer 2 on which the concavo-convex shape is formed will be described. This is a layer formed of a material having a refractive index n2 (1 <n2 <n1) smaller than the refractive index n1 of the n-type semiconductor layer 2 and larger than the refractive index of the atmosphere. This is to increase the critical angle, suppress total reflection, improve the light extraction efficiency due to the uneven shape, and further increase the light extraction efficiency. Therefore, the insulating layer 8 on the surface of the n-type semiconductor layer 2 has a film thickness (optical thickness) equal to or greater than the wavelength of the light emitted from the active layer 3, and the effective refractive index is substantially the same as that of the insulating layer 8 alone. It is made equal to the rate n2. Since one wavelength of light in the insulating layer 8 is as short as λ / n2 with respect to the wavelength λ in the atmosphere, for example, the insulating layer 8 when the insulating layer 8 is formed of SiO 2 (n2≈1.5). The light emission wavelength of the Al x In y Ga z N-based semiconductor light emitting device is about 3000 mm, and therefore, if the thickness of the insulating layer 8 on the surface of the n-type semiconductor layer 2 is about 3000 mm or more, the insulating layer 8 is effective. The effective refractive index is n2.
ｎ型半導体層２表面の絶縁層８の膜厚が、絶縁層８内での発光波長λ／ｎ２より薄い場合、絶縁層８の実効的な屈折率は、膜厚が薄くなるほど大気の屈折率に近づき、ｎ型半導体層２表面で全反射を抑制する効果が小さくなる。たとえば絶縁層８がＳｉＯ２で形成される場合、絶縁層８の厚さｄが、ｄ≧λ／ｎ２のとき実効的な屈折率は１．５程度、ｄ＝λ／ｎ２×８０％のとき１．４程度、ｄ＝λ／ｎ２×５０％のとき１．２５程度となる。このため、ｎ型半導体層２表面の絶縁層８の厚さは、屈折率の減少分が０．１以下と小さいλ／ｎ２の８０％以上とすることが好ましい。 When the film thickness of the insulating layer 8 on the surface of the n-type semiconductor layer 2 is smaller than the emission wavelength λ / n2 in the insulating layer 8, the effective refractive index of the insulating layer 8 is the refractive index of the atmosphere as the film thickness decreases. The effect of suppressing total reflection at the surface of the n-type semiconductor layer 2 is reduced. For example, when the insulating layer 8 is formed of SiO 2 , the effective refractive index is about 1.5 when the thickness d of the insulating layer 8 is d ≧ λ / n2, and when d = λ / n2 × 80%. It is about 1.25 when d = λ / n2 × 50%. For this reason, it is preferable that the thickness of the insulating layer 8 on the surface of the n-type semiconductor layer 2 is 80% or more of λ / n2 where the decrease in refractive index is 0.1 or less.
ここで、素子側面から離れた位置の活性層３で発光された光ほど、素子側面に到達する割合が減少するため、ｎ型半導体層２表面近傍の素子側面に到達する光は、大半が素子側面近傍の活性層３で発光された光であり、したがって素子側面に対して浅い角度で入射する。入射角が臨界角度以上となるため、光取り出し効率に大きな差が生じないことから、ｎ型半導体層２表面近傍の素子側面に形成される絶縁層８の実効的な屈折率は、ＳｉＯ２単体の屈折率（≒１．５）と同等でもよいし、大気の屈折率（≒１）と同等でもよい。ただし、逆テーパ形状を有し破損しやすいｎ型半導体層２表面近傍領域の素子を物理的に支える観点からは、当該領域の絶縁層８は、サブμｍ程度の膜厚を備えていることが好ましい。しかしながら、ｎ型半導体層２表面及び表面近傍の素子側面領域の絶縁層８を極端に厚くすると、成膜時間が不必要に長くなり、工数及びコスト面での問題が生じるため、ｎ型半導体層２表面に形成される絶縁層８の厚さは、λ／ｎ２の８０％以上２００％以下とするのが好ましい。 Here, the light emitted from the active layer 3 at a position farther from the device side surface decreases the rate of reaching the device side surface, so that most of the light reaching the device side surface near the surface of the n-type semiconductor layer 2 is the device. This light is emitted from the active layer 3 in the vicinity of the side surface, and is therefore incident at a shallow angle with respect to the device side surface. Since the incident angle is equal to or greater than the critical angle, there is no significant difference in light extraction efficiency. Therefore, the effective refractive index of the insulating layer 8 formed on the element side surface near the surface of the n-type semiconductor layer 2 is SiO 2 alone. May be equivalent to the refractive index of (≈1.5) or the refractive index of the atmosphere (≈1). However, from the viewpoint of physically supporting an element in the region near the surface of the n-type semiconductor layer 2 that has an inversely tapered shape and is easily damaged, the insulating layer 8 in the region may have a thickness of about sub μm. preferable. However, if the insulating layer 8 on the surface of the n-type semiconductor layer 2 and the element side surface region in the vicinity of the surface is extremely thick, the film formation time becomes unnecessarily long, causing problems in terms of man-hours and costs. 2 The thickness of the insulating layer 8 formed on the surface is preferably 80% to 200% of λ / n2.
素子側面の活性層３の位置における絶縁層８の厚さを、２０Å以上、絶縁層８内での半導体発光素子の発光波長の１／１０以下とし、ｎ型半導体層２表面における絶縁層８の厚さを、絶縁層８内での発光波長λ／ｎ２の８０％以上２００％以下とする条件で、ｎ型半導体層２表面及び素子側面に絶縁層８を一括成膜する手法としては、実施例で行ったように、スパッタ成膜で、成膜レート、成膜雰囲気圧力を調整する方法を採用することができる。具体的な成膜条件は、スパッタ装置の構成や使用条件により異なるが、成膜レートを遅くしてｎ型半導体層２表面に堆積される材料の割合を減らし、かつ、成膜雰囲気（Ａｒなど）の圧力を高くしてスパッタ材料との衝突確率を上げることで、逆テーパ形状の素子側面領域への回り込み成分を増やして、活性層３近傍の素子側面の成膜割合を増加させることができる。 The thickness of the insulating layer 8 at the position of the active layer 3 on the side surface of the element is 20 mm or more and 1/10 or less of the emission wavelength of the semiconductor light emitting element in the insulating layer 8, and the insulating layer 8 on the surface of the n-type semiconductor layer 2 As a method for collectively forming the insulating layer 8 on the surface of the n-type semiconductor layer 2 and the side surface of the element under the condition that the thickness is 80% or more and 200% or less of the emission wavelength λ / n2 in the insulating layer 8, As performed in the example, it is possible to employ a method of adjusting the film formation rate and the film formation atmosphere pressure by sputtering film formation. Although the specific film formation conditions vary depending on the configuration and use conditions of the sputtering apparatus, the film formation rate is decreased to reduce the ratio of the material deposited on the surface of the n-type semiconductor layer 2, and the film formation atmosphere (Ar or the like) ) Is increased to increase the collision probability with the sputtering material, thereby increasing the wraparound component to the element side region of the reverse taper shape and increasing the deposition rate of the element side surface in the vicinity of the active layer 3. .
実施例による半導体発光素子は、活性層３近傍の絶縁層８を十分薄くすることで、活性層３と絶縁層８の界面での屈折率差を大きくし、活性層３を伝播する光を効率的に光取り出し面方向へ全反射させ、光取り出し効率を向上させた半導体発光素子である。また、光取り出し効率は、絶縁層８のｎ型半導体層２表面における厚さを、絶縁層８内での発光波長λ／ｎ２の８０％以上２００％以下とすることによっても向上する。 The semiconductor light emitting device according to the embodiment increases the refractive index difference at the interface between the active layer 3 and the insulating layer 8 by making the insulating layer 8 in the vicinity of the active layer 3 sufficiently thin, and efficiently propagates the light propagating through the active layer 3. In particular, this is a semiconductor light emitting device that is totally reflected in the direction of the light extraction surface to improve the light extraction efficiency. The light extraction efficiency can also be improved by setting the thickness of the insulating layer 8 on the surface of the n-type semiconductor layer 2 to 80% to 200% of the emission wavelength λ / n2 in the insulating layer 8.
また、活性層３と絶縁層８の界面での屈折率差の大きい実施例による半導体発光素子は、従来の半導体発光素子よりも、素子側面のテーパ角θを０に近づけて形成しても、効率的な全反射が実現されるため、素子外形サイズの拡大を抑止してウエハ面内での素子の取り数を増加させ、歩留まりを向上させることができる。更に、素子側面のテーパ角θを０に近く形成することで、素子端部で膜厚が薄く、機械的強度が弱まる領域を減らし、こうした箇所のチッピング、クラッキングを低減することでも歩留まりを向上させることができる。 In addition, the semiconductor light emitting device according to the embodiment having a large refractive index difference at the interface between the active layer 3 and the insulating layer 8 may be formed with the taper angle θ on the device side surface being closer to 0 than the conventional semiconductor light emitting device, Since efficient total reflection is realized, it is possible to suppress an increase in the outer size of the element, increase the number of elements taken on the wafer surface, and improve the yield. Furthermore, by forming the taper angle θ on the side surface of the element close to 0, the area where the film thickness is thin and the mechanical strength is weakened at the end of the element is reduced, and the yield is also improved by reducing chipping and cracking at these places. be able to.
以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。 Although the present invention has been described with reference to the embodiments, the present invention is not limited thereto. It will be apparent to those skilled in the art that various modifications, improvements, combinations, and the like can be made.
たとえば、貼り合わせ構造を有する薄膜半導体発光素子全般に利用可能である。 For example, the present invention can be used for all thin film semiconductor light emitting devices having a bonded structure.
１ 成長基板（サファイア基板）
２ ｎ型半導体層（ｎ−ＧａＮ層）
３ 活性層
４ ｐ型半導体層（ｐ−ＧａＮ層）
５ ｐオーミック電極
６ 接合金属層
７ 支持基板
８ 絶縁層（ＳｉＯ２層）
９ ｎ電極
1. Growth substrate (sapphire substrate)
2 n-type semiconductor layer (n-GaN layer)
3 active layer 4 p-type semiconductor layer (p-GaN layer)
5 p ohmic electrode 6 bonding metal layer 7 support substrate 8 insulating layer (SiO 2 layer)
9 n electrode
Claims (6)
前記半導体層の第１の表面上に形成された第１の電極と、
前記半導体層の前記第１の表面とは反対の第２の表面上に形成された第２の電極と
を有し、
前記半導体層は、前記第２の電極側から見たとき、側面が逆テーパ形状に形成されており、
更に、前記半導体層の前記側面上に形成された第１の絶縁層を含み、
前記側面上の前記活性層の位置における前記第１の絶縁層の厚さは、２０Å以上、かつ、前記活性層で発光される光の前記第１の絶縁層内での波長の１／１０以下である半導体発光素子。 A semiconductor layer including an active layer;
A first electrode formed on a first surface of the semiconductor layer;
A second electrode formed on a second surface opposite to the first surface of the semiconductor layer;
When viewed from the second electrode side, the semiconductor layer has a side surface formed in an inversely tapered shape,
A first insulating layer formed on the side surface of the semiconductor layer;
The thickness of the first insulating layer at the position of the active layer on the side surface is 20 mm or more, and 1/10 or less of the wavelength of the light emitted from the active layer in the first insulating layer. A semiconductor light emitting device.
前記第２の絶縁層の厚さは、前記活性層で発光される光の、前記第２の絶縁層内での波長の８０％以上２００％以下である請求項１に記載の半導体発光素子。 A second insulating layer formed on the second surface of the semiconductor layer;
2. The semiconductor light emitting element according to claim 1, wherein a thickness of the second insulating layer is not less than 80% and not more than 200% of a wavelength of light emitted from the active layer in the second insulating layer.
（ｂ）前記半導体層の表面に第１の電極を形成する工程と、
（ｃ）前記第１の電極側から見たとき、前記半導体層の側面が順テーパ形状となるように、前記活性層を分離する工程と、
（ｄ）前記成長基板上の積層構造を、支持基板と接合する工程と、
（ｅ）前記成長基板を除去する工程と、
（ｆ）前記成長基板が除去され、露出した前記半導体層表面、及び、前記半導体層の側面に、絶縁層を形成する工程と、
（ｇ）前記成長基板が除去され、露出した前記半導体層表面に、第２の電極を形成する工程と
を有し、
前記工程（ｆ）において、前記側面上の前記活性層の位置における前記絶縁層の厚さが、２０Å以上、かつ、前記活性層で発光される光の前記絶縁層内での波長の１／１０以下となるように、前記絶縁層を形成する半導体発光素子の製造方法。 (A) forming a semiconductor layer including an active layer on the growth substrate;
(B) forming a first electrode on the surface of the semiconductor layer;
(C) separating the active layer such that the side surface of the semiconductor layer has a forward tapered shape when viewed from the first electrode side;
(D) bonding the stacked structure on the growth substrate to a support substrate;
(E) removing the growth substrate;
(F) forming the insulating layer on the exposed semiconductor layer surface and the side surface of the semiconductor layer after the growth substrate is removed;
(G) removing the growth substrate and forming a second electrode on the exposed semiconductor layer surface;
In the step (f), the thickness of the insulating layer at the position of the active layer on the side surface is 20 mm or more, and 1/10 of the wavelength in the insulating layer of the light emitted from the active layer A method for manufacturing a semiconductor light emitting device, wherein the insulating layer is formed so as to be as follows.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012021143A JP5851866B2 (en) | 2012-02-02 | 2012-02-02 | Semiconductor light emitting device and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012021143A JP5851866B2 (en) | 2012-02-02 | 2012-02-02 | Semiconductor light emitting device and manufacturing method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2013161884A JP2013161884A (en) | 2013-08-19 |
| JP5851866B2 true JP5851866B2 (en) | 2016-02-03 |
Family
ID=49173918
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012021143A Active JP5851866B2 (en) | 2012-02-02 | 2012-02-02 | Semiconductor light emitting device and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5851866B2 (en) |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5854516B2 (en) * | 1980-09-30 | 1983-12-05 | 富士通株式会社 | semiconductor laser |
| JP3602305B2 (en) * | 1997-09-03 | 2004-12-15 | アルプス電気株式会社 | Semiconductor laser |
| JPH11220163A (en) * | 1998-01-30 | 1999-08-10 | Ricoh Co Ltd | Led array head |
| JP2003133584A (en) * | 2001-10-29 | 2003-05-09 | Kyocera Corp | Semiconductor light emitting element |
| JP4868709B2 (en) * | 2004-03-09 | 2012-02-01 | 三洋電機株式会社 | Light emitting element |
| JP2008053685A (en) * | 2006-08-23 | 2008-03-06 | Samsung Electro Mech Co Ltd | Vertical-structure gallium nitride light-emitting diode element, and its manufacturing method |
| JP5493252B2 (en) * | 2007-06-28 | 2014-05-14 | 日亜化学工業株式会社 | Semiconductor light emitting device |
| JP2011035017A (en) * | 2009-07-30 | 2011-02-17 | Hitachi Cable Ltd | Light-emitting device |
-
2012
- 2012-02-02 JP JP2012021143A patent/JP5851866B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2013161884A (en) | 2013-08-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8716728B2 (en) | Nitride semiconductor light-emitting diode device | |
| US9209362B2 (en) | Semiconductor light emitting device and method of fabricating semiconductor light emitting device | |
| JP5030398B2 (en) | Gallium nitride compound semiconductor light emitting device | |
| CN102255013B (en) | Method for making light-emitting diode with vertical structure through stripping GaN based epitaxial layer and sapphire substrate by using wet process | |
| US8390007B2 (en) | Semiconductor light emitting device and method of fabricating semiconductor light emitting device | |
| EP2595202B1 (en) | Semiconductor light-emitting device and method for manufacturing semiconductor light-emitting device | |
| US20140038320A1 (en) | Method of manufacturing a light emitting diode | |
| JP2009004625A (en) | Semiconductor light emitting device | |
| JP2009295611A (en) | Semiconductor light emitting element and manufacturing method thereof | |
| JP2010219502A (en) | Light emitting device | |
| JP2012033695A (en) | Semiconductor light-emitting device | |
| US8772790B2 (en) | Nitride semiconductor light-emitting element, nitride semiconductor light-emitting device, and method of manufacturing nitride semiconductor light-emitting element | |
| JP5733594B2 (en) | Semiconductor light emitting device | |
| JP2008091862A (en) | Nitride semiconductor light emitting device, and manufacturing method of nitride semiconductor light emitting device | |
| JP2012028773A (en) | Semiconductor light-emitting element and manufacturing method of the same | |
| TW202005110A (en) | Semiconductor light-emitting element and production method for semiconductor light-emitting element | |
| JP2004247411A (en) | Semiconductor light emitting device and its manufacturing method | |
| JP5306581B2 (en) | Nitride semiconductor light emitting device and method for manufacturing nitride semiconductor light emitting device | |
| JP5298927B2 (en) | Light emitting element | |
| KR100837846B1 (en) | Nitride Light Emitting Diode including Laser energy absorbing superlattices and fabrication method thereof | |
| US9911902B2 (en) | Semiconductor light-emitting device | |
| JP5945409B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP5851866B2 (en) | Semiconductor light emitting device and manufacturing method thereof | |
| JP2009094108A (en) | MANUFACTURING METHOD OF GaN-BASED LED DEVICE | |
| JP2008124411A (en) | Nitride semiconductor light-emitting diode element |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150107 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20151030 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20151117 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20151203 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5851866 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |