JP5847083B2 - 発光素子の製造方法 - Google Patents

発光素子の製造方法 Download PDF

Info

Publication number
JP5847083B2
JP5847083B2 JP2012526622A JP2012526622A JP5847083B2 JP 5847083 B2 JP5847083 B2 JP 5847083B2 JP 2012526622 A JP2012526622 A JP 2012526622A JP 2012526622 A JP2012526622 A JP 2012526622A JP 5847083 B2 JP5847083 B2 JP 5847083B2
Authority
JP
Japan
Prior art keywords
layer
substrate
semiconductor layer
gan
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012526622A
Other languages
English (en)
Other versions
JP2013503472A (ja
Inventor
チャン ヨン キム，
チャン ヨン キム，
酒井　士郎
士郎 酒井
ハ モク キム，
ハ モク キム，
ユン ヒ イ，
ユン ヒ イ，
ソ ヨン ムン，
ソ ヨン ムン，
クン ワン キム，
クン ワン キム，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seoul Viosys Co Ltd
Original Assignee
Seoul Viosys Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020090079436A external-priority patent/KR101229832B1/ko
Priority claimed from KR1020090079429A external-priority patent/KR101106136B1/ko
Priority claimed from KR1020090079434A external-priority patent/KR101106150B1/ko
Priority claimed from KR1020090079431A external-priority patent/KR101106149B1/ko
Application filed by Seoul Viosys Co Ltd filed Critical Seoul Viosys Co Ltd
Publication of JP2013503472A publication Critical patent/JP2013503472A/ja
Application granted granted Critical
Publication of JP5847083B2 publication Critical patent/JP5847083B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Led Devices (AREA)
  • Semiconductor Lasers (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

本発明は、半導体基板の製造方法及び発光素子の製造方法に関する。特に、新規の成長基板の剥離方法を用いた半導体基板の製造方法及び発光素子の製造方法に関するものである。
窒化ガリウム（ＧａＮ）系半導体を用いた発光ダイオード（以下、「ＬＥＤ」という。）は、信号機や液晶パネルのバックライト等の様々な機器に利用されている。ＬＥＤの発光効率は、結晶の転位密度・欠陥に影響されることが知られている。ＧａＮ系半導体の結晶成長は、サファイア等の異種基板の上で行われるが、ＧａＮ層と基板との間の格子不整合及び熱膨張係数のミスマッチが発生し、高転位密度や欠陥の増大をもたらすとされている。
そこで、ＧａＮ系半導体の結晶成長は、ＧａＮ基板等の同種材料の基板の上で行うことが望ましい。一方、ＧａＮで窒素の解離率が高いこと等によりＧａＮ融液の形成が難しく、ＧａＮ基板の製造を困難にしている。また、ＧａＮ基板用に成長させたＧａＮバルク結晶をＧａＮ基板として剥離するため、機械研磨やレーザ剥離等が用いられているが、実用的なサイズのＧａＮ基板を再現性良く得ることは非常に困難であった。特に、レーザを用いた剥離は、膨大な時間を要し、ＧａＮ基板のコストを上昇させる原因となっている。
また、非特許文献１では、石英基板の上、Ｗ・Ｍｏ・Ｔａ・及びＮｂの高融点金属基板の上、及びＳｉ基板の上のそれぞれに、プラズマ分子線エピタキシ（ｐｌａｓｍａ ａｓｓｉｓｔｅｄ ｍｏｌｅｃｕｌａｒ ｂｅａｍ ｅｐｉｔａｘｙ）を用いてＧａＮを結晶成長させる例を示している。
しかし、上述したように、ＧａＮ基板の製造は非常に困難でありコストも高いため、ＬＥＤやレーザダイオード等の発光素子は、サファイア等の異種基板の上でＧａＮ層を成長させて製造される場合が多い。しかし、上述の高転位密度や欠陥の増大により、ＬＥＤの発光性能の向上が妨げられている。さらに、サファイア基板は、ＧａＮ基板に比べて熱伝導率が低く、デバイスの熱放熱性を低下させる。これは、ＬＥＤやレーザダイオードを製造する場合、長期寿命化を妨げる原因になる。
一方、サファイアにおける問題を解決するために、これら異種基板を成長基板として用いてＧａＮ層を成長させた後、ＧａＮ層に２次基板を付着し、エキシマレーザを用いて成長基板であるサファイアとＧａＮ層との界面でＧａＮ層を局部的に分解することによってサファイアを除去するレーザリフトオフ法が開発されている。このような方法は、特に、大面積の発光ダイオード（パワーチップ）などに適した垂直型構造の発光素子を製造するのに用いられる。
しかし、上述したように、レーザを用いた成長基板の剥離は、膨大な時間を要し、発光素子の製造コストを上昇させる。また、サファイアを通してレーザを照射するためにはサファイアのレーザ透過率を高める必要があり、サファイアの露出面をポリッシングしなければならない。このために、サファイアの厚さが薄くなり、再使用するのに不適切となる。
「Ｐｏｌｙｃｒｙｓｔａｌｌｉｎｅ ＧａＮ ｆｏｒ ｌｉｇｈｔ ｅｍｉｔｔｅｒ ａｎｄ ｆｉｅｌｄ ｅｌｅｃｔｒｏｎ ｅｍｉｔｔｅｒ ａｐｐｌｉｃａｔｉｏｎ」Ｓ．Ｈａｓｅｇａｗａ，Ｓ．Ｎｉｓｈｉｄａ，Ｔ．Ｙａｍａｓｈｉｔａ，Ｈ．Ａｓａｈｉ，Ｔｈｉｎ Ｓｏｌｉｄ Ｆｉｌｍｓ ４８７（２００５）２６０―２６７
本発明が解決しようとする技術的課題は、レーザを使用せずに成長基板を除去することのできる半導体基板の製造方法及び発光素子の製造方法を提供することにある。
本発明が解決しようとする他の技術的課題は、成長基板をポリッシングする必要がないので成長基板を再使用することが可能な半導体基板の製造方法及び発光素子の製造方法を提供することにある。
本発明が解決しようとする更に他の技術的課題は、異種材料の基板の上に平坦で剥離が容易なＧａＮ基板を低コストで製造することができる製造方法を提供すると同時に、そのＧａＮ基板を用いて製造するＬＥＤやレーザダイオードなどの発光素子の性能向上や長寿命化を実現することにある。
本発明が解決しようとする更に他の技術的課題は、半導体基板及び発光素子の製造により発生し得る反応副生成物を効果的に除去し、良好な品質の半導体基板及び発光素子を製造する方法を提供することにある。
本発明が解決しようとする更に他の技術的課題は、レーザを使用せずとも異種材料の成長基板を容易に剥離できるように成長基板の上に形成された半導体層に空洞を形成する発光素子の製造方法を提供することにある。
本発明が解決しようとする更に他の技術的課題は、半導体層に空洞を形成するときに発生する反応副生成物によって半導体層の上の化合物半導体層の結晶品質が低下することを防止できる発光素子の製造方法を提供することにある。
本発明の第１の実施態様によると、半導体基板の製造方法が提供される。この方法は、基板の上に第１の半導体層を形成し、第１の半導体層の上にパターン状に金属性材料層を形成し、第１の半導体層の上及び金属性材料層の上に第２の半導体層を形成するとともに、金属性材料層より下層部分の第１の半導体層に空洞を形成し、化学溶液を使用して第１の半導体層の少なくとも一部をエッチングすることによって第２の半導体層から基板を剥離することを含む。
金属性材料層は、第１の半導体層の上に一定の間隔及び幅でストライプ状に形成され、第２の半導体層は、金属性材料層を覆う厚さで形成される。
また、金属性材料層は酸化膜を有し、前記酸化膜は前記第１の半導体層に対するマスクを形成することが望ましい。
金属性材料層は、第１の半導体層及び第２の半導体層に通じる複数の孔が形成される厚さで形成されてもよい。
また、金属性材料層は、第２の半導体層を形成するときの加熱温度より高融点の金属性材料を用いて形成される。
また、金属性材料層は酸化膜を有し、酸化膜は、第１の半導体層に対するマスクを形成するとともに、第１の半導体層及び第２の半導体層に通じる複数の孔を形成し、第２の半導体層を有機金属気相成長法を用いて形成するとき、金属性材料層が形成された部分の下層の第１の半導体層を金属性材料層及び酸素と反応させて複数の孔から蒸発させることによって、空洞を形成してもよい。
金属性材料層はタンタルであり、その膜厚が５ｎｍ〜１００ｎｍの範囲内であり、第１の半導体層の上に形成された後、タンタルの表面を酸化タンタルで覆ってもよい。
また、金属性材料層は、Ｔａ・Ｐｔ・Ｎｉ・及びＣｒからなる群より選ばれたいずれか一つ又は二つ以上を含んでもよい。
また、基板は、サファイア基板又はシリコン系基板であってもよい。
一方、化学溶液は、ＫＯＨ・ＮａＯＨ・Ｈ２ＰＯ４・ＨＣＬ及びＨ２ＳＯ４からなる群より選ばれた少なくとも一つを含んでもよく、化学溶液を用いた第１の半導体層のエッチングは、湿式エッチング、光強化化学エッチング（ｐｈｏｔｏ ｅｎｈａｎｃｅｄ ｃｈｅｍｉｃａｌ ｅｔｃｈ）又は光電気化学エッチング（ｐｈｏｔｏ ｅｌｅｃｔｒｏｃｈｅｍｉｃａｌ ｅｔｃｈ）であり得る。
本発明の第２の実施態様によると、発光素子の製造方法が提供される。この方法は、第１の基板の上に第１の半導体層を形成し、第１の半導体層の上にパターン状に金属性材料層を形成し、第１の半導体層の上及び金属性材料層の上に第２の半導体層を形成するとともに、金属性材料層より下層部分の第１の半導体層に空洞を形成し、第２の半導体層の上に第１の化合物半導体層を形成し、第１の化合物半導体層の上に活性層を形成し、活性層の上に第２の化合物半導体層を形成し、第２の化合物半導体層の上に第２の基板を付着させ、化学溶液を使用して第１の半導体層の少なくとも一部をエッチングすることによって第２の半導体層から第１の基板を剥離することを含む。
金属性材料層は、第１の半導体層の上に一定の間隔及び幅でストライプ状に形成され、第２の半導体層は、金属性材料層を覆う厚さで形成される。
また、金属性材料層は酸化膜を有し、酸化膜は第１の半導体層に対するマスクを形成することが望ましい。
金属性材料層は、第１の半導体層及び第２の半導体層に通じる複数の孔が形成される厚さで形成されてもよい。
また、金属性材料層は、第２の半導体層を形成するときの加熱温度より高融点の金属性材料を用いて形成される。
また、金属性材料層は酸化膜を有し、酸化膜は、第１の半導体層に対するマスクを形成するとともに、第１の半導体層及び第２の半導体層に通じる複数の孔を形成し、第２の半導体層を有機金属気相成長法を用いて形成するとき、金属性材料層が形成された部分の下層の第１の半導体層を金属性材料層及び酸素と反応させて複数の孔から蒸発させることによって、空洞を形成してもよい。
金属性材料層はタンタルであり、その膜厚が５ｎｍ〜１００ｎｍ範囲内であり、第１の半導体層の上に形成された後、タンタルの表面を酸化タンタルで覆ってもよい。
また、金属性材料層は、Ｔａ・Ｐｔ・Ｎｉ・及びＣｒからなる群より選ばれたいずれか一つ又は二つ以上を含んでもよい。
また、基板は、サファイア基板又はシリコン系基板であってもよい。
一方、化学溶液は、ＫＯＨ・ＮａＯＨ・Ｈ２ＰＯ４・ＨＣＬ及びＨ２ＳＯ４からなる群より選ばれた少なくとも一つを含んでもよく、化学溶液を用いた第１の半導体層のエッチングは、湿式エッチング、光強化化学エッチング（ｐｈｏｔｏ ｅｎｈａｎｃｅｄ ｃｈｅｍｉｃａｌ ｅｔｃｈ）又は光電気化学エッチング（ｐｈｏｔｏ ｅｌｅｃｔｒｏｃｈｅｍｉｃａｌ ｅｔｃｈ）であってもよい。
本発明の第３の実施態様によると、半導体基板の製造方法が提供される。この方法は、基板の上に第１の半導体層を形成し、第１の半導体層の上にパターン状に金属性材料層を形成し、第１の半導体層の上及び金属性材料層の上に第２の半導体層を形成するとともに、金属性材料層より下層部分の第１の半導体層に空洞を形成し、第２の半導体層を形成した後、基板を加熱することによって第１の半導体層内の空洞を成長させることを含む。
空洞の成長によって基板を第２の半導体層から容易に剥離することができる。
金属性材料層は、第１の半導体層の上に一定の間隔及び幅でストライプ状に形成され、第２の半導体層は、金属性材料層を覆う厚さで形成される。
また、金属性材料層は酸化膜を有し、酸化膜は第１の半導体層に対するマスクを形成することが望ましい。
金属性材料層は、第１の半導体層及び第２の半導体層に通じる複数の孔が形成される厚さで形成されてもよい。
また、金属性材料層は、第２の半導体層を形成するときの加熱温度より高融点の金属性材料を用いて形成する。
また、金属性材料層は酸化膜を有し、酸化膜は、第１の半導体層に対するマスクを形成するとともに、第１の半導体層及び第２の半導体層に通じる複数の孔を形成し、第２の半導体層を有機金属気相成長法を用いて形成するとき、金属性材料層が形成された部分の下層の第１の半導体層を金属性材料層及び酸素と反応させて複数の孔から蒸発させることによって、空洞を形成してもよい。
金属性材料層はタンタルであり、その膜厚が５ｎｍ〜１００ｎｍの範囲内にあり、第１の半導体層の上に形成された後、タンタルの表面を酸化タンタルで覆ってもよい。
また、基板は、サファイア基板又はシリコン系基板であってもよい。
一方、基板の加熱は、基板の温度が３００℃以上になるように行ってもよく、望ましくは、基板の温度が９００℃〜１１００℃になるように行ってもよい。
金属性材料層は、Ｔａ・Ｎｉ・Ｃｒ・Ｐｔ又はＭｏで形成されたり、又はこれらの合金で形成されてもよい。
本発明の第４の実施態様によると、発光素子の製造方法が提供される。この方法は、第１の基板の上に第１の半導体層を形成し、第１の半導体層の上にパターン状に金属性材料層を形成し、第１の半導体層の上及び金属性材料層の上に第２の半導体層を形成するとともに、金属性材料層より下層部分の第１の半導体層に空洞を形成し、第２の半導体層の上に第１の化合物半導体層を形成し、第１の化合物半導体層の上に活性層を形成し、活性層の上に第２の化合物半導体層を形成し、第２の化合物半導体層の上に第２の基板を付着させ、第２の基板を付着させた後、第１の基板を加熱することによって第１の半導体層内の空洞を成長させることを含む。空洞の成長によって第１の基板を第２の半導体層から容易に剥離することができる。
金属性材料層は、第１の半導体層の上に一定の間隔及び幅でストライプ状に形成され、第２の半導体層は、金属性材料層を覆う厚さで形成される。
また、金属性材料層は酸化膜を有し、酸化膜は第１の半導体層に対するマスクを形成することが望ましい。
金属性材料層は、第１の半導体層及び第２の半導体層に通じる複数の孔が形成される厚さで形成されてもよい。
また、金属性材料層は、第２の半導体層を形成するときの加熱温度より高融点の金属性材料を用いて形成される。
また、金属性材料層は酸化膜を有し、酸化膜は、第１の半導体層に対するマスクを形成するとともに、第１の半導体層及び第２の半導体層に通じる複数の孔を形成し、第２の半導体層を有機金属気相成長法を用いて形成するとき、金属性材料層が形成された部分の下層の第１の半導体層を金属性材料層及び酸素と反応させて複数の孔から蒸発させることによって、空洞を形成してもよい。
金属性材料層はタンタルであり、その膜厚が５ｎｍ〜１００ｎｍの範囲内にあり、第１の半導体層の上に形成された後、タンタルの表面を酸化タンタルで覆ってもよい。
また、基板は、サファイア基板又はシリコン系基板であってもよい。
一方、第１の基板の加熱は、基板の温度が３００℃以上になるように行ってもよく、望ましくは、基板の温度が９００℃〜１１００℃になるように行ってもよい。
金属性材料層は、Ｔａ・Ｎｉ・Ｃｒ・Ｐｔ又はＭｏで形成されたり、又はこれらの合金で形成されてもよい。
また、第１の基板の加熱は、第２の基板を付着させる間に行ってもよい。
本発明の第５の実施態様によると、半導体基板の製造方法が提供される。この方法は、基板の上に第１の半導体層を形成し、第１の半導体層の上にパターン状に金属性材料層を形成し、第１の半導体層の上及び金属性材料層の上に第２の半導体層を形成するとともに、金属性材料層より下層部分の第１の半導体層に空洞を形成し、第２の半導体層を形成する間又は第２の半導体層を形成した後、金属性材料層と窒素との反応副生成物を蒸発させて除去することを含む。
第１の半導体層に空洞を形成することによって基板を容易に剥離することができ、低コストで半導体基板を提供することができる。また、空洞を形成する間に発生する反応副生成物を除去することができ、良質の半導体基板を提供することができる。
金属性材料層はタンタルであってもよく、反応副生成物はＴａとＮとを含んでもよい。
また、第２の半導体層は窒化ガリウム系の化合物半導体であり、第２の半導体層は有機金属気相成長法で成長させ、反応副生成物は、第２の半導体層の成長温度、成長圧力、成長速度及びＧａソースの流量を調節して蒸発させてもよい。
一方、ＧａソースはＴＭＧａであって、ＴＭＧａの流量は８７μｍｏｌ／ｍｉｎ未満であってもよい。
また、金属性材料層と窒素との反応副生成物を蒸発させて除去することは、第２の半導体層の成長途中で第２半導体層の成長を停止した後、又は第２の半導体層の成長が完了した後、基板の温度を反応副生成物の蒸発温度に維持することによって行ってもよい。
また、金属性材料層と窒素との反応副生成物を蒸発させて除去することは、第２の半導体層の成長途中で第２半導体層の成長を停止した後、又は第２の半導体層の成長が完了した後、基板の周囲の圧力を反応副生成物の蒸発圧力に低下させることによって行ってもよい。
一方、金属性材料層は、第２の半導体層を形成するときの加熱温度より高融点の金属性材料を用いて形成することが望ましい。
また、金属性材料層は酸化膜を有し、酸化膜は、第１の半導体層に対するマスクを形成するとともに、第１の半導体層及び第２の半導体層に通じる複数の孔を形成し、第２の半導体層を有機金属気相成長法を用いて形成するとき、金属性材料層が形成された部分の下層の第１の半導体層を金属性材料層及び酸素と反応させて複数の孔から蒸発させることによって、空洞を形成してもよい。
基板は、サファイア基板又はシリコン系基板であってもよい。
また、第１の半導体層に形成された空洞を用いて基板を剥離し、第１の半導体層及び第２の半導体層から形成された半導体基板を製造してもよい。
本発明の第６の実施態様によると、発光素子の製造方法が提供される。この方法は、基板の上に第１の半導体層を形成し、第１の半導体層の上にパターン状に金属性材料層を形成し、第１の半導体層の上及び金属性材料層の上に第２の半導体層を形成するとともに、金属性材料層より下層部分の第１の半導体層に空洞を形成し、第２の半導体層の上に第１の化合物半導体層を形成し、第１の化合物半導体層の上に活性層を形成し、活性層の上に第２の化合物半導体層を形成することを含み、第２の半導体層を形成する間又は第２の半導体層を形成した後、金属性材料層と窒素との反応副生成物を蒸発させて除去することを特徴とする。
金属性材料層はタンタルであってもよく、反応副生成物はＴａ及びＮを含んでもよい。
また、第２の半導体層は窒化ガリウム系の化合物半導体であり、第２の半導体層は有機金属気相成長法で成長させ、反応副生成物は、第２の半導体層の成長温度、成長圧力、成長速度及びＧａソースの流量を調節して蒸発させてもよい。
ＧａソースはＴＭＧａであって、ＴＭＧａの流量は８７μｍｏｌ／ｍｉｎ未満であることが望ましい。
また、金属性材料層と窒素との反応副生成物を蒸発させて除去することは、第２の半導体層の成長途中で第２の半導体層の成長を停止した後、又は第２の半導体層の成長が完了した後、基板の温度を反応副生成物の蒸発温度に維持することによって行ってもよい。
また、金属性材料層と窒素との反応副生成物を蒸発させて除去することは、第２の半導体層の成長途中で第２の半導体層の成長を停止した後、又は第２の半導体層の成長が完了した後、基板周囲の圧力を反応副生成物の蒸発圧力に低下させることによって行ってもよい。
金属性材料層は、第２の半導体層を形成するときの加熱温度より高融点の金属性材料を用いて形成することが望ましい。
一方、金属性材料層は酸化膜を有し、酸化膜は、第１の半導体層に対するマスクを形成するとともに、第１の半導体層及び第２の半導体層に通じる複数の孔を形成し、第２の半導体層を有機金属気相成長法を用いて形成するとき、金属性材料層が形成された部分の下層の第１の半導体層を金属性材料層及び酸素と反応させて複数の孔から蒸発させることによって、空洞を形成してもよい。
基板は、サファイア基板又はシリコン系基板であってもよい。
一方、発光素子の製造方法は、第１の半導体層に形成された空洞を用いて基板を剥離することをさらに含んでもよい。
一方、第１の化合物半導体層は窒化ガリウム系の化合物半導体であり、第１の化合物半導体層は有機金属気相成長法で成長させ、反応副生成物は、第１の化合物半導体層の成長温度、成長圧力、成長速度及びＧａソースの流量を調節して蒸発させてもよい。
また、第１の化合物半導体層のＧａソースはＴＭＧａであって、ＴＭＧａの流量は８７μｍｏｌ／ｍｉｎ未満であることが望ましい。
本発明の第７の実施態様によると、発光素子の製造方法が提供される。この方法は、第１の半導体層及び第１の半導体層の上にパターン状に形成された金属性材料層を有する基板を第１のチャンバにローディングし、第１のチャンバ内で第１の半導体層の上及び金属性材料層の上に第２の半導体層を形成するとともに、金属性材料層より下層部分の第１の半導体層に空洞を形成し、第２の半導体層を有する基板を第１のチャンバから第２のチャンバに移送し、第２のチャンバで第２の半導体層の上に化合物半導体層を形成することを含む。
また、基板の移送は、真空破壊（ｖａｃｕｕｍ ｂｒｅａｋｉｎｇ）なしに行われる。すなわち、基板を移送するとき、基板は大気中に露出しないので、第２の半導体層の表面を洗浄する必要なしに、第２の半導体層の上に化合物半導体層を成長させることができる。
一方、金属性材料層は、第１の半導体層の上に一定の間隔及び幅でストライプ状に形成され、第２の半導体層は、金属性材料層を覆う。このために、第２の半導体層は金属性材料層の幅より１／２倍以上に形成される。
また、金属性材料層は酸化膜を有し、酸化膜は第１の半導体層に対するマスクを形成してもよい。
また、金属性材料層は、第１の半導体層及び第２の半導体層に通じる複数の孔が形成される厚さで形成されてもよい。
一方、第１の半導体層と第２の半導体層とは、同一又は異なる化合物半導体材料を用いて形成され、金属性材料層は、第２の半導体層を形成するときの加熱温度より高融点の金属性材料を用いて形成されることが望ましい。
また、金属性材料層は酸化膜を有し、酸化膜は、第１の半導体層に対するマスクを形成するとともに、第１の半導体層及び第２の半導体層に通じる複数の孔を形成し、第２の半導体層を有機金属気相成長法を用いて形成させるとき、金属性材料層が形成された部分の下層の第１の半導体層を金属性材料層及び酸素と反応させて複数の孔から蒸発させることによって、空洞を形成してもよい。
一方、前記金属性材料層はタンタルであり、その膜厚が５ｎｍ〜１００ｎｍであり、前記第１の半導体層の上に形成した後、前記タンタルの表面を酸化タンタルで覆うことができる。
一方、基板は、サファイア基板又はシリコン系基板であってもよい。
一方、化合物半導体層を形成することは、第１の化合物半導体層を形成し、第１の化合物半導体層の上に活性層を形成し、活性層の上に第２の化合物半導体層を形成することを含んでもよい。
また、第２の化合物半導体層の上に２次基板を付着させ、第１の半導体層に形成された空洞を用いて基板を剥離することができる。
本発明によると、成長基板とその上に形成された半導体層との間に空洞を形成し、空洞を用いて化学溶液で半導体層をエッチングしたり空洞を成長させることによって基板を容易に除去することができる。したがって、レーザを用いることなくサファイアなどの成長基板を除去することができ、低コストでＧａＮ基板などの半導体基板及び発光素子を製造することができる。また、２次基板ボンディングなどの工程で成長基板の加熱によって空洞を成長させることができ、成長基板を除去するための追加的な工程がなくても成長基板を剥離することができ、発光素子の製造工程を単純化することができる。
また、異種基板の上に平坦かつ剥離が容易なＧａＮ基板を低コストで製造することを可能にする製造方法を提供すると同時に、反応副生成物を効果的に除去することによって、そのＧａＮ基板を用いて製造されるＬＥＤやレーザダイオードなどの半導体素子の低コスト化、性能向上や長寿命化を実現することができる。
さらに、空洞を形成するときに発生する反応副生成物によってチャンバが汚染されるとしても、空洞を形成するチャンバと化合物半導体層を成長させるチャンバとを分離することによって良好な品質の化合物半導体層を成長させることができる。
本発明の実施形態１に係る半導体基板の製造方法を示す図であって、（Ａ）は第１のＧａＮ層を形成する工程を示す断面図、（Ｂ）はＴａ層を形成する工程を示す断面図、（Ｃ）は第２のＧａＮ層及び空洞の形成途中を示す断面図、（Ｄ）は第２のＧａＮ層の形成の完了を示す断面図、（Ｅ）はサファイア基板を剥離した状態を示す断面図、（Ｆ）は完成したＧａＮ基板の断面図である。 実施形態１の実施例１に係る半導体基板のＳＥＭ断面写真である。 実施形態１の実施例１に係る半導体基板のＥＤＸのスペクトラム図である。 実施形態１の実施例１に係る半導体基板のＳＥＭ断面写真及びＥＤＸ図であって、（Ａ）は図２の拡大領域のＳＥＭ断面写真、（Ｂ）はＧａのＥＤＸ図、（Ｃ）はＡｌのＥＤＸ図、（Ｄ）はＯのＥＤＸ図である。 実施形態１の実施例１に係る半導体基板のＳＥＭ断面写真及びＳＥＭ表面写真であって、（Ａ）は半導体基板のＳＥＭ断面写真、（Ｂ）は半導体基板のＳＥＭ表面写真である。 実施形態１の実施例１に係る半導体基板のＥＤＸ図であって、（Ａ）はＧａのＥＤＸ図、（Ｂ）はＴａのＥＤＸ図である。 比較例１に係る半導体基板のＳＥＭ鳥瞰写真及びＳＥＭ表面写真であって、（Ａ）は半導体基板のＳＥＭ鳥瞰写真、（Ｂ）は半導体基板のＳＥＭ表面写真である。 比較例１に係る半導体基板のＥＤＸのスペクトラム図及びＥＤＸ図であって、（Ａ）は図７（Ｂ）のＥＤＸのスペクトラム図、（Ｂ）は図７（Ｂ）のＧａのＥＤＸ図、（Ｃ）は図７（Ｂ）のＮのＥＤＸ図である。 比較例１に係る半導体基板のＳＥＭ断面写真及びＥＤＸスペクトラム図であって、（Ａ）はボイドのＳＥＭ断面写真、（Ｂ）は（Ａ）のＥＤＸスペクトラム図である。 比較例１に係る半導体基板のＥＤＸ図であって、（Ａ）は図９（Ａ）のＧａのＥＤＸ図、（Ｂ）は図９（Ａ）のＮのＥＤＸ図、（Ｃ）は図９（Ａ）のＴａのＥＤＸ図である。 本発明の実施形態２に係るＬＥＤアレイの構成を示す断面図である。 実施形態１の実施例２に係る半導体基板のＳＥＭ断面写真である。 実施形態１の実施例３に係る半導体基板のＳＥＭ断面写真である。 実施形態１の実施例４に係る半導体基板のＳＥＭ断面写真である。 （Ａ）は、厚さ５ｎｍのＴａ層がＴａ２Ｏ５に変化した例を模式的に示す図であって、（Ｂ）は、厚さ１００ｎｍのＴａ層の表面がＴａ２Ｏ５に変化した例を模式的に示す図である。 （Ａ）は、厚さ５ｎｍのＴａマスクを形成した基板のＳＥＭ表面写真であって、（Ｂ）は、厚さ１０ｎｍのＴａ２Ｏ５マスクを形成した基板のＳＥＭ断面写真である。 本発明の実施形態３に係る発光素子の製造方法を説明するための断面図である。 本発明の実施形態４に係る発光素子の製造方法を示す図であって、（Ａ）は第１のＧａＮ層及びＴａ層を形成する工程を示す断面図、（Ｂ）は第２のＧａＮ層及び空洞の形成工程を示す断面図、（Ｃ）は第２のＧａＮ層の上に各化合物半導体層を形成する工程を示す断面図である。 第２のＧａＮ層及び各化合物半導体層を形成するのに使用される発光素子の製造装置の概略図である。
以下、添付の図面に基づいて本発明の実施形態について詳細に説明する。また、以下に記載した実施形態は、それぞれ本発明の一つの実施形態に過ぎず、本発明がこれらの実施形態に限定されることはない。
（実施形態１）
図１は、実施形態１に係る半導体基板１００の製造方法の概略を示す図である。図１（Ａ）は第１のＧａＮ層を形成する工程を示す断面図、（Ｂ）はＴａ層を形成する工程を示す断面図、（Ｃ）は第２のＧａＮ層及び空洞の形成途中を示す断面図、（Ｄ）は完成した半導体基板の断面図である。
図１（Ａ）において、１０１は、成長基板としてのサファイア（Ａｌ２Ｏ３）基板である。まず、サファイア基板１０１の上に厚さが約２μｍの第１のＧａＮ層１０２を形成する。この第１のＧａＮ層の厚さは一例であって、これに限定されない。
次に、図１（Ｂ）において、第１のＧａＮ層１０２の上にＥＢ（Ｅｌｅｃｔｒｏｎ Ｂｅａｍ）蒸着及びリフトオフを用いて５０ｎｍ厚程度のＴａ層（金属性材料層）１０３をストライプ状に５μｍ幅、５μｍ間隔で形成する。このＴａ層１０３の形状、厚さ、幅及び間隔は一例であって、これに限定されない。
次に、図１（Ｃ）において、第１のＧａＮ層１０２の上及びＴａ層１０３の上に有機金属気相成長法（以下、「ＭＯＣＶＤ」という。）を用いて第２のＧａＮ層１０４を形成する。図１（Ｃ）は、第２のＧａＮ層１０４の形成途中の状態を示している。この場合、ＧａＮ層のＮとＴａとの結合によってＴａＮが生じ、これが異なる物質となり、Ｎがより濃い気相中に上昇していく。ＴａＮは、９００℃以上で不安定になり、１０００℃以上で気化し、その気化とともに孔が深くなって空洞１０２ａが形成される。ＧａＮのＮはＴａＮになるが、Ｇａが残る。このＧａは、気相成長中に堆積するＧａと同じものであるので、原料として使用される。しかし、Ｔａ膜上にＧａＮを成長させた例がある。非特許文献１では、Ｔａ層１０３の表面は、Ｔａのみならず、後述するように、空気中で処理されることによってＴａ２Ｏ５になっている可能性があることが判明した。
一方、第２のＧａＮ層１０４は、Ｔａ層１０３の１／２倍以上に形成されてもよく、基板として使用するために１０００μｍ未満に形成されてもよい。
後で詳細に説明するが、第２のＧａＮ層１０４の成長途中にＴａとＮとの結合によってＴａｘＮｙ形態の反応副生成物が生成されることがある。このような反応副生成物は、半導体基板の品質を低下させるおそれがある。したがって、成長条件を調節し、生成された反応副生成物を除去する必要がある。反応副生成物は、第２のＧａＮ層１０４の成長条件、例えば、成長温度、成長圧力、ＧａのソースであるＴＭＧａの流量などを調節して除去してもよい。また、第２のＧａＮ層１０４の成長途中で成長を止め、基板１０１の温度を反応副生成物の蒸発温度に維持したり、基板１０１の周囲の圧力を低下させることによって蒸発を除去してもよい。これと異なり、第２のＧａＮ層１０４の成長が完了した後、基板１０１の温度を反応副生成物の蒸発温度に維持したり、基板１０１の周囲の圧力を低下させることによって反応副生成物を除去してもよい。
次に、図１（Ｄ）において、第２のＧａＮ層１０４の形成が終了し、半導体基板１００が完成する。ＭＯＣＶＤ法によって第２のＧａＮ層１０４の形成を進めると、図面に示したように、Ｔａ層１０３の下層に位置する第１のＧａＮ層１０２のエッチングが進行し、空洞１０２ａの形成領域もほぼサファイア基板１０１の上にまで拡大する。また、第２のＧａＮ層１０４の成長とともに、第１のＧａＮ層１０２の成長も進行するので、図１に示したように基板の表面は平坦化される。このため、本実施形態１の半導体基板１００では、基板の表面を平坦化する工程を省略可能である。
次に、図１（Ｅ）において、サファイア基板１０１を剥離する。続いて、図１（Ｆ）において、剥離した第１のＧａＮ層１０２を研磨することによってＧａＮ基板１００を得てもよい。このＧａＮ基板１００の図中の表面側にＳｉやＳｉＣなどのシリコン系基板を付着させることによって下面側を平坦加工し、素子製造用の半導体基板としてもよい。
また、サファイア基板１０１を剥離する場合、従来のレーザリフトオフ方法を用いてもよいが、第１のＧａＮ層１０２に形成された空洞１０２ａを用いてもよい。
例えば、サファイア基板１０１は、化学溶液を使用して第１のＧａＮ層１０２の少なくとも一部をエッチングすることによって剥離してもよい。空洞１０２ａがない場合、サファイア基板１０１と第１のＧａＮ層１０２との界面に化学溶液が浸透しにくいので、化学溶液を用いてサファイア基板１０１を剥離することが難しい。しかし、空洞１０２ａを通して化学溶液が浸透し得るので、化学溶液を用いてサファイア基板１０１を容易に剥離することができる。
化学溶液は、例えば、ＫＯＨ・ＮａＯＨ・Ｈ２ＰＯ４・ＨＣＬ又はＨ２ＳＯ４を含んでもよい。このような化学エッチング材を用いて空洞１０２ａが形成された第１のＧａＮ層１０２をエッチングすることによって、サファイア基板１０１が第２のＧａＮ層１０４から分離される。
化学溶液を使用するとともに、化学エッチング材の活性化のために光を使用してもよい。すなわち、化学溶液を用いた第１のＧａＮ層１０２のエッチングは、通常の湿式エッチングのみならず、光強化化学エッチング（ｐｈｏｔｏ ｅｎｈａｎｃｅｄ ｃｈｅｍｉｃａｌ ｅｔｃｈ）又は光電気化学エッチング（ｐｈｏｔｅ ｅｌｅｃｔｒｏｃｈｅｍｉｃａｌ ｅｔｃｈ）であってもよい。
また、サファイア基板１０１をツイストさせて剥離してもよい。さらに、サファイア基板１０１の剥離は、第２のＧａＮ層１０４の形成が完了した後、基板１０１を加熱して空洞１０２ａを成長させることによって行ってもよい。後続加熱によって空洞１０２ａが成長し、これによって第２のＧａＮ層１０４とサファイア基板１０１との結合力がしだいに弱くなる。したがって、空洞１０２ａの成長によって自然にサファイア基板１０１を第２のＧａＮ層１０４から剥離したり、又は、空洞１０２ａの成長がある程度進行した後、サファイア基板１０１に物理的な力を加えることによってサファイア基板１０１を剥離してもよい。
サファイア基板１０１は、３００℃以上の温度で加熱してもよく、例えば、９００℃〜１１００℃の範囲で加熱してもよい。サファイア基板１０１の加熱は、ＧａＮ基板１００の表面側にＳｉやＳｉＣなどのシリコン系基板を付着させる間に行ってもよい。
以上のように、ＭＯＣＶＤ法を用いてＧａＮ層を有する半導体基板１００を形成することによって、空洞１０２ａを用いて第１のＧａＮ層１０２をサファイア基板１０１から剥離することが容易になり、剥離したＧａＮ層をＧａＮ基板として用いることが可能になる。したがって、従来のＧａＮ基板よりも低コストでＧａＮ基板を製造することが可能になる。
次に、半導体基板１００の製造方法の具体的な例を説明する。本実施例１では、ＭＯＣＶＤ装置を用いて第２のＧａＮ層１０４を形成する過程について説明する。原料ガスとしてトリメチルガリウム（以下、「ＴＭＧａ」という。）を用いてＴＭＧａを２０μｍｏｌ／ｍｉｎの流量で流しながら加熱温度を１０４５℃に設定し、結晶成長を５時間行った例を示している。また、本実施例１では、第１のＧａＮ層１０２上にストライプ状に厚さが５０ｎｍのＴａ層１０３を形成している。
前記条件によって第２のＧａＮ層１０４の形成が終了した半導体基板１００を図２に示す。図２は、半導体基板１００の一部のＳＥＭ断面写真である。この図面から明らかなように、Ｔａ層１０３の形成領域の下層に位置する第１のＧａＮ層１０２には空洞１０２ａが形成されている。この空洞１０２ａを含む図中の拡大領域に対してエネルギー分散型Ｘ線分光器（以下、「ＥＤＸ」という。）を用いて分析した結果を図３に示す。
図３のＥＤＸによるスペクトラム図に示すように、第１のＧａＮ層１０２のＧａＮとサファイア基板１０１のＡｌ及びＯとが観測され、Ｔａはほとんど観測されなかった。また、図４（Ｂ）〜（Ｄ）のＥＤＸ図に示したように、第１のＧａＮ層１０２のＧａとサファイア基板１０１のＡｌ及びＯとが観測されたが、Ｔａは観測されなかった。
この実施例１では、第２のＧａＮ層１０４の形成過程でＴａ層１０３に孔１０３ａが形成されることを観測した。このＴａ層１０３に形成された孔１０３ａの分析結果を図５及び図６を参照して説明する。また、図５及び図６に示した分析結果は、上述したＭＯＣＶＤ装置を用いた第２のＧａＮ層１０４の形成過程を途中で停止し、ＥＤＸによって分析した結果である。
図５において、（Ａ）は半導体基板１００のＳＥＭ断面写真で、Ｂは半導体基板１００のＳＥＭ表面写真である。図６において、（Ａ）は図５（Ｂ）の半導体基板１００の表面からＥＤＸ分析をしたＧａのＥＤＸ図であり、（Ｂ）は図５（Ｂ）の半導体基板１００の表面からＥＤＸ分析をしたＴａのＥＤＸ図である。
図５（Ａ）に示す半導体基板１００のＳＥＭ断面写真では、Ｔａ層１０３の下層に位置する第１のＧａＮ層１０２がエッチングされ、空洞１０２ａが形成されたことを観測した。図５（Ｂ）に示した半導体基板１００のＳＥＭ表面写真では、Ｔａ層１０３の表面に孔１０３ａが形成されたことを観測した。また、この孔１０３ａを含むＴａ層１０３の表面上のＧａ・Ｔａに対してＥＤＸ法によって分析した結果を図６（Ａ）及び（Ｂ）に示す。このようなＥＤＸ図によって、Ｔａ層１０３が残り、Ｔａ層１０３上にＧａ及びＧａＮが薄く成長していることが判明した。
以上のように、本実施例１に係る半導体基板１００では、ＭＯＣＶＤ装置を用いて第２のＧａＮ層１０４を形成する条件を調整し、Ｔａ層を用いて第１のＧａＮ層１０２内にエッチングによる空洞１０２ａを形成することを可能にした。したがって、上述した実施形態１に示した第２のＧａＮ層１０４を形成するとき、第１のＧａＮ層１０２を成長させるとともに、第１のＧａＮ層１０２内にエッチングによる空洞１０２ａを形成することが可能になった。すなわち、第１のＧａＮ層１０２上の一部に上述したようなエッチング作用を発生させる金属性材料層を形成することによって、第１のＧａＮ層１０２内に空洞１０２ａを形成することが可能になることが判明した。
また、実施例１に示したＭＯＣＶＤ装置の設定条件は一例であって、上述した第１のＧａＮ層の成長と空洞１０２ａの形成とを同時に進行可能な条件であればよい。ただし、第２のＧａＮ層１０４の成長過程において、第２のＧａＮ層１０４の成長速度に比べて第１のＧａＮ層１０２の成長速度は遅いので、実施例１では、第１のＧａＮ層１０２の成長速度に合わせてＭＯＣＶＤ装置の設定条件を調整した。
また、実施例１では、第２のＧａＮ層１０４の成長過程において、Ｔａ層１０３に孔１０３ａが形成される場合を示したが、例えば、Ｔａ層１０３を形成するときに予め孔を形成したパターンマスクを用いてＴａ層１０３を形成してもよい。また、Ｔａ層１０３の形状は、上述したストライプ状に限定されず、その形状は、半導体基板１００上に形成される素子の構造などに合わせて変更されてもよい。半導体基板１００を用いた素子の例については後で説明する。
また、実施例１に示した半導体基板１００は、ＧａＮ基板を剥離した後、サファイア基板１０１のＧａＮを形成した面をＲＩＥなどによって平坦化すると、上述した空洞を有するＧａＮ層を形成する基板１０１として再び用いることができる。したがって、ＧａＮ基板の製造コストをより低減させることが可能である。
また、実施例１でサファイア基板を成長基板として使用したが、シリコン系基板などのようにＧａＮ層を成長させることの可能な基板であれば特に限定されない。
本実施例２では、ＭＯＣＶＤ装置を用いて第２のＧａＮ層１０４を形成する過程について説明する。原料ガスとしてＴＭＧａを用いてＴＭＧａを２０μｍｏｌ／ｍｉｎの流量で流しながら加熱温度を１０４５℃に設定し、結晶成長を５時間行った例を示している。また、本実施例２では、第１のＧａＮ層１０２上にストライプ状に厚さが３０ｎｍのＴａ層１０３を形成している。
前記条件によって第２のＧａＮ層１０４の形成が終了した半導体基板１００を図１２に示す。図１２は、半導体基板１００の一部分であるＳＥＭ断面写真である。この図面に示すように、Ｔａ層１０３の形成領域の下層に位置する第１のＧａＮ層１０２の一部には空洞１０２ａが形成されている。また、この実施例２では、第２のＧａＮ層１０４の形成過程でＴａ層１０３に孔１０３ａが形成されることを観測した。
本実施例２に係る半導体基板１００では、ＭＯＣＶＤ装置を用いて第２のＧａＮ層１０４を形成する条件を調整し、Ｔａ層１０３を用いて第１のＧａＮ層１０２内にエッチングによる空洞１０２ａを形成することを可能にした。したがって、上述した実施形態１に示した第２のＧａＮ層１０４を形成するとき、第１のＧａＮ層１０２を成長させるとともに、第１のＧａＮ層１０２内にエッチングによる空洞１０２ａを形成することが可能になった。すなわち、第１のＧａＮ層１０２の上の一部に上述したようなエッチング作用を発生させる金属性材料層を形成することによって、第１のＧａＮ層１０２内に空洞１０２ａを形成可能になることが判明した。
図１２に示した断面図では、Ｔａ層１０３のすぐ下側の全体ではなく、各Ｔａ層１０３の左右両端部分の下層に位置する第１のＧａＮ層１０２内にエッチングによる空洞１０２ａが形成されている。これは、エッチングが第１のＧａＮ層１０２内で各Ｔａ層１０３の左右両端部分から進行することを示している。
また、実施例２に示したＭＯＣＶＤ装置の設定条件は一例であり、上述した第１のＧａＮ層の成長と空洞１０２ａの形成とを同時に進行可能な条件であればよい。ただし、第２のＧａＮ層１０４の成長過程において、第２のＧａＮ層１０４の成長速度に比べて第１のＧａＮ層１０２の成長速度は遅いので、実施例２では、第１のＧａＮ層１０２の成長速度に合わせてＭＯＣＶＤ装置の設定条件を調整した。
また、実施例２では、第２のＧａＮ層１０４の成長過程において、Ｔａ層１０３に孔１０３ａが形成される場合を示したが、例えば、Ｔａ層１０３を形成するときに予め孔を形成したパターンマスクを用いてＴａ層１０３を形成してもよい。また、Ｔａ層１０３の形状は、上述したストライプ状に限定されず、その形状は、半導体基板１００上に形成される素子の構造などに合わせて変更されてもよい。半導体基板１００を用いた素子の例については後で説明する。
また、実施例２に示した半導体基板１００は、ＧａＮ基板を剥離した後、サファイア基板１０１のＧａＮを形成した面をＲＩＥなどによって平坦化すると、上述した空洞を有するＧａＮ層を形成する基板１０１として再び用いることができる。したがって、ＧａＮ基板の製造コストをより低減させることが可能である。
本実施例３では、ＭＯＣＶＤ装置を用いて第２のＧａＮ層１０４を形成する過程について説明する。原料ガスとしてＴＭＧａを用いてＴＭＧａを２０μｍｏｌ／ｍｉｎの流量で流しながら加熱温度を１０４５℃に設定し、結晶成長を５時間行った例を示している。また、本実施例３では、第１のＧａＮ層１０２上にストライプ状に厚さが５０ｎｍのＴａ層１０３を形成している。
前記条件によって第２のＧａＮ層１０４の形成が終了した半導体基板１００を図１３に示す。図１３は、半導体基板１００の一部のＳＥＭ断面写真である。この図面に示すように、Ｔａ層１０３の形成領域の下層に位置する第１のＧａＮ層１０２には空洞１０２ａが形成されている。また、この実施例３では、第２のＧａＮ層１０４の形成過程でＴａ層１０３に孔１０３ａが形成されることを観測した。
本実施例３に係る半導体基板１００では、ＭＯＣＶＤ装置を用いて第２のＧａＮ層１０４を形成する条件を調整し、Ｔａ層１０３を用いて第１のＧａＮ層１０２内にエッチングによる空洞１０２ａを形成することを可能にした。したがって、上述した実施形態１に示した第２のＧａＮ層１０４を形成するとき、第１のＧａＮ層１０２を成長させるとともに、第１のＧａＮ層１０２内にエッチングによる空洞１０２ａを形成することが可能になった。すなわち、第１のＧａＮ層１０２上の一部に上述したようなエッチング作用を発生させる金属性材料層を形成することによって、第１のＧａＮ層１０２内に空洞１０２ａを形成可能になることが判明した。
また、実施例３に示したＭＯＣＶＤ装置の設定条件は一例であり、上述した第１のＧａＮ層の成長と空洞１０２ａの形成とを同時に進行可能な条件であればよい。ただし、第２のＧａＮ層１０４の成長過程において、第２のＧａＮ層１０４の成長速度に比べて第１のＧａＮ層１０２の成長速度は遅いので、実施例３では、第１のＧａＮ層１０２の成長速度に合わせてＭＯＣＶＤ装置の設定条件を調整した。
また、実施例３では、第２のＧａＮ層１０４の成長過程において、Ｔａ層１０３に孔１０３ａが形成される場合を示したが、例えば、Ｔａ層１０３を形成するときに予め孔を形成したパターンマスクを用いてＴａ層１０３を形成してもよい。また、Ｔａ層１０３の形状は、上述したストライプ状に限定されず、その形状は、半導体基板１００上に形成される素子の構造などに合わせて変更されてもよい。半導体基板１００を用いた素子の例については後で説明する。
(実施例４）
本実施例４では、ＭＯＣＶＤ装置を用いて第２のＧａＮ層１０４を形成する過程について説明する。原料ガスとしてＴＭＧａを用いてＴＭＧａを２０μｍｏｌ／ｍｉｎの流量で流しながら加熱温度を１０４５℃に設定し、結晶成長を５時間行った例を示している。また、本実施例４では、第１のＧａＮ層１０２上にストライプ状に厚さが１００ｎｍのＴａ層１０３を形成している。
前記条件によって第２のＧａＮ層１０４の形成が終了した半導体基板１００を図１４に示す。図１４は、半導体基板１００の一部分のＳＥＭ断面写真である。この図面に示すように、Ｔａ層１０３の形成領域の下層に位置する第１のＧａＮ層１０２には空洞１０２ａが形成されている。また、この実施例４では、第２のＧａＮ層１０４の形成過程でＴａ層１０３に孔１０３ａが形成されることを観測した。
本実施例４に係る半導体基板１００では、ＭＯＣＶＤ装置を用いて第２のＧａＮ層１０４を形成する条件を調整し、Ｔａ層１０３を用いて第１のＧａＮ層１０２内にエッチングによる空洞１０２ａを形成することを可能にした。したがって、上述した実施形態１に示した第２のＧａＮ層１０４を形成するとき、第１のＧａＮ層１０２を成長させるとともに、第１のＧａＮ層１０２内にエッチングによる空洞１０２ａを形成することが可能になった。すなわち、第１のＧａＮ層１０２上の一部に上述したようなエッチング作用を発生させる金属性材料層を形成することによって、第１のＧａＮ層１０２内に空洞１０２ａを形成可能になることが判明した。
また、実施例４に示したＭＯＣＶＤ装置の設定条件は一例であり、上述した第１のＧａＮ層の成長と空洞１０２ａの形成とを同時に進行可能な条件であればよい。ただし、第２のＧａＮ層１０４の成長過程において、第２のＧａＮ層１０４の成長速度に比べて第１のＧａＮ層１０２の成長速度は遅いので、実施例４では、第１のＧａＮ層１０２の成長速度に合わせてＭＯＣＶＤ装置の設定条件を調整した。
また、実施例４では、第２のＧａＮ層１０４の成長過程において、Ｔａ層１０３に孔１０３ａが形成される場合を示したが、例えば、Ｔａ層１０３を形成するとき、予め孔を形成したパターンマスクを用いてＴａ層１０３を形成してもよい。また、Ｔａ層１０３の形状は、上述したストライプ状に限定されず、その形状は、半導体基板１００上に形成される素子の構造などに合わせて変更されてもよい。半導体基板１００を用いた素子の例については後で説明する。
（比較例１）
次に、上述した実施例１に対する比較例について説明する。この比較例では、ＭＯＣＶＤ装置の設定条件を変更し、半導体基板１００の第２のＧａＮ層１０４を形成する具体的な例を説明する。
比較例１では、原料ガスとしてＴＭＧａを用いてＴＭＧａを８７μｍｏｌ／ｍｉｎの流量で流しながら加熱温度を１０４５℃に設定し、結晶成長を５時間行った例を示している。
前記条件によって第２のＧａＮ層１０４の形成が終了した半導体基板１００を図７に示す。図７において、（Ａ）は半導体基板１００の一部のＳＥＭ断面写真であり、（Ｂ）は（Ａ）の表面を部分的に拡大したＳＥＭ表面写真である。この図面に示すように、第２のＧａＮ層１０４の面上には粒状の物質が析出されており、Ｔａ層１０３の形成領域の下層に位置する第１のＧａＮ層１０２には空洞１０２ａが形成されている。粒状の物質は、以下のＥＤＸ分析及びＣＬ分析によってＧａ粒子、Ｎ粒子、Ｔａ粒子であることが判明した。
前記粒状物質の表面をＥＤＸ分析した結果を図８に示す。図８において、（Ａ）は図７（Ｂ）の粒状物質をＥＤＸ分析したスペクトラム図であり、（Ｂ）は図７（Ｂ）の粒状物質をＥＤＸ分析したＧａのＥＤＸ図であり、（Ｃ）は図７（Ｂ）の粒状物質をＥＤＸ分析したＮのＥＤＸ図である。図８（Ａ）のスペクトラム図に示したように、Ｇａ、Ｎ及び少量のＴａが観測され、図８（Ｂ）及び（Ｃ）のＥＤＸ図に示したようにＧａ及びＮが観測された。
さらに、粒状物質の断面をＥＤＸ分析した結果を図９及び図１０に示す。図９において、（Ａ）は図７（Ｂ）の粒状物質としてのボイド部分を拡大したＳＥＭ断面写真であり、（Ｂ）は（Ａ）の断面をＥＤＸ分析したスペクトラム図である。図１０において、（Ａ）は図９（Ａ）の断面をＥＤＸ分析したＧａのＥＤＸ図であり、（Ｂ）は図９（Ａ）の断面をＥＤＸ分析したＮのＥＤＸ図であり、（Ｃ）は図９（Ａ）の断面をＥＤＸ分析したＴａのＥＤＸ図である。
図９（Ｂ）のスペクトラム図に示したように、第２のＧａＮ層１０４及び粒状物質のＧａ及びＮ・Ｔａ層１０３のＴａ・サファイア基板１０１のＡｌ及びＯが観測された。また、図１０（Ａ）〜（Ｃ）に示したように、ボイド部分にＧａ・Ｎ及びＴａが観測された。
以上の観測結果から、第２のＧａＮ層１０４の面上に析出した粒状物質は、Ｇａ粒子・Ｎ粒子及びＴａ粒子であることが判明した。すなわち、比較例１では、第１のＧａＮ層１０３のエッチング部分のＧａとＮとの結合が切られ、ＧａＯの反応とガス化が切られ、Ｇａ粒子・Ｎ粒子及びＴａ粒子が析出したことが判明した。
以上のように、比較例１のＭＯＣＶＤ装置の設定条件では、ＴＭＧａの流量を８７μｍｏｌ／ｍｉｎとして実施例１より多く設定したので、上述したような粒状物質が基板の上に析出したことが判明した。したがって、粒状物質が基板の上に析出していないＴＭＧａの望ましい流量Ｘは、Ｘ＜８７μｍｏｌ／ｍｉｎの範囲であることが判明した。
比較例１の前記粒状物質は、ＴａとＮとを含んでおり、基板１０１の温度を相対的に高い温度に維持したり、基板１０１の周囲の圧力を相対的に低下させることによって蒸発させて除去してもよい。また、前記粒状物質が第２のＧａＮ層の成長途中に蒸発するように、第２のＧａＮ層の成長途中で成長を止め、基板１０１の温度を粒状物質のＴａとＮの蒸発温度に維持したり、基板１０１の周囲の圧力を前記粒状物質の蒸発圧力に維持してもよい。前記粒状物質を蒸発させて除去することは本発明の範囲に属する。
（Ｔａ層のＴａ２Ｏ５形成について）
実施例１〜実施例４では、Ｔａ層１０３の厚さを３０ｎｍ、５０ｎｍ、１００ｎｍに変更する例を示している。このように、Ｔａ層１０３の厚さを変更しても、第１のＧａＮ層１０４中にはエッチングによって空洞１０２ａが形成されることを確認することができる。
Ｔａ層１０３の厚さによってＴａ２Ｏ５の生成領域が変化することを、図１５に模式的に示す。図１５（Ａ）は、厚さが５ｎｍのＴａ層１０３がＴａ２Ｏ５に変化した例を示し、図１５（Ｂ）は、厚さが１００ｎｍのＴａ層１０３の表面がＴａ２Ｏ５に変化した例を示す。第１のＧａＮ層１０２の表面にＴａ層１０３をＥＢ蒸着装置で蒸着させた後、ＭＯＣＶＤ装置に移すまでの間にＴａ層１０３は大気中に露出する。その間にＴａと酸素との反応によってＴａ層１０３がＴａ２Ｏ５に変化していることが判明した。このため、図１５（Ａ）に示すＴａ層１０３の厚さを５ｎｍにした場合は全体がＴａ２Ｏ５に変化し、図１５（Ｂ）に示すＴａ層１０３の厚さを１００ｎｍにした場合は表面がＴａ２Ｏ５に変化することが判明した。すなわち、Ｔａが室温で空気に接すると、Ｔａ２Ｏ５が生じる。図１５（Ａ）には、厚さ５ｎｍのＴａ膜がＧａＮ層の上の横方向に成長する例を模式的に示す。また、実際に厚さ１０ｎｍのＴａ２Ｏ５を基板の上の横方向に成長させた例を図１６に示す。これら例では、Ｔａ膜の下側のＧａＮ層がエッチングされることなく成長が進行している。すなわち、厚さ５ｎｍのＴａ膜が形成された基板を、空気中でＭＯＣＶＤ装置に移した結果、図１５（Ａ）では５ｎｍのＴａ２Ｏ５が形成された。Ｔａ２Ｏ５は非常によく横方向に成長するマスクである。一方、図１５（Ｂ）に示す厚さ１００ｎｍのＴａを形成した場合は結果が異なる。ＴａをＥＢ蒸着で形成する場合、原料のＴａを空気中で蒸着するので、Ｔａ表面に薄い酸化膜が蒸着される。これをさらに蒸着すると、最初はＴａ２Ｏ５になるが、Ｔａ２Ｏ５への変化が徐々に減少し、Ｔａ金属の蒸着になる。したがって、ＧａＮ層の上のＴａのＴａ２Ｏ５の膜厚は５ｎｍ以下であり、部分的にＴａである部分が含まれる。このＴａ２Ｏ５膜の上層はＴａである。そして、Ｔａ層が形成された後の基板を空気中でＭＯＣＶＤ装置に移すことによって、Ｔａ層の表面に薄くＴａ２Ｏ５膜が形成される。その結果、Ｔａ層の表面を薄くＴａ２Ｏ５膜で覆う形態になる。このＴａ層のうち、ＧａＮ層の上のＴａ２Ｏ５膜は、部分的にＴａが混じった層になる。この状態を図１５（Ｂ）に模式的に示している。ＧａＮ層のＮとＴａ層のＴａとの結合によってＴａＮになるが、Ｇａは気相成長中に堆積するＧａと同じものであるので、そのまま原料として使用される。
実施例１〜実施例４において、Ｔａ層１０３が酸化したＴａ２Ｏ５領域は、第１のＧａＮ層１０４に対して横方向に成長し、非常に良いエッチングマスクとして作用する。このため、実施例２で図１２に示したように、厚さが３０ｎｍのＴａ層１０３の左右両端部分ではＴａ２Ｏ５領域が形成されず、この部分の下層に位置する第１のＧａＮ層１０２から空洞１０２ａの形成が進行することが判明した。厚さが５０ｎｍ、１００ｎｍのＴａ層１０３を形成した実施例３及び４でも、その表面にＴａ２Ｏ５領域が形成され、これが第１のＧａＮ層１０４に対してエッチングマスクとして作用するので、同様に空洞１０２ａの形成が進行する。
したがって、エッチングマスクとして作用するＴａ２Ｏ５領域が形成されるＴａ層１０３の厚さは、実施例１〜実施例４に示したように２０ｎｍ〜１００ｎｍであってもよい。また、第１のＧａＮ層の上に厚さ５ｎｍのＴａマスクを形成した例を示した図１６（Ａ）では、Ｔａマスクの下層に空洞が形成されなかった。また、Ｔａ２Ｏ５マスクのみを形成した例を示した図１６（Ｂ）では、Ｔａ２Ｏ５マスクがＧａＮ層の上、及びＩｎＧａＡｌＮの上に形成可能であることを確認した。したがって、Ｔａ層１０３の厚さとは関係なくＴａ２Ｏ５マスクが形成されるので、実施例１〜実施例４に示したように、Ｔａ２Ｏ５マスクの下層に位置する第１のＧａＮ層１０２内に空洞１０２ａの形成を進行させることが可能である。
（実施形態２）
次に、実施形態１に示した半導体基板１００の上に形成した半導体素子の例としてＬＥＤを形成した場合について図１１を参照して説明する。
図１１は、実施形態２に係るＬＥＤを説明するための部分断面図である。
図１１において、半導体基板１００の上には複数のＬＥＤ２００が互いに隔離されて形成される。各ＬＥＤ２００は、第１の導電型化合物半導体層からなる下部半導体層２０１と、活性層２０２と、第２の導電型化合物半導体層からなる上部半導体層２０３とを有する。活性層２０２は、層及びバリア層を有する単一又は多重量子井戸構造を有してもよく、要求される発光波長によって、その物質及び組成が選択される。例えば、活性層２０２は、窒化ガリウム系の化合物半導体で形成されてもよい。下部及び上部半導体層２０１・２０３は、活性層２０２に比べてバンドギャップの大きい物質で形成され、窒化ガリウム系の化合物半導体で形成されてもよい。
この場合、半導体基板１００の上に形成される下部半導体層２０１は、第２のＧａＮ層１０４の上に形成される。したがって、半導体基板１００を用いてＬＥＤ２００を製造することによって、製造コストを低減することが可能になる。
一方、第２のＧａＮ層１０４を形成する間にＴａとＮとの反応副生成物が析出されることがあり、この反応副生成物は、その上に形成される下部半導体層２０１、活性層２０２及び上部半導体層２０３の結晶品質に悪影響を及ぼすおそれがある。したがって、反応副生成物は、図１及び比較例１で説明したように第２のＧａＮ層１０４を形成する間又は第２のＧａＮ層１０４を形成した後で蒸発させて除去することが望ましい。
また、反応副生成物は、下部半導体層２０１を形成する間に蒸発させて除去してもよい。例えば、第１の化合物半導体層を有機金属気相成長法で成長させるとき、第２のＧａＮ層１０４の成長を用いて反応副生成物を除去する場合と同様に、下部半導体層２０１の成長温度、成長圧力、成長速度及びＧａソースの流量を調節して反応副生成物を蒸発させてもよい。特に、下部半導体層２０１のＧａソースであるＴＭＧａの流量を８７μｍｏｌ／ｍｉｎ未満にすることによって反応副生成物を蒸発させて除去してもよい。
一方、上部半導体層２０３は、下部半導体層２０１の一部領域の上部に位置し、活性層２０２は、上部半導体層２０３と下部半導体層２０１との間に介在する。また、上部半導体層２０３の上に上部電極層２０４を形成してもよい。上部電極層２０４は、透明電極層、例えば、酸化インジウムスズ（ＩＴＯ）、又はＮｉ／Ａｕなどの物質で形成されてもよい。
また、上部電極層２０４の上には上部電極パッド２０５が形成され、下部半導体層２０１が露出した領域には下部電極２０７が形成される。
このように、単一の半導体基板１００の上に複数のＬＥＤ２００を形成した後、図中に示す切断位置で切断することによって、個々のＬＥＤ２００に分離してもよい。このＬＥＤ２００のように、上部電極２０５と下部電極パッド２０７とを水平に配置するだけでなく、各電極を垂直に配置したＬＥＤも製造可能である。すなわち、半導体基板１００の空洞１０２ａを用いてサファイア基板１０１を剥離し、第１のＧａＮ層１０２の剥離面をＲＩＥなどによって平坦化した後、下部電極を形成することによって、垂直型構造のＬＥＤを製造することが可能である。
以上のように、半導体基板１００を用いて複数のＬＥＤ２００を製造することによって、ＬＥＤの製造コストを低減することが可能になる。また、第２のＧａＮ層１０４上にＬＥＤ２００を形成するとき、第２のＧａＮ層１０４と下部半導体層２０１の屈折率を互いに異ならせた化合物半導体を形成することによって、発光効率の向上を図ることができ、高輝度のＬＥＤアレイを構成することも可能である。また、半導体基板１００を用いてレーザダイオードを形成するとき、サファイア基板１０１より熱伝導率の良いＧａＮ層の上にレーザダイオードが形成されるので、放熱特性を向上させることができ、レーザダイオードの長寿命化を図ることも可能である。
また、前記実施形態２では、半導体基板１００の第２のＧａＮ層の上にＬＥＤ２００を形成する場合を示したが、サファイア基板１０１から剥離したＧａＮ基板を用いて同様にＬＥＤ２００を形成してもよい。
したがって、半導体基板１００を用いてＬＥＤやレーザダイオードなどの半導体素子を形成することによって、高価なＧａＮ基板を用いることなく、低コストで高性能の発光素子を容易に製造することが可能になる。
（実施形態３）
次に、成長基板の剥離を用いた発光素子の製造方法について図１７を参照して説明する。
図１７は、本実施形態３に係る発光素子の製造方法を説明するための断面図である。
図１７（Ａ）において、図１（Ａ）〜（Ｄ）を参照して説明したように、第１の基板としてサファイア基板１０１の上に第１のＧａＮ層１０２を成長させ、第１のＧａＮ層１０２上にＴａ層１０３を形成することによってストライプなどのパターンを形成する。次に、第１のＧａＮ層１０２及びＴａ層１０３の上に第２のＧａＮ層１０４を形成し、このとき、第１のＧａＮ層１０２内に空洞１０２ａを形成する。また、第２のＧａＮ層１０４を形成する間、Ｔａ層１０３に孔１０３ａを形成してもよく、第２のＧａＮ層１０４を形成する前にパターニングを通して孔１０３ａを予め形成してもよい。
図１７（Ｂ）において、第２のＧａＮ層１０４の上に第１の導電型化合物半導体層３０１を形成し、第１の導電型化合物半導体層３０１の上に活性層３０２を形成し、活性層３０２の上に第２の導電型化合物半導体層３０３を形成する。
第１の導電型化合物半導体層、活性層及び第２の導電型化合物半導体層は、窒化ガリウム系の化合物半導体であってもよく、有機金属気相成長法を用いて形成ｓれてもよい。活性層３０２は、単一又は多重量子井戸構造で形成されてもよく、要求される発光波長によってその物質及び組成が選択される。第１及び第２の導電型化合物半導体層３０１・３０３は、活性層２０２に比べてバンドギャップの大きい物質で形成される。
その後、第２の導電型化合物半導体層３０３の上に第２の基板４００が付着される。第２の基板４００は、熱伝導性の良い金属やＳｉ又はＳｉＣなどのシリコン系基板であってもよい。第２の基板４００は、多様な方式で第２の導電型化合物半導体層の上に付着させてもよく、例えば、ボンディング金属を用いて付着させてもよい。
図１７（Ｃ）において、サファイア基板１０１を第２のＧａＮ層１０４から分離する。サファイア基板１０１は、化学溶液を用いて第１のＧａＮ層１０２をエッチングすることによって第２のＧａＮ層１０４から分離してもよい。サファイア基板１０１と第１のＧａＮ層１０２との界面に位置する第１のＧａＮ層１０２が全て除去された場合を示したが、これに限定されず、その一部のみが除去されてもよい。化学溶液及びエッチング方法は、図１を参照して説明した通りであるので、その記載を省略する。
代案として、サファイア基板１０１は、空洞１０２ａを成長させることによって分離されてもよい。すなわち、図１７（Ｃ）において、サファイア基板１０１を加熱することによって空洞１０２ａをさらに成長させる。これによって、隣接する各空洞１０２ａが互いにくっつき、サファイア基板１０１が第２のＧａＮ層１０４から剥離される。サファイア基板１０１は、３００℃以上の温度で加熱されてもよく、例えば、９００℃〜１１００℃の範囲で加熱されてもよい。
サファイア基板１０１の加熱は、第２の基板４００を第２の導電型化合物半導体層３０３に付着させる間に行ってもよい。したがって、サファイア基板１０１を分離するための別途の工程なしにサファイア基板１０１を容易に分離することができる。
また、隣接する各空洞１０２ａが互いにくっついてサファイア基板１０１が剥離される場合について説明したが、加熱によって隣接する各空洞１０２ａが互いにくっつかないこともある。この場合、各空洞１０２ａが充分に大きいので、サファイア基板１０１に物理的な力を加えてサファイア基板１０１を容易に剥離することができる。ただし、空洞１０２ａは、加熱によってその下端部分が少なくともサファイア基板１０１に接するように成長することが望ましい。
図１７（Ｄ）において、サファイア基板１０１が剥離された後、ＲＩＥ又は研磨によって剥離面を平坦化する。このとき、第２のＧａＮ層１０４を研磨などによって除去し、第１の導電型半導体層３０１を露出させてもよい。これと異なり、第２のＧａＮ層１０４が第１の導電型である場合、第２のＧａＮ層１０４が残留することもある。
図１７（Ｅ）において、第２の基板４００に下部電極パッド４０１を形成し、剥離面側に上部電極パッド４０２を形成する。その後、個々の発光素子に分離することによって、図１７（Ｅ）に示した垂直型構造の発光素子が完成する。
ここで、第１の導電型半導体層が窒化ガリウム系のｎ型化合物半導体であってもよく、第２の導電型半導体層が窒化ガリウム系のｐ型化合物半導体であってもよい。したがって、剥離面、例えば、第１の導電型半導体層３０１の表面に光電気化学エッチングなどの技術を使用して粗面を形成してもよい。
本実施形態３では、垂直型構造の発光素子を製造する方法を説明したが、実施形態２で説明したように、サファイア基板１０１を剥離した後、第２の基板４００上に水平型構造の発光素子を製造してもよい。
以上のように、サファイアなどの成長基板の上で窒化ガリウム系の各化合物半導体層を成長させた後、レーザを使用せずに成長基板を容易に剥離することができ、ＬＥＤの製造コストを低減することが可能になる。また、レーザリフトオフ工程のために必要なサファイアポリッシングを行う必要がないので、サファイア基板を再使用することが可能である。
（実施形態４）
次に、複数のチャンバを有する発光素子の製造装置を用いた発光素子の製造方法について図１８及び図１９を参照して説明する。
図１８は、実施形態４に係る発光素子の製造方法の概略を示す図であり、図１９は、発光素子の製造方法に使用される発光素子の製造装置の概略を示す図である。図１８の（Ａ）は、第１のＧａＮ層及び金属材料層を形成する工程を示す断面図であり、（Ｂ）は第２のＧａＮ層及び空洞の形成工程を示す断面図であり、（Ｃ）は化合物半導体層を形成する工程を示す断面図である。
図１８（Ａ）において、１０１はサファイア（Ａｌ２Ｏ３）基板である。まず、サファイア基板１０１上に厚さが約２μｍの第１のＧａＮ層１０２を形成する。この第１のＧａＮ層の厚さは一例であり、これに限定されない。
次に、第１のＧａＮ層１０２上にＥＢ（Ｅｌｅｃｔｒｏｎ Ｂｅａｍ）蒸着及びリフトオフを用いて厚さが約５０ｎｍのＴａ層（金属性材料層）１０３をストライプ状に５μｍの幅、５μｍの間隔で形成する。このＴａ層１０３の形状、厚さ、幅及び間隔は一例であり、これに限定されない。
次に、図１８（Ｂ）において、第１のＧａＮ層１０２及びＴａ層１０３を有する基板１０１を第１のチャンバ（図１９参照）１０にローディングし、第１のＧａＮ層１０２の上及びＴａ層１０３の上に有機金属気相成長法（以下、「ＭＯＣＶＤ法」という。）を用いて第２のＧａＮ層１０４を形成する。図１８（Ｂ）は、第２のＧａＮ層１０４の形成途中の状態を示している。この場合、ＧａＮ層のＮとＴａとの結合によってＴａＮが生じ、これが異なる物質になり、Ｎがより濃い気相中に上昇していく。ＴａＮは、９００℃以上で不安定になり、１０００℃以上で気化し、その気化とともに孔が深くなって空洞１０２ａが形成される。ＧａＮのＮはＴａＮになるが、Ｇａが残る。このＧａは、気相成長中に堆積するＧａと同じものであるので、原料として使用される。
一方、第２のＧａＮ層１０４は、Ｔａ層１０３の１／２倍以上に形成されてもよい。一方、第２のＧａＮ層１０４の上限は特に限定されないが、１０００μｍ未満に形成されてもよい。
ＭＯＣＶＤ法によって第２のＧａＮ層１０４の形成を進行すると、図面に示したように、Ｔａ層１０３の下層に位置する第１のＧａＮ層１０２のエッチングが進行し、空洞１０２ａの形成領域もほぼサファイア基板１０１の上にまで拡大する。また、第２のＧａＮ層１０４の成長とともに、第１のＧａＮ層１０２の成長も進行するので、図１８に示したように、基板の表面は平坦化される。
上述したように、第２のＧａＮ層１０４の成長途中にＴａとＮとの結合によって反応副生成物が生成される。このような反応副生成物は、第１のチャンバ１０を汚染するおそれがあり、第１のチャンバ１０で化合物半導体層を成長させる場合、化合物半導体層の結晶品質を低下させるおそれがある。したがって、化合物半導体層は、第１のチャンバ１０から空間的に分離された第２のチャンバ２０で行われる。
すなわち、第２のＧａＮ層１０４の成長が完了した後、基板１０１は、第１のチャンバ１０から第２のチャンバ（図１９参照）２０に移送される。第１のチャンバ１０と第２のチャンバ２０とは連通路３０を通して連結されている。第１のチャンバ１０と連通路３０との間には、第１のチャンバ内の汚染物が第２のチャンバ２０に移動することを遮断するためのシャッタ１３を設置してもよく、第２のチャンバ２０と連通路３０との間にもシャッタ２３を設置してもよい。各チャンバ１０・２０と連通路３０との間にそれぞれシャッタが設置された場合を示したが、連通路に一つのシャッタのみを設置してもよい。
また、各チャンバ内には、基板１０１を支持するためのペデスタル１１・２１があり、ペデスタル１１・２１には、基板１０１を加熱するためのヒーター（図示せず）が設けられている。また、図示していないが、各チャンバ１０・２０には、ソースガス及びキャリアガスを供給するための各ソースラインと、真空を排気するための排気ラインとが連結される。
第１のチャンバ１０と第２のチャンバ２０とが連通路３０を通して連結されるので、真空破壊することなく基板１０１を第１のチャンバ１０から第２のチャンバ２０に移送することができる。
次に、図１８（Ｃ）において、第２のチャンバ２０で第２のＧａＮ層１０４の上に第１の化合物半導体層２０１、活性層２０２及び第２の化合物半導体層２０３が形成される。
各化合物半導体層２０１・２０２・２０３は、第２のＧａＮ層１０４と同様に有機金属気相成長法を使用して形成されてもよく、窒化ガリウム系の化合物半導体層であってもよい。
各化合物半導体層を第１のチャンバから離隔した第２のチャンバ２０で形成するので、空洞１０２ａを形成するときに発生した反応副生成物によって各化合物半導体層の結晶品質が低下することを防止することができる。さらに、真空破壊することなく第１のチャンバ１０から第２のチャンバ２０に基板１０１を移送できるので、第２のＧａＮ層１０４と各化合物半導体層２０１・２０２・２０３とをｉｎ―ｓｉｔｕ工程で成長させてもよい。
また、本実施形態４で、基板１０１の上の第１のＧａＮ層１０２に空洞１０２ａが形成されるので、空洞１０２ａを用いて基板１０１を容易に剥離することができる。
実施形態４に示した各化合物半導体層を用いた発光素子として、実施形態２に係るＬＥＤ又は実施形態３によるＬＥＤを形成してもよく、これについての詳細な説明は、上述した実施形態２及び３と重複するので省略する。
本実施形態４において、第１のチャンバと第２のチャンバとを分離することによって、空洞１０２ａを形成する間に発生する反応副生成物によって化合物半導体層の結晶品質が低下することを防止することができる。
各実施形態では、金属性材料層としてＴａを用いた場合について説明したが、これに限定されることはなく、Ｔａ・Ｐｔ・Ｎｉ・Ｃｒ又はこれら金属の合金、金属と半導体の合金などを用いることができ、上述した第１のＧａＮ層に対してエッチング作用を発揮する金属性材料であればよい。
１００：半導体基板、１０１：サファイア基板、１０２：第１のＧａＮ層、１０２ａ：空洞、１０３：Ｔａ層、１０３ａ：孔、１０４：第２のＧａＮ層

Claims (8)

  1. 第１の基板の上に、第１の半導体層と前記第１の半導体層に接する第２の半導体層とを含む複数の化合物半導体層を形成し、
    前記化合物半導体層の上に第２の基板を配置し、
    前記第２の半導体層から前記第１の基板を剥離することを含み、
    前記複数の化合物半導体層を形成することは、
    前記第１の半導体層の一部の上に金属性材料層を含む追加的な層を形成し、
    前記第１の半導体層のうち前記追加的な層の下側であって少なくとも前記金属性材料層の左右両端部分の下側に位置する部分に複数の空洞を形成し、かつ、前記空洞の大きさを拡大することを含み、
    前記第２の半導体層から前記第１の基板を剥離することは、前記空洞の大きさをさらに拡大させることによって前記第１の基板と前記第２の半導体層との間の結合力を弱めるように前記第１の基板を加熱することを含む、発光素子の製造方法。
  2. 第１の基板の上に、第１の半導体層と前記第１の半導体層に接する第２の半導体層とを含む複数の化合物半導体層を形成し、
    前記化合物半導体層の上に第２の基板を配置し、
    前記第２の半導体層から前記第１の基板を剥離することを含み、
    前記複数の化合物半導体層を形成することは、
    前記第１の半導体層の上に金属性材料層を含む追加的な層を形成し、
    前記第１の半導体層のうち前記追加的な層の下側に複数の空洞を形成し、かつ、前記空洞の大きさを拡大することを含み、
    前記空洞の大きさを拡大することは、前記金属性材料層の前記空洞と接する部分に孔を形成することを含み、
    前記第２の半導体層から前記第１の基板を剥離することは、前記空洞の大きさをさらに拡大させることによって前記第１の基板と前記第２の半導体層との間の結合力を弱めるように前記第１の基板を加熱することを含む、発光素子の製造方法。
  3. 前記第１の基板を加熱することは、前記化合物半導体層の上に前記第２の基板を付着させることを含む、請求項１または２に記載の発光素子の製造方法。
  4. 前記金属性材料層はＴａを含むことを特徴とする、請求項１または２に記載の発光素子の製造方法。
  5. 前記金属性材料層は、その膜厚が５ｎｍ〜１００ｎｍの範囲内であることを特徴とする、請求項４に記載の発光素子の製造方法。
  6. 前記化合物半導体層の上に前記第２の基板を配置する前に、前記空洞が前記第１の基板まで拡大されることを特徴とする、請求項１または２に記載の発光素子の製造方法。
  7. 前記第１の半導体層および前記第２の半導体層は窒化ガリウム系の層を含むことを特徴とする、請求項１または２に記載の発光素子の製造方法。
  8. 前記第２基板はシリコン系基板であり、前記シリコン系基板は、前記第１基板を前記第２の半導体層から剥離する前に前記化合物半導体層の上に配置されることを特徴とする、請求項１または２に記載の発光素子の製造方法。
JP2012526622A 2009-08-26 2010-07-22 発光素子の製造方法 Expired - Fee Related JP5847083B2 (ja)

Applications Claiming Priority (9)

Application Number Priority Date Filing Date Title
KR10-2009-0079436 2009-08-26
KR1020090079436A KR101229832B1 (ko) 2009-08-26 2009-08-26 반도체 기판 제조 방법 및 발광 소자 제조 방법
KR10-2009-0079429 2009-08-26
KR1020090079429A KR101106136B1 (ko) 2009-08-26 2009-08-26 반도체 기판 제조 방법 및 발광 소자 제조 방법
KR1020090079434A KR101106150B1 (ko) 2009-08-26 2009-08-26 발광 소자 제조 방법
KR10-2009-0079434 2009-08-26
KR1020090079431A KR101106149B1 (ko) 2009-08-26 2009-08-26 반도체 기판 제조 방법 및 발광 소자 제조 방법
KR10-2009-0079431 2009-08-26
PCT/KR2010/004816 WO2011025149A2 (ko) 2009-08-26 2010-07-22 반도체 기판 제조 방법 및 발광 소자 제조 방법

Publications (2)

Publication Number Publication Date
JP2013503472A JP2013503472A (ja) 2013-01-31
JP5847083B2 true JP5847083B2 (ja) 2016-01-20

Family

ID=43625506

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012526622A Expired - Fee Related JP5847083B2 (ja) 2009-08-26 2010-07-22 発光素子の製造方法

Country Status (5)

Country Link
US (4) US8026119B2 (ja)
EP (1) EP2472604B1 (ja)
JP (1) JP5847083B2 (ja)
CN (5) CN104716023B (ja)
WO (1) WO2011025149A2 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8481411B2 (en) 2009-06-10 2013-07-09 Seoul Opto Device Co., Ltd. Method of manufacturing a semiconductor substrate having a cavity
WO2010143778A1 (ko) * 2009-06-10 2010-12-16 서울옵토디바이스주식회사 반도체 기판, 그 제조 방법, 반도체 소자 및 그 제조 방법
US8860183B2 (en) 2009-06-10 2014-10-14 Seoul Viosys Co., Ltd. Semiconductor substrate, semiconductor device, and manufacturing methods thereof
JP5847083B2 (ja) 2009-08-26 2016-01-20 ソウル バイオシス カンパニー リミテッドＳｅｏｕｌ Ｖｉｏｓｙｓ Ｃｏ．，Ｌｔｄ． 発光素子の製造方法
JP5570838B2 (ja) * 2010-02-10 2014-08-13 ソウル バイオシス カンパニー リミテッド 半導体基板、その製造方法、半導体デバイス及びその製造方法
US8546165B2 (en) 2010-11-02 2013-10-01 Tsmc Solid State Lighting Ltd. Forming light-emitting diodes using seed particles
KR20120092325A (ko) * 2011-02-11 2012-08-21 서울옵토디바이스주식회사 광 결정 구조를 갖는 발광 다이오드 및 그것을 제조하는 방법
TWI446583B (zh) * 2011-06-29 2014-07-21 Univ Nat Chiao Tung 半導體製程方法
WO2013160325A1 (en) * 2012-04-24 2013-10-31 Pozina Galia Method for producing a group-iii nitride wafer
JP6234787B2 (ja) * 2012-11-21 2017-11-22 ソウル バイオシス カンパニー リミテッドＳｅｏｕｌ Ｖｉｏｓｙｓ Ｃｏ．，Ｌｔｄ． 基板再生方法及び再生基板
JP2016515991A (ja) * 2013-03-14 2016-06-02 キング アブドラ ユニバーシティ オブ サイエンス アンド テクノロジー 無欠陥単結晶薄層
KR20150086689A (ko) * 2014-01-20 2015-07-29 삼성전자주식회사 반도체 발광소자
CN105097441A (zh) * 2014-05-23 2015-11-25 比亚迪股份有限公司 半导体层表面粗化方法及具有表面粗化的led结构形成方法
WO2024039867A1 (en) * 2022-08-19 2024-02-22 Lumileds Llc Twisting method of post laser lift-off sapphire removal
KR102638391B1 (ko) * 2023-05-30 2024-02-20 삼화페인트공업주식회사 다이알칸설포닐 아이소소바이드 화합물의 제조 방법, 리튬이차전지용 전해액 첨가제, 리튬이차전지용 전해액 및 리튬이차전지

Family Cites Families (61)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100350641C (zh) * 1995-11-06 2007-11-21 日亚化学工业株式会社 氮化物半导体器件
US6024884A (en) 1998-03-12 2000-02-15 Storage Technology Corporation Method for creating microstructures
WO1999067815A1 (en) 1998-06-23 1999-12-29 Trustees Of Boston University Crystallographic wet chemical etching of iii-nitride material
KR100677683B1 (ko) 1999-03-17 2007-02-05 미츠비시 덴센 고교 가부시키가이샤 반도체 기재와 그 제조 방법 및 반도체 결정의 제조 방법
EP1104031B1 (en) 1999-11-15 2012-04-11 Panasonic Corporation Nitride semiconductor laser diode and method of fabricating the same
US6627974B2 (en) * 2000-06-19 2003-09-30 Nichia Corporation Nitride semiconductor substrate and method for manufacturing the same, and nitride semiconductor device using nitride semiconductor substrate
JP3556916B2 (ja) 2000-09-18 2004-08-25 三菱電線工業株式会社 半導体基材の製造方法
CN1163977C (zh) * 2000-10-26 2004-08-25 方大集团股份有限公司 氮化镓基蓝光发光二极管芯片的制造方法
JP3631724B2 (ja) 2001-03-27 2005-03-23 日本電気株式会社 Ｉｉｉ族窒化物半導体基板およびその製造方法
JP3886341B2 (ja) * 2001-05-21 2007-02-28 日本電気株式会社 窒化ガリウム結晶基板の製造方法及び窒化ガリウム結晶基板
JP2004026624A (ja) 2001-09-10 2004-01-29 Fuji Photo Film Co Ltd 半導体素子用基板の製造方法および半導体素子用基板ならびに半導体素子
US20030047746A1 (en) * 2001-09-10 2003-03-13 Fuji Photo Film Co., Ltd. GaN substrate formed over GaN layer having discretely formed minute holes produced by use of discretely arranged growth suppression mask elements
EP1453160B1 (en) * 2001-11-05 2008-02-27 Nichia Corporation Semiconductor element
JP4932121B2 (ja) * 2002-03-26 2012-05-16 日本電気株式会社 Ｉｉｉ−ｖ族窒化物系半導体基板の製造方法
EP1508922B1 (en) * 2002-05-15 2009-03-11 Panasonic Corporation Semiconductor light emitting element and production method therefor
CN1176483C (zh) * 2002-05-31 2004-11-17 南京大学 激光剥离制备自支撑氮化镓衬底的方法
JP4088111B2 (ja) * 2002-06-28 2008-05-21 日立電線株式会社 多孔質基板とその製造方法、ＧａＮ系半導体積層基板とその製造方法
US7524691B2 (en) * 2003-01-20 2009-04-28 Panasonic Corporation Method of manufacturing group III nitride substrate
KR100513316B1 (ko) * 2003-01-21 2005-09-09 삼성전기주식회사 고효율 반도체 소자 제조방법
JP4151421B2 (ja) 2003-01-23 2008-09-17 セイコーエプソン株式会社 デバイスの製造方法
JP3821232B2 (ja) 2003-04-15 2006-09-13 日立電線株式会社 エピタキシャル成長用多孔質基板およびその製造方法ならびにｉｉｉ族窒化物半導体基板の製造方法
JP2005057220A (ja) * 2003-08-07 2005-03-03 Sony Corp 半導体光素子及びその製造方法
JP4427993B2 (ja) * 2003-08-12 2010-03-10 ソニー株式会社 半導体発光素子の製造方法
JP2005101475A (ja) 2003-08-28 2005-04-14 Hitachi Cable Ltd Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造方法
JP2005085851A (ja) * 2003-09-05 2005-03-31 Hitachi Cable Ltd 窒化物系化合物半導体発光素子の製造方法
KR100744933B1 (ko) * 2003-10-13 2007-08-01 삼성전기주식회사 실리콘 기판 상에 형성된 질화물 반도체 및 그 제조 방법
JP2005232559A (ja) 2004-02-23 2005-09-02 Meltex Inc チタン剥離液
JP4581490B2 (ja) 2004-05-31 2010-11-17 日立電線株式会社 Ｉｉｉ−ｖ族窒化物系半導体自立基板の製造方法、及びｉｉｉ−ｖ族窒化物系半導体の製造方法
US7560294B2 (en) 2004-06-07 2009-07-14 Toyoda Gosei Co., Ltd. Light emitting element and method of making same
JP4720125B2 (ja) 2004-08-10 2011-07-13 日立電線株式会社 Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造方法並びにｉｉｉ−ｖ族窒化物系半導体
JP2006080314A (ja) * 2004-09-09 2006-03-23 Canon Inc 結合基板の製造方法
KR100682879B1 (ko) * 2005-01-07 2007-02-15 삼성코닝 주식회사 결정 성장 방법
US20060151801A1 (en) 2005-01-11 2006-07-13 Doan Trung T Light emitting diode with thermo-electric cooler
CN100547734C (zh) * 2005-05-19 2009-10-07 住友化学株式会社 半导体多层衬底、半导体自立衬底及其制备方法以及半导体器件
JP5023318B2 (ja) * 2005-05-19 2012-09-12 国立大学法人三重大学 ３−５族窒化物半導体積層基板、３−５族窒化物半導体自立基板の製造方法、及び半導体素子
KR100797180B1 (ko) 2005-06-25 2008-01-23 (주)에피플러스 휘도가 향상된 반도체 발광 소자 및 그 제조 방법
KR101132910B1 (ko) 2005-07-05 2012-04-04 엘지이노텍 주식회사 발광 다이오드 제조방법
KR20070009854A (ko) 2005-07-14 2007-01-19 에피밸리 주식회사 화합물 반도체 발광소자
JP4720441B2 (ja) * 2005-11-02 2011-07-13 日立電線株式会社 青色発光ダイオード用ＧａＮ基板
JP5042506B2 (ja) * 2006-02-16 2012-10-03 信越化学工業株式会社 半導体基板の製造方法
JP4879614B2 (ja) * 2006-03-13 2012-02-22 住友化学株式会社 ３−５族窒化物半導体基板の製造方法
JP4862442B2 (ja) * 2006-03-15 2012-01-25 日立電線株式会社 Ｉｉｉ−ｖ族窒化物系半導体基板の製造方法及びｉｉｉ−ｖ族窒化物系デバイスの製造方法
KR100794121B1 (ko) 2006-04-10 2008-01-10 광주과학기술원 발광 다이오드
US7470599B2 (en) * 2006-04-14 2008-12-30 Applied Materials, Inc. Dual-side epitaxy processes for production of nitride semiconductor structures
JP5307975B2 (ja) * 2006-04-21 2013-10-02 日立電線株式会社 窒化物系半導体自立基板及び窒化物系半導体発光デバイス用エピタキシャル基板
US7364991B2 (en) * 2006-04-27 2008-04-29 Applied Materials, Inc. Buffer-layer treatment of MOCVD-grown nitride structures
WO2008091910A2 (en) 2007-01-22 2008-07-31 Group4 Labs, Llc Composite wafers having bulk-quality semiconductor layers
JP4191227B2 (ja) * 2007-02-21 2008-12-03 昭和電工株式会社 Ｉｉｉ族窒化物半導体発光素子の製造方法及びｉｉｉ族窒化物半導体発光素子並びにランプ
KR101338698B1 (ko) * 2007-04-16 2013-12-06 엘지이노텍 주식회사 질화물 반도체 발광소자
JP2008285401A (ja) * 2007-04-19 2008-11-27 Tokuyama Corp Ｉｉｉ族窒化物単結晶基板の製造方法、および該基板を積層した積層基板
FR2920589B1 (fr) * 2007-09-04 2010-12-03 Soitec Silicon On Insulator "procede d'obtention d'un substrat hybride comprenant au moins une couche d'un materiau nitrure"
KR101459754B1 (ko) * 2007-09-06 2014-11-13 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
JP4892445B2 (ja) * 2007-10-01 2012-03-07 昭和電工株式会社 半導体発光素子および半導体発光素子の製造方法
TWI368293B (en) 2007-11-21 2012-07-11 Nanya Technology Corp Method for fabricating a deep trench in a substrate
CN101874286B (zh) * 2007-11-27 2012-07-25 纳米晶公司 通过纳米或微米颗粒膜生长的超低位错密度的第三族-氮化物半导体衬底及其制备方法
JP4886711B2 (ja) * 2008-02-04 2012-02-29 日本碍子株式会社 Ｉｉｉ族窒化物単結晶の製造方法
TWI407491B (zh) 2008-05-09 2013-09-01 Advanced Optoelectronic Tech 分離半導體及其基板之方法
TWI377685B (en) * 2008-12-08 2012-11-21 Pvnext Corp Photovoltaic cell structure and manufacturing method thereof
US8860183B2 (en) * 2009-06-10 2014-10-14 Seoul Viosys Co., Ltd. Semiconductor substrate, semiconductor device, and manufacturing methods thereof
WO2010143778A1 (ko) * 2009-06-10 2010-12-16 서울옵토디바이스주식회사 반도체 기판, 그 제조 방법, 반도체 소자 및 그 제조 방법
JP5847083B2 (ja) 2009-08-26 2016-01-20 ソウル バイオシス カンパニー リミテッドＳｅｏｕｌ Ｖｉｏｓｙｓ Ｃｏ．，Ｌｔｄ． 発光素子の製造方法

Also Published As

Publication number Publication date
WO2011025149A2 (ko) 2011-03-03
CN104658890A (zh) 2015-05-27
CN104795314A (zh) 2015-07-22
CN104716023B (zh) 2017-08-29
WO2011025149A3 (ko) 2011-04-21
CN104716023A (zh) 2015-06-17
CN104795313A (zh) 2015-07-22
EP2472604A4 (en) 2013-11-13
CN104795314B (zh) 2018-02-09
EP2472604A2 (en) 2012-07-04
US8609449B2 (en) 2013-12-17
CN102640307B (zh) 2015-04-01
CN104795313B (zh) 2017-12-08
US20120021546A1 (en) 2012-01-26
JP2013503472A (ja) 2013-01-31
US8026119B2 (en) 2011-09-27
CN102640307A (zh) 2012-08-15
US8183075B2 (en) 2012-05-22
US20110053303A1 (en) 2011-03-03
US20120202306A1 (en) 2012-08-09
US20130109121A1 (en) 2013-05-02
CN104658890B (zh) 2018-01-05
US8329488B2 (en) 2012-12-11
EP2472604B1 (en) 2020-09-09

Similar Documents

Publication Publication Date Title
JP5847083B2 (ja) 発光素子の製造方法
JP5706919B2 (ja) 半導体基板の製造方法
KR101220433B1 (ko) 반도체 기판, 그 제조 방법, 반도체 소자 및 그 제조 방법
KR101781438B1 (ko) 반도체 발광소자의 제조방법
US9202685B2 (en) Method of manufacturing a compound semiconductor substrate in a flattened growth substrate
KR101229832B1 (ko) 반도체 기판 제조 방법 및 발광 소자 제조 방법
JP5647497B2 (ja) 半導体基板、その製造方法、半導体デバイス及びその製造方法
KR101106136B1 (ko) 반도체 기판 제조 방법 및 발광 소자 제조 방법
KR20100132910A (ko) 반도체 기판, 그 제조방법, 반도체 디바이스 및 그 제조방법
KR101593213B1 (ko) 반도체 기판 제조 방법 및 발광 소자 제조 방법
KR101106150B1 (ko) 발광 소자 제조 방법
KR101106149B1 (ko) 반도체 기판 제조 방법 및 발광 소자 제조 방법
KR20110093556A (ko) 반도체 기판, 그 제조 방법, 반도체 디바이스 및 그 제조 방법
KR20120057600A (ko) 반도체 기판, 그 제조방법, 반도체 디바이스 및 그 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130516

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140826

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150714

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151014

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151110

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151124

R150 Certificate of patent or registration of utility model

Ref document number: 5847083

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees