JP4862442B2 - Ｉｉｉ−ｖ族窒化物系半導体基板の製造方法及びｉｉｉ−ｖ族窒化物系デバイスの製造方法 - Google Patents

Ｉｉｉ−ｖ族窒化物系半導体基板の製造方法及びｉｉｉ−ｖ族窒化物系デバイスの製造方法 Download PDF

Info

Publication number
JP4862442B2
JP4862442B2 JP2006071723A JP2006071723A JP4862442B2 JP 4862442 B2 JP4862442 B2 JP 4862442B2 JP 2006071723 A JP2006071723 A JP 2006071723A JP 2006071723 A JP2006071723 A JP 2006071723A JP 4862442 B2 JP4862442 B2 JP 4862442B2
Authority
JP
Japan
Prior art keywords
layer
substrate
group iii
gan
nitride semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006071723A
Other languages
English (en)
Other versions
JP2007246330A (ja
Inventor
真佐知 柴田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP2006071723A priority Critical patent/JP4862442B2/ja
Priority to US11/508,884 priority patent/US20070221954A1/en
Publication of JP2007246330A publication Critical patent/JP2007246330A/ja
Priority to US12/332,876 priority patent/US7981713B2/en
Application granted granted Critical
Publication of JP4862442B2 publication Critical patent/JP4862442B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/0251—Graded layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Led Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Description

本発明は、III-Ｖ族窒化物系半導体基板の製造方法及びIII-Ｖ族窒化物系デバイスの製造方法に関し、特に、結晶性が良好で高品質なＡｌＮ層及びこれに類する高熱伝導率の層を表面に有するIII-Ｖ族窒化物系半導体基板の製造方法及びIII-Ｖ族窒化物系デバイスの製造方法に関するものである。
窒化ガリウム（ＧａＮ）、窒化インジウムガリウム（ＩｎＧａＮ）、窒化ガリウムアルミニウム（ＧａＡｌＮ）等のIII-Ｖ族窒化物系化合物半導体は、禁制帯幅が充分大きく、バンド間遷移も直接遷移型であるため、短波長発光素子、特に青色発光ダイオード（ＬＥＤ）の製造に用いられている。また、最近では、更に短波長の紫外ＬＥＤや、これらＬＥＤと蛍光体を組み合わせた白色ＬＥＤが実用化され始めている。さらに、III-Ｖ族窒化物系化合物半導体は耐熱性や耐環境性が良いという特徴を有するため、電子デバイスやパワーデバイスへの応用開発も始まっている。
半導体のデバイスを作製する場合、その下地基板にはエピタキシャル成長する結晶と格子定数や線膨張係数の同じ基板を使用する、いわゆるホモエピタキシャル成長を行うのが一般的である。例えば、ＧａＡｓやＡｌＧａＡｓのエピタキシャル成長を行うための基板には、ＧａＡｓ単結晶基板が用いられている。
しかし、III-Ｖ族窒化物系半導体結晶に限っては、これまでに実用に足るサイズ、特性のIII-Ｖ族窒化物系半導体基板を製造することができなかった。このため、これまでに実用化されている窒化物系発光ダイオードは、そのほとんどが格子定数の近いサファイア基板上に、有機金属気相成長（ＭＯＶＰＥ）法を用いてIII-Ｖ族窒化物系半導体結晶をヘテロエピタキシャル成長させることにより製造されている。従って、ヘテロ成長であることに起因した様々な問題が発生していた。
例えば、サファイア基板とＧａＮの線膨張係数の違いに起因して、エピタキシャル成長後の基板が大きく反ってしまうという問題が生じていた。これは、エピタキシャル成長後のフォトリソグラフィ工程やチップ加工工程において、基板の割れを生じさせるなど、歩留り低下の原因となる。
また、サファイア基板とＧａＮでは、格子定数が異なるため、窒化物結晶を単結晶成長させるために、一旦本来の結晶成長温度よりも低い温度でバッファ層を堆積させる必要があり、これが結晶成長の工程時間を延ばす要因になっている。更に、サファイア基板上の成長では、サファイアとＧａＮの格子定数差に起因して、ＧａＮエピ層中に１０８から１０９個／ｃｍ−２もの多量の転位が発生してしまう。この転位は、発光素子の出力や信頼性を阻害する要因となる。従来の青色系のＬＥＤでは、これまで転位が問題とされることは少なかったが、今後、より高出力化が求められるようになり、また、紫外ＬＥＤの実現に向けて短波長化が促進されると、デバイス特性に及ぼす転位の影響が大きくなってくることが予想されており、何らかの対策が必要となっている。
これらの問題を解決するため、近年、ＧａＮ単結晶の自立基板が開発されてきた。ＧａＮ自立基板の製造方法としては、例えば、下地基板に開口部を有するマスクを形成し、開口部からラテラル成長させることにより転位の少ないＧａＮ層を得る技術、いわゆるＥＬＯ（Epitaxial Lateral Overgrowth）技術を用いてサファイア基板上にＧａＮ層を形成した後、サファイア基板をエッチング等により除去し、ＧａＮ自立基板を得ることが提案されている（例えば、特許文献１参照）。
また、ＥＬＯ法をさらに発展させた方法として、ＦＩＥＬＯ（Facet-Initiated Epitaxial Lateral Overgrowth）法が開発されている（例えば、非特許文献１参照）。ＦＩＥＬＯ法は、酸化シリコンマスクを用いて選択成長を行う点でＥＬＯ法と共通するが、選択成長の際にマスク開口部にファセットを形成する点で相違している。ファセットを形成することにより、転位の伝搬方向を変え、エピタキシャル成長層の上面に至る貫通転位を低減する。ＦＩＥＬＯ法を用いて、例えばサファイア等の下地基板上に厚膜のＧａＮ層を成長させ、その後下地基板を除去すれば、結晶欠陥の比較的少ない良質のＧａＮ自立基板を得ることができる。
上記以外にも、低転位のＧａＮ自立基板を得る方法として、ＤＥＥＰ（Dislocation Elimination by the Epi-growth with Inverted-Pyramidal Pits）法が開発されている（例えば、非特許文献２、特許文献２参照）。ＤＥＥＰ法は、ＧａＡｓ基板上にパターニングした窒化珪素等のマスクを用いてＧａＮを成長させることにより、結晶表面に意図的にファセット面で囲まれたピットを複数形成し、前記ピットの底部に転位を集積させることにより、その他の領域を低転位化するものである。
また、転位密度の低いＧａＮ基板の製造方法として、サファイアＣ面（（０００１）面）基板上にＧａＮ層を形成し、その上にチタン膜を形成後、水素ガスまたは水素含有化合物ガスを含む雰囲気中で基板を熱処理してＧａＮ層中に空隙を形成し、更に、ＧａＮ層上にＧａＮ半導体層を形成する方法が開示されている（例えば、特許文献３参照）。
これらＥＬＯ法やＤＥＥＰ法等の方法を用いて異種基板上にＨＶＰＥ法でＧａＮ膜を成長し、その後、下地基板からＧａＮ層を剥離して得られたＧａＮ自立基板は、特に低転位結晶の必要なレーザーダイオード（ＬＤ）の開発に主に用いられているが、最近では、ＬＥＤ用の基板としても使われるようになってきている。
従来用いられてきたサファイア基板の熱伝導率０.４２Ｗ／（ｃｍ・ｋ）に対して、ＧａＮ基板のそれは１.９８Ｗ／（ｃｍ・ｋ）と高く、放熱効率が向上したことから、発熱量の大きい高出力の発光デバイスやパワーデバイスの開発に拍車がかかってきている。
そこで、次の期待として、ＧａＮよりも更に熱伝導率の高いＡｌＮ（理論値では、３.２Ｗ／（ｃｍ・ｋ））の自立基板に対する要求が高まっている。このため、ＧａＮ基板を成長させるのに用いられているＨＶＰＥ法を用いて、Ａｌを含むIII-Ｖ族窒化物系半導体結晶を成長させる研究開発が行われている（例えば、非特許文献３、４参照）。
また、ＧａＮ基板上に、ＡｌＧａＮ層として、Ｓｉ−Ａｌ０．０５Ｇａ０．９５Ｎ層を１０μｍ程度成長させたＧａＮ積層基板（特許文献４参照）、及びＧａＮ下部基板上に厚さ３００μｍ以上４００μｍ以下のＡｌ０．１５Ｇａ０．８５Ｎ上部基板を形成したＡｌＧａＮ系複合基板（特許文献５参照）も開示されている。
特開平１１−２５１２５３号公報 特開２００３−１６５７９９号公報 特開２００３−１７８９８４号公報 特開２００５−１９１３０６号公報 特開２００５−２７７０１５号公報 Akira Usui et. al.,「Thick GaN Epitaxial Growth with Low Dislocation Density by Hydride Vapor Phase Epitaxy」, Jpn. J. Appl. Phys. vol. 36(1997) pp. L899-L902 Kensaku Motoki et. al.,「Preparation of Large Freestanding GaN Substrates by Hydride Vapor Phase Epitaxy Using GaAs as a Starting Substrate」, Jpn. J. Appl. Phys. Vol. 40(2001)pp. L140-L143 Andrey Nikolaev et. al.,「AlN Wafers Fabricated by Hydride Vapor Phase Epitaxy」, MRS Internet J. Nitride Semicond. Res. Volume 5S1 Published 2000, W6.5. Y. Kumagai et. al.,「Hydride vapor phase epitaxy of AlN: thermodynamic analysis of aluminum source and its application to growth」, Phys. Stat. Sol. (c), Vol. 0, No. 7, 2003, pp. 2498-2501.
しかしながら、非特許文献３、４のようにＨＶＰＥ法でＡｌＮを成長させると、原料として用いる塩化アルミニウムが成長条件によっては炉を構成する石英部材と反応して、これを侵食してしまうという問題があった。このため、ＡｌＮの厚膜成長を必要とする場合は、それだけ石英部材の損耗が激しくなり、部品交換の手間やコストがかかるだけでなく、石英部材が結晶成長中に割れるといった危険も伴うことになる。
また、ＡｌＮのバルク結晶成長は難しく、高品質なＡｌＮ基板を再現良く生産する技術は、未だ実現できていないのが現状である。
更に、特許文献４、５のように、予め製造されたＧａＮ基板上にＡｌＧａＮを別工程で付ける場合では、一旦ＧａＮ基板を大気中に取り出しているので、ＧａＮ表面に自然酸化膜が発生したり、ハンドリング時の汚染などによって成長界面が清浄でなくなったりする。また、ＧａＮ表面に昇降温サイクルが加わることで、ＧａＮ表面の熱変性といった問題も生じる。その結果、ＧａＮ／ＡｌＧａＮ界面に欠陥を多く含む層が生じたり、場合によってはＡｌＧａＮ結晶層にクラックが多数生じたりするおそれがあった。
従って、本発明の目的は、上記従来技術の問題点を解決し、結晶性が良好で高品質なＡｌＮ層及びこれに類する高熱伝導率の層を表面に有するIII-Ｖ族窒化物系半導体基板の製造方法及びIII-Ｖ族窒化物系デバイスの製造方法を提供することにある。
本発明者は、既に高品質な単結晶基板の成長技術が確立されているＧａＮ層の製造技術を応用し、ＧａＮとＡｌＮとを同一炉内で連続的に成長させて複合基板を作製し、更にデバイス構造まで形成した後、バックラップにより複合基板の下層となるＧａＮ層の裏面からＡｌＮ層に到達するまでＧａＮ層を除去することにより、あたかも結晶性が良好なＡｌＮ基板上にデバイスを作製したのと同等のデバイス性能が得られることを見出し、かかる知見に基づき本発明を完成させた。
即ち、本発明のIII-Ｖ族窒化物系半導体基板の製造方法は、異種基板上にIII-Ｖ族窒化物系半導体膜を成長させた後、金属膜を堆積する工程と、該金属膜を堆積した基板を水素ガス又は水素化物ガスを含む雰囲気中で熱処理し、前記III-Ｖ族窒化物系半導体膜中に空隙を形成する工程と、その上にＧａＮ単結晶からなる第１の層をＨＶＰＥ法により堆積する工程と、更にその上に直接、又は他の層を介してＡｌ x Ｇａ 1-x Ｎ（０.９＜ｘ≦１）で表されるIII-Ｖ族窒化物系半導体単結晶からなる第２の層をＨＶＰＥ法により堆積する工程と、前記第１の層及び前記第２の層を残して前記異種基板を除去し、III-Ｖ族窒化物系半導体基板を得る工程と、前記第２の層の露出面である前記基板の表面及び前記第１の層の露出面である前記基板の裏面を研磨して平担面とする工程と、を備えることを特徴とする。
前記第１の層と前記第２の層との間に、組成がＧａＮからＡｌｘＧａ１−ｘＮ（０.９＜ｘ≦１）へと連続的に変化する遷移層を介在させることもできる。
前記基板は、直径が５０ｍｍ以上の円形であり、厚さが２００μｍ以上であることが好ましく、前記基板表面における転位密度は１×１０８ｃｍ−２以下とすることが望ましい。また、前記第２の層は、厚さが５０μｍ以上であることが好ましい。更に、前記基板を自立基板とすることができる。
前記第１の層と前記第２の層は、同一炉内で連続的に成長させることが好ましい。
また、本発明のIII-Ｖ族窒化物系デバイスの製造方法は、異種基板上にIII-Ｖ族窒化物系半導体膜を成長させた後、金属膜を堆積する工程と、該金属膜を堆積した基板を水素ガス又は水素化物ガスを含む雰囲気中で熱処理し、前記III-Ｖ族窒化物系半導体膜中に空隙を形成する工程と、その上にＧａＮ単結晶からなる第１の層をＨＶＰＥ法により堆積する工程と、更にその上にＡｌ x Ｇａ 1-x Ｎ（０.９＜ｘ≦１）で表されるIII-Ｖ族窒化物系半導体単結晶からなる第２の層をＨＶＰＥ法により堆積する工程と、前記第１の層及び前記第２の層を残して前記異種基板を除去し、III-Ｖ族窒化物系半導体基板を得る工程と、前記第２の層の露出面である前記基板の表面及び前記第１の層の露出面である前記基板の裏面を研磨して平担面とする工程と、前記基板上に、デバイス構造を有するエピタキシャル成長層を形成する工程と、前記基板の裏面側から研磨して前記第１の層を除去し、前記第２の層を露出させることにより、前記第２の層上に前記デバイス構造を設けたIII-Ｖ族窒化物系デバイスを製造する工程と、を備えることを特徴とする。
本発明のIII-Ｖ族窒化物系半導体基板によれば、ＡｌｘＧａ１−ｘＮ（０.９＜ｘ≦１）層を有するので、この基板上にデバイス構造を形成した後、ＡｌｘＧａ１−ｘＮ（０.９＜ｘ≦１）層に至るまでバックラップすることにより、あたかも結晶性の良好なＡｌＮ基板上にデバイスを作製したのと同等のデバイス性能を得ることができる。
また、本発明のIII-Ｖ族窒化物系デバイスによれば、熱伝導率に優れたＡｌｘＧａ１−ｘＮ（０.９＜ｘ≦１）層を用いているので、放熱性が良好となり、発熱量の大きい高出力の発光デバイスやパワーデバイスに好適に用いることができる。
更に、本発明のIII-Ｖ族窒化物系半導体基板及びIII-Ｖ族窒化物系デバイスの製造方法によれば、III-Ｖ族窒化物系半導体基板及びIII-Ｖ族窒化物系デバイスを安価に再現性良く製造できる。
以下、図面を参照して本発明の実施の形態について説明する。
図１に、本発明の一実施形態に係る複合自立基板を示す。
この複合自立基板１０は、ＧａＮ層１１上に、ＡｌＮ層１２を形成したものであり、ＡｌＮ層１２の表面及びＧａＮ層１１の裏面は平坦に研磨されている。発光デバイスは、この複合自立基板１０上にデバイス構造を形成した後、バックラップによりＧａＮ層１１の裏面からＡｌＮ層１２に到達するまでＧａＮ層１１を除去することにより形成される。以下、更に詳しく説明する。
（自立基板）
まず、自立基板（自立した基板）とは、自らの形状を保持できるだけでなく、ハンドリングに不都合が生じない程度の強度を有する基板をいう。このような強度を有するためには、自立基板の厚さを２００μｍ以上とするのが好ましい。
（基板寸法）
基板寸法としては、直径が５０ｍｍ以上の円形であり、基板の厚さは、２００μｍ以上であることが望ましい。発光素子、特にＬＥＤは、民生品に多用される汎用素子であり、量産できることが実用化、普及に不可欠な案件である。基板の直径を５０ｍｍ以上とすれば、先行するＧａＡｓ基板などで既に量産用のプロセス装置が開発されており、量産ラインへの適用が容易になる。また、基板の厚さを２００μｍ以上とするのは、２００μｍよりも薄いと、ピンセット等のハンドリング時に基板が割れる危険が急激に高まるためである。
（ＧａＮ層）
複合自立基板１０の下層としては、エピタキシャル成長が容易であり、ある程度の大口径でかつ厚みの厚い結晶を容易に得ることができるためＧａＮ層１１としている。ＧａＮ層１１の表面の結晶方位は（０００１）のIII族面であることが望ましい。III族窒化物系の結晶は極性が強く、III族面の方がＶ族面（窒素面）より化学的及び熱的に安定だからである。
（ＡｌＮ層の形成）
ＡｌＮ層１２は、下地のＧａＮ層１１と同一炉内で連続的に成長された層であることが望ましい。これは、成長にかかる時間を短縮できるという工程上のメリットだけでなく、ＧａＮ層１１とＡｌＮ層１２との間に、酸化膜などが介在することを抑制し、ＡｌＮ層１２の結晶中に欠陥が発生するのを防ぐと同時に、層間に電気的な障壁となる層が発生することも防止するためである。ＧａＮ層からＡｌＮ層への移行は、間に組成が連続的に変化する遷移層を介在させて行っても良い。
図２は、この介在層を有する他の実施形態に係る複合自立基板を示すものであり、複合自立基板２０は、ＧａＮ層２１及びＡｌＮ層２３の間に、ＧａＮ２２ａからＡｌＮ２２ｂまで組成を連続的に変化させたＡｌｐＧａ１−ｐＮ（ｐが０から１へ漸次変化）遷移層２２を介在させている。なお、図１及び図２の複合自立基板において、ＡｌＮ層の導電型は目的とするデバイスに合わせて適宜制御すべきであり、一律に決めることはできない。
（ＡｌＮ層の厚さ）
複合自立基板に求められる特性としては、その上に成長したデバイスからの発熱を、基板を通じて外部に放熱することのできる十分に小さな熱抵抗を有していること以外に、デバイス構造を形成するためのエピタキシャル成長工程や、その後の半導体プロセス工程において、ハンドリング時などに割れないよう、十分な強度を有することが求められる。そのために最低でも２００μｍ以上の基板厚さが要求される。しかし、実際にデバイスが使用される際には、基板は裏面からバックラップで除去されて、最終的には１００μｍ程度の厚さしか残存しないことになる。即ち、デバイスの放熱特性を左右するのは、基板の表面近傍１００μｍ程度の結晶の熱抵抗であり、その下の領域は、作業時に、基台として作用すればことが足りる。このため、ＡｌＮ層１２（２３）の厚さは、最終的に５０μｍ以上であることが望ましい。これは、バックラップでＧａＮ層１１（２１）を除去した後に、デバイスチップの強度を保つために必要な膜厚である。バックラップでは、ＧａＮ層１１（２１）だけを選択的に除去することは困難であり、通常ＡｌＮ層１２（２３）も１０〜２０μｍは除去されてしまう。このため、形成したＡｌＮ層１２（２３）が５０μｍよりも薄いと、実際のデバイスではＡｌＮ層１２（２３）が３０μｍ以下にまで薄くなってしまい、チップをマウントする際やワイヤボンディングする際にチップが割れるなどの不具合が生じる可能性が高まってしまう。
（ＡｌＮ層の組成）
また、ＡｌＮ層１２（２３）に代えて、熱伝導率が極端に低下しない程度の組成のＡｌＧａＮ層としても良い。具体的には、ＡｌＮも含めて、ＡｌｘＧａ１−ｘＮ（０.９＜ｘ≦１）で表す層とすることができる。ここで、Ａｌ組成が０.９を超えることとしたのは、Ａｌ組成が０.９以下となりＧａ組成が０.１を超えると、熱伝導率がＡｌＮの１／１０以下と大幅に低下してしまい、放熱特性が悪化してしまうためである。
（ＡｌＮ層の表面）
一般に、アズグロウンのＡｌＮ層１２（２３）表面には、ヒロック等の大きな凹凸や、ステップバンチングによって現れると思われる微少な凹凸が多数存在している。これを平坦に研磨加工するのは、その上にエピを成長させたときのモフォロジや、膜厚、組成等を不均一にする要因を排除し、更には、デバイス作製プロセスにおいても、フォトリソグラフィ工程の加工精度を落とすことなく、デバイスの作製歩留りを向上させるためである。
（ＧａＮ層の裏面）
複合自立基板１０（２０）下部のＧａＮ層１１（２１）裏面も平坦に研磨加工される。裏面を平坦に研磨加工するのは、基板にエピ成長を行う際に、基板とサセプタとの密着性を良くするためである。基板の裏面全面が、サセプタと均等に接触していないと、サセプタからの熱伝導が不均一になって、エピ成長中の基板温度が面内で不均一になってしまう。基板温度の面内ばらつきは、結晶成長速度や組成、不純物濃度のばらつきとなって現れるため、特性の面内均一性の高いエピを成長することができなくなってしまう。エピの成長装置には、基板の裏面をサセプタと密着させない、フェイスダウン方式も存在するが、この場合も、基板の裏面に均熱板と呼ぶ平板を置くことが一般的であり、基板の裏面と均熱板との距離にばらつきがあれば、前述の温度ばらつきが生じ、特性の均一性に支障を来たす結果になる。裏面は、エピ成長時のサセプタとの密着性が問題なく得られる程度に平坦であれば良く、必ずしも鏡面になっている必要はない。即ち、ラップ面や研削面、あるいはこれに歪除去のための処理（エッチング等）を施した面であっても構わない。
（基板の転位密度）
基板の表面における転位密度は、１×１０８ｃｍ−２以下であることが望ましい。基板上に成長されるエピタキシャル成長層中には、下地基板からの転位が引き継がれることが判明しており、上記転位密度を超えるエピ層中の転位は、デバイスの特性を阻害し、信頼性を低下させる要因となるからである。
（複合自立基板の製造方法）
本実施形態の複合自立基板は、異種基板上にＧａＮ層及ＡｌＮ層単結晶を成長した後、異種基板を剥離除去することにより得られる。ＧａＮ層及ＡｌＮ層単結晶は、ＨＶＰＥ法（ハイドライド気相成長）により成長することが望ましい。これは、ＨＶＰＥ法は結晶成長速度が速く、厚膜成長を必要とする基板の作製に適するからである。
（ＨＶＰＥ炉の構造）
図３に、本実施例で使用するＨＶＰＥ反応炉の例を示す。
このＨＶＰＥ反応炉３０は、横長の石英反応管３１の外側にヒータ３２を設けて加熱するホットウォール式であり、石英反応管３１の図面左側（上流側）には、Ｖ族原料のＮＨ３ガスを導入するＮＨ３導入管３３、III族原料のＡｌＣｌ３を形成するためのＨＣｌガスを導入するＨＣｌガス導入管３４、III族原料のＧａＣｌを形成するためのＨＣｌガスを導入するＨＣｌガス導入管３５、及び導電性制御のためのドーパントガスを導入するドーピングガス導入管３６を備えている。また、ＨＣｌガス導入管３４はアルミナ製であり、その途中にパイロリティックグラファイト（ＰＧ）製のボート３４ａが設けられて金属アルミニウム３４ｂが収容される。ＨＣｌガス導入管３５は石英製であり、その途中に石英製のボート３５ａが設けられて金属ガリウム３５ｂが収容される。一方、石英反応管３１内の図面右側（下流側）には、下地基板３８が配置される基板ホルダ３７が回転軸３７ａによって支持され、この回転軸３７ａを中心として回転自在に設けられている。また、ヒータ３２は、金属アルミニウム３４ｂが収容されるボート３４ａ部分を加熱するＡｌ原料加熱部３２ａ、金属ガリウム３５ｂが収容されるボート３５ａ部分を加熱するＧａ原料加熱部３２ｂ、下地基板３８部分を加熱する結晶成長領域加熱部３２ｃの３つのゾーンを備えている。なお、石英反応管３１の内壁には、結晶成長中にアルミニウム原料と反応して石英が侵食されるのを防止するため、また、成長中の堆積物と石英との熱膨張率の違いにより炉体冷却時に反応管が割れるのを防止するために、パイロリティック窒化ホウ素（ＰＢＮ）製のライナ３９が挿入されている。なお、石英反応管３１の下流側端部には、排気管３１ａが設けられている。
（成長方法）
このＨＶＰＥ反応炉３０を用いて下地基板３８上にＧａＮ層及びＡｌＮ層を順に成長させる方法について説明する。
まず、基板ホルダ３７上にサファイア等の下地基板３８を配置し、ボート３４ａに金属アルミニウム３４ｂを、ボート３５ａに金属ガリウム３５ｂを収容する。次に、Ａｌ原料加熱部３２ａ、Ｇａ原料加熱部３２ｂをそれぞれ、５００℃、８００℃に加熱し、金属アルミニウム３４ｂ及び金属ガリウム３５ｂを溶解させて融液とする。また、結晶成長領域加熱部３２ｃを１０００℃に加熱しておく。その後、ＮＨ３ガス導入管３３からＶ族原料となるＮＨ３ガスを、ＨＣｌガス導入管３５からIII族原料となるＨＣｌガスを導入する。なお、反応性の制御の点から、原料ガスであるＨＣｌガス及びＮＨ３ガスは、Ｈ２ガスなどのキャリアガスと混合して用いられる。
ＨＣｌガス導入管３５では、途中で、ＨＣｌガスが、融液状態となった金属ガリウム３５ｂと接触して、Ｇａ＋ＨＣｌ→ＧａＣｌ＋（１／２）Ｈ２という反応が起こり塩化ガリウムＧａＣｌを生成する。
このＧａＣｌガスとＨ２キャリアガスの混合ガス、及びＮＨ３とＨ２キャリアガスの混合ガスが石英反応管３１内の空間内を矢印方向に運ばれ、基板ホルダ３７に設けられた下地基板３８上で、ＧａＣｌ＋ＮＨ３→ＧａＮ＋ＨＣｌ＋Ｈ２の反応が起こり、下地基板３８上にＧａＮが堆積される。なお、石英反応管３１内に導入されたガスは、下流の排気管３１ａによって除害設備に導かれ、無害化処理を施された後、大気に排出される。
なお、ＧａＮ層形成時にドーピングガス導入管３６からドーパント成分を含むガスを流すことにより、ＧａＮ層にドーパントをドープすることもできる。
その後、ＮＨ３ガス導入管３３からＶ族原料となるＮＨ３ガスを、ＨＣｌガス導入管３４からIII族原料となるＨＣｌガスを導入する。なお、反応性の制御の点から、原料ガスであるＨＣｌガス及びＮＨ３ガスは、Ｈ２ガスなどのキャリアガスと混合して用いられる。
ＨＣｌガス導入管３４では、途中で、ＨＣｌガスが、融液状態となった金属アルミニウム３４ｂと接触して、Ａｌ＋３ＨＣｌ→ＡｌＣｌ３＋（３／２）Ｈ２という反応が起こり三塩化アルミニウムＡｌＣｌ３を生成する。
このＡｌＣｌ３ガスとＨ２キャリアガスの混合ガス、及びＮＨ３とＨ２キャリアガスの混合ガスが石英反応管３１内の空間内を矢印方向に運ばれ、基板ホルダ３７に設けられた基板３８上で、ＡｌＣｌ３＋ＮＨ３→ＡｌＮ＋３ＨＣｌの反応が起こり、ＡｌＮ層が堆積される。なお、石英反応管３１内に導入されたガスは、下流の排気管３１ａによって除害設備に導かれ、無害化処理を施された後、大気に排出される。
（剥離方法）
このようにして下地基板３８上にＧａＮ層及びＡｌＮ層を成長させた後、下地基板３８を剥離することにより、図１に示すようなＧａＮ層１１及びＡｌＮ層１２からなる複合自立基板１０とする。剥離する方法としては、ボイド形成剥離法（ＶＡＳ法）を用いることができる。ＶＡＳ法は、大口径の基板を再現良く剥離することが可能で、かつ、低転位で特性の均一なＧａＮ系自立基板を得ることができるという点で優れている。
（本実施形態の効果）
（１）ＡｌＮは、ＧａＮに較べて成長が難しく、従って結晶欠陥が多く結晶性が悪いという問題があるが、本実施形態によれば、欠陥密度の少ない高品質なＧａＮ結晶上にＡｌＮをエピタキシャル成長させれば良くなるため、下地の結晶性を引き継いで、ＡｌＮ層の結晶性も向上させることができる。
（２）ＡｌＮは、ＧａＮに較べて成長が難しく、従って結晶性を損なわずに成長速度を上げること難しいという問題があるが、本実施形態によれば、高速で成長したＧａＮの表面だけにＡｌＮを成長させれば良くなり、トータルで必要な成長時間が短くて済み、生産性が飛躍的に向上する。
（３）ＨＶＰＥ法でＡｌＮを成長する際に、原料として用いる塩化アルミニウムは、成長条件によっては炉を構成する石英部材と反応して、これを侵食してしまうという問題があるが、本実施形態によれば、ＡｌＮの成長が必要最小限に抑えられるため、このような問題も大幅に軽減することが可能となる。
（４）ＧａＮ上にＡｌＮを別工程で付ける場合、一旦大気中に取り出すと、ＧａＮ表面に自然酸化膜が発生したり、ハンドリング時の汚染などによって成長界面が清浄でなくなったりする。また、ＧａＮ表面に昇降温サイクルが加わることで、ＧａＮ表面の熱変性といった問題も生じることになり、場合によってはＡｌＮの結晶層にクラックが多数生じたりする結果になる。これに対して、本実施形態では、ＧａＮ層とＡｌＮ層を、同一炉内で、成長温度を大きく変えずに連続で成長させることができるため、クラックが無く、ＧａＮ／ＡｌＮ界面の清浄な複合自立基板とすることができる。
（５）本実施形態では、予め基台として膜厚の大きなＧａＮ層を形成しているため、デバイス構造のエピタキシャル成長においても、既に実用化が始まっているＧａＮの基板上に結晶成長を行うのと同様の方法で、エピタキシャル成長が可能である。また、半導体プロセスにおいても、従来技術をそのまま使うことができ、基板の割れや欠けといった問題も起こりにくい。このため、ＡｌＮ基板上にデバイス構造を、容易に、再現性良く製造することが可能になる。
（６）本実施形態では、既に実用化されているラッピング技術や研削技術を使って、デバイス構造作製後に基板の裏面からＧａＮ層を除去することで、あたかも結晶性の良好なＡｌＮ基板上にデバイスを作製したのと同等の構造を得ることができる。従って、このデバイスを実装すれば、デバイスでの発熱はＡｌＮ層だけになった基板を介して放熱することができるため、デバイスの特性が熱によって阻害されることを大幅に軽減することができ、信頼性も向上する。
以下、本発明を以下の実施例によってさらに詳細に説明するが、本発明はそれらに限定されるものではない。
（図１に示す複合自立基板の製造）
図４に示す製造工程により、図１に示す複合自立基板を製造した。
まず、直径２インチ径のＣ面ジャストサファイア基板４１上に、ＭＯＶＰＥ法で、２０ｎｍの低温成長ＧａＮバッファ層（図示せず）を介してＳｉドープＧａＮ層４３を０．５μｍ成長させた（ａ）。成長条件は、圧力を常圧とし、バッファ層成長時の基板温度を６００℃、エピ層成長時の基板温度を１１００℃とした。原料は、III族原料としてトリメチルガリウム（ＴＭＧ）を、Ｖ族原料としてアンモニア（ＮＨ３）を、ドーパントとしてモノシランを用いた。キャリアガスは、水素と窒素の混合ガスである。結晶の成長速度は４μｍ／ｈとした。エピ層のキャリア濃度は、２×１０１８ｃｍ−３とした。
次に、このＳｉドープＧａＮ層４３上に、金属Ｔｉ薄膜４５を２０ｎｍの厚さに蒸着した（ｂ）。こうして得られた基板を電気炉に入れ、２０％のＮＨ３を含有するＨ２気流中において１０５０℃で２０分間熱処理した。その結果、ＧａＮ層４３の一部がエッチングされて高密度の空隙層（ボイド層）４６が発生し、またＴｉ薄膜４５は窒化されて表面にサブミクロンの微細な穴が高密度に形成されたＴｉＮ層４７に変化した（ｃ）。
この基板を図３に示したＨＶＰＥ炉に入れ、キャリアガス中に９×１０−３ａｔｍのＧａＣｌ及び５.３×１０−２ａｔｍのＮＨ３からなる原料ガスを含有する供給ガスを用いて、ＧａＮ層４８を４００μｍの厚さに成長させた（ｄ）。ここで、キャリアガスは、Ｈ２を５％含有するＮ２ガスを用いた。ＧａＮ層４８の成長条件は常圧及び１０００℃の基板温度とした。
ＧａＮの成長が終了した後、続けてキャリアガス中に２.２×１０−３ａｔｍの三塩化アルミニウム（ＡｌＣｌ３）と４.８×１０−２ａｔｍのＮＨ３からなる原料ガスを含有するガスを供給して、ＡｌＮ層４９を１５０μｍの厚さに成長させた（ｄ）。ＡｌＮ層４９成長時のキャリアガスは、窒素ガスとした。
成長が終了した後、ＨＶＰＥ装置を冷却する過程で、ＧａＮ層４８及びＡｌＮ層４９はボイド層４６を境にサファイア基板４１から自然に剥離し、複合自立基板が得られた。
得られた複合自立基板は、裏面側にやや凸向きに反りを生じており、表面は、裏面の反りの形状を反映したわずかな凹面形状になっていたが（ｅ）、クラックなどの目立った欠陥は観察されなかった。
次に、得られた複合自立基板の表裏面を、ダイヤモンドスラリーにて金属定盤上でラップ研磨して平坦化し、複合自立基板１０とした。ここで、表面は、更に細かい砥粒のダイヤモンドスラリーにて鏡面にポリッシングした。研磨による表面、裏面の除去量は、それぞれ約５０μｍ、約７０μｍとした。研磨終了後、基板の表面に、加工歪層を除去する目的でドライエッチングを施し、表面を約１μｍ除去した（ｆ）。
基板の厚さをダイヤルゲージで測定したところ、基板のどの位置においても４３０±２μｍであった。従って、得られた基板のＧａＮ層１１は３３０μｍ、表面のＡｌＮ層１２は１００μｍの厚さとなった。
この基板の表面のＡｌＮ層１２の（０００１）回折によるＸ線ロッキングカーブの半値幅は、１８５ｓｅｃであった。また、この基板の転位密度を評価するために、ＡｌＮ層１２上にＭＯＶＰＥ法でＳｉドープＧａＮ層を１μｍエピタキシャル成長し、カソードルミネッセンスを用いてその表面におけるダークスポットの密度を評価した。その結果、複合自立基板１０の中央部で４.４×１０６ｃｍ−２、面内９点の平均で５.３×１０６ｃｍ−２という値が得られた。
（図２に示す複合自立基板の製造）
図５に示す製造工程により、図２に示す複合自立基板を製造した。
まず、ｍ軸方向に０.２５°のオフを有する市販の直径２.５インチ径の単結晶Ｃ面サファイア基板５１上に、ＭＯＶＰＥ法で、アンドープＧａＮ層５３を３００ｎｍ成長させた（ａ）。成長条件は、圧力を常圧とし、エピ層成長時の基板温度を１１００℃とした。原料は、III族原料としてトリメチルガリウム（ＴＭＧ）を、Ｖ族原料としてアンモニア（ＮＨ３）を用いた。キャリアガスは、水素と窒素の混合ガスである。結晶の成長速度は４μｍ／ｈとした。
次に、このアンドープＧａＮ層５３上に、金属Ｔｉ薄膜５５を２５ｎｍの厚さに蒸着した（ｂ）。こうして得られた基板を電気炉に入れ、２０％のＮＨ３を含有するＨ２気流中において１０００℃で２５分間熱処理した。その結果、ＧａＮ層５３の一部がエッチングされて高密度の空隙層（ボイド層）５６が発生し、またＴｉ薄膜５５は窒化されて表面にサブミクロンの微細な穴が高密度に形成されたＴｉＮ層５７に変化した（ｃ）。
この基板を図３に示したＨＶＰＥ炉に入れ、その上にＧａＮ層５８を４００μｍ堆積した（ｄ）。成長条件は、常圧、基板温度１０４０℃である。成長に用いた原料はアンモニアと塩化ガリウムで、キャリアガスは、成長の初期は水素を５％混ぜた窒素ガスを用い、ＧａＮが約１２０μｍ成長した辺りから水素ガスの混合を減らして、窒素ガスだけに切り替えた。ＨＶＰＥの結晶成長速度は、約１２０μｍ／ｈであった。ＧａＮが４００μｍ成長したところで、炉内に導入する塩化ガリウムの量を徐々に減らし、逆に三塩化アルミニウムを徐々に導入して、最終的に三塩化アルミニウムとアンモニアだけになるように調整した。この間、アンモニアの流量は変化させず、Ｖ／III比は、常に１２となるように保持した。こうして、ＡｌｐＧａ１−ｐＮ遷移層５９が約２０μｍ成長する間にその組成をＧａＮからＡｌＮへと連続的に変化させ、その後ＡｌＮ層６０を更に１５０μｍ成長させた（ｄ）。
成長が終了した後、ＨＶＰＥ装置を冷却する過程で、ＧａＮ層５８、ＡｌｐＧａ１−ｐＮ遷移層５９及びＡｌＮ層６０はボイド層５６を境にサファイア基板５１から自然に剥離した（ｅ）。成長終了後のＡｌＮ層６０表面は、クラック等の目立った欠陥も無く、目視で鏡面に見える程度にきれいなモフォロジを有していた。
得られた基板の裏面を、ダイヤモンド砥石の研削機を用いて平坦化し、加工歪を除去するために、加熱した水酸化カリウム溶液中に浸して裏面をわずかにエッチングした。また、面取り機を使って、基板の外径をφ５０.８ｍｍに整形した。また、その表面は、ダイヤモンドスラリーにて金属定盤上でラップ研磨し、更に細かい砥粒のダイヤモンドスラリーにて鏡面にポリッシングした。研磨による表面、裏面の除去量は、それぞれ７０μｍ、１００μｍとして、複合自立基板２０を得た（ｆ）。
基板の厚さをダイヤルゲージで測定したところ、基板のどの位置においても４００±２μｍであった。従って、得られた基板のＧａＮ層２１は３００μｍ、ＡｌＧａＮの遷移層であるＡｌｐＧａ１−ｐＮ層２２は２０μｍ、表面のＡｌＮ層２３は８０μｍの厚さとなった。
この基板の表面のＡｌＮ層２３の（０００１）回折によるＸ線ロッキングカーブの半値幅は、１９５ｓｅｃであった。また、この基板の転位密度を評価するために、ＡｌＮ層２３上にＭＯＶＰＥ法でＳｉドープＧａＮ層を１μｍエピタキシャル成長し、カソードルミネッセンスを用いてその表面におけるダークスポットの密度を評価した。その結果、基板の中央部で４.６×１０６ｃｍ−２、面内９点の平均で５.０×１０６ｃｍ−２という値が得られた。
（ＡｌＮ層を用いた青色ＬＥＤの作製）
実施例２で得られた複合自立基板上に、減圧ＭＯＶＰＥ法を用いて、青色ＬＥＤ用エピタキシャル層を成長させて青色ＬＥＤを作製した。
図６に、作製した青色ＬＥＤの層構成を示す。この青色ＬＥＤは、図２に示す複合自立基板の上層であるＡｌＮ層６１上に順に、Ｓｉドープｎ型ＧａＮ層６２、ＩｎＧａＮ-ＳＱＷ層６３、Ｍｇドープｐ型Ａｌ０．１５ＧａＮ層６４、Ｍｇドープｐ型Ａｌ０．１０ＧａＮ層６５及びＭｇドープｐ型ＧａＮ層６６を成長させ、フォトリソプロセスを用いて電極パターンを形成した後、複合自立基板の裏面を研削機を用いて３３０μｍ研削除去して７０μｍの厚さのＡｌＮ層６１だけとし、更に、このＬＥＤエピタキシャルウェハを１ｍｍ×１ｍｍのサイズにダイシングし、Ｓｉドープｎ型ＧａＮ層６２上にＴｉ／Ａｌからなるｎ型電極６７、Ｍｇドープｐ型ＧａＮ層６６上にＮｉ／Ａｕからなるｐ型電極６８を形成して得られたものである。
このチップを、銀ペーストを用いてＡｌのステムにマウントし、発光出力を測定したところ、５０ｍＡ通電時で２５ｍＷという高出力が得られた。また、加速試験から予想されたＬＥＤの寿命は、２万時間以上であった。
［比較例］
（ＧａＮ層を用いた青色ＬＥＤの作製）
図７に、比較例に係る青色ＬＥＤを作製した例を示す。
この青色ＬＥＤは、実施例２と同様の方法でＧａＮ層７１のみを成長して得られたＧａＮ自立基板の表面に、実施例３と同様の構造の青色ＬＥＤを作製したものである。
実施例３と同条件で発光出力を測定したところ、５０ｍＡ通電時で１９ｍＷまでしか出力が上がらなかった。また、加速試験を実施したところ、１０素子中、２素子が通電後数時間で急速に劣化し、光らなくなってしまった。更に残りの８素子も、１２０時間経過後に、平均１６％の駆動電圧の上昇が見られた。
以上の結果より、ＡｌＮ層を用いることで、デバイスからの放熱特性が向上し、高出力ＬＥＤの発光出力向上と信頼性の向上につながることが確認できた。
［他の実施形態］
以上、本発明を実施例に基づいて詳細に説明したが、これらは例示であり、それらの各プロセスの組合せ等にいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。たとえば、実施例においてはＨＶＰＥ法でＡｌＮを結晶成長したが、別工程のＭＯＶＰＥ法によって成長しても良い。
また、結晶成長の初期又は途中の段階で、結晶成長界面に複数の凹凸を出しながら成長を行わせるために、ＳｉＯ２等のマスクを用いる周知のＥＬＯ技術を組合せて用いても良い。
また、実施例では下地基板にサファイア基板を用いたが、ＧａＡｓやＳｉ、ＺｒＢ２、ＺｎＯ等のように、従来ＧａＮ系エピタキシャル層用基板として報告例のある基板は、すべて適用が可能である。
更に、実施例ではアンドープの基板の製造方法を例示したが、適切なドーパント、例えばＳｉやＭｇ、Ｆｅ、Ｓ、Ｏ、Ｚｎ、Ｎｉ、Ｃｒ、Ｓｅ等をドープした複合自立基板に適用することもできる。
また、実施例ではＧａＮ層上にＡｌＮ層を積層した構造を採っているが、ＧａＮ層に代えてＡｌＧａＮ層上にＡｌＮ層を積層した構造とする変形例も可能である。
更に、これを応用すれば、ＩｎＧａＮを有する自立基板や、ＧａＮ、ＡｌＧａＮ、ＩｎＧａＮ等の多層構造を有する自立基板の製造も可能である。
また、本発明は、III-Ｖ族窒化物系半導体の自立基板に適用されるが、本発明の技術的思想はサファイアなどの異種の下地基板をつけたままのIII-Ｖ族窒化物系エピタキシャル基板（テンプレート）にも応用が可能である。
本発明の一実施形態に係る複合自立基板を示す断面図である。 本発明の他の実施形態に係る複合自立基板を示す断面図である。 実施例で用いるＨＶＰＥ反応炉の構造を示す模式図である。 実施例１に係る複合自立基板の製造方法を示す模式図である。 実施例２に係る複合自立基板の製造方法を示す模式図である。 実施例３に係るＬＥＤの構造を示す断面図である。 比較例に係るＬＥＤの構造を示す断面図である。
符号の説明
１０，２０ 複合自立基板
１１，２１ ＧａＮ層
１２ ＡｌＮ層
２２ ＡｌｐＧａ１−ｐＮ遷移層
２２ａ ＧａＮ
２２ｂ ＡｌＮ
３０ ＨＶＰＥ炉
３１ 石英反応管
３１ａ 排気管
３２ ヒータ
３２ａ Ａｌ原料加熱部
３２ｂ Ｇａ原料加熱部
３２ｃ 結晶成長領域加熱部
３３ ＮＨ３ガス導入管
３４ ＨＣｌガス導入管
３４ａ 金属アルミニウム
３５ ＨＣｌガス導入管
３５ｂ 金属ガリウム
３６ ドーピングガス導入管
３７ 基板ホルダ
３７ａ 回転軸
３８ 下地基板
３９ ライナ
４１，５１ サファイア基板
４３，５３ ＳｉドープＧａＮ層
４５，５５ Ｔｉ薄膜
４６，５６ ボイド層
４７，５７ ＴｉＮ層
４８，５８ ＧａＮ層
４９，６０ ＡｌＮ層
５９ ＡｌｐＧａ１−ｐＮ遷移層
６１ ＡｌＮ層
６２ Ｓｉドープｎ型ＧａＮ層
６３ ＩｎＧａＮ−ＭＱＷ層
６４ Ｍｇドープｐ型Ａｌ０．１５ＧａＮ層
６５ Ｍｇドープｐ型Ａｌ０．１０ＧａＮ層
６６ Ｍｇドープｐ型ＧａＮ層
６７ ｎ型電極
６８ ｐ型電極
７１ ＧａＮ層

Claims (8)

  1. 異種基板上にIII-Ｖ族窒化物系半導体膜を成長させた後、金属膜を堆積する工程と、
    該金属膜を堆積した基板を水素ガス又は水素化物ガスを含む雰囲気中で熱処理し、前記III-Ｖ族窒化物系半導体膜中に空隙を形成する工程と、
    その上にＧａＮ単結晶からなる第１の層をＨＶＰＥ法により堆積する工程と、
    更にその上に直接、又は他の層を介してＡｌxＧａ1-xＮ（０.９＜ｘ≦１）で表されるIII-Ｖ族窒化物系半導体単結晶からなる第２の層をＨＶＰＥ法により堆積する工程と、
    前記第１の層及び前記第２の層を残して前記異種基板を除去し、III-Ｖ族窒化物系半導体基板を得る工程と、
    前記第２の層の露出面である前記基板の表面及び前記第１の層の露出面である前記基板の裏面を研磨して平担面とする工程と、
    を備えることを特徴とするIII-Ｖ族窒化物系半導体基板の製造方法。
  2. 前記第１の層と前記第２の層とを同一炉内で連続的に成長させることを特徴とする請求項１記載のIII-Ｖ族窒化物系半導体基板の製造方法。
  3. 前記他の層は、組成がＧａＮからＡｌ x Ｇａ 1-x Ｎ（０.９＜ｘ≦１）へと連続的に変化する遷移層であることを特徴とする請求項１記載のIII-Ｖ族窒化物系半導体基板の製造方法。
  4. 前記基板は、直径が５０ｍｍ以上の円形であり、厚さが２００μｍ以上であることを特徴とする請求項１記載のIII-Ｖ族窒化物系半導体基板の製造方法。
  5. 前記基板の表面における転位密度が１×１０ 8 ｃｍ -2 以下であることを特徴とする請求項１記載のIII-Ｖ族窒化物系半導体基板の製造方法。
  6. 前記第２の層は、厚さが５０μｍ以上であることを特徴とする請求項１記載のIII-Ｖ族窒化物系半導体基板の製造方法。
  7. 前記基板が自立基板であることを特徴とする請求項１記載のIII-Ｖ族窒化物系半導体基板の製造方法。
  8. 異種基板上にIII-Ｖ族窒化物系半導体膜を成長させた後、金属膜を堆積する工程と、
    該金属膜を堆積した基板を水素ガス又は水素化物ガスを含む雰囲気中で熱処理し、前記III-Ｖ族窒化物系半導体膜中に空隙を形成する工程と、
    その上にＧａＮ単結晶からなる第１の層をＨＶＰＥ法により堆積する工程と、
    更にその上にＡｌ x Ｇａ 1-x Ｎ（０.９＜ｘ≦１）で表されるIII-Ｖ族窒化物系半導体単結晶からなる第２の層をＨＶＰＥ法により堆積する工程と、
    前記第１の層及び前記第２の層を残して前記異種基板を除去し、III-Ｖ族窒化物系半導体基板を得る工程と、
    前記第２の層の露出面である前記基板の表面及び前記第１の層の露出面である前記基板の裏面を研磨して平担面とする工程と、
    前記基板上に、デバイス構造を有するエピタキシャル成長層を形成する工程と、
    前記基板の裏面側から研磨して前記第１の層を除去し、前記第２の層を露出させることにより、前記第２の層上に前記デバイス構造を設けたIII-Ｖ族窒化物系デバイスを製造する工程と、
    を備えることを特徴とするIII-Ｖ族窒化物系デバイスの製造方法。
JP2006071723A 2006-03-15 2006-03-15 Ｉｉｉ−ｖ族窒化物系半導体基板の製造方法及びｉｉｉ−ｖ族窒化物系デバイスの製造方法 Expired - Fee Related JP4862442B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2006071723A JP4862442B2 (ja) 2006-03-15 2006-03-15 Ｉｉｉ−ｖ族窒化物系半導体基板の製造方法及びｉｉｉ−ｖ族窒化物系デバイスの製造方法
US11/508,884 US20070221954A1 (en) 2006-03-15 2006-08-24 Group III-V nitride-based semiconductor substrate, group III-V nitride-based device and method of fabricating the same
US12/332,876 US7981713B2 (en) 2006-03-15 2008-12-11 Group III-V nitride-based semiconductor substrate, group III-V nitride-based device and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006071723A JP4862442B2 (ja) 2006-03-15 2006-03-15 Ｉｉｉ−ｖ族窒化物系半導体基板の製造方法及びｉｉｉ−ｖ族窒化物系デバイスの製造方法

Publications (2)

Publication Number Publication Date
JP2007246330A JP2007246330A (ja) 2007-09-27
JP4862442B2 true JP4862442B2 (ja) 2012-01-25

Family

ID=38532427

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006071723A Expired - Fee Related JP4862442B2 (ja) 2006-03-15 2006-03-15 Ｉｉｉ−ｖ族窒化物系半導体基板の製造方法及びｉｉｉ−ｖ族窒化物系デバイスの製造方法

Country Status (2)

Country Link
US (2) US20070221954A1 (ja)
JP (1) JP4862442B2 (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080037606A (ko) * 2005-08-25 2008-04-30 스미토모덴키고교가부시키가이샤 ＧａｘＩｎ１―ｘＮ(0≤ｘ≤1) 결정의 제조 방법,ＧａｘＩｎ１―ｘＮ(0≤ｘ≤1) 결정 기판, ＧａＮ 결정의제조 방법, ＧａＮ 결정 기판 및 제품
DE102006017621B4 (de) * 2006-04-12 2008-12-24 Schott Ag Vorrichtung und Verfahren zur Herstellung von multikristallinem Silizium
JP2007290895A (ja) * 2006-04-24 2007-11-08 Furukawa Co Ltd Ｉｉｉ族窒化物半導体自立基板の製造方法およびｉｉｉ族窒化物半導体自立基板
US8222669B2 (en) * 2008-03-27 2012-07-17 Nitek, Inc. Mixed source growth apparatus and method of fabricating III-nitride ultraviolet emitters
KR101220433B1 (ko) * 2009-06-10 2013-02-04 서울옵토디바이스주식회사 반도체 기판, 그 제조 방법, 반도체 소자 및 그 제조 방법
US8860183B2 (en) 2009-06-10 2014-10-14 Seoul Viosys Co., Ltd. Semiconductor substrate, semiconductor device, and manufacturing methods thereof
US8481411B2 (en) * 2009-06-10 2013-07-09 Seoul Opto Device Co., Ltd. Method of manufacturing a semiconductor substrate having a cavity
CN104716023B (zh) * 2009-08-26 2017-08-29 首尔伟傲世有限公司 制造半导体基底的方法和制造发光装置的方法
US8648387B2 (en) * 2009-12-30 2014-02-11 Industrial Technology Research Institute Nitride semiconductor template and method of manufacturing the same
TWI505504B (zh) * 2010-01-20 2015-10-21 Jx Nippon Mining & Metals Corp Method for manufacturing epitaxial crystal substrate
JP5570838B2 (ja) * 2010-02-10 2014-08-13 ソウル バイオシス カンパニー リミテッド 半導体基板、その製造方法、半導体デバイス及びその製造方法
JP5931737B2 (ja) * 2010-10-29 2016-06-08 株式会社トクヤマ 光学素子の製造方法
KR101148694B1 (ko) * 2010-12-09 2012-05-25 삼성전기주식회사 질화물계 반도체 소자 및 그 제조 방법
JP5612516B2 (ja) * 2011-03-11 2014-10-22 スタンレー電気株式会社 半導体素子の製造方法
JP5603812B2 (ja) * 2011-03-11 2014-10-08 スタンレー電気株式会社 半導体素子の製造方法
TW201301570A (zh) * 2011-06-28 2013-01-01 Aceplux Optotech Inc 多光色發光二極體及其製作方法
TWI479486B (zh) * 2011-11-15 2015-04-01 Ritedia Corp 光透射氮化鋁保護層及相關裝置及方法
KR20130059026A (ko) * 2011-11-28 2013-06-05 서울옵토디바이스주식회사 에피층을 성장 기판으로부터 분리하는 방법
WO2013119868A1 (en) * 2012-02-07 2013-08-15 Ritedia Corporation LIGHT TRANSMITTIVE AlN LAYERS AND ASSOCIATED DEVICES AND METHODS
US12046471B1 (en) 2018-06-06 2024-07-23 United States Of America As Represented By The Secretary Of The Air Force Optimized thick heteroepitaxial growth of semiconductors with in-situ substrate pretreatment
CN113990986B (zh) * 2021-09-29 2023-10-13 华灿光电（浙江）有限公司 垂直结构的微型发光二极管芯片及其制备方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH088217B2 (ja) 1991-01-31 1996-01-29 日亜化学工業株式会社 窒化ガリウム系化合物半導体の結晶成長方法
JP3139445B2 (ja) 1997-03-13 2001-02-26 日本電気株式会社 ＧａＮ系半導体の成長方法およびＧａＮ系半導体膜
JPH10335750A (ja) * 1997-06-03 1998-12-18 Sony Corp 半導体基板および半導体装置
JP4183787B2 (ja) * 1997-11-28 2008-11-19 Ｔｄｋ株式会社 電子デバイス用基板の製造方法
JP3876518B2 (ja) 1998-03-05 2007-01-31 日亜化学工業株式会社 窒化物半導体基板の製造方法および窒化物半導体基板
JP3788037B2 (ja) 1998-06-18 2006-06-21 住友電気工業株式会社 ＧａＮ単結晶基板
JP3788041B2 (ja) 1998-06-30 2006-06-21 住友電気工業株式会社 ＧａＮ単結晶基板の製造方法
TW417315B (en) * 1998-06-18 2001-01-01 Sumitomo Electric Industries GaN single crystal substrate and its manufacture method of the same
US6649287B2 (en) * 2000-12-14 2003-11-18 Nitronex Corporation Gallium nitride materials and methods
JP3631724B2 (ja) * 2001-03-27 2005-03-23 日本電気株式会社 Ｉｉｉ族窒化物半導体基板およびその製造方法
WO2002080225A2 (en) * 2001-03-30 2002-10-10 Technologies And Devices International Inc. Method and apparatus for growing submicron group iii nitride structures utilizing hvpe techniques
US7198671B2 (en) * 2001-07-11 2007-04-03 Matsushita Electric Industrial Co., Ltd. Layered substrates for epitaxial processing, and device
JP3864870B2 (ja) * 2001-09-19 2007-01-10 住友電気工業株式会社 単結晶窒化ガリウム基板およびその成長方法並びにその製造方法
US7030428B2 (en) * 2001-12-03 2006-04-18 Cree, Inc. Strain balanced nitride heterojunction transistors
US6831293B2 (en) * 2002-03-19 2004-12-14 Showa Denko Kabushiki Kaisha P-n junction-type compound semiconductor light-emitting device, production method thereof, lamp and light source
US7176115B2 (en) * 2003-03-20 2007-02-13 Matsushita Electric Industrial Co., Ltd. Method of manufacturing Group III nitride substrate and semiconductor device
JP4545389B2 (ja) * 2003-03-26 2010-09-15 日本碍子株式会社 エピタキシャル基板およびｉｉｉ族窒化物層群の転位低減方法
JP2005340747A (ja) * 2003-11-04 2005-12-08 Hitachi Cable Ltd Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造方法、ｉｉｉ−ｖ族窒化物系半導体デバイス、ｉｉｉ−ｖ族窒化物系半導体基板のロット
US7276779B2 (en) * 2003-11-04 2007-10-02 Hitachi Cable, Ltd. III-V group nitride system semiconductor substrate
JP4340866B2 (ja) * 2003-11-14 2009-10-07 日立電線株式会社 窒化物半導体基板及びその製造方法
JP4423969B2 (ja) 2003-12-25 2010-03-03 日亜化学工業株式会社 窒化物半導体積層基板およびそれを用いた窒化物半導体デバイス、窒化物半導体レーザ素子
JP4420705B2 (ja) * 2004-03-24 2010-02-24 シャープ株式会社 ＡｌＧａＮ系複合基板を備えた窒化物半導体発光素子の製造方法
JP4333466B2 (ja) * 2004-04-22 2009-09-16 日立電線株式会社 半導体基板の製造方法及び自立基板の製造方法
JP2005343704A (ja) * 2004-05-31 2005-12-15 Sumitomo Electric Ind Ltd ＡｌｘＧａｙＩｎ１−ｘ−ｙＮ結晶の製造方法
JP4735949B2 (ja) * 2005-04-08 2011-07-27 日立電線株式会社 Ｉｉｉ−ｖ族窒化物半導体結晶の製造方法およびｉｉｉ−ｖ族窒化物半導体基板の製造方法
JP4529846B2 (ja) * 2005-09-06 2010-08-25 日立電線株式会社 Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造方法

Also Published As

Publication number Publication date
US20070221954A1 (en) 2007-09-27
US7981713B2 (en) 2011-07-19
JP2007246330A (ja) 2007-09-27
US20090098677A1 (en) 2009-04-16

Similar Documents

Publication Publication Date Title
JP4862442B2 (ja) Ｉｉｉ−ｖ族窒化物系半導体基板の製造方法及びｉｉｉ−ｖ族窒化物系デバイスの製造方法
JP4849296B2 (ja) ＧａＮ基板
JP4696935B2 (ja) Ｉｉｉ−ｖ族窒化物系半導体基板及びｉｉｉ−ｖ族窒化物系発光素子
JP2007246331A (ja) Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造方法
US6177292B1 (en) Method for forming GaN semiconductor single crystal substrate and GaN diode with the substrate
JP4462251B2 (ja) Ｉｉｉ−ｖ族窒化物系半導体基板及びｉｉｉ−ｖ族窒化物系発光素子
JP4529846B2 (ja) Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造方法
JP5307975B2 (ja) 窒化物系半導体自立基板及び窒化物系半導体発光デバイス用エピタキシャル基板
US9127376B2 (en) Method for manufacturing nitride semiconductor self-supporting substrate and nitride semiconductor self-supporting substrate
JP2002284600A (ja) 窒化ガリウム結晶基板の製造方法及び窒化ガリウム結晶基板
WO1999023693A1 (en) GaN SINGLE CRYSTALLINE SUBSTRATE AND METHOD OF PRODUCING THE SAME
JP5065625B2 (ja) ＧａＮ単結晶基板の製造方法
JP4734786B2 (ja) 窒化ガリウム系化合物半導体基板、及びその製造方法
CN116249803A (zh) 紫外线发光元件用外延晶圆、紫外线发光元件用金属贴合基板的制造方法、紫外线发光元件的制造方法、及紫外线发光元件阵列的制造方法
KR100841269B1 (ko) Ⅲ족 질화물 반도체 다층구조물
US20070284599A1 (en) Process for producing group III nitride semiconductor stacked structure
JP2009023853A (ja) Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造方法、並びにｉｉｉ−ｖ族窒化物系半導体デバイス
KR100586940B1 (ko) 질화갈륨계 단결정 기판의 제조방법
JPH11274079A (ja) 半導体装置およびその製造方法
JP2009084136A (ja) 半導体デバイスの製造方法
JP3946448B2 (ja) 窒化物半導体基板の製造方法
JP4186076B2 (ja) 窒化物半導体基板の製造方法
JP4609334B2 (ja) 窒化物系半導体基板の製造方法、窒化物系半導体基板、及び窒化物系半導体発光素子
TW202426716A (zh) 附氮化物半導體層單晶矽基板及附氮化物半導體層單晶矽基板的製造方法
KR20080065347A (ko) 단결정 질화물 막의 성장 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080516

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100401

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110726

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110909

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111011

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111024

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141118

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4862442

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees