JP5848912B2 - 液晶表示装置の制御回路、液晶表示装置、及び当該液晶表示装置を具備する電子機器 - Google Patents

Description

本発明は、液晶表示装置の制御回路に関する。または液晶表示装置に関する。または液晶表示装置を具備する電子機器に関する。

液晶表示装置は、テレビ受像機などの大型表示装置から携帯電話などの小型表示装置に至るまで、普及が進んでいる。今後は、より付加価値の高い製品が求められており開発が進められている。近年では、地球環境への関心の高まりから、低消費電力型の液晶表示装置の開発が注目されている。

非特許文献１では、液晶表示装置の低消費電力化を図るために、動画表示と静止画表示の際のリフレッシュレートを異ならせる構成について開示している。

また液晶表示装置は液晶分子を画素電極と対向電極とで挟持し、画素電極と対向電極に印加される電圧によって液晶分子の配向を制御する。画素電極は、画素毎に設けられた薄膜トランジスタによるスイッチング制御により、所望の電圧に設定される。対向電極は、画素電極が設けられた基板との間に液晶分子を挟んで設けられる対向基板に設けられている。対向電極は画素毎に設けられるのでなく一面に設けられており、電源回路のオペアンプにより対向電極の電圧が所定の電圧となるよう制御される。

液晶表示装置に用いられるオペアンプの回路構成については、特許文献１（例えば図６参照）に開示している。

特開平１１−１６０６７３号公報

Ｋａｚｕｈｉｋｏ Ｔｓｕｄａ ｅｔ ａｌ．，ＩＤＷ’０２，ｐｐ２９５−２９８

液晶表示装置の低消費電力化を図るために、動画表示と静止画表示の際のリフレッシュレートを異ならせる構成について説明する。

液晶表示装置において動画表示を行う場合、画素電極の電圧は随時更新される。そのため、液晶分子を介した画素電極からの電流のリークにより対向電極の電圧が変化しないよう対向電極の電圧を一定にする必要がある。対向電極の定電圧化のためには、電源回路のオペアンプの電流供給能力を高く設定する必要がある。

一方、液晶表示装置においてリフレッシュレートを低下させて静止画表示を行う場合、画素電極の電圧は一定に保持される。そのため、動画表示時と同様に、液晶分子を介した画素電極からの電流のリークにより対向電極の電圧が変化する。ただし画素電極の電圧が保持されているため、対向電極の電圧を一定にするための電源回路のオペアンプの電流供給能力は動画表示時ほど高く設定する必要がない。

ここでオペアンプの回路構成について図１５（Ａ）、（Ｂ）で説明する。図１５（Ａ）にはオペアンプ（演算増幅器）の回路記号を示し、各端子に符号を付している。図１５（Ａ）では非反転入力端子９９１、反転入力端子９９２、出力端子９９３、バイアス電圧入力端子９９４を有する。

図１５（Ｂ）はオペアンプの等価回路図である。このオペアンプは、トランジスタ９０１及びトランジスタ９０２で構成される差動回路、トランジスタ９０３及びトランジスタ９０４で構成されるカレントミラー回路、トランジスタ９０５及びトランジスタ９０９で構成される電流源回路、トランジスタ９０６で構成されるソース接地増幅回路、トランジスタ９０７及びトランジスタ９０８で構成されるアイドリング回路、トランジスタ９１０及びトランジスタ９１１で構成されるソースフォロワ回路、並びに位相補償コンデンサ９１２を有する。トランジスタ９０３及びトランジスタ９０４、トランジスタ９０６、並びにトランジスタ９１０は高電源電圧側端子９９５に接続され、トランジスタ９０５及びトランジスタ９０９、並びにトランジスタ９１１は低電源電圧側端子９９６に接続される。なお図１５（Ｂ）では、図１５（Ａ）で説明した非反転入力端子９９１、反転入力端子９９２、出力端子９９３、バイアス電圧入力端子９９４の各端子についても併せて示している。

なお図１５（Ｂ）では差動回路、カレントミラー回路、及びトランジスタ９０５で構成される電流源回路を併せて差動増幅回路９２１という。またソース接地増幅回路、アイドリング回路、及びトランジスタ９０９で構成される電流源回路を併せて電流増幅回路９２２という。またトランジスタ９１０及びトランジスタ９１１を併せてソースフォロワ回路９２３とする。

図１５（Ｂ）の回路の動作を簡単に説明する。非反転入力端子９９１にＨレベルの信号が入力されると、トランジスタ９０１のドレイン電流がトランジスタ９０２のドレイン電流より大きくなる。差動回路を構成するトランジスタのソースにはトランジスタ９０５で構成される電流源回路が接続されているためである。トランジスタ９０３のドレイン電流は、トランジスタ９０４とトランジスタ９０３がカレントミラー回路を構成するため、トランジスタ９０２のドレイン電流と同じになる。そしてトランジスタ９０３のドレイン電流とトランジスタ９０１のドレイン電流に差（差電流）が生じる。トランジスタ９０３のドレイン電流とトランジスタ９０１のドレイン電流の差電流によって、トランジスタ９０６のゲート電位は低下する。トランジスタ９０６はＰ型トランジスタであるので、トランジスタ９０６のゲート電位が下がると、ドレイン電流が増加する。よって、トランジスタ９１０のゲート電位は上昇し、それに伴い、トランジスタ９１０のソース電位すなわち、出力端子９９３の出力電圧も上昇する。なお反転入力端子９９２にＬレベルの信号が入力されても同じ動作となる。

また、非反転入力端子９９１にＬレベルの信号が入力されると、トランジスタ９０１のドレイン電流がトランジスタ９０２のドレイン電流より小さくなる。トランジスタ９０３のドレイン電流は、トランジスタ９０２のドレイン電流と同じである。トランジスタ９０３のドレイン電流とトランジスタ９０１のドレイン電流の差電流によって、トランジスタ９０６のゲート電位は上昇する。トランジスタ９０６はＰ型トランジスタであるので、トランジスタ９０６のゲート電位が上がると、ドレイン電流が減少する。よって、トランジスタ９１０のゲート電位は低下し、それに伴い、トランジスタ９１０のソース電位すなわち、出力端子９９３の出力電圧も低下する。このように非反転入力端子９９１の信号と同相の信号が、出力端子９９３より出力される。なお反転入力端子９９２にＨレベルの信号が入力されても同じ動作となる。

図１５（Ｂ）に示す回路構成では、差動回路をＮ型トランジスタ、カレントミラー回路をＰ型トランジスタで作製しているが、各トランジスタの極性、各端子に入力される信号の極性を反転する構成でも同様である。

図１５（Ａ）、（Ｂ）で説明したオペアンプの回路構成では、液晶表示パネルにおいて動画表示を行う場合、対向電極の定電圧化のために、電源回路のオペアンプの電流供給能力を大きく設定しておく必要がある。すなわち図１５（Ｂ）でいえば電流増幅回路９２２が具備するトランジスタ９０９で構成される電流源回路を流れる電流を大きく設定しておく必要がある。

しかしながら図１５（Ａ）、（Ｂ）で説明したオペアンプの回路構成では、液晶表示パネルにおいてリフレッシュレートを低下させて静止画表示を行う場合にも、電源回路のオペアンプの電流供給能力が高いままとなってしまう。これは静止画表示を行う場合、液晶表示パネルにおける対向電極の電圧の変動が動画表示時に比べて小さいために、それほど高いオペアンプの電流供給能力が必要ないためである。結果として液晶表示パネルにおける対向電極の定電圧化の際に、電源回路のオペアンプの電流供給能力に余剰が生じ、トランジスタ９０９を有する電流増幅回路での消費電力が増加してしまう。

動画表示及び静止画表示がリフレッシュレートを切り替えて行われる液晶表示装置の制御回路では、表示制御回路において、ゲートドライバー及びソースドライバーといった駆動回路での書き換え回数を減らすことで低消費電力を図っている。その一方で動画表示及び静止画表示がリフレッシュレートを切り替えて行われる液晶表示装置の電源回路では、オペアンプでの低消費電力化が十分でないといった課題が生じる。

上述の課題に鑑み、本発明の一態様は、液晶表示装置の制御回路において、動画表示及び静止画表示がリフレッシュレートを切り替えて行われる際の電源回路の低消費電力化を図ることを目的とする。

上述の課題を解決するため、本発明の一態様は、オペアンプにおける電流増幅回路に設けられたソース接地増幅回路を流れる電流を動画表示時と静止画表示時とで異ならせる。具体的には、本発明の一態様は、オペアンプにおける電流増幅回路に設けられた電流源回路を、動画表示の際に用いる電流源回路と、静止画表示の際に用いる電流源回路とで切り替えて動作させる。当該電流源回路の切り替えによりソース接地増幅回路での電流の増幅を制御し、電源回路での低消費電力化を図るものである。またオペアンプにおける電流源回路の切り替えは、動画表示及び静止画表示を切り替えるために液晶表示パネルの制御を行う表示制御回路により行われるものである。

本発明の一態様は、画像制御信号出力期間による動画表示、または画像制御信号停止期間による静止画表示、を行う液晶表示パネルを制御するための表示制御回路と、差動増幅回路と、ソース接地増幅回路を有する電流増幅回路と、ソースフォロワ回路と、を有する電源回路と、を有し、ソース接地増幅回路は、画像制御信号出力期間と画像制御信号停止期間とで流れる電流量を異ならせて電流の増幅を行う回路である液晶表示装置の制御回路である。

本発明の一態様は、画像制御信号出力期間による動画表示、または画像制御信号停止期間による静止画表示、を行う液晶表示パネルを制御するための表示制御回路と、差動増幅回路と、ソース接地増幅回路、第１の電流源回路、及び第２の電流源回路を有する電流増幅回路と、ソースフォロワ回路と、を有する電源回路と、を有し、ソース接地増幅回路は、画像制御信号出力期間で第１の電流源回路を流れる電流量に応じて電流の増幅を行う回路であり、画像制御信号停止期間では第２の電流源回路を流れる電流量に応じて電流の増幅を行う回路である液晶表示装置の制御回路である。

本発明の一態様は、画素電極と、対向電極により液晶の配向を制御する液晶表示パネルと、画像制御信号出力期間による動画表示、または画像制御信号停止期間による静止画表示、を行う液晶表示パネルを制御するための表示制御回路と、差動増幅回路と、ソース接地増幅回路を有する電流増幅回路と、ソースフォロワ回路と、を有する電源回路と、を有し、電源回路は、対向電極の電位を制御する回路であり、ソース接地増幅回路は、画像制御信号出力期間と画像制御信号停止期間とで流れる電流量を異ならせて電流の増幅を行う回路である液晶表示装置である。

本発明の一態様において、第１の電流源回路及び第２の電流源回路は、第１の電流源回路及び第２の電流源回路を流れる電流量を異ならせて、第１の電流源回路または第２の電流源回路を動作させる電流源回路制御回路に接続されている液晶表示装置の制御回路でもよい。

本発明の一態様は、画素電極と、対向電極により液晶の配向を制御する液晶表示パネルと、画像制御信号出力期間による動画表示、または画像制御信号停止期間による静止画表示、を行う液晶表示パネルを制御するための表示制御回路と、差動増幅回路と、ソース接地増幅回路、第１の電流源回路、及び第２の電流源回路を有する電流増幅回路と、ソースフォロワ回路と、を有する電源回路と、を有し、電源回路は、対向電極の電位を制御する回路であり、ソース接地増幅回路は、画像制御信号出力期間で第１の電流源回路を流れる電流量に応じて電流の増幅を行う回路であり、画像制御信号停止期間では第２の電流源回路を流れる電流量に応じて電流の増幅を行う回路である液晶表示装置である。

本発明の一態様は、画素電極と、対向電極により液晶の配向を制御する液晶表示パネルと、画素電極の電位を制御するためのゲートドライバー及びソースドライバーと、ゲートドライバー及びソースドライバーを駆動する制御信号を出力して画像制御信号出力期間での動画表示、または制御信号を停止して静止画表示、を行う液晶表示パネルを制御するための表示制御回路と、差動増幅回路と、ソース接地増幅回路、第１の電流源回路、及び第２の電流源回路を有する電流増幅回路と、ソースフォロワ回路と、を有する電源回路と、を有し、電源回路は、対向電極の電位を制御する回路であり、ソース接地増幅回路は、画像制御信号出力期間で第１の電流源回路を流れる電流量に応じて電流の増幅を行う回路であり、画像制御信号停止期間では第２の電流源回路を流れる電流量に応じて電流の増幅を行う回路である液晶表示装置である。

本発明の一態様において、第１の電流源回路及び第２の電流源回路は、第１の電流源回路及び第２の電流源回路を流れる電流量を異ならせて、第１の電流源回路または第２の電流源回路を動作させる電流源回路制御回路に接続されている液晶表示装置でもよい。

本発明の一態様において、表示制御回路は、記憶回路、比較回路、制御信号出力回路、及び選択回路を有する液晶表示装置でもよい。

本発明の一態様において、画素電極を有する画素は、トランジスタを有し、トランジスタの半導体膜は、酸化物半導体である液晶表示装置でもよい。

本発明の一態様により、液晶表示装置の制御回路において、動画表示及び静止画表示がリフレッシュレートを切り替えて行われる際の電源回路の低消費電力化を図ることができる。

実施の形態１の回路構成を説明する図。 実施の形態１の斜視図及び回路構成を説明する図。 実施の形態１の回路構成を説明する図。 実施の形態１のタイミングチャートを説明する図。 実施の形態１の回路構成を説明する図。 実施の形態２のブロック図を説明する図。 実施の形態２の回路構成を説明する図。 実施の形態２のタイミングチャートを説明する図。 実施の形態２のタイミングチャートを説明する図。 実施の形態２のタイミングチャートを説明する図。 実施の形態３を説明する断面図。 実施の形態３を説明する断面図。 実施の形態４を説明する断面図。 実施の形態５の電子機器を説明する図。 オペアンプの回路構成を説明する図。

以下、本発明の実施の形態について図面を参照しながら説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って本実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同じ物を指し示す符号は異なる図面間において共通とする。

なお、各実施の形態の図面等において示す各構成の、大きさ、層の厚さ、信号波形、又は領域は、明瞭化のために誇張されて表記している場合がある。よって、必ずしもそのスケールに限定されない。

なお本明細書にて用いる第１、第２、第３、乃至第Ｎ（Ｎは自然数）という用語は、構成要素の混同を避けるために付したものであり、数的に限定するものではないことを付記する。なお自然数は、特に断りのない限り、１以上として説明する。

（実施の形態１）
本実施の形態の電源回路におけるオペアンプの回路構成の一例について説明する。

図１（Ａ）にはオペアンプ（演算増幅器）の回路記号を示し、各端子に符号を付している。図１（Ａ）では非反転入力端子１９１、反転入力端子１９２、出力端子１９３、バイアス電圧入力端子１９４、第１の電流源回路用バイアス電圧入力端子１９０Ａ、及び第２の電流源回路用バイアス電圧入力端子１９０Ｂを有する。図１（Ａ）に示す回路記号が図１５（Ａ）で説明したオペアンプの回路記号と異なる点は、オペアンプにおける電流増幅回路に設けられたソース接地増幅回路を流れる電流を動画表示時と静止画表示時とで異ならせるための、第１の電流源回路用バイアス電圧入力端子１９０Ａ、及び第２の電流源回路用バイアス電圧入力端子１９０Ｂを有する点にある。

図１（Ｂ）は図１（Ａ）で示したオペアンプの等価回路図である。このオペアンプは、トランジスタ１０１及びトランジスタ１０２で構成される差動回路、トランジスタ１０３及びトランジスタ１０４で構成されるカレントミラー回路、トランジスタ１０５で構成される電流源回路、トランジスタ１０９Ａで構成される電流源回路、トランジスタ１０９Ｂで構成される電流源回路、トランジスタ１０６で構成されるソース接地増幅回路、トランジスタ１０７及びトランジスタ１０８で構成されるアイドリング回路、トランジスタ１１０及びトランジスタ１１１で構成されるソースフォロワ回路、並びに位相補償コンデンサ１１２を有する。トランジスタ１０３及びトランジスタ１０４、トランジスタ１０６、並びにトランジスタ１１０は高電源電圧側端子１９５に接続され、トランジスタ１０５、トランジスタ１０９Ａ、及びトランジスタ１０９Ｂ、並びにトランジスタ１１１は低電源電圧側端子１９６に接続される。なお図１（Ｂ）では、図１（Ａ）で説明した非反転入力端子１９１、反転入力端子１９２、出力端子１９３、バイアス電圧入力端子１９４、第１の電流源回路用バイアス電圧入力端子１９０Ａ、及び第２の電流源回路用バイアス電圧入力端子１９０Ｂの各端子についても併せて示している。

なお図１（Ｂ）では、図１５（Ｂ）と同様に、差動回路、カレントミラー回路、及びトランジスタ１０５で構成される電流源回路を併せて差動増幅回路という。またソース接地増幅回路、アイドリング回路、トランジスタ１０９Ａで構成される電流源回路（第１の電流源回路という）、及びトランジスタ１０９Ｂで構成される電流源回路（第２の電流源回路）を併せて電流増幅回路という。またトランジスタ１１０及びトランジスタ１１１をソースフォロワ回路とする。また図１５（Ｂ）で説明したオペアンプの回路構成と同様の箇所について、図１（Ｂ）を用いた以下の説明では、まとめて信号入出力回路１２０と略記して説明することとする。

なお図１（Ｂ）に示す回路構成では、差動回路をｎ型トランジスタ、カレントミラー回路をｐ型トランジスタで作製しているが、各トランジスタの極性、各端子に入力される信号の極性を反転する構成でも同様である。

なお図１（Ｂ）の構成において、各トランジスタに適用可能なトランジスタの種類に限定はなく、非晶質シリコンや多結晶シリコンに代表される非単結晶半導体膜を用いた薄膜トランジスタ（ＴＦＴ）、半導体基板やＳＯＩ基板を用いて形成されるトランジスタ、ＭＯＳ型トランジスタ、接合型トランジスタ、バイポーラトランジスタなどを適用することができる。

なお図１（Ａ）、図１（Ｂ）で示したオペアンプは、図３（Ａ）に示すように、出力端子１９３から反転入力端子１９２に負帰還を施すことで電源回路とすることができる。図３（Ａ）に示す例では、非反転入力端子１９１に入力される基準電源の電圧値をそのまま出力端子より出力することができる。また基準電源のｎ倍（ｎは正の数）の電圧を出力端子より出力する場合には、図３（Ｂ）に示すように、出力端子１９３の電圧値を２つの抵抗、ここでは抵抗素子１９８，抵抗素子１９９で１：ｎ−１に分圧し反転入力端子１９２に接続する構成とすればよい。このようにして出力端子１９３の出力電圧を基準電圧のｎ倍として、電流供給能力が大きな電源回路を構成できる。

なお図３（Ａ）、（Ｂ）に示す非反転入力端子１９１に入力する基準電源には、バンドギャップレギュレータ等の基準電源生成回路を用いればよい。バンドギャップレギュレータは温度係数がほぼ０であり、良く用いられる。なお図３（Ａ）、（Ｂ）では、第１の電流源回路用バイアス電圧入力端子１９０Ａ及び第２の電流源回路用バイアス電圧入力端子１９０Ｂを省略して図示している。

図１（Ｃ）は図１（Ｂ）で示したオペアンプについて、周辺回路等を併せて示した回路図である。具体的に図１（Ｃ）では、オペアンプの他に、電流源回路制御回路１３０、表示制御回路１４０、液晶表示パネル１５０について示している。液晶表示パネル１５０は、対向電極１５１、画素電極を有する画素回路１５２について示している。

なお表示制御回路１４０から電流源回路制御回路１３０には、液晶表示パネル１５０での表示が動画表示か静止画表示かに応じて、電流源回路制御回路１３０を制御するための信号が供給される（矢印１４１）。

なお電流源回路制御回路１３０からトランジスタ１０９Ａ及びトランジスタ１０９Ｂには、第１の電流源回路用バイアス電圧入力端子１９０Ａ及び第２の電流源回路用バイアス電圧入力端子１９０Ｂを介してトランジスタ１０９Ａまたはトランジスタ１０９Ｂのいずれか一方が電流増幅回路の電流源回路として機能するよう制御するための信号が供給される。電流源回路制御回路１３０は、表示制御回路１４０からの信号に応じて、前述のトランジスタ１０９Ａまたはトランジスタ１０９Ｂのいずれか一方が電流源回路として機能する制御を行う。そしてオペアンプにおける電流増幅回路に設けられたソース接地増幅回路を流れる電流を、表示制御回路１４０からの信号によって動画表示時と静止画表示時とで異ならせることができる。

なお表示制御回路１４０から画素回路１５２には、液晶表示パネル１５０での表示が動画表示か静止画表示かに応じて、画素回路１５２を駆動するための信号が供給される（矢印１４２）。

なお信号入出力回路１２０から対向電極１５１には、出力端子１９３を介して共通電圧（コモン電圧ともいう）が供給される（矢印１２１）。

次いで図２（Ａ）では、図１（Ａ）乃至（Ｃ）で示した電源回路におけるオペアンプの周辺回路を併せた斜視図について示し、図２（Ｂ）で液晶表示パネル１５０の詳細な構成について示す。

図２（Ａ）で外部基板３０１上には、表示制御回路３０２及び電源回路３０３を具備する。

図２（Ａ）で液晶表示パネル１５０を構成する第１の表示基板３０４上には複数の画素回路３１１が設けられた画素部３１０を具備する。なお画素回路３１１には外部接続配線３０６及び外部接続端子３０７を介して画素回路３１１を駆動するための信号が供給される。

図２（Ａ）で液晶表示パネル１５０を構成する第２の表示基板３０５上には、対向電極３１２を具備する。なお対向電極３１２には、外部接続配線３０６、外部接続端子３０７、及び共通接続部３０８（コモンコンタクト部ともいう）を介して共通電圧が電源回路３０３より供給される。

また図２（Ａ）で、画素部３１０の画素電極と対向電極３１２との間には、液晶分子（図示せず）が挟持され、２つの電極間の電界に応じて液晶分子の配向が制御される。

図２（Ｂ）では、図２（Ａ）の液晶表示パネル１５０にあたる第１の表示基板３０４及び第２の表示基板３０５の構成、及び外部基板３０１より液晶表示パネル１５０に供給される各信号を図示している。

図２（Ｂ）に示す第１の表示基板３０４は、画素部３１０に複数の画素回路３１１を有する。複数の画素回路３１１はマトリクス状に設けられたゲート線３２１、ソース線３２２、及び容量線３２３に接続される。また図２（Ｂ）に示す第２の表示基板３０５は、一面に形成された対向電極３１２を有する。

図２（Ｂ）に示すゲート線３２１には、表示制御回路３０２よりゲート線を選択するための選択信号（Ｓｅｌ）が供給される。また図２（Ｂ）に示すソース線３２２には、表示制御回路３０２より各画素回路３１１に入力するための画像信号（Ｄａｔａ）が供給される。また図２（Ｂ）に示す容量線３２３には、電源回路３０３より容量電圧（Ｖｃｓ）が供給される。また図２（Ｂ）に示す対向電極３１２には、電源回路３０３より共通電圧（Ｖｃｏｍ）が供給される。なお選択信号（Ｓｅｌ）、画像信号（Ｄａｔａ）、及び容量電圧（Ｖｃｓ）は、外部接続配線（図２（Ａ）での外部接続配線３０６）及び外部接続端子３０７を介して供給される。また共通電圧（Ｖｃｏｍ）は、外部接続配線（図２（Ａ）での外部接続配線３０６）、外部接続端子３０７、及び共通接続部（図２（Ａ）での共通接続部３０８）を介して供給される。

なお選択信号（Ｓｅｌ）、画像信号（Ｄａｔａ）は、表示制御回路３０２に設けられるゲートドライバー及びソースドライバーにより生成される信号である。本実施の形態では選択信号（Ｓｅｌ）及び画像信号（Ｄａｔａ）を併せて画像制御信号ともいう。画像制御信号は、上記図１（Ｃ）で説明した矢印１４２で供給される信号に相当する。

画像制御信号は、液晶表示パネルにおいて動画表示を行う場合、画素電極の電圧を随時更新するために表示制御回路３０２より連続的に出力されることとなる。画像制御信号は、液晶表示パネルにおいてリフレッシュレートを小さくして静止画表示を行う場合、画素電極の電圧を一定期間毎に更新するために表示制御回路３０２より間欠的に出力されることとなる。

本実施の形態の構成における液晶表示パネルでは、リフレッシュレートを小さくして静止画表示を行う場合、画素電極の電圧を一定期間毎に更新する。すなわち逆に言えば、画素電極の電圧は一定期間更新されないため、画素電極の電圧を一定期間保持する構成、とすることが重要である。例えば、画素回路に設けられるスイッチング素子であるトランジスタをオフ状態とした際のリーク電流を小さくする構成、及び／または画素回路に設けられる画素電極の電圧を保持するための容量素子の静電容量を大きく設計する構成とすればよい。

なお画像制御信号を生成するゲートドライバー及びソースドライバーは、クロック信号及びスタートパルス等のタイミング信号により動作する。液晶表示パネルにおいてリフレッシュレートを小さくして静止画表示をする際には、タイミング信号のゲートドライバー及びソースドライバーへの入力を間欠的に停止し、画像制御信号の表示制御回路３０２からの間欠的な出力を実現することができる。その結果、ゲートドライバー及びソースドライバーを一時的に停止することができ、ゲートドライバー及びソースドライバーの低消費電力化を図ることができる。

なお以下の説明では、動画表示を行うための画像制御信号を連続的に出力する期間を画像制御信号出力期間という。また静止画表示を行うための画像制御信号を停止する期間、すなわちタイミング信号のゲートドライバー及びソースドライバーへの入力を停止する期間を画像制御信号停止期間という。

なお静止画表示を行う期間において、画素電極に保持された電圧をリフレッシュするために、定期的に同じ電圧の画像信号を書き込む場合も画像制御信号を液晶表示パネルに出力することとなる。そのため、画像制御信号を表示制御回路３０２より出力する期間を画像制御信号出力期間といい、画像制御信号を表示制御回路３０２より出力しない期間を画像制御信号停止期間ということもできる。

次いで図１（Ｂ）、（Ｃ）の回路の動作を簡単に説明する。非反転入力端子１９１にＨレベルの信号が入力されると、トランジスタ１０１のドレイン電流がトランジスタ１０２のドレイン電流より大きくなる。差動回路を構成するトランジスタ１０１、１０２のソースにはトランジスタ１０５で構成される電流源回路が接続されているためである。トランジスタ１０３のドレイン電流は、トランジスタ１０４とトランジスタ１０３がカレントミラー回路を構成するため、トランジスタ１０２のドレイン電流と同じになる。そしてトランジスタ１０３のドレイン電流とトランジスタ１０１のドレイン電流に差（差電流）が生じる。トランジスタ１０３のドレイン電流とトランジスタ１０１のドレイン電流の差電流によって、トランジスタ１０６のゲート電位は低下する。トランジスタ１０６はＰ型トランジスタであるので、トランジスタ１０６のゲート電位が下がると、ドレイン電流が増加する。トランジスタ１０６のドレイン電流は第１の電流源回路１０９Ａまたは第２の電流源回路１０９Ｂのいずれかを流れる電流に応じて変化する。トランジスタ１０６で構成されるソース接地増幅回路を流れる電流によって、トランジスタ１１０のゲート電位は上昇し、それに伴い、トランジスタ１１０のソース電位すなわち、出力端子１９３の出力電圧も上昇する。なお反転入力端子１９２にＬレベルの信号が入力されても同じ動作となる。

また非反転入力端子１９１にＬレベルの信号が入力されると、トランジスタ１０１のドレイン電流がトランジスタ１０２のドレイン電流より小さくなる。差動回路を構成するトランジスタ１０１、１０２のソースにはトランジスタ１０５で構成される電流源回路が接続されているためである。トランジスタ１０３のドレイン電流は、トランジスタ１０４とトランジスタ１０３がカレントミラー回路を構成するため、トランジスタ１０２のドレイン電流と同じになる。そしてトランジスタ１０３のドレイン電流とトランジスタ１０１のドレイン電流に差（差電流）が生じる。トランジスタ１０３のドレイン電流とトランジスタ１０１のドレイン電流の差電流によって、トランジスタ１０６のゲート電位は上昇する。トランジスタ１０６はＰ型トランジスタであるので、トランジスタ１０６のゲート電位が上がると、ドレイン電流が減少する。トランジスタ１０６のドレイン電流は第１の電流源回路１０９Ａまたは第２の電流源回路１０９Ｂのいずれかを流れる電流に応じて変化する。トランジスタ１０６で構成されるソース接地増幅回路を流れる電流によって、トランジスタ１１０のゲート電位は低下し、それに伴い、トランジスタ１１０のソース電位すなわち、出力端子１９３の出力電圧も低下する。なお反転入力端子１９２にＨレベルの信号が入力されても同じ動作となる。

以上説明した図１（Ｂ）、（Ｃ）の動作の特徴点は、電流を増幅するためのトランジスタ１０６を流れるドレイン電流を、第１の電流源回路１０９Ａまたは第２の電流源回路１０９Ｂのいずれかを流れる電流に応じて変化させる点である。具体的には、動画表示をする画像制御信号出力期間では第２の電流源回路より大きな電流を流す第１の電流源回路を選択し、静止画表示をする画像制御信号停止期間では第１の電流源回路より小さな電流を流す第２の電流源回路を選択する。なおその他の動作は、図１５（Ｂ）と同様である。

図１（Ｂ）、（Ｃ）の回路では、前述のように液晶表示パネルの表示が動画表示または静止画表示により、第１の電流源回路または第２の電流源回路のいずれかを所定の電流が流れるよう動作させる。具体的には動画表示を行う画像制御信号出力期間では、トランジスタ１０９Ａで構成される第１の電流源回路を流れる電流によって、トランジスタ１０６で構成されるソース接地増幅回路の電流の増幅率を制御する。また静止画表示を行う画像制御信号停止期間では、第１の電流源回路を流れる電流とは異なる、トランジスタ１０９Ｂで構成される第２の電流源回路を流れる電流によって、トランジスタ１０６で構成されるソース接地増幅回路の電流の増幅率を制御する。そしてオペアンプにおける電流増幅回路に設けられたソース接地増幅回路であるトランジスタ１０６を流れる電流を、表示制御回路１４０からの信号によって動画表示時と静止画表示時とで異ならせることができる。

なお第１の電流源回路または第２の電流源回路のいずれかに電流を流す構成であっても、オペアンプの出力端子１９３から反転入力端子１９２に負帰還を施すことで出力する電圧レベルは入力信号の電圧レベルに等しい電源回路とすることができる。この場合異なるのは、第１の電流源回路または第２の電流源回路を流れる電流量、換言すればオペアンプの出力端子の電流供給能力となる。上述したように、動画表示または静止画表示では、必要な電流供給能力を切り替えて動作することで、電流増幅回路の電流源回路を流れる消費電流を低減することができ、電源回路の低消費電力化を図ることができる。

なお非反転入力端子１９１にＬレベルの信号が入力される動作及び反転入力端子１９２にＨレベルの信号が入力される動作でも、第１の電流源回路または第２の電流源回路のいずれかを所定の電流が流れるよう動作させる構成とし、オペアンプの出力端子の電流供給能力を異ならせる構成とすればよい。

以上説明した第１の電流源回路または第２の電流源回路を切り替えるオペアンプの動作を図４に示すフローチャートで説明する。

図４における第１ステップ３５１では、表示制御回路に入力される画像信号が動画であるか静止画であるかの判定を行う。一例としては、連続するフレーム間での画像信号を比較することで、動画であるか静止画であるかの判定を行い、動画表示をする画像制御信号出力期間であるか静止画表示をする画像制御信号停止期間であるかの判定をする構成とすればよい。または表示制御回路は、入力される画像信号の種類に応じて、動画表示か静止画表示かの判定をする構成としてもよい。例えば、画像信号のもとになる電子データのファイル形式等を参照することにより、動画表示か静止画表示かの判定をする構成とすればよい。または表示制御回路は、外部からの切替信号に応じて、動画表示または静止画表示の切り替えを行う構成であれば当該切替信号に応じた判定をする構成としてもよい。

第２ステップ３５２は、第１ステップ３５１での判定が画像制御信号出力期間であるか否かに応じて処理が分岐する。

第１の分岐ステップ３５３では、第２ステップ３５２で画像制御信号出力期間である場合に、第１の電流源回路が所定の電流を流すよう動作させる。

第２の分岐ステップ３５４では、第２ステップ３５２で画像制御信号出力期間でない場合に、第２の電流源回路が所定の電流を流すよう動作させる。

図４に示すように、本実施の形態で説明する液晶表示装置の制御回路は、電源回路のオペアンプにおける電流増幅回路での第１の電流源回路または第２の電流源回路を選択的に動作させるものである。そして、電源回路のオペアンプにおける電流増幅回路が有するソース接地増幅回路は、画像制御信号出力期間で第１の電流源回路を流れる電流量に応じて電流の増幅を行い、画像制御信号停止期間では第２の電流源回路を流れる電流量に応じて電流の増幅を行う回路とするものである。そしてオペアンプにおける電流増幅回路に設けられたソース接地増幅回路を流れる電流を動画表示時と静止画表示時とで異ならせることができる。

次いで図１（Ｃ）に示した電流源回路制御回路１３０の具体的な構成について図５（Ａ）、（Ｂ）に示し、説明する。ここでは２つの回路構成の例について示し説明する。

図５（Ａ）に示す電流源回路制御回路１３０は、第１の電流源回路３６１Ａ、第１のトランジスタ３６２Ａ、第１のスイッチ３６３Ａ、第２の電流源回路３６１Ｂ、第２のトランジスタ３６２Ｂ、及び第２のスイッチ３６３Ｂ、を有する。

図５（Ａ）に示す電流源回路制御回路１３０の動作を簡単に説明する。なお第１の電流源回路３６１Ａ及び第２の電流源回路３６１Ｂを流れる電流値は同じものであるとして説明する。図５（Ａ）に示す第１のトランジスタ３６２Ａとトランジスタ１０９Ａは、カレントミラー回路を構成している。また図５（Ａ）に示す第２のトランジスタ３６２Ｂとトランジスタ１０９Ｂは、カレントミラー回路を構成している。すなわち第１のトランジスタ３６２Ａと第２のトランジスタ３６２Ｂは同じ電流を流すことができる構成となる。そのため、トランジスタ１０９Ａとトランジスタ１０９Ｂとのチャネル幅の比を異ならせることにより、２つのトランジスタ間での流れる電流の比を異ならせることができる。また第１のスイッチ３６３Ａと第２のスイッチ３６３Ｂとは表示制御回路により交互に切り替えてオン又はオフを制御することで、トランジスタ１０９Ａまたはトランジスタ１０９Ｂのいずれかに選択的に電流を流す構成とすることができる。

以上ではトランジスタ１０９Ａ及びトランジスタ１０９Ｂのチャネル幅の比を異ならせることにより、トランジスタ１０９Ａ及びトランジスタ１０９Ｂを流れる電流の比を異ならせる構成について示したが他の構成を用いてもよい。別の例としては、第１のトランジスタ３６２Ａ及び第２のトランジスタ３６２Ｂのチャネル幅の比を異ならせる構成とすることでトランジスタ１０９Ａ及びトランジスタ１０９Ｂを流れる電流の比を異ならせる構成としてもよい。

なお図５（Ａ）に示す第１のスイッチ３６３Ａ及び第２のスイッチ３６３Ｂのオン又はオフは、上記図１（Ｃ）で説明した電流源回路制御回路１３０を制御するための信号（矢印１４１）により、制御されることとなる。

図５（Ｂ）に示す電流源回路制御回路１３０は、第１の抵抗素子３７１Ａ、第２の抵抗素子３７２Ａ、第１のトランジスタ３７３Ａ、第３の抵抗素子３７４Ａ、第１のスイッチ３７５Ａ、第４の抵抗素子３７１Ｂ、第５の抵抗素子３７２Ｂ、第２のトランジスタ３７３Ｂ、第６の抵抗素子３７４Ｂ、及び第２のスイッチ３７５Ｂ、を有する。

図５（Ｂ）に示す電流源回路制御回路１３０の動作を簡単に説明する。図５（Ｂ）に示す第１の抵抗素子３７１Ａ及び第２の抵抗素子３７２Ａにより第１のトランジスタ３７３Ａのゲートに印加する電圧を設定する。また図５（Ｂ）に示す第４の抵抗素子３７１Ｂ及び第５の抵抗素子３７２Ｂにより第２のトランジスタ３７３Ｂのゲートに印加する電圧を設定する。第１の抵抗素子３７１Ａ及び第２の抵抗素子３７２Ａ、並びに第４の抵抗素子３７１Ｂ及び第５の抵抗素子３７２Ｂの抵抗比を異ならせることにより、第１のトランジスタ３７３Ａのゲートに印加する電圧及び第２のトランジスタ３７３Ｂのゲートに印加する電圧を異ならせる。そして、第１のトランジスタ３７３Ａと第３の抵抗素子３７４Ａとの間のノードに生成される電圧を印加すること、または第２のトランジスタ３７３Ｂと第６の抵抗素子３７４Ｂとの間のノードに生成される電圧を印加することで、トランジスタ１０９Ａとトランジスタ１０９Ｂとの流れる電流の比を異ならせることができる。また第１のスイッチ３７５Ａと第２のスイッチ３７５Ｂとは表示制御回路により交互に切り替えてオン又はオフを制御することで、トランジスタ１０９Ａまたはトランジスタ１０９Ｂのいずれかに選択的に電流を流す構成とすることができる。

なお図５（Ｂ）に示す第１のスイッチ３７５Ａ及び第２のスイッチ３７５Ｂのオン又はオフは、上記図１（Ｃ）で説明した電流源回路制御回路１３０を制御するための信号（矢印１４１）により、制御されることとなる。

以上説明したように、本発明の一態様は、オペアンプにおける電流増幅回路に設けられた電流源回路を、動画表示の際に用いる電流源回路と、静止画表示の際に用いる電流源回路とで切り替えて動作させる。当該電流源回路の切り替えによりソース接地増幅回路での電流の増幅を動画表示時と静止画表示時とで異ならせるように制御し、電源回路での低消費電力化を図るものである。またオペアンプにおける電流源回路の切り替えは、動画表示及び静止画表示を切り替えるために液晶表示パネルの制御を行う表示制御回路により行われるものである。その結果、液晶表示装置の制御回路において、動画表示及び静止画表示がリフレッシュレートを切り替えて行われる際の電源回路の低消費電力化を図ることができる。

本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。

（実施の形態２）
本実施の形態では上記実施の形態の図１（Ｃ）に示した表示制御回路１４０、図２（Ａ）及び図２（Ｂ）に示した表示制御回路３０２の具体的な構成、及び各回路でのタイミングチャートについて図６乃至図１０に示し、説明する。

本実施の形態で具体的に説明する表示制御回路は、連続するフレームの画像信号が異なる表示（動画表示）の場合に、フレーム毎に画像信号を書き込むための画像制御信号を出力する。一方で連続するフレームの画像信号が同じ表示（静止画表示）の場合に画像制御信号を停止し、液晶に電圧を印加する画素電極の電位を浮遊状態（フローティング）にして液晶素子にかかる電圧を保持することで、リフレッシュレートを低減する。

図１（Ｃ）、図２（Ａ）、及び図２（Ｂ）に示した表示制御回路の具体的な構成を、図６のブロック図を用いて説明する。図６では図２（Ａ）、（Ｂ）で符号を付して説明した、外部基板３０１上の表示制御回路３０２及び電源回路３０３、液晶表示パネル１５０、ゲートドライバー５０５、ソースドライバー５０６について示している。なお液晶表示パネル１５０の各構成については、図２（Ｂ）で符号を付して説明した箇所と同様であり実施の形態１の説明を援用するものとする。

なお図６ではゲートドライバー５０５及びソースドライバー５０６を外部基板３０１の外部に設ける構成について示したが、外部基板３０１上に設ける構成としてもよい。

表示制御回路３０２には、液晶表示装置に接続された外部機器から画像信号（画像信号Ｄａｔａ）が供給されている。表示制御回路３０２は画像信号Ｄａｔａに応じてゲートドライバー５０５及びソースドライバー５０６へのタイミング信号の供給または停止を制御する。また、電源は電源回路３０３に入力され、電源回路３０３より液晶表示パネル１５０を駆動するための複数の電源電圧を生成する。複数の電源電圧としては、液晶表示パネル１５０の容量線３２３に供給する容量電圧Ｖｃｓ、対向電極３１２に供給する共通電圧Ｖｃｏｍの他、高電源電圧Ｖｄｄ及び低電源電圧Ｖｓｓを生成する。

次いで表示制御回路３０２の構成、及び表示制御回路３０２が画像信号を処理する手順について説明する。

表示制御回路３０２は、記憶回路５０１、比較回路５０２、タイミング信号出力回路５０３、及び選択回路５０４を有する。

記憶回路５０１は、複数のフレームに関する画像信号を記憶するための複数のフレームメモリを有する。記憶回路５０１が有するフレームメモリの数は特に限定されるものではなく、複数のフレームに関する画像信号を記憶できる素子であればよい。なおフレームメモリは、例えばＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）等の記憶素子を用いて構成すればよい。

なおフレームメモリは、フレーム期間毎に画像信号を記憶する構成であればよく、フレームメモリの数について特に限定されるものではない。またフレームメモリの画像信号は、比較回路５０２及びタイミング信号出力回路５０３により選択的に読み出されるものである。なお図中のフレームメモリ５０１Ａは、１フレーム分のメモリ領域を概念的に図示するものである。

比較回路５０２は、記憶回路５０１に記憶された連続するフレーム期間の画像信号を選択的に読み出して、当該画像信号の連続するフレーム間での比較を画素毎に行い、差分を検出するための回路である。

なお、本実施の形態ではフレーム間の画像信号の差分の有無により、タイミング信号出力回路５０３及び選択回路５０４の動作を決定する。当該比較回路５０２がフレーム間のいずれかの画素で差分を検出した場合（差分「有」の場合）、比較回路５０２は画像信号が静止画表示ではないと判断し、差分を検出した連続するフレーム期間を動画表示であると判断する。

一方、比較回路５０２での画像信号の比較により、全ての画素で差分が検出されない場合（差分「無」の場合）、当該差分を検出しなかった連続するフレーム期間は、静止画表示であると判断する。すなわち比較回路５０２は、連続するフレーム期間の画像信号の差分の有無を検出することによって、動画表示するための画像信号であるか、または静止画表示するための画像信号であるかの判断をするものである。

なお、当該比較により「差分が有る」と検出される基準は、差分の大きさが一定のレベルを超えたときに、差分有りとして検出したと判断されるように設定してもよい。なお比較回路５０２の検出する差分は、差分の絶対値によって判断をする設定とすればよい。

選択回路５０４は、例えばトランジスタで形成される複数のスイッチを設ける構成とする。比較回路５０２が連続するフレーム間に差分を検出した場合、すなわち画像が動画表示の際、記憶回路５０１内のフレームメモリから動画の画像信号を選択してタイミング信号出力回路５０３に出力する。

なお選択回路５０４は、比較回路５０２が連続するフレーム間に差分を検出しない場合、すなわち画像が静止画表示の際、記憶回路５０１内のフレームメモリからタイミング信号出力回路５０３に画像信号を出力しない。画像信号をフレームメモリよりタイミング信号出力回路５０３に出力しない構成とすることにより、外部基板３０１での消費電力を削減できる。

タイミング信号出力回路５０３は、ゲートドライバー５０５及びソースドライバー５０６に選択回路５０４で選択された画像信号及びタイミング信号の供給または停止を制御する回路である。

次いで電源回路３０３の構成について説明する。ここでは電源回路が生成する複数の電源電圧として液晶表示パネル１５０の容量線３２３に供給する容量電圧Ｖｃｓ、対向電極３１２に供給する共通電圧Ｖｃｏｍを例に挙げて説明する。

電源回路３０３は、基準電源電圧生成回路５０７、容量電圧生成回路５０８、及び共通電圧生成回路５０９を有する。

基準電源電圧生成回路５０７は、バンドギャップレギュレータ等を用いればよい。バンドギャップレギュレータは温度係数がほぼ０であり、良く用いられる。

容量電圧生成回路５０８は、オペアンプを有し、容量線に供給する容量電圧を生成する回路である。

共通電圧生成回路５０９は、実施の形態１で説明した、電流源回路制御回路により第１の電流源回路及び第２の電流源回路が切り替えられて制御されるオペアンプを有し、対向電極に供給する共通電圧を生成する回路である。なお共通電圧生成回路５０９が具備する電流源回路制御回路は、表示制御回路３０２における動画表示であるか静止画表示であるかの判断に応じて制御される。具体的に言えば、共通電圧生成回路５０９が具備する電流源回路制御回路は、表示制御回路３０２内の選択回路５０４により選択される、タイミング信号出力回路５０３からの画像信号及びタイミング信号の供給または停止に応じて制御される。

また、画素回路３１１はスイッチング素子としてトランジスタ６０３、該トランジスタ６０３に接続された容量素子６０４、及び液晶素子６０５を有する（図７参照）。

トランジスタ６０３には、オフ電流が低減されたトランジスタを用いる。トランジスタ６０３がオフ状態のとき、オフ電流が低減されたトランジスタ６０３に接続された液晶素子６０５、及び容量素子６０４に蓄えられた電荷は、トランジスタ６０３を介して漏れ難く、トランジスタ６０３がオフ状態になる前に書き込まれた状態を長時間に渡って保持できる。

本実施の形態では、液晶分子は、第１の基板に設けられた画素電極と対向する第２の基板に設けられた対向電極によって形成された電界によって制御される。

ゲート線３２１にはゲートドライバー５０５より外部接続端子３０７を介して選択信号が供給される。ソース線３２２にはソースドライバー５０６より外部接続端子３０７を介して画像信号が供給される。容量線３２３には容量電圧生成回路５０８より外部接続端子３０７を介して容量電圧Ｖｃｓが供給される。対向電極３１２には共通電圧生成回路５０９より外部接続端子３０７を介して共通電圧Ｖｃｏｍが供給される。

次いで、画素に供給する信号の様子を、図７に示す液晶表示装置の回路図、及び図８に示すタイミングチャートを用いて説明する。

図８に、タイミング信号出力回路５０３がゲートドライバー５０５に供給するクロック信号ＧＣＫ、及びスタートパルスＧＳＰを示す。また、タイミング信号出力回路５０３がソースドライバー５０６に供給するクロック信号ＳＣＫ、及びスタートパルスＳＳＰを示す。なお、クロック信号の出力のタイミングを説明するために、図８ではクロック信号の波形を単純な矩形波で示す。

また図８に、ソース線３２２の状態（Ｄａｔａ ｌｉｎｅ）、画素電極の状態、及び対向電極の切り替え状態を示す。

図８において期間４０１は、動画表示するための画像信号を書き込む期間に相当する。期間４０１では画像信号が画素部３１０の各画素に供給され、電源回路において第１の電流源回路を用いて生成される共通電圧が対向電極に供給されるように動作する。

また、期間４０２は、静止画を表示する期間に相当する。期間４０２では画素部３１０の各画素への画像信号を停止し、電源回路において第２の電流源回路を用いて生成される共通電圧が対向電極に供給されるよう動作する。

なお図８に示す期間４０２では、ゲートドライバー５０５及びソースドライバー５０６の動作を停止するよう各信号を供給する構成について示したが、期間４０２の長さ及びリフレッシュレートによって、定期的に画像信号を書き込むことで静止画の画像の劣化を防ぐ構成とすることが好ましい。

まず図８に示すタイミングチャートの期間４０１を説明する。期間４０１では、クロック信号ＧＣＫとして、常時クロック信号が供給され、スタートパルスＧＳＰとして、垂直同期周波数に応じたパルスが供給される。また、期間４０１では、クロック信号ＳＣＫとして、常時クロック信号が供給され、スタートパルスＳＳＰとして、１ゲート選択期間に応じたパルスが供給される。

また、各行の画素に画像信号Ｄａｔａがソース線３２２を介して供給される。ソース線３２２の画像信号Ｄａｔａの電位は、ゲート線３２１の電位に応じて画素電極に供給される。

また、タイミング信号出力回路５０３が共通電圧生成回路５０９においてオペアンプ内の第１の電流源回路を選択し、生成される共通電圧を対向電極に供給する。

次いで図８に示すタイミングチャートの期間４０２を説明する。期間４０２では、ゲートドライバー５０５及びソースドライバー５０６のタイミング信号となるクロック信号ＧＣＫ、スタートパルスＧＳＰ、クロック信号ＳＣＫ、及びスタートパルスＳＳＰを停止する。そして期間４０２において、ゲート線３２１に供給していた選択信号Ｓｅｌ及びソース線３２２に供給していた画像信号Ｄａｔａを停止する。クロック信号ＧＣＫ及びスタートパルスＧＳＰが共に停止する期間４０２では、トランジスタ６０３が非導通状態となり画素電極の電位が浮遊状態となる。

すなわち期間４０２では、液晶素子６０５の画素電極の電位を浮遊状態にして、新たに電位を供給することなく、静止画の表示を行うものである。また、ゲートドライバー５０５及びソースドライバー５０６のタイミング信号となるクロック信号、及びスタートパルスを停止することにより低消費電力化を図ることができる。

特に、トランジスタ６０３にオフ電流が低減されたトランジスタを用いることにより、液晶素子６０５の両端子に加わる電圧が経時的に低下する現象を抑制できる。

次に、動画から静止画に切り替わる期間（図８中の期間４０３）、及び静止画から動画に切り替わる期間（図８中の期間４０４）におけるタイミング信号出力回路５０３の動作を、図９（Ａ）、（Ｂ）を用いて説明する。図９（Ａ）、（Ｂ）はタイミング信号出力回路５０３がゲートドライバー５０５及びソースドライバー５０６に出力する、高電源電圧Ｖｄｄ、クロック信号（ここではＧＣＫ）、及びスタートパルス信号（ここではＧＳＰ）の電位を示す。

動画から静止画に切り替わる期間４０３のタイミング信号出力回路５０３の動作を図９（Ａ）に示す。タイミング信号出力回路５０３は、スタートパルスＧＳＰを停止する（図９（Ａ）のＥ１、第１のステップ）。次いで、スタートパルス信号ＧＳＰの停止後、パルス出力がシフトレジスタの最終段まで達した後に、複数のクロック信号ＧＣＫを停止する（図９（Ａ）のＥ２、第２のステップ）。次いで、電源電圧の高電源電圧Ｖｄｄを低電源電圧Ｖｓｓにする（図９（Ａ）のＥ３、第３のステップ）。

以上の手順をもって、ゲートドライバー５０５及びソースドライバー５０６の誤動作を引き起こすことなく、ゲートドライバー５０５及びソースドライバー５０６に供給するタイミング信号を停止できる。動画から静止画に切り替わる際の誤動作はノイズを生じ、ノイズは静止画として保持されてしまう。そのため、誤動作が少ないゲートドライバー５０５及びソースドライバー５０６を搭載した液晶表示装置は画像の劣化が少ない静止画を表示できる。

次に静止画から動画に切り替わる期間４０４のタイミング信号出力回路５０３の動作を図９（Ｂ）に示す。タイミング信号出力回路５０３は、電源電圧を低電源電圧Ｖｓｓから高電源電圧Ｖｄｄにする（図９（Ｂ）のＳ１、第１のステップ）。次いで、クロック信号ＧＣＫとし先にＨレベルの電位を与えた後、複数のクロック信号ＧＣＫを供給する（図９（Ｂ）のＳ２、第２のステップ）。次いでスタートパルス信号ＧＳＰを供給する（図９（Ｂ）のＳ３、第３のステップ）。

以上の手順をもって、ゲートドライバー５０５及びソースドライバー５０６の誤動作を引き起こすことなくゲートドライバー５０５及びソースドライバー５０６にタイミング信号の供給を再開できる。各配線の電位を順番に動画表示時に戻すことで、誤動作なくゲートドライバー５０５及びソースドライバー５０６の駆動を行うことができる。

また、図１０に、動画表示する期間８０１、または静止画表示する期間８０２における、フレーム期間毎の画像信号の書き込み頻度を模式的に示す。図１０中、「Ｗ」は画像信号の書き込み期間であることをあらわし、「Ｈ」は画像信号を保持する期間であることを示している。また、図１０中、期間８０３は１フレーム期間を表したものであるが、別の期間であってもよい。

このように、本実施の形態の液晶表示装置の構成において、期間８０２で表示される静止画の画像信号は期間８０４に書き込まれ、期間８０４で書き込まれた画像信号は、期間８０２の他の期間で保持される。

本実施の形態に例示した液晶表示装置は、静止画を表示する期間において画像信号の書き込み頻度を低減できる。その結果、静止画を表示する際の低消費電力化を図ることができる。

また、同一の画像を複数回書き換えて静止画を表示する場合、画像の切り替わりが視認できると、人間は目に疲労を感じることもあり得る。本実施の形態の液晶表示装置は、画像信号の書き込み頻度が削減されているため、目の疲労を減らすといった効果もある。

本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。

（実施の形態３）
本実施の形態では、実施の形態１で説明した液晶表示パネル１５０における画素のトランジスタの構造の一例について説明する。

トランジスタの構造の一例として、半導体層として酸化物半導体層を含むトランジスタの構造について、図１１、図１２を参照して説明する。図１１、図１２は、トランジスタの断面模式図である。

図１１（Ａ）に示すトランジスタは、ボトムゲート構造を有するトランジスタの一つであり、逆スタガ型トランジスタともいう。

図１１（Ａ）に示すトランジスタは、基板７１０の上に設けられた導電層７１１と、導電層７１１の上に設けられた絶縁層７１２と、絶縁層７１２を挟んで導電層７１１の上に設けられた酸化物半導体層７１３と、酸化物半導体層７１３の一部の上にそれぞれ設けられた導電層７１５及び導電層７１６と、を有している。

また、図１１（Ａ）に、トランジスタの酸化物半導体層７１３の他の一部（導電層７１５及び導電層７１６が設けられていない部分）に接する酸化物絶縁層７１７と、酸化物絶縁層７１７の上に設けられた保護絶縁層７１９を示す。

図１１（Ｂ）に示すトランジスタは、ボトムゲート構造を有するトランジスタの一つであるチャネル保護型（チャネルストップ型ともいう。）トランジスタであり、逆スタガ型トランジスタともいう。

図１１（Ｂ）に示すトランジスタは、基板７２０の上に設けられた導電層７２１と、導電層７２１の上に設けられた絶縁層７２２と、絶縁層７２２を挟んで導電層７２１の上に設けられた酸化物半導体層７２３と、絶縁層７２２及び酸化物半導体層７２３を挟んで導電層７２１の上に設けられた絶縁層７２７と、酸化物半導体層７２３の一部の上及び絶縁層７２７の一部の上にそれぞれ設けられた導電層７２５及び導電層７２６と、を有している。

ここで、酸化物半導体層７２３の一部又は全てと導電層７２１とが重なる構造にすると、酸化物半導体層７２３への光の入射を抑えることができる。

また、図１１（Ｂ）に、トランジスタの上に設けられた保護絶縁層７２９を示す。

図１１（Ｃ）に示すトランジスタは、ボトムゲート構造を有するトランジスタの一つである。

図１１（Ｃ）に示すトランジスタは、基板７３０の上に設けられた導電層７３１と、導電層７３１の上に設けられた絶縁層７３２と、絶縁層７３２の一部の上にそれぞれ設けられた導電層７３５及び導電層７３６と、絶縁層７３２、導電層７３５、及び、導電層７３６を挟んで導電層７３１の上に設けられた酸化物半導体層７３３と、を有している。

ここで、酸化物半導体層７３３の一部又は全てと導電層７３１とが重なる構造にすると、酸化物半導体層７３３への光の入射を抑えることができる。

また、図１１（Ｃ）に、酸化物半導体層７３３の上面及び側面と接する酸化物絶縁層７３７と、酸化物絶縁層７３７の上に設けられた保護絶縁層７３９を示す。

図１１（Ｄ）に示すトランジスタは、トップゲート構造を有するトランジスタの一つである。

図１１（Ｄ）に示すトランジスタは、絶縁層７４７を挟んで基板７４０の上に設けられた酸化物半導体層７４３と、酸化物半導体層７４３の一部の上にそれぞれ設けられた導電層７４５及び導電層７４６と、酸化物半導体層７４３、導電層７４５、及び導電層７４６の上に設けられた絶縁層７４２と、絶縁層７４２を挟んで酸化物半導体層７４３の上に設けられた導電層７４１と、を有している。

基板７１０、基板７２０、基板７３０、基板７４０のそれぞれには、一例として、ガラス基板（バリウムホウケイ酸ガラス基板やアルミノホウケイ酸ガラス基板等）、絶縁体でなる基板（セラミック基板、石英基板、サファイア基板等）、結晶化ガラス基板、プラスチック基板、又は、半導体基板（シリコン基板等）を用いる。

図１１（Ｄ）に示すトランジスタにおいて、絶縁層７４７は、基板７４０からの不純物元素の拡散を防止する下地層としての機能を有する。絶縁層７４７には、一例として、窒化シリコン層、酸化シリコン層、窒化酸化シリコン層、酸化窒化シリコン層、酸化アルミニウム層、及び酸化窒化アルミニウム層を、単層で又は積層させて用いる。又は、絶縁層７４７には、前述の層と、遮光性を有する材料の層とを積層させて用いる。又は、絶縁層７４７には、遮光性を有する材料の層を用いる。なお、絶縁層７４７として、遮光性を有する材料の層を用いると、酸化物半導体層７４３への光の入射を抑えることができる。

なお、図１１（Ｄ）に示すトランジスタと同様に、図１１（Ａ）〜図１１（Ｃ）に示すトランジスタにおいて、基板７１０と導電層７１１との間、基板７２０と導電層７２１との間、基板７３０と導電層７３１との間に、それぞれ絶縁層７４７を設けてもよい。

導電層（導電層７１１、導電層７２１、導電層７３１、導電層７４１）は、トランジスタのゲートとしての機能を有する。これらの導電層には、一例として、モリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、及びスカンジウム等の金属材料の層、又は、当該金属材料を主成分とする合金材料の層を用いる。

絶縁層（絶縁層７１２、絶縁層７２２、絶縁層７３２、絶縁層７４２）は、トランジスタのゲート絶縁層としての機能を有する。

絶縁層（絶縁層７１２、絶縁層７２２、絶縁層７３２、絶縁層７４２）には、一例として、酸化シリコン層、窒化シリコン層、酸化窒化シリコン層、窒化酸化シリコン層、酸化アルミニウム層、窒化アルミニウム層、酸化窒化アルミニウム層、窒化酸化アルミニウム層、酸化ハフニウム層、又は、酸化アルミニウムガリウム層を用いる。

酸化物半導体層（酸化物半導体層７１３、酸化物半導体層７２３、酸化物半導体層７３３、酸化物半導体層７４３）と接するゲート絶縁層としての機能を有する絶縁層（絶縁層７１２、絶縁層７２２、絶縁層７３２、絶縁層７４２）には、酸素を含む絶縁層を用いるのが好ましく、当該酸素を含む絶縁層が、化学量論的組成比より酸素が多い領域（酸素過剰領域とも表記する）を含むことがより好ましい。

上記ゲート絶縁層としての機能を有する絶縁層が酸素過剰領域を有することにより、酸化物半導体層からゲート絶縁層としての機能を有する絶縁層への酸素の移動を防ぐことができる。また、ゲート絶縁層としての機能を有する絶縁層から酸化物半導体層への酸素の供給を行うこともできる。よって、ゲート絶縁層としての機能を有する絶縁層と接する酸化物半導体層を、十分な量の酸素を含有する層とすることができる。

また、ゲート絶縁層としての機能を有する絶縁層（絶縁層７１２、絶縁層７２２、絶縁層７３２、絶縁層７４２）は、水素や水等の不純物を混入させない方法を用いて成膜することが好ましい。ゲート絶縁層としての機能を有する絶縁層に水素や水等の不純物が含まれると、酸化物半導体層（酸化物半導体層７１３、酸化物半導体層７２３、酸化物半導体層７３３、酸化物半導体層７４３）への水素や水等の不純物の侵入や、水素や水等の不純物による酸化物半導体層中の酸素の引き抜き、等によって、酸化物半導体層が低抵抗化（ｎ型化）してしまい、寄生チャネルが形成される恐れがあるためである。例えば、ゲート絶縁層としての機能を有する絶縁層は、スパッタリング法によって成膜し、スパッタガスとしては、水素や水等の不純物が除去された高純度ガスを用いることが好ましい。

また、ゲート絶縁層としての機能を有する絶縁層には、酸素を供給する処理を行うことが好ましい。酸素を供給する処理としては、酸素雰囲気における熱処理や、酸素ドープ処理、等がある。または、電界で加速した酸素イオンを照射して、酸素を添加しても良い。なお、本明細書等において、酸素ドープ処理とは、酸素をバルクに添加することをいい、当該バルクの用語は、酸素を膜表面のみでなく膜内部に添加することを明確にする趣旨で用いている。また、酸素ドープには、プラズマ化した酸素をバルクに添加する酸素プラズマドープが含まれる。

ゲート絶縁層としての機能を有する絶縁層に対して、酸素ドープ処理等の酸素を供給する処理を行うことにより、ゲート絶縁層としての機能を有する絶縁層には、化学量論的組成比より酸素が多い領域が形成される。このような領域を備えることにより、酸化物半導体層に酸素を供給し、酸化物半導体層中または界面の酸素欠陥を低減することができる。

例えば、ゲート絶縁層としての機能を有する絶縁層として酸化アルミニウムガリウム層を用いた場合、酸素ドープ処理等の酸素を供給する処理を行うことにより、Ｇａ_ｘＡｌ_２−ｘＯ_３＋α（０＜ｘ＜２、０＜α＜１）とすることができる。

または、スパッタリング法を用いてゲート絶縁層としての機能を有する絶縁層を成膜する際に、酸素ガス、または、不活性気体（例えば、アルゴン等の希ガス、又は、窒素）と酸素との混合ガスを導入することで、ゲート絶縁層としての機能を有する絶縁層に酸素過剰領域を形成してもよい。なお、スパッタリング法による成膜後、熱処理を行っても良い。

酸化物半導体層（酸化物半導体層７１３、酸化物半導体層７２３、酸化物半導体層７３３、酸化物半導体層７４３）は、トランジスタのチャネル形成層としての機能を有する。これらの酸化物半導体層に用いることができる酸化物半導体としては、四元系金属酸化物（Ｉｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ系金属酸化物等）、三元系金属酸化物（Ｉｎ−Ｇａ−Ｚｎ−Ｏ系金属酸化物、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系金属酸化物、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系金属酸化物、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系金属酸化物、Ａｌ−Ｇａ−Ｚｎ−Ｏ系金属酸化物、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系金属酸化物、Ｈｆ−Ｉｎ−Ｚｎ−Ｏ系金属酸化物等）、及び二元系金属酸化物等（Ｉｎ−Ｚｎ−Ｏ系金属酸化物、Ｓｎ−Ｚｎ−Ｏ系金属酸化物、Ａｌ−Ｚｎ−Ｏ系金属酸化物、Ｚｎ−Ｍｇ−Ｏ系金属酸化物、Ｓｎ−Ｍｇ−Ｏ系金属酸化物、Ｉｎ−Ｍｇ−Ｏ系金属酸化物、Ｉｎ−Ｇａ−Ｏ系金属酸化物、Ｉｎ−Ｓｎ−Ｏ系金属酸化物等）が挙げられる。また、酸化物半導体として、Ｉｎ−Ｏ系金属酸化物、Ｓｎ−Ｏ系金属酸化物、Ｚｎ−Ｏ系金属酸化物等を用いることもできる。また、酸化物半導体として、上記酸化物半導体として用いることができる金属酸化物にＳｉＯ_２を含ませた酸化物半導体を用いることもできる。

また、酸化物半導体として、ＩｎＭＯ_３（ＺｎＯ）_ｍ（ｍ＞０）で表記される材料を用いることができる。ここで、Ｍは、Ｇａ、Ａｌ、Ｍｎ、及びＣｏから選ばれた一つ又は複数の金属元素を示す。例えば、Ｍとしては、Ｇａ、Ｇａ及びＡｌ、Ｇａ及びＭｎ、Ｇａ及びＣｏ等が挙げられる。

導電層（導電層７１５及び導電層７１６、導電層７２５及び導電層７２６、導電層７３５及び導電層７３６、並びに、導電層７４５及び導電層７４６）は、トランジスタのソース又はドレインとしての機能を有する。これらの導電層には、一例として、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、若しくは、タングステン等の金属材料、又は、これらの金属材料を主成分とする合金材料の層を用いる。

例えば、トランジスタのソース又はドレインとしての機能を有する導電層として、アルミニウム及び銅等の金属材料の層と、チタン、モリブデン、及びタングステン等の高融点金属材料層とを積層させて用いる。又は、複数の高融点金属材料の層の間にアルミニウム及び銅等の金属材料の層を設けて用いる。また、上記の導電層として、ヒロックやウィスカーの発生を防止する元素（シリコン、ネオジム、スカンジウム等）が添加されたアルミニウム層を用いると、トランジスタの耐熱性を向上させることができる。

また、上記の導電層の材料として、酸化インジウム（Ｉｎ_２Ｏ_３）、酸化スズ（ＳｎＯ_２）、酸化亜鉛（ＺｎＯ）、インジウムスズ酸化物（Ｉｎ_２Ｏ_３―ＳｎＯ_２、ＩＴＯと略記する）、若しくは、インジウム亜鉛酸化物（Ｉｎ_２Ｏ_３―ＺｎＯ）、又は、これらの金属酸化物に酸化シリコンを含ませた金属酸化物を用いる。

絶縁層７２７は、トランジスタのチャネル形成層を保護する層（チャネル保護層ともいう。）としての機能を有する。

酸化物絶縁層７１７及び酸化物絶縁層７３７には、一例として、酸化シリコン層等の酸化物絶縁層を用いる。

保護絶縁層７１９、保護絶縁層７２９、及び保護絶縁層７３９には、一例として、窒化シリコン層、窒化アルミニウム層、窒化酸化シリコン層、及び窒化酸化アルミニウム層等の無機絶縁層を用いる。

また、酸化物半導体層７４３と導電層７４５との間、及び酸化物半導体層７４３と導電層７４６との間に、ソース領域及びドレイン領域として機能する酸化物導電層をバッファ層として設けてもよい。図１１（Ｄ）のトランジスタに酸化物導電層を設けたトランジスタを図１２（Ａ）に示す。

図１２（Ａ）のトランジスタは、酸化物半導体層７４３とソース及びドレインとして機能する導電層７４５及び導電層７４６との間に、ソース領域及びドレイン領域として機能する酸化物導電層７９２及び酸化物導電層７９４が形成されている。図１２（Ｂ）のトランジスタは、作製工程により酸化物導電層７９２及び酸化物導電層７９４の形状が異なる例である。

図１２（Ａ）のトランジスタでは、酸化物半導体膜と酸化物導電膜の積層を形成し、酸化物半導体膜と酸化物導電膜との積層を同じフォトリソグラフィ工程によって形状を加工して島状の酸化物半導体層７４３と島状の酸化物導電膜を形成する。酸化物半導体層７４３及び酸化物導電膜上にソース及びドレインとして機能する導電層７４５及び導電層７４６を形成した後、導電層７４５及び導電層７４６をマスクとして、島状の酸化物導電膜をエッチングし、ソース領域およびドレイン領域として機能する酸化物導電層７９２及び酸化物導電層７９４を形成する。

図１２（Ｂ）のトランジスタでは、酸化物半導体層７４３上に酸化物導電膜を形成し、その上に金属導電膜を形成し、酸化物導電膜および金属導電膜を同じフォトリソグラフィ工程によって加工して、ソース領域およびドレイン領域として機能する酸化物導電層７９２及び酸化物導電層７９４、ソース及びドレインとして機能する導電層７４５及び導電層７４６を形成する。

なお、酸化物導電層の形状を加工するためのエッチング処理の際、酸化物半導体層が過剰にエッチングされないように、エッチング条件（エッチング剤の種類、濃度、エッチング時間等）を適宜調整する。

酸化物導電層７９２及び酸化物導電層７９４の成膜方法は、スパッタリング法や真空蒸着法（電子ビーム蒸着法など）や、アーク放電イオンプレーティング法や、スプレー法を用いる。酸化物導電層の材料としては、酸化亜鉛、酸化亜鉛アルミニウム、酸窒化亜鉛アルミニウム、酸化亜鉛ガリウム、酸化珪素を含むインジウム錫酸化物（ＩＴＳＯ）などを適用することができる。また、上記材料に酸化珪素を含ませてもよい。

ソース領域及びドレイン領域として、酸化物導電層を酸化物半導体層７４３とソース及びドレインとして機能する導電層７４５及び導電層７４６との間に設けることで、ソース領域及びドレイン領域の低抵抗化を図ることができ、トランジスタが高速動作をすることができる。

また、酸化物半導体層７４３、ドレイン領域として機能する酸化物導電層（酸化物導電層７９２又は酸化物導電層７９４）、ドレインとして機能する導電層（導電層７４５又は導電層７４６）の構成とすることによって、トランジスタの耐圧を向上させることができる。

本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。

（実施の形態４）
本実施の形態では、液晶表示パネル１５０における画素のトランジスタの半導体層に用いることのできる酸化物半導体層の一例を、図１３（Ａ）乃至（Ｃ）を用いて説明する。

本実施の形態の酸化物半導体層は、第１の結晶性酸化物半導体層上に第１の結晶性酸化物半導体層よりも厚い第２の結晶性酸化物半導体層を有する積層構造である。

絶縁層１６００上に絶縁層１６０２を形成する。本実施の形態では、絶縁層１６０２として、ＰＣＶＤ法またはスパッタリング法を用いて、５０ｎｍ以上６００ｎｍ以下の膜厚の酸化物絶縁層を形成する。例えば、酸化シリコン膜、酸化ガリウム膜、酸化アルミニウム膜、酸化窒化シリコン膜、酸化窒化アルミニウム膜、または窒化酸化シリコン膜から選ばれた一層またはこれらの積層を用いることができる。

次に、絶縁層１６０２上に膜厚１ｎｍ以上１０ｎｍ以下の第１の酸化物半導体膜を形成する。第１の酸化物半導体膜の形成は、スパッタリング法を用い、そのスパッタリング法による成膜時における基板温度は２００℃以上４００℃以下とする。

本実施の形態では、酸化物半導体用ターゲット（Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体用ターゲット（Ｉｎ_２Ｏ_３：Ｇａ_２Ｏ_３：ＺｎＯ＝１：１：２［ｍｏｌ数比］）を用いて、基板とターゲットの間との距離を１６０ｍｍ、基板温度２５０℃、圧力０．４Ｐａ、直流（ＤＣ）電源０．５ｋＷ、酸素のみ、アルゴンのみ、又はアルゴン及び酸素雰囲気下で膜厚５ｎｍの第１の酸化物半導体膜を成膜する。

次いで、基板を配置するチャンバー雰囲気を窒素、または乾燥空気とし、第１の加熱処理を行う。第１の加熱処理の温度は、４００℃以上７５０℃以下とする。第１の加熱処理によって第１の結晶性酸化物半導体層１６０４を形成する（図１３（Ａ）参照）。

第１の加熱処理の温度にもよるが、第１の加熱処理によって、膜表面から結晶化が起こり、膜の表面から内部に向かって結晶成長し、Ｃ軸配向した結晶が得られる。第１の加熱処理によって、亜鉛と酸素が膜表面に多く集まり、上平面が六角形をなす亜鉛と酸素からなるグラフェンタイプの二次元結晶が最表面に１層または複数層形成され、これが第１の酸化物半導体膜の膜厚方向に成長して重なり積層となる。第１の加熱処理の温度を上げると表面から内部、そして内部から底部と結晶成長が進行する。

第１の加熱処理によって、酸化物絶縁層である絶縁層１６０２中の酸素を第１の結晶性酸化物半導体層１６０４との界面またはその近傍（界面からプラスマイナス５ｎｍ）に拡散させて、第１の結晶性酸化物半導体層１６０４の酸素欠損を低減する。従って、下地絶縁層として用いられる絶縁層１６０２は、膜中（バルク中）、第１の結晶性酸化物半導体層１６０４と絶縁層１６０２との界面、のいずれかには少なくとも化学量論比を超える量の酸素が存在することが好ましい。

次いで、第１の結晶性酸化物半導体層１６０４上に１０ｎｍよりも厚い第２の酸化物半導体膜を形成する。第２の酸化物半導体膜の形成は、スパッタリング法を用い、その成膜時における基板温度は２００℃以上４００℃以下とする。成膜時における基板温度を２００℃以上４００℃以下とすることにより、第１の結晶性酸化物半導体層１６０４の表面上に接して成膜する酸化物半導体層にプリカーサの整列が起き、所謂、秩序性を持たせることができる。

本実施の形態では、酸化物半導体用ターゲット（Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体用ターゲット（Ｉｎ_２Ｏ_３：Ｇａ_２Ｏ_３：ＺｎＯ＝１：１：２［ｍｏｌ数比］）を用いて、基板とターゲットの間との距離を１７０ｍｍ、基板温度４００℃、圧力０．４Ｐａ、直流（ＤＣ）電源０．５ｋＷ、酸素のみ、アルゴンのみ、又はアルゴン及び酸素雰囲気下で膜厚２５ｎｍの第２の酸化物半導体膜を成膜する。

次いで、基板を配置するチャンバー雰囲気を窒素、または乾燥空気とし、第２の加熱処理を行う。第２の加熱処理の温度は、４００℃以上７５０℃以下とする。第２の加熱処理によって第２の結晶性酸化物半導体層１６０６を形成する（図１３（Ｂ）参照）。第２の加熱処理を、窒素雰囲気下、酸素雰囲気下、又は窒素と酸素の混合雰囲気下で行うことにより、第２の結晶性酸化物半導体層の高密度化及び欠陥数の減少を図る。第２の加熱処理によって、第１の結晶性酸化物半導体層１６０４を核として第２の酸化物半導体膜の膜厚方向、即ち底部から内部に結晶成長が進行して第２の結晶性酸化物半導体層１６０６が形成される。

また、絶縁層１６０２の形成から第２の加熱処理までの工程を大気に触れることなく連続的に行うことが好ましい。絶縁層１６０２の形成から第２の加熱処理までの工程は、水素及び水分をほとんど含まない雰囲気（不活性雰囲気、減圧雰囲気、乾燥空気雰囲気など）下に制御することが好ましく、例えば、水分については露点−４０℃以下、好ましくは露点−５０℃以下の乾燥窒素雰囲気とする。

次いで、第１の結晶性酸化物半導体層１６０４及び第２の結晶性酸化物半導体層１６０６からなる酸化物半導体積層を加工して島状の酸化物半導体積層からなる酸化物半導体層１６０８を形成する（図１３（Ｃ）参照）。図では、第１の結晶性酸化物半導体層１６０４と第２の結晶性酸化物半導体層１６０６の界面を点線で示し、酸化物半導体積層と説明しているが、明確な界面が存在しているのではなく、あくまで分かりやすく説明するために図示している。

酸化物半導体積層の加工は、所望の形状のマスクを酸化物半導体積層上に形成した後、当該酸化物半導体積層をエッチングすることによって行うことができる。上述のマスクは、フォトリソグラフィなどの方法を用いて形成することができる。または、インクジェット法などの方法を用いてマスクを形成しても良い。

なお、酸化物半導体積層のエッチングは、ドライエッチングでもウェットエッチングでもよい。もちろん、これらを組み合わせて用いてもよい。

また、上記作製方法により、得られる第１の結晶性酸化物半導体層及び第２の結晶性酸化物半導体層は、Ｃ軸配向を有していることを特徴の一つとしている。ただし、第１の結晶性酸化物半導体層及び第２の結晶性酸化物半導体層は、単結晶構造ではなく、非晶質構造でもない構造であり、Ｃ軸配向を有した結晶性（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌ； ＣＡＡＣとも呼ぶ）を含む酸化物を有する。なお、第１の結晶性酸化物半導体層及び第２の結晶性酸化物半導体層は、一部に結晶粒界を有している。

なお、第１の結晶性酸化物半導体層及び第２の結晶性酸化物半導体層は、少なくともＺｎを有する酸化物材料であり、四元系金属酸化物であるＩｎ−Ａｌ−Ｇａ−Ｚｎ−Ｏ系の材料や、Ｉｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ系の材料や、三元系金属酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ系の材料、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系の材料、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系の材料、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系の材料、Ａｌ−Ｇａ−Ｚｎ−Ｏ系の材料、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系の材料、Ｈｆ−Ｉｎ−Ｚｎ−Ｏ系の材料や、二元系金属酸化物であるＩｎ−Ｚｎ−Ｏ系の材料、Ｓｎ−Ｚｎ−Ｏ系の材料、Ａｌ−Ｚｎ−Ｏ系の材料、Ｚｎ−Ｍｇ−Ｏ系の材料や、Ｚｎ−Ｏ系の材料などがある。また、Ｉｎ−Ｓｉ−Ｇａ−Ｚｎ−Ｏ系の材料や、Ｉｎ−Ｇａ−Ｂ−Ｚｎ−Ｏ系の材料や、Ｉｎ−Ｂ−Ｚｎ−Ｏ系の材料を用いてもよい。また、上記の材料にＳｉＯ_２を含ませてもよい。ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の材料とは、インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）を有する酸化物膜、という意味であり、その組成比は特に問わない。また、ＩｎとＧａとＺｎ以外の元素を含んでいてもよい。

また、第１の結晶性酸化物半導体層上に第２の結晶性酸化物半導体層を形成する２層構造に限定されず、第２の結晶性酸化物半導体層の形成後に第３の結晶性酸化物半導体層を形成するための成膜処理と加熱処理のプロセスを繰り返し行って、３層以上の積層構造としてもよい。

上記作製方法で形成された酸化物半導体積層からなる酸化物半導体層１６０８を、本明細書に開示する半導体装置に適用できるトランジスタ（例えば、実施の形態２及び実施の形態３で説明したトランジスタ）に、適宜用いることができる。

また、本実施の形態の第１の結晶性酸化物半導体層と第２の結晶性酸化物半導体層の積層を酸化物半導体層として用いた、実施の形態３の図１１（Ｄ）のトランジスタにおいては、酸化物半導体層の一方の面から他方の面に電界が印加されることはない。また、電流が酸化物半導体積層の厚さ方向（一方の面から他方の面に流れる方向、具体的に図１１（Ｄ）では上下方向）に流れる構造ではない。電流は、主として、酸化物半導体積層の界面を流れるトランジスタ構造であるため、トランジスタに光照射が行われ、またはＢＴストレスが与えられても、トランジスタ特性の劣化は抑制される、または低減される。

酸化物半導体層１６０８のような第１の結晶性酸化物半導体層と第２の結晶性酸化物半導体層の積層をトランジスタに用いることで、安定した電気的特性を有し、且つ、信頼性の高いトランジスタを実現できる。

本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。

（実施の形態５）
本明細書に開示する制御回路を具備する液晶表示装置は、さまざまな電子機器（遊技機も含む）に適用することができる。電子機器としては、例えば、テレビジョン装置（テレビ、またはテレビジョン受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ等のカメラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう）、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられる。上記実施の形態で説明した制御回路を具備する液晶表示装置を具備する電子機器の例について説明する。

図１４（Ａ）は、電子書籍の一例を示している。図１４（Ａ）に示す電子書籍は、筐体１７００及び筐体１７０１の２つの筐体で構成されている。筐体１７００及び筐体１７０１は、蝶番１７０４により一体になっており、開閉動作を行うことができる。このような構成により、書籍のような動作を行うことが可能となる。

筐体１７００には表示部１７０２が組み込まれ、筐体１７０１には表示部１７０３が組み込まれている。表示部１７０２及び表示部１７０３は、続き画面を表示する構成としてもよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とすることで、例えば右側の表示部（図１４（Ａ）では表示部１７０２）に文章を表示し、左側の表示部（図１４（Ａ）では表示部１７０３）に画像を表示することができる。

また、図１４（Ａ）では、筐体１７００に操作部等を備えた例を示している。例えば、筐体１７００は、電源入力端子１７０５、操作キー１７０６、スピーカ１７０７等を備えている。操作キー１７０６により、頁を送ることができる。なお、筐体の表示部と同一面にキーボードやポインティングディバイス等を備える構成としてもよい。また、筐体の裏面や側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子、及びＵＳＢケーブル等の各種ケーブルと接続可能な端子等）、記録媒体挿入部等を備える構成としてもよい。さらに、図１４（Ａ）に示す電子書籍は、電子辞書としての機能を持たせた構成としてもよい。

図１４（Ｂ）は、本明細書に開示する制御回路を具備する液晶表示装置を用いたデジタルフォトフレームの一例を示している。例えば、図１４（Ｂ）に示すデジタルフォトフレームは、筐体１７１１に表示部１７１２が組み込まれている。表示部１７１２は、各種画像を表示することが可能であり、例えば、デジタルカメラ等で撮影した画像を表示させることで、通常の写真立てと同様に機能させることができる。

なお、図１４（Ｂ）に示すデジタルフォトフレームは、操作部、外部接続用端子（ＵＳＢ端子、ＵＳＢケーブル等の各種ケーブルと接続可能な端子等）、記録媒体挿入部等を備える構成とする。これらの構成は、表示部と同一面に組み込まれていてもよいが、側面や裏面に備えるとデザイン性が向上するため好ましい。例えば、デジタルフォトフレームの記録媒体挿入部に、デジタルカメラで撮影した画像を記憶したメモリを挿入して画像を取り込み、取り込んだ画像を表示部１７１２に表示させることができる。

図１４（Ｃ）は、制御回路を具備する液晶表示装置を用いたテレビジョン装置の一例を示している。図１４（Ｃ）に示すテレビジョン装置は、筐体１７２１に表示部１７２２が組み込まれている。表示部１７２２により、映像を表示することが可能である。また、ここでは、スタンド１７２３により筐体１７２１を支持した構成を示している。表示部１７２２は、上記実施の形態に示した制御回路を具備する液晶表示装置を適用することができる。

図１４（Ｃ）に示すテレビジョン装置の操作は、筐体１７２１が備える操作スイッチや、別体のリモコン操作機により行うことができる。リモコン操作機が備える操作キーにより、チャンネルや音量の操作を行うことができ、表示部１７２２に表示される映像を操作することができる。また、リモコン操作機に、当該リモコン操作機から出力する情報を表示する表示部を設ける構成としてもよい。

図１４（Ｄ）は、本明細書に開示する制御回路を具備する液晶表示装置を用いた携帯電話機の一例を示している。図１４（Ｄ）に示す携帯電話機は、筐体１７３１に組み込まれた表示部１７３２の他、操作ボタン１７３３、操作ボタン１７３７、外部接続ポート１７３４、スピーカ１７３５、及びマイク１７３６等を備えている。

図１４（Ｄ）に示す携帯電話機は、表示部１７３２がタッチパネルになっており、指等の接触により、表示部１７３２の表示内容を操作することができる。また、電話の発信、或いはメールの作成等は、表示部１７３２を指等で接触することにより行うことができる。

本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。

１０１ トランジスタ
１０２ トランジスタ
１０３ トランジスタ
１０４ トランジスタ
１０５ トランジスタ
１０６ トランジスタ
１０７ トランジスタ
１０８ トランジスタ
１０９Ａ トランジスタ
１０９Ｂ トランジスタ
１１０ トランジスタ
１１１ トランジスタ
１１２ 位相補償コンデンサ
１２０ 信号入出力回路
１２１ 矢印
１３０ 電流源回路制御回路
１４０ 表示制御回路
１４１ 矢印
１４２ 矢印
１５０ 液晶表示パネル
１５１ 対向電極
１５２ 画素回路
１９１ 非反転入力端子
１９２ 反転入力端子
１９３ 出力端子
１９４ バイアス電圧入力端子
１９５ 高電源電圧側端子
１９６ 低電源電圧側端子
１９８ 抵抗素子
１９９ 抵抗素子
３０１ 外部基板
３０２ 表示制御回路
３０３ 電源回路
３０４ 表示基板
３０５ 表示基板
３０６ 外部接続配線
３０７ 外部接続端子
３０８ 共通接続部
３１０ 画素部
３１１ 画素回路
３１２ 対向電極
３２１ ゲート線
３２２ ソース線
３２３ 容量線
３５１ 第１ステップ
３５２ 第２ステップ
３５３ 第１の分岐ステップ
３５４ 第２の分岐ステップ
４０１ 期間
４０２ 期間
４０３ 期間
４０４ 期間
５０１ 記憶回路
５０２ 比較回路
５０３ タイミング信号出力回路
５０４ 選択回路
５０５ ゲートドライバー
５０６ ソースドライバー
５０７ 基準電源電圧生成回路
５０８ 容量電圧生成回路
５０９ 共通電圧生成回路
６０３ トランジスタ
６０４ 容量素子
６０５ 液晶素子
７１０ 基板
７１１ 導電層
７１２ 絶縁層
７１３ 酸化物半導体層
７１５ 導電層
７１６ 導電層
７１７ 酸化物絶縁層
７１９ 保護絶縁層
７２０ 基板
７２１ 導電層
７２２ 絶縁層
７２３ 酸化物半導体層
７２５ 導電層
７２６ 導電層
７２７ 絶縁層
７２９ 保護絶縁層
７３０ 基板
７３１ 導電層
７３２ 絶縁層
７３３ 酸化物半導体層
７３５ 導電層
７３６ 導電層
７３７ 酸化物絶縁層
７３９ 保護絶縁層
７４０ 基板
７４１ 導電層
７４２ 絶縁層
７４３ 酸化物半導体層
７４５ 導電層
７４６ 導電層
７４７ 絶縁層
７９２ 酸化物導電層
７９４ 酸化物導電層
８０１ 期間
８０２ 期間
８０３ 期間
８０４ 期間
９０１ トランジスタ
９０２ トランジスタ
９０３ トランジスタ
９０４ トランジスタ
９０５ トランジスタ
９０６ トランジスタ
９０７ トランジスタ
９０８ トランジスタ
９０９ トランジスタ
９１０ トランジスタ
９１１ トランジスタ
９１２ 位相補償コンデンサ
９２１ 差動増幅回路
９２２ 電流増幅回路
９２３ ソースフォロワ回路
９９１ 非反転入力端子
９９２ 反転入力端子
９９３ 出力端子
９９４ バイアス電圧入力端子
９９５ 高電源電圧側端子
９９６ 低電源電圧側端子
１６００ 絶縁層
１６０２ 絶縁層
１６０４ 第１の結晶性酸化物半導体層
１６０６ 第２の結晶性酸化物半導体層
１６０８ 酸化物半導体層
１７００ 筐体
１７０１ 筐体
１７０２ 表示部
１７０３ 表示部
１７０４ 蝶番
１７０５ 電源入力端子
１７０６ 操作キー
１７０７ スピーカ
１７１１ 筐体
１７１２ 表示部
１７２１ 筐体
１７２２ 表示部
１７２３ スタンド
１７３１ 筐体
１７３２ 表示部
１７３３ 操作ボタン
１７３４ 外部接続ポート
１７３５ スピーカ
１７３６ マイク
１７３７ 操作ボタン
１９０Ａ 第１の電流源回路用バイアス電圧入力端子
１９０Ｂ 第２の電流源回路用バイアス電圧入力端子
３６１Ａ 電流源回路
３６１Ｂ 電流源回路
３６２Ａ トランジスタ
３６２Ｂ トランジスタ
３６３Ａ スイッチ
３６３Ｂ スイッチ
３７１Ａ 抵抗素子
３７１Ｂ 抵抗素子
３７２Ａ 抵抗素子
３７２Ｂ 抵抗素子
３７３Ａ トランジスタ
３７３Ｂ トランジスタ
３７４Ａ 抵抗素子
３７４Ｂ 抵抗素子
３７５Ａ スイッチ
３７５Ｂ スイッチ
５０１Ａ フレームメモリ

Claims (8)

1. 画像制御信号出力期間による動画表示、または画像制御信号停止期間による静止画表示、を行う液晶表示パネルを制御するための表示制御回路と、
   差動増幅回路と、ソース接地増幅回路、第１の電流源回路、及び第２の電流源回路を有する電流増幅回路と、ソースフォロワ回路と、を有する一つのオペアンプからなる電源回路と、を有し、
   前記ソース接地増幅回路は、前記画像制御信号出力期間で前記第１の電流源回路を流れる電流量に応じて電流の増幅を行う回路であり、前記画像制御信号停止期間では前記第２の電流源回路を流れる電流量に応じて電流の増幅を行う回路である、ことを特徴とする液晶表示装置の制御回路。
2. 請求項１において、
   前記第１の電流源回路及び前記第２の電流源回路は、前記第１の電流源回路及び第２の電流源回路を流れる電流量を異ならせて、前記第１の電流源回路または第２の電流源回路を動作させる電流源回路制御回路に接続されていることを特徴とする液晶表示装置の制御回路。
3. 画素電極と、対向電極により液晶の配向を制御する液晶表示パネルと、
   画像制御信号出力期間による動画表示、または画像制御信号停止期間による静止画表示、を行う前記液晶表示パネルを制御するための表示制御回路と、
   差動増幅回路と、ソース接地増幅回路、第１の電流源回路、及び第２の電流源回路を有する電流増幅回路と、ソースフォロワ回路と、を有する一つのオペアンプからなる電源回路と、を有し、
   前記電源回路は、前記対向電極の電位を制御する回路であり、
   前記ソース接地増幅回路は、前記画像制御信号出力期間で前記第１の電流源回路を流れる電流量に応じて電流の増幅を行う回路であり、前記画像制御信号停止期間では前記第２の電流源回路を流れる電流量に応じて電流の増幅を行う回路である、ことを特徴とする液晶表示装置。
4. 画素電極と、対向電極により液晶の配向を制御する液晶表示パネルと、
   前記画素電極の電位を制御するためのゲートドライバー及びソースドライバーと、
   前記ゲートドライバー及び前記ソースドライバーを駆動する制御信号を出力して画像制御信号出力期間での動画表示、または前記制御信号を停止して静止画表示、を行う前記液晶表示パネルを制御するための表示制御回路と、
   差動増幅回路と、ソース接地増幅回路、第１の電流源回路、及び第２の電流源回路を有する電流増幅回路と、ソースフォロワ回路と、を有する一つのオペアンプからなる電源回路と、を有し、
   前記電源回路は、前記対向電極の電位を制御する回路であり、
   前記ソース接地増幅回路は、前記画像制御信号出力期間で前記第１の電流源回路を流れる電流量に応じて電流の増幅を行う回路であり、前記画像制御信号停止期間では前記第２の電流源回路を流れる電流量に応じて電流の増幅を行う回路である、ことを特徴とする液晶表示装置。
5. 請求項３または請求項４において、
   前記第１の電流源回路及び前記第２の電流源回路は、前記第１の電流源回路及び第２の電流源回路を流れる電流量を異ならせて、前記第１の電流源回路または第２の電流源回路を動作させる電流源回路制御回路に接続されていることを特徴とする液晶表示装置。
6. 請求項３乃至請求項５のいずれか一において、
   前記表示制御回路は、記憶回路、比較回路、制御信号出力回路、及び選択回路を有することを特徴とする液晶表示装置。
7. 請求項３乃至請求項６のいずれか一において、
   前記画素電極を有する画素は、トランジスタを有し、前記トランジスタの半導体膜は、酸化物半導体であることを特徴とする液晶表示装置。
8. 請求項３乃至請求項７のいずれか一に記載の液晶表示装置を具備する電子機器。

Images