JP5828069B2 - 電力分配回路 - Google Patents

電力分配回路 Download PDF

Info

Publication number
JP5828069B2
JP5828069B2 JP2011164742A JP2011164742A JP5828069B2 JP 5828069 B2 JP5828069 B2 JP 5828069B2 JP 2011164742 A JP2011164742 A JP 2011164742A JP 2011164742 A JP2011164742 A JP 2011164742A JP 5828069 B2 JP5828069 B2 JP 5828069B2
Authority
JP
Japan
Prior art keywords
differential
signal
circuit
output
signals
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011164742A
Other languages
English (en)
Other versions
JP2013030934A (ja
Inventor
泰司 秋月
泰司 秋月
佐藤　潤二
潤二 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Priority to JP2011164742A priority Critical patent/JP5828069B2/ja
Priority to PCT/JP2012/004568 priority patent/WO2013014881A1/ja
Priority to CN201280021258.9A priority patent/CN103503313B/zh
Priority to US14/125,438 priority patent/US9543760B2/en
Publication of JP2013030934A publication Critical patent/JP2013030934A/ja
Application granted granted Critical
Publication of JP5828069B2 publication Critical patent/JP5828069B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J3/00—Circuit arrangements for ac mains or ac distribution networks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00—Coupling devices of the waveguide type
    • H01P5/12—Coupling devices having more than two ports
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/211—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
    • H03F3/45085—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/42—Networks for transforming balanced signals into unbalanced signals and vice versa, e.g. baluns
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/06—A balun, i.e. balanced to or from unbalanced converter, being present at the input of an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/192—A hybrid coupler being used at the input of an amplifier circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/204—A hybrid coupler being used at the output of an amplifier circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/411—Indexing scheme relating to amplifiers the output amplifying stage of an amplifier comprising two power stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/534—Transformer coupled at the input of an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/537—A transformer being used as coupling element between two amplifying stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/541—Transformer coupled at the output of an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45644—Indexing scheme relating to differential amplifiers the LC comprising a cross coupling circuit, e.g. comprising two cross-coupled transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45702—Indexing scheme relating to differential amplifiers the LC comprising two resistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45731—Indexing scheme relating to differential amplifiers the LC comprising a transformer
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/09—Filters comprising mutual inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)
  • Dc Digital Transmission (AREA)

Description

本発明は、差動入力信号を入力し１対の差動出力信号を出力する電力分配回路に関する。
近年、ミリ波帯域信号を使用するＷｉＧｉｇ（Wireless Gigabit）規格の様な高速伝送の無線通信規格においては、無線通信部の回路特性の劣化（例えば誤差）が通信性能に与える影響が大きくなってきている。
このため、アンテナからの入力信号を無線通信部において不平衡平衡変換する際、不平衡平衡変換によって出力される差動出力信号間の誤差について高い精度が要求され、誤差を低減する回路方式が重要となってきている。
図１０は、従来の一般的な不平衡平衡変換する回路を用いた差動増幅回路の構成を示す回路構成図である。差動増幅回路は、初段アンプＡＭＰ１１、それぞれ並列接続された次段アンプＡＭＰ１２Ａ，１２Ｂ、及び、トランス２０を含む構成である。差動増幅回路は、初段アンプＡＭＰ１１及び次段アンプＡＭＰ１２Ａ，ＡＭＰ１２Ｂを用いた増幅器によって、不平衡入力信号を増幅する。更に、差動増幅回路は、不平衡入力信号を増幅した後、不平衡平衡変換のためのトランス２０を用いて、増幅器の出力信号を差動出力信号（平衡出力信号）に変換して出力する。
図１０の差動増幅回路においては、トランス２０において不平衡平衡変換するため、トランス２０単体の差動出力信号間の誤差が、差動出力信号を出力する差動増幅回路の誤差として出力される。
図１１（ａ）は、従来の差動増幅回路におけるトランス２０に基づく差動出力信号間の誤差について説明するための説明図である。図１１（ｂ）は、入力信号振幅Ｖｉｎを示すための説明図である。図１１（ｃ）は、出力信号振幅Ｖｏｕｔｐ，Ｖｏｕｔｎ及び位相θ１，θ２を示すための説明図である。図１１（ａ）において、トランス２０の差動出力信号は、数式（１）により表される。
Figure 0005828069
数式（１）において、パラメータｋは入力信号振幅Ｖｉｎと出力信号振幅Ｖｏｕｔｎとの結合係数（ｋ≦１）、パラメータαは出力信号振幅Ｖｏｕｔｐ，Ｖｏｕｔｎのゲイン誤差（α≦１）である。更に、数式（１）において、パラメータθ１は出力信号振幅Ｖｏｕｔｐの基準位相０°［度］からの位相、パラメータθ２は出力信号振幅Ｖｏｕｔｎの基準位相０°［度］の逆位相に相当する反転位相１８０°［度］からの位相である。
理想的なトランス（以下、「理想トランス」という）の差動出力信号においては、入力信号振幅をＶｉｎ、出力信号振幅をＶｏｕｔｐ、Ｖｏｕｔｎとすると、入出力信号間のゲイン差は、結合係数ｋ＝（Ｖｏｕｔｐ−Ｖｏｕｔｎ）／Ｖｉｎとして表される。更に、入出力信号間の位相差は、正相信号端（Ｖｉｎｐ）ではθ１＝９０°、逆相信号端（Ｖｉｎｎ）ではθ２＝９０°と逆位相となる。従って、理想トランスの差動出力信号間の２つの出力信号の対向角の差となる位相誤差Δθは、Δθ＝θ１−θ２＝０°となる。
しかし、実際のトランスにおいては、差動出力信号間の配線が完全な対称配置とはならない。このため、差動出力信号間のゲイン誤差α＝Ｖｏｕｔｐ／Ｖｏｕｔｎが発生する。更に、差動出力信号間の配線が完全な対称配置とならないために、トランスの出力側インダクタンスが実抵抗成分を持つ。これにより、トランスの差動出力信号の位相が、トランスの出力側における中点のＧＮＤ接地点を起点に対称に９０°シフトせず、正相及び逆相においてそれぞれ異なる値となる。従って、実際のトランスにおいては、差動出力信号間の位相誤差Δθとして、Δθ＝θ１−θ２≠０°が発生する。
即ち、実際のトランスにおいては、例えば差動出力信号間のゲイン誤差α＝２ｄＢ、位相誤差Δθ＝１０°が発生する。この回路特性は、図１０の差動出力信号の誤差として発生する。また、この回路特性は、例えばゲイン誤差α≦１ｄＢ、位相誤差Δθ≦５°を仕様とする様な、高精度を要求する無線通信規格（例えばＷｉＧｉｇ）においては満足されず、無線通信品質の劣化が生じることになる。
不平衡平衡変換において生じる差動出力信号間の誤差を低減するための回路が従来から知られている（例えば特許文献１参照）。特許文献１の可変電力分配器について図１２（ａ）を参照して説明する。図１２（ａ）は、従来の不平衡平衡変換において生じる差動出力信号間の誤差を低減するための可変電力分配器の構成を示す回路構成図である。
図１２（ａ）の可変電力分配器は、ハイブリッド回路（ＨＹＢ）１０６、２つの増幅器１０１、２つの可変ゲイン回路１０７、２つの可変位相回路１０８、及びハイブリッド回路１０９を含む構成である。
ハイブリッド回路１０６は、可変電力分配器に入力された不平衡信号を２分配し、位相をずらして出力する。２つの増幅器１０１は、ハイブリット回路（ＨＹＢ）１０６からの２つの出力信号を増幅する。２つの可変ゲイン回路１０７は、それぞれ接続されている各増幅器１０１からの出力信号のゲインを調整する。
２つの可変位相回路１０８は、それぞれ接続されている各可変ゲイン回路１０７からの出力信号の位相を調整する。ハイブリッド回路１０９は、２つの可変位相回路１０８から出力される２つの出力信号を再度加算する。可変電力分配器は、ハイブリッド回路１０９の加算によって平衡変換された２つの出力信号を出力する。
また、可変電力分配器は、誤差検出回路１１０及び誤差制御回路１１１を更に含む構成である。誤差検出回路１１０は、ハイブリッド回路１０９の加算によって平衡変換された２つの出力信号間の位相及びゲイン誤差を検出する。誤差制御回路１１１は、誤差検出回路１１０の検出結果に応じて、可変ゲイン回路１０７及び可変位相回路１０８におけるゲイン及び位相を調整する。
従って、ハイブリッド回路１０９から出力される２つの出力信号は、ゲイン及び位相の各誤差を無くすために、可変ゲイン回路１０７及び可変位相回路１０８において誤差成分がフィードバックされることによって補正される。これにより、可変電力分配器は、ゲイン及び位相の誤差を低減した出力信号を得ることができる。
また、従来の他の文献として、特許文献２の平衡変換回路が知られている。図１２（ｂ）は、従来の不平衡平衡変換において生じる差動出力信号間の誤差を低減するための平衡変換回路の構成を示す回路構成図である。
平衡変換回路は、増幅器２０５、２つのエミッタフォロア回路２０９を含む構成である。増幅器２０５は、入力された不平衡入力信号を差動信号に変換して出力する。２つのエミッタフォロア回路２０９は、増幅器２０５から出力された差動信号を調整可能な、異なる負荷抵抗を有し、増幅器２０５から出力された差動信号をそれぞれ増幅して出力する。
平衡変換回路は、２つのエミッタフォロア回路２０９に設けられた負荷抵抗の抵抗値を調整することによって、増幅器２０５の出力段に設けられたトランジスタ間において生じた差動出力信号の振幅誤差を調整できる。また、負荷抵抗の抵抗値を調節すると、負荷抵抗に内在する寄生容量値も変動することになる。従って、寄生容量値を変動させることで、位相調整できる。平衡変換回路は、２つのエミッタフォロア回路２０９から出力される差動出力信号間の振幅及び位相を調整し、誤差を低減した出力を得ることができる。
特許第４１６６７８７号公報 特公平８−２１８２０号公報
しかしながら、上述した特許文献１の可変電力分配器には、次の様な問題があった。即ち、２つの差動出力信号間のゲイン及び位相の各誤差を調整する方法においては、図１２（ａ）に示す様な回路が必要であった。具体的には、２つの差動出力信号間の誤差を検出するための誤差検出回路と、検出された誤差をフィードバックして可変ゲイン回路及び可変位相回路を制御するための誤差制御回路とが必要となる。このため、上述した特許文献１の可変電力分配器においては、回路規模及び消費電流が増大した。
また、図１２（ｂ）に示す平衡変換回路においては、図１２（ａ）の可変電力分配器の回路構成と比べ、差動出力信号間の誤差を検出する誤差検出回路を省略することはできる。しかしながら、差動出力信号間の誤差を調整するためのゲイン及び位相調整回路を差動出力信号の出力端に追加し、差動出力信号間の誤差が低減するために事前に初期調整をしておく必要が生じる。更に、差動出力信号を負荷抵抗の抵抗値の増減によって調整するため、抵抗を追加したことにより、増幅器の無線性能として、例えば、ゲイン特性又は飽和特性を劣化させる問題があった。
そこで、本発明は、上述した従来の事情に鑑みてなされたものであり、１対の差動入力信号を入力し１対の差動出力信号を出力する際、回路規模及び消費電流を増大させることなく、また、無線性能を劣化させることなく、差動出力信号間の回路誤差を低減する電力分配回路を提供することを目的とする。
本発明は、１対の差動入力信号を入力して１対の差動出力信号を出力する電力分配回路であって、前記１対の差動入力信号の正相信号を入力して差動信号を出力する第１の不平衡平衡変換回路と、前記１対の差動入力信号の逆相信号を入力して差動信号を出力する第２の不平衡平衡変換回路と、前記第１及び第２の各不平衡平衡変換回路から出力される２対の差動信号を、前記正相信号及び前記逆相信号ごとに加算して前記１対の差動出力信号を出力する加算回路と、を備える電力分配回路であって、前記第１の不平衡平衡変換回路及び前記第２の不平衡平衡変換回路は、伝送線路を用いた第４の不平衡平衡変換回路で構成され、前記第４の不平衡平衡変換回路は、前記１対の差動入力信号が各入力端子から入力され、前記各入力端子の中点が接地された入力伝送線路と、それぞれ前記入力伝送線路に結合され、それぞれ１対の差動信号を出力する第１および第２の出力伝送線路と、を有する。また、本発明は、１対の差動入力信号を入力して１対の差動出力信号を出力する電力分配回路であって、前記１対の差動入力信号の正相信号を入力して差動信号を出力する第１の不平衡平衡変換回路と、前記１対の差動入力信号の逆相信号を入力して差動信号を出力する第２の不平衡平衡変換回路と、前記第１及び第２の各不平衡平衡変換回路から出力される２対の差動信号を、前記正相信号及び前記逆相信号ごとに加算して前記１対の差動出力信号を出力する加算回路と、を備える電力分配回路であって、前記第１の不平衡平衡変換回路、前記第２の不平衡平衡変換回路及び前記加算回は、伝送線路を用いた第５の不平衡平衡変換回路で構成され、前記第５の不平衡平衡変換回路は、前記１対の差動入力信号の正相信号が入力される第１の入力伝送線路と、前記１対の差動入力信号の逆相信号が入力される第２の入力伝送線路と、前記第１の入力伝送線路および前記第２の入力伝送線路の両方に結合されて各出力端子から１対の差動信号を出力し、前記各出力端子の中点が接地された出力伝送線路と、を有する、電力分配回路である。
本発明によれば、１対の差動出力信号を出力する際、回路規模及び消費電流を増大させることなく、また、無線性能を劣化させることなく、差動出力信号間の回路誤差を低減できる。
第１の実施形態における電力分配回路の構成を示す回路構成図 （ａ）理想トランスに入力される不平衡入力信号を実虚数座標に示した図、（ｂ）理想トランスに入力される差動入力信号の正相信号及び逆相信号の各位相を示した図、（ｃ）一方のトランスからの出力信号である正相信号及び逆相信号の各位相を示した図、（ｄ）他方のトランスからの出力信号である正相信号及び逆相信号の各位相を示した図、（ｅ）加算回路からの出力信号である差動出力信号の正相信号及び逆相信号の各位相を示した図 （ａ）加算回路の構成の一例を示す図、（ｂ）加算回路の構成の他の一例を示す図 第２の実施形態における電力分配回路の構成を示す回路構成図 （ａ）理想トランスに入力される不平衡入力信号を実虚数座標に示した図、（ｂ）理想トランスから出力された差動信号の正相信号及び逆相信号の各位相を示した図、（ｃ）一方のトランスからの出力信号である正相信号及び逆相信号の各位相を示した図、（ｄ）他方のトランスからの出力信号である正相信号及び逆相信号の各位相を示した図、（ｅ）加算回路からの出力信号である差動出力信号の正相信号及び逆相信号の各位相を示した図 （ａ）理想トランスでないトランスに入力される不平衡入力信号を実虚数座標に示した図、（ｂ）理想トランスでないトランスから出力された差動信号の正相信号及び逆相信号の各位相を示した図、（ｃ）一方の理想トランスでないトランスからの出力信号である正相信号及び逆相信号の各位相を示した図、（ｄ）他方の理想トランスでないトランスからの出力信号である正相信号及び逆相信号の各位相を示した図、（ｅ）加算回路からの出力信号である差動出力信号の正相信号及び逆相信号の各位相を示した図 コンデンサ及びＤＣ電圧電源が接続された場合の電力分配回路の構成を示す回路構成図 （ａ）第３の実施形態における電力分配回路の構成を示す回路構成図、（ｂ）トランスの構成の一例を示す図 （ａ）第４の実施形態における電力分配回路の構成を示す回路構成図、（ｂ）トランスの構成の一例を示す図 従来の一般的な不平衡平衡変換する回路を用いた差動増幅回路の構成を示す回路構成図 （ａ）従来の差動増幅回路におけるトランスに基づく差動出力信号間の誤差について説明するための説明図、（ｂ）入力信号振幅Ｖｉｎを示すための説明図、（ｃ）出力信号振幅Ｖｏｕｔｐ，Ｖｏｕｔｎ及び位相θ１，θ２を示すための説明図 （ａ）従来の不平衡平衡変換において生じる差動出力間の誤差を低減するための可変電力分配器の構成を示す回路構成図、（ｂ）従来の不平衡平衡変換において生じる差動出力間の誤差を低減するための平衡変換回路の構成を示す回路構成図
以下、本発明に係る電力分配回路の実施形態について、図面を参照して説明する。本実施形態の電力分配回路は、例えば、ミリ波、マイクロ波の周波数帯域の信号を、アンテナを介して受信する無線回路に適用可能である。
（第１の実施形態）
第１の実施形態においては、差動入力信号の位相誤差の補正について説明する。図１は、第１の実施形態における電力分配回路１０の構成を示す回路構成図である。電力分配回路１０は、平衡入力信号（差動入力信号）が入力されるトランス２Ａ，２Ｂ、及びトランス２Ａ，２Ｂから出力された各差動信号を加算して平衡出力信号（差動出力信号）を出力する加算回路３を含む構成である。トランス２Ａ，２Ｂは、それぞれ第１の不平衡平衡変換回路，第２の不平衡平衡変換回路の一例として示したものであり、それぞれ入力された差動入力信号の正相信号又は逆相信号を不平衡平衡変換して差動信号を得る。
本実施形態においては、説明を簡略化するために、トランス２Ａ，２Ｂは理想トランス（ｋ＝α＝１、Δθ＝０°）とする。以下、トランス２Ａ，２Ｂの結合係数をパラメータｋ、ゲイン誤差をパラメータα、位相誤差をパラメータΔθとして表す。なお、理想トランスでない場合については、後述する。
本実施形態においては、トランス２Ａに入力される差動入力信号の正相信号の位相をθ１、トランス２Ｂに入力される差動入力信号の逆相信号の位相をθ２−１８０°（θ１≠θ２）、結合係数ｋ＝１とする。更に、本実施形態においては、図１の電力分配回路１０に入力される差動入力信号の正相信号及び逆相信号の間に位相誤差が含まれるとする。
図２（ａ）は、理想トランス（トランス２Ａ，２Ｂ）に入力される不平衡入力信号を実虚数座標に示した図である。図２（ｂ）は、理想トランス（トランス２Ａ，２Ｂ）に入力される差動入力信号の正相信号及び逆相信号の各位相を示した図である。図２（ｃ）は、一方のトランス２Ａからの出力信号である正相信号及び逆相信号の各位相を示した図である。図２（ｄ）は、他方のトランス２Ｂからの出力信号である正相信号及び逆相信号の各位相を示した図である。図２（ｅ）は、加算回路３からの出力信号である差動出力信号の正相信号及び逆相信号の各位相を示した図である。
図２（ａ）に示す様に、不平衡入力信号（差動入力信号、Ｖｉｎ）を、実虚数座標に表した際の実軸上のベクトルとして設定すると、差動入力信号の正相信号（Ｖｏｕｔ１ｐ）の位相がθ１、差動入力信号の逆相信号（Ｖｏｕｔ１ｎ）の位相がθ２−１８０°として表される（図２（ｂ）参照）。
また、トランス２Ａ，２Ｂが理想トランスとする場合、理想トランスによる入出力信号間の位相シフト量は±９０°と表せる。即ち、差動入力信号の正相信号Ｖｏｕｔ１ｐのトランス２Ａの出力信号（Ｖｏｕｔ２Ａｐ，Ｖｏｕｔ２Ａｎ）は、正相信号（Ｖｏｕｔ２Ａｐ）の位相θ１＋９０°、逆相信号（Ｖｏｕｔ２Ａｎ）の位相θ１−９０°の差動出力信号として出力される（図２（ｃ）参照）。
同様に、差動入力信号の逆相信号Ｖｏｕｔ１ｎのトランス２Ｂの出力信号（Ｖｏｕｔ２Ｂｐ，Ｖｏｕｔ２Ｂｎ）は、正相信号（Ｖｏｕｔ２Ｂｐ）の位相θ２＋９０°、逆相信号（Ｖｏｕｔ２Ｂｎ）の位相θ２−９０°の差動出力信号として出力される（図２（ｄ）参照）。
加算回路３は、トランス２Ａ，２Ｂから出力された計２対の差動信号を、同じベクトル方向を持つ同相成分の差動信号をベクトル加算し、１対の差動出力信号に合成する。具体的には、加算回路３は、トランス２Ａからの正相信号（Ｖｏｕｔ２Ａｐ）とトランス２Ｂからの正相信号（Ｖｏｕｔ２Ｂｐ）とを加算して差動出力信号（Ｖｏｕｔｐ）とし、更に、トランス２Ｂからの逆相信号（Ｖｏｕｔ２Ａｎ）とトランス２Ｂからの逆相信号（Ｖｏｕｔ２Ｂｎ）とを加算して差動出力信号（Ｖｏｕｔｎ）とする。
本実施形態においてはトランス２Ａ，２Ｂの各振幅誤差を理想（ｋ＝α＝１）に設定しているため、２つのトランス２Ａ，２Ｂからそれぞれ出力される計２対の差動出力信号のベクトルの大きさは同じである。即ち、加算回路３から出力された正相信号（Ｖｏｕｔｐ）の位相は、（θ１＋θ２）／２＋９０°となる。加算回路３から出力された逆相信号（Ｖｏｕｔｎ）の位相は、（θ１＋θ２）／２−９０°となる。
これにより、本実施形態の電力分配回路１０において、加算回路３から出力された１対の差動出力信号（Ｖｏｕｔｐ，Ｖｏｕｔｎ）間の対向角の誤差である位相誤差Δθは、数式（２）により０（ゼロ）となる。
Figure 0005828069
本実施形態の電力分配回路１０は、加算回路３から出力された１対の差動出力信号を、トランス２Ａ，２Ｂにおいて生じた位相誤差（θ１−θ２）が補正された差動出力信号として得ることができる。
図３（ａ）は、加算回路３の構成の一例を示す図である。図３（ａ）に示す様に、加算回路３は、トランス２Ａ，２Ｂからの出力信号である２対の差動入力信号（第１の差動入力信号と第２の差動入力信号）の同相成分の差動入力信号を加算して１対の差動出力信号を出力する。
例えば、図３（ａ）に示す様に、伝送線路８を用いて加算回路３が構成されている場合、加算回路３は、２つの同相成分（例えば正相信号Ｖｏｕｔ２Ａｐと正相信号Ｖｏｕｔ２Ｂｐ，逆相信号Ｖｏｕｔ２Ａｎと逆相信号Ｖｏｕｔ２Ｂｎ）の差動入力信号をそれぞれ同じ長さをもつ伝送線路８において結合（加算）する。更に、加算回路３は、伝送線路８の中点から結合（加算）された１対の差動出力信号を取り出すことによって、容易に１対の差動出力信号（例えばＶｏｕｔｐとＶｏｕｔｎ）を得ることができる。
加算回路３を、図３（ａ）の伝送線路８を用いて構成されるので、デバイスプロセス上の配線によって作製される場合、能動素子として、例えば、トランジスタを用いた場合と比較して、精度の良い、ばらつきの少ない加算回路３を作製できる。
また、図３（ｂ）に示す様に、各トランス２Ａ，２Ｂから出力された対角線方向（異相成分）の差動出力信号を向き合わせる様に伝送線路８を用いて加算回路３を構成した場合、加算回路３は、２つの差動出力信号間を等長配線の短い伝送線路８を結ぶことによって簡易に実現可能である。これにより、加算回路３の単体の差動出力信号間の誤差を低減できる。従って、加算回路３から出力される差動出力信号（Ｖｏｕｔｐ，Ｖｏｕｔｎ）の差動出力信号の位相誤差を低減できる。
第１の実施形態の電力分配回路１０によれば、差動入力信号の正相信号及び逆相信号をトランス２Ａ，２Ｂの不平衡平衡変換によってそれぞれ位相誤差を持つ２対の差動出力信号に変換し、２対の差動出力信号を加算回路３において１対の差動出力信号に合成する。これにより、電力分配回路１０は、トランス２Ａ，２Ｂから出力される２対の差動信号の誤差を正相信号及び逆相信号ごとに平均化し、加算回路３から出力された１対の差動出力信号間における回路誤差（位相誤差）を低減できる。
従って、電力分配回路１０は、差動出力信号間の誤差検出回路、可変ゲイン及び可変位相回路の誤差補正回路を追加して回路規模及び消費電流を増大させることなく、簡易的な回路構成により差動出力信号間の誤差を低減できる。即ち、電力分配回路１０は、差動出力信号を出力する際、回路規模及び消費電流を増大させることなく、また、無線性能を劣化させることなく、差動出力信号間の回路誤差を低減できる。
（第２の実施形態）
図４は、第２の実施形態における電力分配回路１０Ａの構成を示す回路構成図である。第１の実施形態と同一の構成要素については同一の符号を用いることにより、説明を省略する。
第２の実施形態の電力分配回路１０Ａは、第１の実施形態の電力分配回路１０と比べ、増幅器ＡＭＰ１において増幅された不平衡入力信号（シングルエンド信号）をトランス１において不平衡平衡変換して得られた差動信号を、１対の差動入力信号として増幅する回路を更に含む構成である。
即ち、電力分配回路１０Ａは、増幅器ＡＭＰ１、トランス１、増幅器ＡＭＰ２Ａ，２Ｂ、トランス２Ａ，２Ｂ及び加算回路３を含む構成である。増幅器ＡＭＰ１は、電力分配回路１０Ａに入力された不平衡入力信号（シングルエンド信号）を増幅する。増幅器ＡＭＰ２Ａ，ＡＭＰ２Ｂは、それぞれ第１の増幅器，第２の増幅器の一例として示したものであり、トランス１から出力された差動信号の正相信号又は逆相信号をそれぞれ増幅する。
また、各増幅器ＡＭＰ１，ＡＭＰ２Ａ，２Ｂにおいて増幅された信号は、入力信号が不平衡信号である場合には、不平衡信号として増幅されて出力される。
第３の不平衡平衡変換回路としてのトランス１は、増幅器ＡＭＰ１において増幅された不平衡信号を不平衡平衡変換して差動信号を出力する。トランス１が上述した数式（１）（図１１参照）に示す様な入出力特性を有する場合、理想トランスにおいては、出力信号である差動信号間のゲイン誤差α＝１倍、位相誤差Δθ＝θ１−θ２＝０°となり、ゲイン誤差及び位相誤差が生じないことになる。しかし、実際のトランスにおいては、差動出力信号間の配線が完全な対称配置とならないため、差動出力信号間に位相誤差が発生する。
トランス１からの出力信号である差動信号間に生じる位相誤差（θ１−θ２）は、第１の実施形態において説明した差動入力信号間の位相誤差と同じとなる。従って、第１の実施形態と同様、本実施形態の電力分配回路１０Ａは、加算回路３から出力される差動出力信号として、差動出力信号間における位相誤差が改善された１対の差動出力信号を得ることができる。
次に、第１及び第２の不平衡平衡変換回路であるトランス２Ａ及び２Ｂが理想トランスでない場合に、各トランス２Ａ及び２Ｂからの出力信号である差動信号間の誤差が生じた場合について説明する。
先ず、トランス２Ａ，２Ｂからの出力信号である差動信号間に発生する位相誤差について、図４を参照して説明する。
各増幅器ＡＭＰ１、ＡＭＰ２Ａ、ＡＭＰ２Ｂのゲインを１倍とし、トランス１を理想トランス（ｋ＝α＝１、Δθ＝０°）とし、トランス２Ａ，２Ｂの位相誤差は、各トランス２Ａ，２Ｂが同じ形状であることを想定して同値とする。即ち、ゲイン誤差α＝１倍、トランス２Ａからの差動出力信号の正相信号の位相をパラメータθ３、トランス２Ａからの差動出力信号の逆相信号の位相をθ４−１８０°（θ３≠θ４）、結合係数ｋ＝１と表すとする。
図５（ａ）は、理想トランス（トランス１）に入力される不平衡入力信号を実虚数座標に示した図である。図５（ｂ）は、理想トランス（トランス１）から出力された差動信号の正相信号及び逆相信号の各位相を示した図である。図５（ｃ）は、一方のトランス２Ａからの出力信号である正相信号及び逆相信号の各位相を示した図である。図５（ｄ）は、他方のトランス２Ｂからの出力信号である正相信号及び逆相信号の各位相を示した図である。図５（ｅ）は、加算回路３からの出力信号である差動出力信号の正相信号及び逆相信号の各位相を示した図である。
図５（ａ）に示す様に、トランス１に入力される不平衡入力信号（シングルエンド信号、Ｖｉｎ）を、実虚数座標に表した際の実軸上のベクトルとして設定すると、トランス１から出力された差動信号の正相信号（Ｖｏｕｔ１ｐ）の位相は＋９０°として表される（図５（ｂ）参照）。また、トランス１から出力された差動信号の逆相信号（Ｖｏｕｔ１ｎ）の位相が−９０°として表される（図５（ｂ）参照）。
トランス２Ａは、トランス１からの差動信号の正相信号（Ｖｏｕｔ１ｐ）を入力して不平衡平衡変換し、正相信号（Ｖｏｕｔ２Ａｐ）及び逆相信号（Ｖｏｕｔ２Ａｎ）を出力する（図５（ｃ）参照）。図５（ｃ）に示す様に、トランス２Ａから出力された正相信号（Ｖｏｕｔ２Ａｐ）の位相は（θ３＋９０°）、トランス２Ａから出力された逆相信号（Ｖｏｕｔ２Ａｎ）の位相は（θ４−９０°）として出力される。
トランス２Ｂは、トランス１からの差動信号の逆相信号（Ｖｏｕｔ１ｎ）を入力して不平衡平衡変換し、正相信号（Ｖｏｕｔ２Ｂｐ）及び逆相信号（Ｖｏｕｔ２Ｂｎ）を出力する（図５（ｄ）参照）。図５（ｄ）に示す様に、トランス２Ｂから出力された正相信号（Ｖｏｕｔ２Ｂｐ）の位相は（θ３−９０°）、トランス２Ｂから出力された逆相信号（Ｖｏｕｔ２Ｂｎ）の位相は（θ４＋９０°）として出力される。
加算回路３は、トランス２Ａ，２Ｂから出力された計２対の差動信号を、同じベクトル方向を持つ同相成分の差動信号をベクトル加算し、１対の差動出力信号に合成する。具体的には、加算回路３は、トランス２Ａからの正相信号（Ｖｏｕｔ２Ａｐ）とトランス２Ｂからの正相信号（Ｖｏｕｔ２Ｂｐ）とを加算して差動出力信号（Ｖｏｕｔｐ）とし、更に、トランス２Ｂからの逆相信号（Ｖｏｕｔ２Ａｎ）とトランス２Ｂからの逆相信号（Ｖｏｕｔ２Ｂｎ）とを加算して差動出力信号（Ｖｏｕｔｎ）とする。
１対の差動出力信号に合成した場合、トランス２Ａ，２Ｂの振幅誤差を理想（ｋ＝α＝１）に設定しているため、２つのトランス２Ａ，２Ｂから出力される２対の差動信号のベクトルの大きさは、同じ大きさとなる。
即ち、加算回路３から出力される１対の差動出力信号の正相信号（Ｖｏｕｔｐ）の位相は（θ３＋θ４）／２＋９０°となり、逆相信号（Ｖｏｕｔｎ）の位相は（θ３＋θ４）／２−９０°となる。これにより、本実施形態の電力分配回路１０Ａにおいて、加算回路３から出力された１対の差動出力信号（Ｖｏｕｔｐ，Ｖｏｕｔｎ）間の対向角の誤差である位相誤差Δθは、数式（３）により０（ゼロ）となる。
Figure 0005828069
本実施形態の電力分配回路１０Ａは、加算回路３から出力された１対の差動出力信号を、トランス２Ａ，２Ｂにおいて生じた位相誤差（θ３−θ４）が補正された差動出力信号として得ることができる。
次に、全てのトランス１，２Ａ，２Ｂが理想トランスでない場合に、各トランス１，２Ａ，２Ｂからの出力信号である差動信号間に誤差が生じた場合について説明する。
トランス１，２Ａ，２Ｂからの出力信号である差動信号間に発生する位相誤差について、図４を参照して説明する。
各増幅器ＡＭＰ１、ＡＭＰ２Ａ、ＡＭＰ２Ｂのゲインを１倍とし、トランス２Ａ，２Ｂの位相誤差は、各トランス２Ａ，２Ｂが同じ形状であることを想定して同値とする。即ち、ゲイン誤差α＝１倍、トランス１からの差動出力信号の正相信号の位相をパラメータθ１、トランス１からの差動出力信号の逆相信号の位相をθ２−１８０°（θ１≠θ２）、トランス２Ａからの差動出力信号の正相信号の位相をパラメータθ３、トランス２Ａからの差動出力信号の逆相信号の位相をθ４−１８０°（θ３≠θ４）、結合係数ｋ＝１と表すとする。
図６（ａ）は、理想トランスでないトランス１に入力される不平衡入力信号を実虚数座標に示した図である。図６（ｂ）は、理想トランスでないトランス１から出力された差動信号の正相信号及び逆相信号の各位相を示した図である。図６（ｃ）は、一方の理想トランスでないトランス２Ａからの出力信号である正相信号及び逆相信号の各位相を示した図である。図６（ｄ）は、他方の理想トランスでないトランス２Ｂからの出力信号である正相信号及び逆相信号の各位相を示した図である。図６（ｅ）は、加算回路３からの出力信号である差動出力信号の正相信号及び逆相信号の各位相を示した図である。
図６（ａ）に示す様に、トランス１に入力される不平衡入力信号（シングルエンド信号、Ｖｉｎ）を、実虚数座標に表した際の実軸上のベクトルとして設定すると、トランス１から出力された差動信号の正相信号（Ｖｏｕｔ１ｐ）の位相は＋９０°ではなくθ１として表される（図２（ｂ）及び図５（ｂ）参照）。また、トランス１から出力された差動信号の逆相信号（Ｖｏｕｔ１ｎ）の位相は−９０°ではなく−θ２として表される（図２（ｂ）及び図５（ｂ）参照）。
トランス２Ａは、トランス１からの差動信号の正相信号（Ｖｏｕｔ１ｐ）を入力して不平衡平衡変換し、正相信号（Ｖｏｕｔ２Ａｐ）及び逆相信号（Ｖｏｕｔ２Ａｎ）を出力する（図６（ｃ）参照）。図６（ｃ）に示す様に、トランス２Ａから出力された正相信号（Ｖｏｕｔ２Ａｐ）の位相は、図５（ｃ）の正相信号（Ｖｏｕｔ２Ａｐ）の位相が（９０°−θ１）減少する方向に回転することによって（θ３−９０°＋θ１）となる。更に、トランス２Ａから出力された逆相信号（Ｖｏｕｔ２Ａｎ）の位相は、同様に図５（ｃ）の逆相信号（Ｖｏｕｔ２Ａｎ）の位相が（９０°−θ１）減少する方向に回転することによって（θ４−９０°＋θ１）となる。
トランス２Ｂは、トランス１からの差動信号の逆相信号（Ｖｏｕｔ１ｎ）を入力して不平衡平衡変換し、正相信号（Ｖｏｕｔ２Ｂｐ）及び逆相信号（Ｖｏｕｔ２Ｂｎ）を出力する（図６（ｄ）参照）。図６（ｄ）に示す様に、トランス２Ｂから出力された正相信号（Ｖｏｕｔ２Ｂｐ）の位相は、図５（ｄ）の正相信号（Ｖｏｕｔ２Ｂｐ）の位相が（９０°−θ２）減少する方向に回転することによって（θ３−９０°＋θ２）となる。更に、トランス２Ｂから出力された逆相信号（Ｖｏｕｔ２Ｂｎ）の位相は、同様に図５（ｄ）の逆相信号（Ｖｏｕｔ２Ｂｎ）の位相が（９０°−θ２）減少する方向に回転することによって（θ４−９０°＋θ２）となる。
加算回路３は、トランス２Ａ，２Ｂから出力された計２対の差動信号を、同じベクトル方向を持つ同相成分の差動信号をベクトル加算し、１対の差動出力信号に合成する。具体的には、加算回路３は、トランス２Ａからの正相信号（Ｖｏｕｔ２Ａｐ）とトランス２Ｂからの正相信号（Ｖｏｕｔ２Ｂｐ）とを加算して差動出力信号（Ｖｏｕｔｐ）とし、更に、トランス２Ｂからの逆相信号（Ｖｏｕｔ２Ａｎ）とトランス２Ｂからの逆相信号（Ｖｏｕｔ２Ｂｎ）とを加算して差動出力信号（Ｖｏｕｔｎ）とする。
１対の差動出力信号に合成した場合、トランス２Ａ，２Ｂの振幅誤差を理想（ｋ＝α＝１）に設定しているため、２つのトランス２Ａ，２Ｂから出力される２対の差動信号のベクトルの大きさは、同じ大きさとなる。
即ち、加算回路３から出力される１対の差動出力信号の正相信号（Ｖｏｕｔｐ）の位相は（θ１＋θ２＋θ３＋θ４−１８０°）／２となり、逆相信号（Ｖｏｕｔｎ）の位相も（θ１＋θ２＋θ３＋θ４−１８０°）／２となる。これにより、本実施形態の電力分配回路１０Ａにおいて、加算回路３から出力された１対の差動出力信号（Ｖｏｕｔｐ，Ｖｏｕｔｎ）間の対向角の誤差である位相誤差Δθは、数式（４）により０（ゼロ）となる。
Figure 0005828069
本実施形態の電力分配回路１０Ａは、加算回路３から出力された１対の差動出力信号を、トランス１，２Ａ，２Ｂにおいて生じた位相誤差｛（θ１−θ２），（θ３−θ４）｝が補正された差動出力信号として得ることができる。
次に、トランス２Ａ，２Ｂからの出力信号である差動信号間に発生する振幅誤差について、図４を参照して説明する。トランス２Ａ，２Ｂの振幅誤差について説明するため、各トランス２Ａ，２Ｂの結合係数ｋ＝１であって、位相誤差Δθは理想的に０°（ゼロ度）とする。
トランス１からの出力信号である差動信号の正相信号（Ｖｏｕｔ１ｐ）の振幅はＶｉｎ／２であり、トランス１からの出力信号である差動信号の逆相信号（Ｖｏｕｔ１ｎ）の振幅は（Ｖｉｎ／２）＊αである。
トランス２Ａからの出力信号である差動信号の正相信号（Ｖｏｕｔ２Ａｐ）の振幅は、（Ｖｉｎ／４）＊αとなり、トランス２Ａからの出力信号である差動信号の逆相信号（Ｖｏｕｔ２Ａｎ）の振幅はＶｉｎ／４となる。なお、トランス２Ａには、トランス１からの出力信号である差動信号の正相信号（Ｖｏｕｔ１ｐ）が入力されている。
更に、トランス２Ｂからの出力信号である差動信号の正相信号（Ｖｏｕｔ２Ｂｐ）の振幅は（Ｖｉｎ／４）＊αとなり、トランス２Ｂからの出力信号である差動信号の逆相信号（Ｖｏｕｔ２Ｂｎ）の振幅は（Ｖｉｎ／４）＊α２となる。なお、トランス２Ｂには、トランス１からの出力信号である差動信号の逆相信号（Ｖｏｕｔ１ｎ）が入力されている。
加算回路３からの出力信号である差動出力信号の正相信号（Ｖｏｕｔｐ）の振幅は、トランス２Ａからの差動信号の正相信号（Ｖｏｕｔ２Ａｐ）の振幅とトランス２Ｂからの差動信号の正相信号（Ｖｏｕｔ２Ｂｐ）の振幅との加算によって、（Ｖｉｎ／４）＊２αとなる。更に、加算回路３からの出力信号である差動出力信号の逆相信号（Ｖｏｕｔｎ）の振幅は、トランス２Ａからの差動信号の逆相信号（Ｖｏｕｔ２Ａｎ）の振幅とトランス２Ｂからの差動信号の逆相信号（Ｖｏｕｔ２Ｂｎ）の振幅との加算によって、Ｖｉｎ／４＊（１＋α２）となる。なお、加算回路３から出力される差動出力信号の正相信号及び逆相信号を、１対の差動出力信号と呼ぶ。
図１０に示す様に１つのトランスを用いて不平衡平衡変換した場合、トランス１の出力と同様に、加算回路３からの差動出力信号における正相信号及び逆相信号間の振幅誤差（ΔＶとする）は、ΔＶ＝Ｖｉｎ＊（１−α）／２となる。一方、本実施形態の様に、図４の電力分配回路１０Ａの構成においては、差動出力信号における正相信号及び逆相信号間の振幅誤差ΔＶは、ΔＶ＝Ｖｉｎ＊（（１−α）／２）２となる。
従って、図４の電力分配回路１０Ａの加算回路３から出力された１対の差動出力信号においては、図１０の様に１つのトランスを用いて不平衡平衡変換する場合と比較して、差動出力信号間の誤差が２乗精度（ばらつき量の２乗の割合に反比例する精度）で改善できる。
例えば、α＝０．９では、１つのトランスの差動出力信号間の振幅誤差ΔＶはΔＶ＝１／２０となるが、図４の電力分配回路１０Ａの構成の不平衡平衡変換においては、差動出力信号間の振幅誤差ΔＶはΔＶ＝１／４００となり、振幅誤差ΔＶが補正された出力信号を得ることができる。
第２の実施形態の電力分配回路１０Ａによれば、第１及び第２の不平衡平衡変換回路（トランス２Ａ，２Ｂ）において生じる差動信号間における振幅誤差及び位相誤差を持つ２対の差動信号を加算回路３において１対の差動出力信号に加算（合成）する。
従って、電力分配回路１０Ａは、第１及び第２の不平衡平衡変換回路（トランス２Ａ，２Ｂ）から出力される２対の差動信号の誤差を正相信号及び逆相信号ごとに平均化し、加算回路３から出力された１対の差動出力信号間における回路誤差（位相誤差Δθ、振幅誤差ΔＶ）を低減できる。特に振幅誤差ΔＶについては、第１及び第２の不平衡平衡変換回路（トランス２Ａ，２Ｂ）において不平衡平衡変換するため、図１０の様に１つの不平衡平衡変換回路（トランス）を用いて不平衡平衡変換する場合と比較して、１対の差動出力信号間の誤差が２乗精度で改善できる。
従って、電力分配回路１０Ａは、差動出力信号間の誤差検出回路、可変ゲイン及び可変位相回路の誤差補正回路を追加して回路規模及び消費電流を増大させることなく、簡易的な回路構成を用いて差動出力信号間の誤差を低減できる。
なお、不平衡平衡変換するトランス１、２Ａ、２Ｂにおいては、無入力となる入力端子、及び、差動信号の正相信号及び逆相信号の出力端子の中間点は、グランド（ＧＮＤ）に接続されている。また、入力端子及び中間点に、入力信号の周波数においてＡＣ的にＧＮＤ接続となるコンデンサが接続されてもよい。図７は、コンデンサ及びＤＣ電圧電源が接続された場合の電力分配回路１０Ａの構成を示す回路構成図である。
図７の電力分配回路１０Ａにおいて、上述した中間点と接地点との間、入力端子と接地点との間には、それぞれコンデンサ４Ａ、４Ｂが介在されている。また、増幅器２Ａ、２ＢはＦＥＴ（Field Effect Transistor）を用いて構成されている。また、ＤＣ電圧電源（定電圧電源）５Ａ、５Ｂは、ＡＣ（Alternating Current：交流）的にＧＮＤ接続となるコンデンサ４Ａ、４Ｂとそれぞれ並列に接続され、電源となるＤＣ電圧を供給可能である。
ＤＣ電圧電源５Ａはバイアス電圧を供給し、ＤＣ電圧電源５Ｂは電源電圧を供給する。バイアス電圧及び電源電圧は、トランスをＤＣ供給用の負荷として用いるために、トランジスタであるＦＥＴに直接供給される。
このため、トランジスタであるＦＥＴにおいては、バイアス電圧及び電源電圧を供給する回路を省略でき、さらなる回路面積を削減できる。すなわち、増幅器において必要となるバイアス電圧及び電源電圧の供給に必要な負荷回路を削減し、回路の簡素化及び回路面積を縮小できる。
（第３の実施形態）
図８（ａ）は、第３の実施形態における電力分配回路１０Ｂの構成を示す回路構成図である。第２の実施形態と同一の構成要素については同一の符号を用いることにより、説明を省略する。
図８（ａ）に示す様に、第３の実施形態の電力分配回路１０Ｂは、第２の実施形態と比べ、トランス２Ａ，２Ｂの代わりに、トランス２Ｃを設けた構成である。具体的には、電力分配回路１０Ｂは、増幅器ＡＭＰ１、トランス１、増幅器ＡＭＰ２Ａ，２Ｂ、トランス２Ｃ及び加算回路３を含む構成である。トランス２Ｃは、第４の不平衡平衡変換回路の一例として示したものであり、増幅器ＡＭＰ２Ａの出力信号である正相信号及び増幅器ＡＭＰ２Ｂの出力信号である逆相信号を１対の差動信号として入力し、入力された正相信号及び逆相信号を不平衡平衡変換して１対の差動出力信号を出力する。
第１の実施形態においては、差動入力信号の正相信号及び逆相信号がトランス２Ａ及び２Ｂにそれぞれ入力される。差動入力信号の正相信号及び逆相信号間にゲイン又は位相の誤差が生じた場合には、各トランス２Ａ，２Ｂの入力端において誤差が補正されずにトランス２Ａ，２Ｂにより差動信号に変換される。
第３の実施形態のトランス２Ｃにおいては、トランス２Ｃに入力された１対の差動入力信号は、トランス２Ｃにおいて各入力端子から同じゲイン及び位相の各特性による変化の後、中点としてＡＣ（交流）的に結合されたＧＮＤ接地点において結合（加算）される。
従って、トランス２Ｃへの差動入力信号のトランス２Ｃの入力端において含まれる誤差は、中点としてＡＣ（交流）的に結合されたＧＮＤ接地点においてＧＮＤ電位となるように補正されることによって低減する。更に、トランス２Ｃによる入出力信号の結合により１対の差動出力信号に変換されるため、トランス２Ｃの差動出力信号端においては、誤差はさらに低減する。
第３の実施形態の電力分配回路１０Ｂは、第２の実施形態と比べ、ゲイン又は位相の各誤差が低減した差動出力信号を、トランスの回路面積を削減しつつ得ることができる。即ち、本実施形態の電力分配回路１０Ｂによれば、増幅器の出力に接続される不平衡平衡変換回路（トランス２Ｃ）を１つにでき、不平衡平衡変換回路の性能ばらつきによる差動出力間誤差を低減し、かつ回路面積を縮小できる。
また、図８（ｂ）に示すように、トランス２Ｃは伝送線路を用いて構成される。図８（ｂ）は、トランス２Ｃの構成の一例を示す図である。即ち、トランス２Ｃにおいては、１対の差動入力信号（Ｖｉｎｐ，Ｖｉｎｎ）の中点を接地（ＧＮＤ）した１つの伝送線路１６に対し、２対の差動出力信号がそれぞれ１つの伝送線路１７，１８において結合される。伝送線路１６は１本の入力伝送線路に相当し、伝送線路１７、１８は２本の出力伝送線路に相当する。
図８（ｂ）のトランス２Ｃの構成においては、１対の差動入力信号のそれぞれの入力端子からＧＮＤ接地点までの伝送線路の長さのほぼ半分の長さが、２対の差動出力信号のそれぞれの出力端子からＧＮＤ接地点までの伝送線路の長さとなる。
差動出力信号は、ＧＮＤ接地点を中心に図８（ｂ）の矢印にて表した電流の向きに流れ込む電流値と流れ出す電流とが釣り合うように、電磁誘導により生成される。このため、トランス２Ｃは、同じゲイン及び位相特性を有する２対の差動出力信号を得ることができる。
トランス２Ｃは、伝送線路を用いて構成されるので、デバイスプロセス上の配線によって作製される場合、能動素子として、例えば、トランジスタを用いた場合と比較すると、精度の良い、ばらつきの少ない、２対の差動出力信号を生成するトランスを得ることができる。
例えば、シリコンプロセスを用いた、ばらつきの少ない３本の伝送線路の結合によってトランスを形成できる。従って、不平衡平衡変換回路の性能ばらつきによる差動出力間誤差を低減し、かつ回路面積を縮小できる。
なお、図８（ｂ）においては、１対の差動入力信号のそれぞれの入力端子からＧＮＤ接地点までの伝送線路長さのほぼ半分の長さが、２対の差動出力信号のそれぞれの出力端子からＧＮＤ接地点までの伝送線路の長さである。更に、それぞれの伝送線路の長さを調節することで、各入出力信号が接続される回路の整合を最適化し、インピーダンスの整合回路を削減できる。
（第４の実施形態）
図９（ａ）は、第４の実施形態における電力分配回路１０Ｃの構成を示す回路構成図である。第２の実施形態と同一の構成要素については同一の符号を用いることにより、説明を省略する。
図９（ａ）に示す様に、第４の実施形態の電力分配回路１０Ｃは、第２の実施形態と比べ、トランス２Ａ，２Ｂ及び加算回路３の代わりに、トランス２Ｄを設けた構成である。具体的には、電力分配回路１０Ｃは、増幅器ＡＭＰ１、トランス１、増幅器ＡＭＰ２Ａ，２Ｂ、及びトランス２Ｄを含む構成である。トランス２Ｄは、第５の不平衡平衡変換回路の一例として示したものであり、増幅器ＡＭＰ２Ａの出力信号である正相信号及び増幅器ＡＭＰ２Ｂの出力信号である逆相信号を１対の差動信号として入力し、入力された正相信号及び逆相信号を不平衡平衡変換して１対の差動出力信号を出力する。
第１の実施形態においては、差動入力信号の正相信号及び逆相信号がトランス２Ａ及び２Ｂにそれぞれ入力される。差動入力信号の正相信号及び逆相信号間にゲイン又は位相の誤差が生じた場合には、各トランス２Ａ，２Ｂの入力端において誤差が補正されずにトランス２Ａ，２Ｂによる差動出力信号に変換される。更に、各トランス２Ａ，２Ｂの差動出力信号間の誤差を低減するために、加算回路３が必要となる。
第４の実施形態のトランス２Ｄにおいては、入力された差動信号の正相信号は差動出力信号の正相信号及び逆相信号と結合（加算）して出力され、更に、入力された差動入力信号の逆相信号も差動出力信号の正相信号及び逆相信号と結合（加算）して出力される。即ち、トランス２Ｄは、入出力信号間を結合させるトランス回路であり、上述した各実施形態における加算回路３の機能も有する。
第４の実施形態における電力分配回路１０Ｃは、上述した各実施形態における加算回路３を追加せずに回路面積を削減しつつ、トランス２Ｄにおいて発生する差動出力信号間の誤差を低減できる。即ち、増幅器の出力に接続される不平衡平衡変換回路及び加算回路を１つの不平衡平衡変換回路（トランス２Ｄ）を用いて構成でき、不平衡平衡変換回路の性能ばらつきによる差動出力間誤差を低減し、かつ回路面積を縮小できる。
また、トランス２Ｄの差動入力信号の正相信号及び逆相信号は、差動出力信号を経由して結合し、各入力端子から同じゲイン及び位相の各特性による変化の後にＧＮＤに接続（接地）される。従って、差動入力信号の中点をＡＣ的にＧＮＤ接地点において結合したと見なすことができる。
即ち、差動入力信号のトランス２Ｄの入力端において含まれる誤差は、トランス２Ｄ内の電磁誘導によりトランス２Ｄによる差動出力信号の結合前にＧＮＤ接地点において低減される。これにより、入出力信号変換後の差動出力信号への誤差の影響を改善できる。よって、本実施形態の電力分配回路１０Ｃによれば、ゲイン及び位相の各誤差を低減しつつ、回路面積を削減できる。
また、図９（ｂ）に示すように、トランス２Ｄは伝送線路を用いて構成される。図９（ｂ）は、トランス２Ｄの構成の一例を示す図である。即ち、トランス２Ｄにおいては、１対の差動入力信号の正相信号及び逆相信号（Ｖｉｎｐ，Ｖｉｎｎ）は、それぞれ伝送線路２６、２７の負荷を通してＡＣ的にＧＮＤに接続（接地）される。
図９（ｂ）のトランス２Ｄの構成においては、各入力端子からＧＮＤ接地点までの伝送線路の長さのほぼ半分の長さが、１対の差動出力信号の正相信号及び逆相信号の出力端子からＧＮＤ接地点までの伝送線路の長さとなる。
また、差動入力信号の２本の伝送線路２６、２７と差動出力信号の１本の伝送線路２８とが、互いに逆向きの電流が結合して流れるように配置される。これにより、ＧＮＤ接地点を中心に図９（ｂ）の矢印によって表した電流の向きに流れ込む電流値と流れ出す電流値とが釣り合うように、１対の差動出力信号は電磁誘導により生成される。
これにより、トランス２Ｄは、同じゲイン及び位相の各特性を持つ１対の差動出力信号を得ることができる。なお、伝送線路２６、２７は２本の入力伝送線路に相当し、伝送線路２８は１本の出力伝送線路に相当する。
また、トランス２Ｄは伝送線路を用いて構成されるので、デバイスプロセス上の配線によって作製した場合、能動素子として、例えば、トランジスタを用いた場合と比較して、精度の良い、ばらつきの少ない１対の差動出力信号を生成できる。また、加算回路の機能を持たせることかできる。
例えば、シリコンプロセスを用いたばらつきの少ない３本の伝送線路の結合によってトランスを形成でき、不平衡平衡変換回路の性能ばらつきによる差動出力間誤差を低減し、かつ回路面積を縮小できる。
以上、図面を参照しながら各種の実施の形態について説明したが、本発明はかかる例に限定されないことは言うまでもない。当業者であれば、特許請求の範囲に記載された範疇内において、各種実施の形態の変更例または修正例、更に各種実施の形態の組み合わせ例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。
例えば、前記第２の実施形態において、トランス１、２Ａ、２Ｂでは、無入力となる入力端子、及び、差動出力信号の正相及び逆相信号の出力端子の中間点は、入力信号の周波数においてＡＣ的にＧＮＤ接続となるコンデンサに接続される場合を示した。このことは、第１、第３、第４の実施形態においても同様に適用可能である。
また、増幅器としては、ＦＥＴの他、バイポーラトランジスタを用いてもよい。
本発明は、差動入力信号から１対の差動出力信号を出力する際、回路規模及び消費電流を増大させることなく、また、無線性能を劣化させることなく、差動出力信号間の回路誤差を低減できる電力分配回路として有用である。
１、２Ａ、２Ｂ、２Ｃ、２Ｄ トランス
３ 加算回路
４Ａ、４Ｂ コンデンサ
５Ａ、５Ｂ 定電圧電源
８、１６、１７、１８、２６、２７、２８ 伝送線路
１０、１０Ａ、１０Ｂ、１０Ｃ 電力分配回路
ＡＭＰ１、ＡＭＰ２Ａ、ＡＭＰ２Ｂ 増幅器

Claims (9)

  1. １対の差動入力信号を入力して１対の差動出力信号を出力する電力分配回路であって、
    前記１対の差動入力信号の正相信号を入力して差動信号を出力する第１の不平衡平衡変換回路と、
    前記１対の差動入力信号の逆相信号を入力して差動信号を出力する第２の不平衡平衡変換回路と、
    前記第１及び第２の各不平衡平衡変換回路から出力される２対の差動信号を、前記正相信号及び前記逆相信号ごとに加算して前記１対の差動出力信号を出力する加算回路と、を備える電力分配回路であって、
    前記第１の不平衡平衡変換回路及び前記第２の不平衡平衡変換回路は、伝送線路を用いた第４の不平衡平衡変換回路で構成され、
    前記第４の不平衡平衡変換回路は、
    前記１対の差動入力信号が各入力端子から入力され、前記各入力端子の中点が接地された入力伝送線路と、
    それぞれ前記入力伝送線路に結合され、それぞれ１対の差動信号を出力する第１および第２の出力伝送線路と、を有する、
    電力分配回路。
  2. １対の差動入力信号を入力して１対の差動出力信号を出力する電力分配回路であって、
    前記１対の差動入力信号の正相信号を入力して差動信号を出力する第１の不平衡平衡変換回路と、
    前記１対の差動入力信号の逆相信号を入力して差動信号を出力する第２の不平衡平衡変換回路と、
    前記第１及び第２の各不平衡平衡変換回路から出力される２対の差動信号を、前記正相信号及び前記逆相信号ごとに加算して前記１対の差動出力信号を出力する加算回路と、を備える電力分配回路であって、
    前記第１の不平衡平衡変換回路、前記第２の不平衡平衡変換回路及び前記加算回路は、伝送線路を用いた第５の不平衡平衡変換回路で構成され、
    前記第５の不平衡平衡変換回路は、
    前記１対の差動入力信号の正相信号が入力される第１の入力伝送線路と、
    前記１対の差動入力信号の逆相信号が入力される第２の入力伝送線路と、
    前記第１の入力伝送線路および前記第２の入力伝送線路の両方に結合されて各出力端子から１対の差動信号を出力し、前記各出力端子の中点が接地された出力伝送線路と、を有する、
    電力分配回路。
  3. 請求項１または２に記載の電力分配回路であって、
    不平衡入力信号を１対の差動信号に変換し、１対の差動入力信号として出力する第３の不平衡平衡変換回路と、
    前記第３の不平衡平衡変換回路から出力される前記１対の差動入力信号の正相信号を増幅する第１の増幅器と、
    前記第３の不平衡平衡変換回路から出力される前記１対の差動入力信号の逆相信号を増幅する第２の増幅器と、を更に備え、
    前記第１の不平衡平衡変換回路は、前記第１の増幅器により増幅された前記正相信号を入力し、
    前記第２の不平衡平衡変換回路は、前記第２の増幅器により増幅された前記逆相信号を入力する電力分配回路。
  4. 請求項１に記載の電力分配回路であって、
    前記第４の不平衡平衡変換回路は、伝送線路を用いて構成され、前記１対の差動入力信号の各入力端子から接地点までの前記伝送線路の長さの半分の長さが、前記２対の差動出力信号の各出力端子から接地点までの伝送線路の長さとなるように、１本の入力伝送線路に対し、２本の出力伝送線路を結合させた電力分配回路。
  5. 請求項２に記載の電力分配回路であって、
    前記第５の不平衡平衡変換回路は、伝送線路を用いて構成され、前記１対の差動入力信号の各入力端子から接地点までの前記伝送線路の長さの半分の長さが、前記１対の差動出力信号の各出力端子から接地点までの伝送線路の長さとなるように、２本の入力伝送線路に対し、１本の出力伝送線路を結合させた電力分配回路。
  6. 請求項１又は２に記載の電力分配回路であって、
    前記第１及び第２の不平衡平衡変換回路の無入力となる入力端子と接地との間に、コンデンサを介在させ、前記コンデンサと並列に定電圧電源を設ける電力分配回路。
  7. 請求項３に記載の電力分配回路であって、
    前記第３の不平衡平衡変換回路の正相信号及び逆相信号の各出力端子の中間点と接地との間に、コンデンサを介在させ、前記コンデンサと並列に定電圧電源を設ける電力分配回路。
  8. 請求項１または２に記載の電力分配回路であって、
    前記加算回路は、伝送線路を用いて構成され、同じ長さを持つ前記伝送線路において２つの正相信号及び２つの逆相信号の同相成分の入力信号を加算し、前記伝送線路の中点から前記１対の差動出力信号を取り出す電力分配回路。
  9. 請求項１または２に記載の電力分配回路であって、
    前記加算回路は、伝送線路を用いて構成され、同じ長さを持つ前記伝送線路において２つの正相信号及び２つの逆相信号の異相成分の入力信号を加算し、前記伝送線路から前記１対の差動出力信号を取り出す電力分配回路。
JP2011164742A 2011-07-27 2011-07-27 電力分配回路 Expired - Fee Related JP5828069B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2011164742A JP5828069B2 (ja) 2011-07-27 2011-07-27 電力分配回路
PCT/JP2012/004568 WO2013014881A1 (ja) 2011-07-27 2012-07-17 電力分配回路
CN201280021258.9A CN103503313B (zh) 2011-07-27 2012-07-17 功率分配电路
US14/125,438 US9543760B2 (en) 2011-07-27 2012-07-17 Power distribution circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011164742A JP5828069B2 (ja) 2011-07-27 2011-07-27 電力分配回路

Publications (2)

Publication Number Publication Date
JP2013030934A JP2013030934A (ja) 2013-02-07
JP5828069B2 true JP5828069B2 (ja) 2015-12-02

Family

ID=47600756

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011164742A Expired - Fee Related JP5828069B2 (ja) 2011-07-27 2011-07-27 電力分配回路

Country Status (3)

Country Link
US (1) US9543760B2 (ja)
JP (1) JP5828069B2 (ja)
WO (1) WO2013014881A1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI608805B (zh) 2012-12-28 2017-12-21 菲利浦莫里斯製品股份有限公司 加熱型氣溶膠產生裝置及用於產生具有一致性質的氣溶膠之方法
JP6314545B2 (ja) * 2013-04-18 2018-04-25 Tdk株式会社 高周波増幅回路、半導体装置および磁気記録再生装置
JP6132025B2 (ja) * 2013-09-30 2017-05-24 株式会社村田製作所 電子部品及び電子回路
PL3104724T3 (pl) 2014-02-10 2019-08-30 Philip Morris Products S.A. Układ wytwarzania aerozolu mający zespół ogrzewacza i wkład do układu wytwarzania aerozolu mający przepuszczający płyn zespół ogrzewacza
JP6177422B2 (ja) 2014-02-26 2017-08-09 三菱電機株式会社 アクティブバラン回路及びトランス
US9685923B2 (en) * 2014-08-27 2017-06-20 Infineon Technologies Americas Corp. Communication over a voltage isolation barrier
EP3219017B1 (en) * 2014-10-03 2021-11-10 Short Circuit Technologies LLC Transformer based impedance matching network
KR102456843B1 (ko) * 2017-12-28 2022-10-21 한국전자통신연구원 발룬을 포함하는 고주파 신호 증폭기
US20200036339A1 (en) * 2018-07-26 2020-01-30 Avago Technologies International Sales Pte. Limited Power amplifier circuit with diverting current path
US11456717B2 (en) * 2019-10-03 2022-09-27 Texas Instruments Incorporated Input drive configuration for reducing phase and gain imbalance
CN118339766A (zh) * 2021-12-08 2024-07-12 株式会社村田制作所 放大装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0821820B2 (ja) 1992-09-10 1996-03-04 日本電気株式会社 平衡変換回路
JP3407568B2 (ja) * 1996-11-26 2003-05-19 株式会社村田製作所 不平衡−平衡変換回路
JPH11214943A (ja) * 1998-01-26 1999-08-06 Murata Mfg Co Ltd バルントランス
JP3606143B2 (ja) * 1999-12-15 2005-01-05 日本電気株式会社 オフセット制御回路及びそれを用いた光受信器並びに光通信システム
JP4343374B2 (ja) * 2000-01-13 2009-10-14 株式会社アドバンテスト シングルバランスミキサ
JP4267181B2 (ja) 2000-06-13 2009-05-27 富士通マイクロエレクトロニクス株式会社 差動アンプ回路、差動変換回路及びミキサ回路
JP4783996B2 (ja) * 2001-05-02 2011-09-28 株式会社村田製作所 積層型複合バラントランス
WO2005034350A1 (ja) 2003-09-30 2005-04-14 Mitsubishi Denki Kabushiki Kaisha 可変電力分配器並びにその誤差検出方法及び設定値補正方法
JP2005130376A (ja) * 2003-10-27 2005-05-19 Sony Corp バラン
JP2005348054A (ja) * 2004-06-02 2005-12-15 Murata Mfg Co Ltd 平衡型クロック信号出力回路およびこれを用いた高周波発振器
US7592866B2 (en) * 2006-02-17 2009-09-22 Bae Systems Information And Electronic Systems Integration Inc. Widebrand differential amplifier including single-ended amplifiers coupled to a four-port transformer
WO2008105257A1 (ja) * 2007-02-26 2008-09-04 Nec Corporation 高周波回路

Also Published As

Publication number Publication date
US9543760B2 (en) 2017-01-10
WO2013014881A1 (ja) 2013-01-31
US20140125126A1 (en) 2014-05-08
JP2013030934A (ja) 2013-02-07
CN103503313A (zh) 2014-01-08

Similar Documents

Publication Publication Date Title
JP5828069B2 (ja) 電力分配回路
US7804361B2 (en) Low noise amplifier
US7224231B2 (en) Method for transforming output signals of a low-noise amplifier of a wireless transceiver
US7292098B2 (en) Operational amplifier
US9935663B1 (en) Low-loss isolating outphasing power combiner in a radio frequency device
US7425873B2 (en) Radio frequency amplification apparatus
KR20080074336A (ko) 신호 변환기, 신호 변환 보상방법, 신호 변환기를 포함하는 rf 수신기, 및 rf신호 수신 방법
US10348260B2 (en) Amplifier circuit and filter
CN111130469B (zh) 宽带cmos二阶有源巴伦放大器
JP2008131645A (ja) 電力結合器を使用した電力増幅器
CN108011594A (zh) 差分电流至电压转换器
US8604882B2 (en) Single-ended to differential amplifier
TW201541859A (zh) 射頻功率放大器與提高功率附加效率及線性度的方法
JP2010220195A (ja) カレントコンベアベースの計器増幅器
KR20080028317A (ko) 차동 단상 변환 회로
US9614498B2 (en) Active balun circuit and transformer
JP3536121B2 (ja) 前置増幅回路
JP4535859B2 (ja) 差動増幅器
JP5205403B2 (ja) 半導体集積回路装置
US8396435B2 (en) Adder, and power combiner, quadrature modulator, quadrature demodulator, power amplifier, transmitter and wireless communicator using same
WO2018229977A1 (ja) 高周波増幅器
US20230370103A1 (en) Reception apparatus to receive signals using circuit current consumption, communication system, and method for controlling reception apparatus
US8975965B2 (en) Differential signal correction circuit
US9397620B2 (en) High-frequency bandwidth amplifying circuit
US20220239273A1 (en) Combining balun and differential amplification device

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20131225

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140110

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20141008

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20150119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150120

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150323

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150421

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150515

R151 Written notification of patent or utility model registration

Ref document number: 5828069

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees