JP5827609B2 - 駆動回路 - Google Patents
駆動回路 Download PDFInfo
- Publication number
- JP5827609B2 JP5827609B2 JP2012214285A JP2012214285A JP5827609B2 JP 5827609 B2 JP5827609 B2 JP 5827609B2 JP 2012214285 A JP2012214285 A JP 2012214285A JP 2012214285 A JP2012214285 A JP 2012214285A JP 5827609 B2 JP5827609 B2 JP 5827609B2
- Authority
- JP
- Japan
- Prior art keywords
- switch
- switching element
- capacitor
- gate
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Power Conversion In General (AREA)
- Electronic Switches (AREA)
Description
(第1特徴)スイッチング素子を駆動する駆動回路の1つの実施形態は、スイッチング素子のオン・オフを切換える制御部、及びキャパシタを有するチャージポンプ部を備えている。チャージポンプ部のキャパシタは、第1端子と第2端子を有している。チャージポンプ部は、スイッチング素子のオン期間において、キャパシタの第1端子が電源の正側端子に接続され、キャパシタの第2端子が電源の負側端子に接続され、第1端子が第2端子よりも高電位に充電されるように構成されていてもよい。チャージポンプ部は、スイッチング素子がターンオフする時に、キャパシタの第1端子が電源の負側端子に接続され、キャパシタの第2端子がスイッチング素子のゲートに接続され、キャパシタを介してスイッチング素子のゲートから電荷を放電させるように構成されていてもよい。チャージポンプ部は、スイッチング素子のターンオフ遷移期間中に、前記キャパシタに電荷が残存している状態で、キャパシタの第1端子が電源の正側端子に接続され、キャパシタの第2端子が電源の負側端子に接続され、キャパシタを介してスイッチング素子のゲートから電荷を放電させることを停止するように構成されていてもよい。
(第2特徴)第1特徴の駆動回路において、制御部は、第1スイッチと第2スイッチを有していてもよい。第1スイッチを閉じて第2スイッチを開くことでスイッチング素子をターンオンし、第1スイッチを開いて第2スイッチを閉じることでスイッチング素子をターンオフするように構成されていてもよい。チャージポンプ部は、第3スイッチと第4スイッチを有していてもよい。第3スイッチを閉じて第4スイッチを開くことでキャパシタを充電し、第3スイッチを開いて第4スイッチを閉じることでキャパシタを介してスイッチング素子のゲートから電荷を放電させるように構成されていてもよい。
(第3特徴)第2特徴の駆動回路において、チャージポンプ部は、第1スイッチが開いて第2スイッチが閉じるのに先立って、第3スイッチを閉じて第4スイッチを開くことで、キャパシタを充電するように構成されていてもよい。チャージポンプ部は、第1スイッチが開いて第2スイッチが閉じる時に、第3スイッチを開いて第4スイッチを閉じることで、キャパシタを介してスイッチング素子のゲートから電荷を放電させるように構成されていてもよい。チャージポンプ部は、第1スイッチが開いて第2スイッチが閉じている期間中に、第4スイッチを開くことで、キャパシタを介してスイッチング素子のゲートから電荷を放電させることを停止するように構成されていてもよい。
(第4特徴)第1〜3の特徴のいずれかの駆動回路において、ターンオフ遷移期間中にキャパシタを介してスイッチング素子のゲートから電荷を放電させることを停止するタイミングは、様々な指標に基づいて決定することができる。一例では、スイッチング素子の端子間電圧が所定電圧に達した時に、キャパシタを介してスイッチング素子のゲートから電荷を放電させることを停止してもよい。ここで、「所定電圧」は、スイッチング素子の動作環境(温度・電流)、設定ゲート抵抗及びドレイン電圧の検知回路の遅れ時間、駆動MOSスイッチの遅れ時間等により決定される。したがって、「所定電圧」は、回路アプリケーションに応じて、固定値もしくは温度・電流の値に応じたテーブル値にしてもよい。
(第5特徴)スイッチング素子を駆動する駆動回路の1つの実施形態は、スイッチング素子のオン・オフを切換える制御部、及びキャパシタを有するチャージポンプ部を備えている。チャージポンプ部のキャパシタは、第1端子と第2端子を有している。チャージポンプ部は、スイッチング素子のオフ期間において、キャパシタの第1端子が電源の負側端子に接続され、キャパシタの第2端子が電源の正側端子に接続され、第2端子が第1端子よりも高電位に充電されるように構成されていてもよい。チャージポンプ部は、スイッチング素子がターンオンする時に、キャパシタの第1端子が電源の正側端子に接続され、キャパシタの第2端子がスイッチング素子のゲートに接続され、キャパシタからスイッチング素子のゲートに電荷を放電させるように構成されていてもよい。チャージポンプ部は、スイッチング素子のターンオン遷移期間中に、キャパシタに電荷が残存している状態で、キャパシタの第1端子が電源の負側端子に接続され、キャパシタの第1端子が電源の正側端子に接続され、キャパシタからスイッチング素子のゲートに電荷を放電させることを停止するように構成されていてもよい。
図3及び図4に示されるように、第1制御信号Vsig1がローである第1モードは、メインスイッチング素子M1が定常的にオンしている状態である。このとき、第1スイッチSW1及び第3スイッチSW3が閉じており、第2スイッチSW2及び第4スイッチSW4が開いている。このため、メインスイッチング素子M1のゲート電圧Vgは、正のオン駆動電圧Vccである。また、キャパシタCxでは、第1端子IN1が第3スイッチSW3を介して正側端子INPに接続され、第2端子IN2が第2ダイオードD2を介して負側端子INNに接続される。このため、キャパシタCxでは、第1端子IN1が第2端子IN2よりも高電位となるように、両端電圧Vcxが充電されている。
次に、図3に示されるように、第1制御信号Vsig1がローからハイに変わると(前記したように、第1制御信号Vsig1は、PWM信号に同期して変わる)、第1スイッチSW1が開き、第2スイッチSW2が閉じ、メインスイッチング素子M1がターンオフに移行する。メインスイッチング素子M1がターンオフに移行した直後では、ドレイン・ソース間電圧Vdsが比較電圧Vrefよりも低い。このため、図2に示されるように、保持信号Vlatchがローのままなので、第1制御信号Vsig1がローからハイに変わるのに同期して、第2制御信号Vsig2もローからハイに切換わる。これにより、第3スイッチSW3が開き、第4スイッチSW4が閉じる。
次に、図2及び図3に示されるように、ドレイン・ソース間電圧Vdsが比較電圧Vrefを上回ると(タイミングt3)、コンパレータ11から出力される比較信号Vcompがハイになる。フリップフロップ12では、比較信号Vcompがハイになると、保持信号Vlatchをハイにして保持する。保持信号Vlatchがハイに変わると、AND回路13の出力である第2制御信号Vsig2がハイからローに変わり、第3スイッチSW3が閉じ、第4スイッチSW4が開く。これにより、図6に示されるように、キャパシタCxの第1端子IN1が第3スイッチSW3を介して正側端子INPに接続され、キャパシタCxの第2端子IN2が第2ダイオードD2を介して負側端子INNに接続される。このため、キャパシタCxを介したメインスイッチング素子M1のゲートからの放電経路が遮断され、キャパシタCxでは充電が開始される。この結果、図3に示されるように、駆動電圧VgprからキャパシタCxの両端電圧Vcxが除かれ、駆動電圧Vgprが急激に上昇する(タイミングt4)。駆動電圧Vgprが急激に上昇することにより、メインスイッチング素子M1のゲート電圧Vgの下降速度が低速化する。
(1)駆動回路1は、ターンオフの遷移期間の初期段階において、オフ駆動電圧VeeにキャパシタCxの両端電圧Vcxが重畳された駆動電圧Vgprを出力しており、ゲート電圧Vgの下降速度を相対的に高速化している。これにより、メインスイッチング素子M1のターンオフ速度が高速化され、スイッチング損失が抑えられている。一方、駆動回路1は、ターンオフの遷移期間の後半段階において、キャパシタCxの両端電圧Vcxを除いたオフ駆動電圧Veeのみの駆動電圧Vgprを出力し、ゲート電圧Vgの下降速度を相対的に低速化している。一般的に、ターンオフの遷移期間の後半段階におけるゲート電圧Vgの下降速度は、メインスイッチング素子M1のドレイン・ソース間電圧Vdsのサージ電圧に強く影響する。駆動回路1を用いると、ターンオフの遷移期間の後半段階におけるゲート電圧Vgの下降速度が低速化されているので、メインスイッチング素子M1がターンオフするときのドレイン・ソース間電圧Vdsのサージ電圧が抑えられる。
2:制御部
3:チャージポンプ部
4:比較器
5:保持回路
6:タイミング制御器
M1:メインスイッチング素子
SW1:第1スイッチ素子
SW2:第2スイッチ素子
SW3:第3スイッチ素子
SW4:第4スイッチ素子
Claims (3)
- ゲートに印加される電圧に応じて一対の端子間を流れる電流が制御されるスイッチング素子を駆動する駆動回路であって、
前記スイッチング素子のオン・オフを切換える制御部と、
キャパシタを有するチャージポンプ部と、を備えており、
前記制御部は、第1スイッチと第2スイッチを有しており、前記第1スイッチを閉じて前記第2スイッチを開くことで前記スイッチング素子をターンオンし、前記第1スイッチを開いて前記第2スイッチを閉じることで前記スイッチング素子をターンオフするように構成されており、
前記チャージポンプ部は、第3スイッチと第4スイッチを有しており、前記第3スイッチを閉じて前記第4スイッチを開くことで前記キャパシタを充電し、前記第3スイッチを開いて前記第4スイッチを閉じることで前記キャパシタを介して前記スイッチング素子のゲートから電荷を放電させるように構成されており、
前記チャージポンプ部が、少なくとも以下の(1)〜(3)を実行する駆動回路。
(1)前記第1スイッチが開いて前記第2スイッチが閉じることで前記スイッチング素子がターンオフするのに先立って、前記第3スイッチを閉じて前記第4スイッチを開くことで、前記キャパシタを充電する。
(2)前記第1スイッチが開いて前記第2スイッチが閉じることで前記スイッチング素子がターンオフする時に、前記第3スイッチを開いて前記第4スイッチを閉じることで、前記キャパシタを前記スイッチング素子のゲートに接続し、前記キャパシタを介して前記スイッチング素子のゲートから電荷を放電させる。
(3)前記第1スイッチが開いて前記第2スイッチが閉じた前記スイッチング素子のターンオフ遷移期間中に、前記キャパシタに電荷が残存している状態で、前記第3スイッチを閉じて前記第4スイッチを開くことで、前記スイッチング素子のゲートからの電荷の放電を継続しながら、前記キャパシタを介して前記スイッチング素子のゲートから電荷を放電させることを停止する。 - 前記ターンオフ遷移期間中に、前記スイッチング素子の前記一対の端子間電圧が所定電圧に達した時に、前記キャパシタを介して前記スイッチング素子のゲートから電荷を放電させることを停止する請求項1に記載の駆動回路。
- ゲートに印加される電圧に応じて一対の端子間を流れる電流が制御されるスイッチング素子を駆動する駆動回路であって、
前記スイッチング素子のオン・オフを切換える制御部と、
キャパシタを有するチャージポンプ部と、を備えており、
前記制御部は、第1スイッチと第2スイッチを有しており、前記第1スイッチを閉じて前記第2スイッチを開くことで前記スイッチング素子をターンオンし、前記第1スイッチを開いて前記第2スイッチを閉じることで前記スイッチング素子をターンオフするように構成されており、
前記チャージポンプ部は、第3スイッチと第4スイッチを有しており、前記第3スイッチを開いて前記第4スイッチを閉じることで前記キャパシタを充電し、前記第3スイッチを閉じて前記第4スイッチを開くことで前記キャパシタから前記スイッチング素子のゲートに電荷を放電させるように構成されており、
前記チャージポンプ部が、少なくとも以下の(1)〜(3)を実行する駆動回路。
(1)前記第1スイッチが閉じて前記第2スイッチが開くことで前記スイッチング素子がターンオンするのに先立って、前記第3スイッチを開いて前記第4スイッチを閉じることで、前記キャパシタを充電する。
(2)前記第1スイッチが閉じて前記第2スイッチが開くことで前記スイッチング素子がターンオンする時に、前記第3スイッチを閉じて前記第4スイッチを開くことで、前記キャパシタから前記スイッチング素子のゲートに電荷を放電させる。
(3)前記第1スイッチが閉じて前記第2スイッチが開いた前記スイッチング素子のターンオン遷移期間中に、前記第3スイッチを開いて前記第4スイッチを閉じることで、前記スイッチング素子のゲートへの電荷の充電を継続しながら、前記キャパシタから前記スイッチング素子のゲートに電荷を放電させることを停止する。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012214285A JP5827609B2 (ja) | 2012-09-27 | 2012-09-27 | 駆動回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012214285A JP5827609B2 (ja) | 2012-09-27 | 2012-09-27 | 駆動回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014068326A JP2014068326A (ja) | 2014-04-17 |
JP5827609B2 true JP5827609B2 (ja) | 2015-12-02 |
Family
ID=50744289
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012214285A Active JP5827609B2 (ja) | 2012-09-27 | 2012-09-27 | 駆動回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5827609B2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP3357153A4 (en) * | 2015-09-28 | 2019-05-15 | President and Fellows of Harvard College | DRIVER FOR A CAPACITIVE HIGH VOLTAGE ACTUATOR |
US11482918B2 (en) | 2017-12-12 | 2022-10-25 | Rohm Co., Ltd. | Gate drive circuit |
US11011970B2 (en) | 2017-12-12 | 2021-05-18 | Rohm Co., Ltd. | Gate drive circuit |
JP6956386B2 (ja) | 2018-01-29 | 2021-11-02 | ローム株式会社 | 負電圧生成回路およびこれを用いた電力変換装置 |
US10903829B2 (en) | 2019-06-18 | 2021-01-26 | Infineon Technologies Austria Ag | Switched capacitor driving circuits for power semiconductors |
US20240178829A1 (en) * | 2021-03-22 | 2024-05-30 | Nissan Motor Co., Ltd. | Driving circuit |
CN113659816B (zh) * | 2021-09-24 | 2023-06-20 | 深圳市伟安特电子有限公司 | 应用于功率变换器中的mos管栅极驱动电路 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3141613B2 (ja) * | 1993-03-31 | 2001-03-05 | 株式会社日立製作所 | 電圧駆動形素子の駆動方法及びその回路 |
JP3681737B2 (ja) * | 2003-06-20 | 2005-08-10 | 太陽誘電株式会社 | 電界効果トランジスタのゲート駆動制御回路および方法 |
JP2009200891A (ja) * | 2008-02-22 | 2009-09-03 | Fuji Electric Holdings Co Ltd | ゲート駆動回路 |
-
2012
- 2012-09-27 JP JP2012214285A patent/JP5827609B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2014068326A (ja) | 2014-04-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5827609B2 (ja) | 駆動回路 | |
JP6483997B2 (ja) | パワー半導体駆動回路、パワー半導体回路、及びパワーモジュール回路装置 | |
JP5545308B2 (ja) | 駆動回路 | |
WO2014097485A1 (ja) | 駆動保護回路、半導体モジュール及び自動車 | |
US6720819B1 (en) | Driver circuit for semiconductor switching device | |
JP2011211836A (ja) | スイッチングデバイス駆動装置および半導体装置 | |
US10910823B2 (en) | Semiconductor device driving device | |
JP2016092907A (ja) | 半導体装置 | |
JP2016025388A (ja) | 半導体装置 | |
JP2012199763A (ja) | ゲートドライブ回路 | |
JP5991939B2 (ja) | 半導体デバイス駆動回路および半導体デバイス駆動装置 | |
WO2015111154A1 (ja) | スイッチング回路、インバータ回路、及びモータ制御装置 | |
JP2021010153A (ja) | 半導体素子の電流検出回路及び電流検出方法、並びに半導体モジュール | |
JP7151325B2 (ja) | ドライバ回路 | |
JP2013099181A (ja) | 駆動回路 | |
JP2017079534A (ja) | ゲート制御回路 | |
JPWO2014167938A1 (ja) | パワーデバイスの駆動回路 | |
JP2012147591A (ja) | 駆動回路 | |
JP6234131B2 (ja) | パワーモジュール | |
JP2018153006A (ja) | ゲート駆動装置 | |
US9628073B2 (en) | Current control circuit | |
JP4830142B2 (ja) | スイッチング回路 | |
JP2016140209A (ja) | ゲート駆動回路 | |
JP4807577B2 (ja) | トランジスタの駆動回路 | |
JP2012109916A (ja) | 負荷駆動回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20141201 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150625 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150630 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150831 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20151013 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20151016 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5827609 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |