CN109857243B - ***级芯片、通用串行总线主设备、***及唤醒方法 - Google Patents

***级芯片、通用串行总线主设备、***及唤醒方法 Download PDF

Info

Publication number
CN109857243B
CN109857243B CN201711212992.4A CN201711212992A CN109857243B CN 109857243 B CN109857243 B CN 109857243B CN 201711212992 A CN201711212992 A CN 201711212992A CN 109857243 B CN109857243 B CN 109857243B
Authority
CN
China
Prior art keywords
usb
soc
bus
power consumption
low power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711212992.4A
Other languages
English (en)
Other versions
CN109857243A (zh
Inventor
钱进
任博
刘宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Priority to CN201711212992.4A priority Critical patent/CN109857243B/zh
Priority to PCT/CN2018/086309 priority patent/WO2019104947A1/zh
Publication of CN109857243A publication Critical patent/CN109857243A/zh
Application granted granted Critical
Publication of CN109857243B publication Critical patent/CN109857243B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3293—Power saving characterised by the action undertaken by switching to a less power-consuming processor, e.g. sub-CPU
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Sources (AREA)
  • Information Transfer Systems (AREA)

Abstract

本发明实施例提供了一种***级芯片、通用串行总线主设备、***及唤醒方法。该***级芯片SOC包括***唤醒控制模块、处理器CPU、USB控制器和通用串行总线物理层模块USB PHY。在SOC接收到用于指示进入低功耗状态的指令后，通过***唤醒控制模块将CPU、USB控制器及USB PHY下电；在SOC接收到用于指示退出低功耗状态的指令后，将CPU、USB控制器及USB PHY上电。在低功耗状态时使USB控制器及USB PHY处于下电状态，可以降低USB主设备的功耗。在接收到用于指示退出低功耗状态的指令时将CPU、USB控制器及USB PHY上电，在降低功耗的同时保证数据通信的正常运行，提升用户体验。

Description

***级芯片、通用串行总线主设备、***及唤醒方法
技术领域
本发明涉及电子通信领域，尤其涉及一种***级芯片、通用串行总线主设备、***及唤醒方法。
背景技术
通用串行总线(Universal Serial Bus，USB)2.0协议规定了USB 2.0总线包含D+，D-两根数据线，在空闲时进入低功耗的状态。进入低功耗状态后，USB主设备和USB从设备中的任意一方可以发起恢复。当***进入低功耗状态后，可以通过通用串行总线物理层模块(Universal Serial Bus Physical Layer Protocol，USB PHY)和USB控制器监视总线电平的变化，一旦出现唤醒信号，则立刻进入恢复数据通信的流程。而在处于低功耗的过程中，由于USB控制器及USB PHY部分电路一直处于上电状态，会持续消耗电量，导致USB主设备电量消耗较大。
发明内容
本发明实施例提供了一种***级芯片、通用串行总线主设备、***及唤醒方法，能够在总线进入低功耗状态时将USB PHY和USB控制器下电，节省功耗。
第一方面，本发明实施例提供了一种***级芯片SOC，包括：***唤醒控制模块、处理器CPU、USB控制器和通用串行总线物理层模块USB PHY；其中：
所述***唤醒控制模块用于在所述SOC接收到用于指示进入低功耗状态的指令后，将所述CPU、USB控制器及USB PHY下电；
所述***唤醒控制模块还用于在所述SOC接收到用于指示退出所述低功耗状态的指令后，将所述CPU、USB控制器及USB PHY上电。
本发明实施例在SOC接收到进入低功耗状态后将CPU、USB控制器及USB PHY下电，节省功耗。
结合第一方面，在第一方面的第一种实现方式中，所述SOC还用于在所述SOC接收到用于指示进入低功耗状态的指令后，通过总线保持电路保持目标总线的电平；其中，所述总线保持电路包括***唤醒控制器或下拉电阻，所述目标总线为所述SOC与USB从设备之间的总线。
本发明实施例通过总线保持电路使总线在进入低功耗状态后维持总线电平保持不变，使USB控制器及USB PHY可以下电。
结合第一方面的第一种实现方式，在第一方面的第二种实现方式中，所述SOC接收到用于指示进入低功耗状态的指令包括：所述SOC检测到所述目标总线的电平在预设时间段内没有发生变化。
本发明实施例提供了一种进入低功耗状态的判断条件，当满足进入低功耗状态的条件时及时进入低功耗状态，节省功耗。
结合第一方面的第一种实现方式，在第一方面的第三种实现方式中，所述SOC接收到用于指示进入低功耗状态的指令包括：所述SOC接收到USB从设备发送的数据包；其中，所述数据包为所述SOC向所述USB从设备发送链路层电源管理LPM数据包的响应数据包，或者所述数据包为所述USB从设备向所述SOC发送的LPM数据包。
本发明实施例提供了另一种进入低功耗状态的判断条件，当满足进入低功耗状态的条件时及时进入低功耗状态，节省功耗。
结合第一方面的第二种或第三种实现方式，在第一方面的第四种实现方式中，所述SOC接收到用于指示退出所述低功耗状态的指令包括：所述SOC通过所述***唤醒控制模块检测到所述目标总线电平发生变化。
本发明实施例提供了一种退出低功耗状态的判断条件，当有数据需要传输时，及时退出低功耗状态，不影响用户使用。
结合第一方面的第二种或第三种实现方式，在第一方面的第五种实现方式中，所述SOC还用于在所述***唤醒控制模块唤醒所述CPU、USB控制器及USB PHY之后，关闭所述总线保持电路。
本发明实施例在恢复数据通信后及时撤销总线保持电路，保证数据通信的正常进行，不影响用户使用。
第二方面，本发明实施例提供了一种通用串行总线USB主设备，包括：***级芯片SOC和总线保持电路；其中，所述SOC为本发明实施例第一方面或第一方面的任意一种实现方式提供的SOC。
第三方面，本发明实施例提供了一种通用串行总线USB***，包括：USB主设备和USB从设备；其中，所述USB主设备包括***级芯片SOC和总线保持电路；
其中，所述SOC为本发明实施例第一方面或第一方面的任意一种实现方式提供的SOC。
第四方面，本发明实施例提供了一种通用串行总线USB唤醒方法，包括：
若***级芯片SOC接收到用于指示进入低功耗状态的指令，则所述SOC将处理器CPU、USB控制器和通用串行总线物理层模块USB PHY下电；
若所述SOC接收到用于指示退出所述低功耗状态的指令，则所述SOC将所述CPU、USB控制器和USB PHY上电。
结合第四方面，在第四方面的第一种实现方式中，所述若***级芯片SOC接收到用于指示进入低功耗状态的指令之后，所述方法还包括：
所述SOC通过所述总线保持电路来保持目标总线的电平，所述目标总线为所述SOC与USB从设备之间的总线；
所述若SOC接收到用于指示退出所述低功耗状态的指令，则所述SOC将所述CPU、USB控制器和USB PHY上电，包括：
若所述目标总线电平发生变化，则将所述CPU、USB控制器和USB PHY上电。
结合第四方面的第一种实现方式，在第四方面的第二种实现方式中，所述若所述目标总线电平发生变化，则将所述CPU、USB控制器和USB PHY上电，包括：
通过***唤醒控制模块检测所述目标总线的电平；
若所述目标总线电平发生变化，则通过所述***唤醒控制模块将所述CPU、USB控制器和USB PHY上电。
结合第四方面或第四方面第一种至第二种中的任意一种实现方式，在第四方面的第三种实现方式中，所述若***级芯片SOC接收到用于指示进入低功耗状态的指令包括：若***级芯片SOC检测到所述目标总线的电平在预设时间段内没有发生变化。
结合第四方面或第四方面第一种至第二种中的任意一种实现方式，在第四方面的第四种实现方式中，所述若***级芯片SOC接收到用于指示进入低功耗状态的指令包括：若所述***级芯片接收到USB从设备发送的数据包；其中，所述数据包为SOC向所述USB从设备发送链路层电源管理LPM数据包的响应数据包，或者所述数据包为所述USB从设备向所述SOC发送的LPM数据包。
结合第四方面的第三种或第四种实现方式，在第四方面的第五种实现方式中，所述SOC将所述CPU、USB控制器及USB PHY上电之后，所述方法还包括：
所述SOC关闭所述总线保持电路。
结合第四方面的第一种实现方式，在第四方面的第六种实现方式中，所述总线保持电路包括总线保持器或者下拉电阻。
可以看出，本发明实施例在SOC接收到用于指示进入低功耗状态的指令后，通过***唤醒控制模块控制将CPU、USB控制器及USB PHY下电；在SOC接收到用于指示退出低功耗状态的指令后，将CPU、USB控制器及USB PHY上电。在低功耗状态时使USB控制器及USB PHY处于下电状态，可以降低USB主设备的电量消耗。在接收到用于指示退出低功耗状态的指令时及时将CPU、USB控制器及USB PHY上电，在降低功耗的同时保证数据通信的正常运行，提升用户体验。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍。
图1为现有技术中的一种USB***结构示意图；
图2为现有技术中SOC结构示意图；
图3为本发明实施例提供的一种SOC结构示意图；
图4为本发明实施例提供的一种USB主设备结构示意图；
图5为本发明实施例提供的一种USB***结构示意图；
图6为本发明实施例提供的一种USB唤醒方法流程示意图。
具体实施方式
下面将结合附图对现有技术或者本发明实施例中的技术方案进行清楚、完整地描述。
首先结合图1-2介绍现有技术中USB***结构及SOC结构，其中，图1为现有技术中的一种USB***结构示意图，图2为现有技术中SOC结构示意图。
请参见图1。如图1所示，现有技术中USB***包括USB主设备10、USB从设备20及USB连接线30，USB主设备10与USB从设备20可以通过USB连接线30连接，进行数据传输。例如，USB主设备10为电脑主机，USB从设备20为手机，USB连接线30为数据线，电脑主机和手机可以通过数据线进行数据传输。或者，现有技术中的一种USB***中，USB从设备20可以包括USB连接线30。例如，USB主设备10为电脑主机，USB从设备20为有线鼠标，电脑主机和有线鼠标可以直接进行数据传输。或者，现有技术中的一种USB***可以只包括USB主设备10及USB从设备20，USB从设备20可以直接与USB主设备10连接进行数据传输。例如，USB主设备10为电脑主机，USB从设备20为USB闪存盘，USB闪存盘可以直接插在电脑主机上进行数据传输。
USB主设备10可以是能够与USB从设备20连接的USB主机，当该USB主机与USB从设备20连接后，可以与该USB从设备20进行数据传输。USB主设备10还可以是USB On-The-Go(OTG)设备，根据不同应用场景，OTG设备的主、从身份可转换，即OTG设备既可以作为USB主设备10又可以作为USB从设备20。例如，OTG设备可以是一个数码相机。当数码相机连接在电脑主机上将照片上传至电脑时，数码相机扮演的是USB从设备的身份。而若数码相机直接与打印机相连，将数码相机内的照片打印出来使，数码相机扮演的是USB主设备的身份。在本发明实施例中的USB OTG设备用来实现USB主机的功能，可以与其他的USB从设备20连接，与USB从设备20进行数据传输。
从图1中可以看出，USB主设备10至少可以包括：***级芯片(System on Chip,SOC)110、数据总线(D+、D-)120及USB接口130。其中，数据总线120用于连接SOC110与USB接口130。USB接口130用于为USB主设备10和USB从设备20提供连接接口。当USB从设备20与USB主设备10通过USB连接线30连接之后，SOC110通过数据总线120与USB从设备20进行数据传输。
具体地，SOC110结构如图2所示。从图2可以看出，SOC110至少可以包括***唤醒控制模块1110、中央处理器(Central Processing Unit，CPU)1120、USB控制器1130及USBPHY1140。
其中，CPU1120用于根据接收到的指令产生相应的控制信号，控制相应部件按照指定的要求进行动作。
USB控制器1130用于提供USB控制功能，与USB PHY1140一起完成数据传输功能。
USB PHY1140用于通过数据总线120与USB从设备20进行数据传输。USB PHY1140还可以用于在低功耗状态下保持数据总线120的电平，用于避免由于误触发信号导致总线电平发生变化，使***退出低功耗状态。
可以理解的是，低功耗状态是USB主设备运行的一种与正在进行数据通信时相比功耗较低的状态，现有技术中的低功耗状态可以是USB主设备处于挂起状态，即一段时间内未见数据总线活动而使USB主设备处于功耗较低的状态，现有的USB协议中规定此处的一段时间为3ms。现有技术中的低功耗状态还可以是USB主设备处于休眠状态，即USB主设备或USB从设备通过向对方发送链路层电源管理(Link Power Management，LPM)数据包而使USB主设备处于功耗较低的状态。
USB控制器1130和USB PHY1140还可以用于在低功耗状态下检测总线的电平变化，保证能检测到唤醒信号。可以知道的是，此时总线电平的变化可以由USB从设备20触发，当USB从设备20需要进行数据传输时，可以使总线电平发生变化。在这种情况下，由于USB从设备20触发的总线电平发生变化的幅值远大于误触发信号触发的总线电平发生变化的幅值，从而USB PHY1140无法保持总线电平导致CPU被唤醒。因此，USB PHY1140在低功耗状态下保持总线电平可以避免由误触发信号引起的总线电平的变化。
***唤醒控制模块1110用于管理SOC110的运行模式。具体地，当接收到用于指示退出低功耗状态的指令时，***唤醒控制模块1110可以发送唤醒信号唤醒CPU1110，进而通过CPU1110唤醒USB控制器1130及USB PHY1140，即将CPU1110、USB控制器1130及USBPHY1140上电，使USB***恢复数据通信。
在一种具体的实现方式中，***唤醒控制模块1110可以是一个处理器，也可以是一个逻辑控制电路，用于实现上述功能。可以知道的是，***唤醒控制模块1110还可以有其他的存在形式，无论***处于什么状态，***唤醒控制模块1110都一直处于上电状态，可以实现***唤醒功能即可，在此不做限制。
此外，从图2中可以看出SOC110可以划分为下电区域及不下电区域。其中，CPU1120位于下电区域，***唤醒控制模块1110、USB控制器1130及USB PHY1140位于不下电区域。对于下电区域与不下电区域的划分，只需在设计该SOC110时对其进行划分后配置每个区域的工作逻辑即可。下电区域在***进入低功耗状态后，关闭电源以节省***的功耗。不下电区域是在***处于任何状态下都保持上电的区域。即在现有技术中，当***进入低功耗状态后，CPU1120关闭电源以节省***的功耗，而***唤醒控制模块1110、USB控制器1130及USBPHY1140则保持上电。
而在本发明中，CPU1120、USB控制器1130及USB PHY1140位于下电区域，***唤醒控制模块1110位于不下电区域。当***进入低功耗状态后，CPU1120、USB控制器1130及USBPHY1140均可以完全下电，只有位于不下电区的***控制模块1110保持上电，与现有技术相比，降低了低功耗状态下***的功耗。
接下来结合图3-5介绍本发明实施例中提供的SOC、USB主设备及USB***。其中，图3为本发明实施例提供的SOC结构示意图，图4为本发明实施例提供的USB主设备结构示意图，图5为本发明实施例提供的USB***结构示意图。
请参见图3。如图3所示，SOC110至少可以包括：***唤醒控制模块1110、CPU1120、USB控制器1130及USB PHY1140。从图中可以看出，SOC110被划分为下电区域与不下电区域。其中，CPU1120、USB控制器1130及USB PHY1140处于下电区域，***唤醒控制模块1110处于不下电区域。
其中，CPU1120用于根据接收到的指令产生相应的控制信号，控制相应部件按照指定的要求进行动作。
USB控制器1130用于提供USB控制功能，与USB PHY1140一起完成数据传输功能。
USB PHY1140用于与USB从设备20进行数据传输。
***唤醒控制模块1110用于管理SOC110的运行模式。具体地，在SOC110接收到用于指示进入低功耗状态的指令后，将CPU1120、USB控制器1130及USB PHY1140下电；***唤醒控制模块1110还用于在SOC110接收到用于指示退出低功耗状态的指令后，将CPU1120、USB控制器1130及USB PHY1140上电。
在***进入低功耗状态以后，由于USB控制器1130及USB PHY1140下电，无法检测总线电平的变化，USB PHY1140也无法保持总线电平以免误触发信号导致总线电平的变化，使***退出低功耗状态，因此在本发明实施例中SOC110还用于在SOC110接收到用于指示进入低功耗状态的指令后，通过总线保持电路140保持目标总线的电平；其中，总线保持电路140包括总线保持器或下拉电阻，目标总线即为SOC与USB从设备之间的数据总线(D+、D-)120。可以知道的是，总线保持电路140不限于以上列举的部件，在实际使用过程中，还可以是其他用于保持目标总线电平的部件，在此不做限制。
具体地，总线保持电路140的设置方式包括但不限于以下几种：
在一种可能的实现方式中，总线保持电路140位于SOC110与USB接口130之间，与SOC110中的不下电区域上的管脚b相连，可以通过CPU1120控制该管脚b。当SOC110接收到用于指示进入低功耗状态的指令后，可以通过CPU1120控制总线保持电路140工作，维持目标总线电平保持不变，再将下电区下电。当SOC110接收到用于指示退出低功耗状态的指令后，***唤醒控制模块1110唤醒CPU1120、USB控制器1130及USB PHY1140，使其上电后，CPU1120再控制总线保持电路140停止工作。使USB***恢复正常的数据通信。
在另外一种可能的实现方式中，总线保持电路140还可以直接设置于SOC110中的不下电区域，通过CPU1120控制总线保持电路工作与关闭。
具体地，SOC110接收到用于指示进入低功耗状态的指令的方式包括但不限于以下几种：
可选的，SOC110接收到用于指示进入低功耗状态的指令包括：SOC110检测到目标总线120的电平在预设时间段内没有发生变化。其中，可以通过USB PHY1140来检测总线电平的变化。预设时间段例如可以是3ms、5ms、10ms等。总线电平的变化可以是两根数据总线D+、D-的电平发生翻转。例如，进入低功耗状态时，D+的电平为高电平，D-的电平为低电平，那么在退出低功耗状态时，D+的电平应该翻转为低电平，D-的电平应该翻转为高电平。
可选的，SOC110接收到用于指示进入低功耗状态的指令包括：SOC110接收到USB从设备20发送的数据包；其中，数据包为SOC110向所述USB从设备20发送LPM数据包后USB从设备20反馈回来的响应数据包，或者数据包为USB从设备20向SOC110发送的LPM数据包。
SOC110接收到用于指示退出低功耗状态的指令包括：SOC110通过***唤醒控制模块1110检测到目标总线120的电平发生变化。其中，电平发生变化包括电平发生翻转。
具体地，唤醒控制模1110通过管脚a与目标总线120(D+、D-)中的至少一根总线连接，检测到其电平值发生翻转即为接收到用于指示退出低功耗状态的指令。具体地，通过管脚a引出至少一根导线将***唤醒控制模块1110与目标总线120(D+、D-)中的至少一根总线连接，来检测目标总线120电平的变化。例如，可以通过管脚a引出一根导线与D+相连，也可以通过管脚a引出一根导线与D-相连，或者还可以通过管脚a引出两根导线分别与D+和D-相连。由于***唤醒控制模块1110处于不下电区域，因此，即使***进入低功耗状态后，***控制模块1110依然可以检测目标总线120电平的变化。目标总线120电平值发生翻转可以由USB从设备20触发，当USB从设备20需要向SOC110发送数据时，USB从设备20可以使目标总线120电平发生变化。在这种情况下，总线保持电路140无法保持目标总线120电平不变。USB从设备20触发的目标总线120电平发生变化的幅值远大于误触发信号触发的目标总线120电平发生变化的幅值。因此，总线保持电路140在低功耗状态下保持目标总线120电平可以避免由误触发信号引起的目标总线120电平的变化。
本发明实施例在***进入低功耗状态后，通过***唤醒控制模块检测总线电平，通过总线保持电路维持总线电平，取代低功耗状态下USB控制器和USB PHY的工作，使***进入低功耗状态时，USB控制器和USB PHY也可以下电，节约低功耗状态下***的电能消耗。
本发明实施例提供了一种USB主设备。如图4所示，USB主设备10至少可以包括SOC110、目标总线120、USB接口130及总线保持电路140。其中，SOC110至少可以包括：***唤醒控制模块1110、CPU1120、USB控制器1130及USB PHY1140。从图中可以看出，SOC110被划分为下电区域与不下电区域。其中，CPU1120、USB控制器1130及USB PHY1140处于下电区域，***唤醒控制模块1110处于不下电区域。目标总线120与SOC110中的USB PHY1140连接，用于与USB从设备完成数据通信。USB接口130用于为USB主设备10和USB从设备20提供连接接口。总线保持电路140与SOC110中的不下电区域连接，用于在***进入低功耗状态后保持目标总线120的电平不变，此时可以将CPU1120、USB控制器1130及USB PHY1140全部下电，节约***的电量消耗。
具体地，本发明实施例中SOC110的结构及工作原理可参见图3实施例描述的SOC。
本发明实施例提供了一种USB***。如图5所示，USB***可以包括USB主设备10、USB从设备20及USB连接线30，USB主设备10与USB从设备20可以通过USB连接线30连接，进行数据传输。例如，USB主设备10为电脑主机，USB从设备20为手机，USB连接线30为数据线，电脑主机和手机可以通过数据线进行数据传输。或者，本发明实施例提供的一种USB***中的USB从设备20可以包括USB连接线30。例如，USB主设备10为电脑主机，USB从设备20为有线鼠标，电脑主机和有线鼠标可以直接进行数据传输。或者，本发明实施例提供的一种USB***中可以只包括USB主设备10及USB从设备20，USB从设备20可以直接与USB主设备10连接进行数据传输。例如，USB主设备10为电脑主机，USB从设备20为USB闪存盘，USB闪存盘可以直接插在电脑主机上进行数据传输。
USB主设备10可以是能够与USB从设备20连接的USB主机，当该USB主机与USB从设备20连接后，可以与该USB从设备20进行数据传输。USB主设备10还可以是既可以作为USB主机又可以作为USB从设备20的USB OTG设备。在本发明实施例中的USB OTG设备用来实现USB主机的功能，可以与其他的USB从设备20连接，与USB从设备20进行数据传输。
具体地，USB主设备10至少可以包括SOC110、数据总线(D+、D-)120、USB接口130及总线保持电路140。其中，数据总线120用于连接SOC110与USB接口130。USB接口130用于为USB主设备10和USB从设备20提供连接接口。当USB从设备20与USB主设备10通过USB连接线30连接之后，SOC110通过数据总线120与USB从设备20进行数据传输。当***进入低功耗状态时，SOC110通过总线保持电路140保持数据总线120的电平，同时SOC110通过***唤醒控制模块1110检测数据总线120电平的变化。本发明实施例中SOC110的结构及工作原理可参见图3实施例描述的SOC。
本发明实施例还相应提供了一种USB唤醒方法。如图6所示，USB唤醒方法至少可以包括以下几个步骤：
S401：若SOC接收到用于指示进入低功耗状态的指令，则SOC将CPU、USB控制器和USB PHY下电。
具体地，SOC110接收到用于指示进入低功耗状态的指令的方式包括但不限于以下几种：
可选的，SOC110接收到用于指示进入低功耗状态的指令包括：SOC检测到目标总线(即为数据总线120)的电平在预设时间段内没有发生变化。其中，可以通过USB PHY1140来检测目标总线电平的变化。预设时间段例如可以但不限于是3ms、5ms、10ms等。目标总线120电平的变化可以是两根数据总线D+、D-的电平发生翻转。例如，进入低功耗状态时，D+的电平为高电平，D-的电平为低电平，那么在退出低功耗状态时，D+的电平应该翻转为低电平，D-的电平应该翻转为高电平。
可选的，SOC110接收到用于指示进入低功耗状态的指令包括：SOC110接收到USB从设备20发送的数据包；其中，数据包为SOC110向USB从设备20发送LPM数据包的响应数据包，或者数据包为USB从设备20向SOC110发送的LPM数据包。
具体地，若SOC110接收到用于指示进入低功耗状态的指令之后，该方法还包括：
S402：SOC通过总线保持电路保持目标总线的电平。
其中，总线保持电路140包括总线保持器或下拉电阻。
具体地，总线保持电路的设置方式包括以下几种：
在一种可能的实现方式中，总线保持电路140位于SOC110与USB接口130之间，与SOC110中的不下电区域相连，可以通过CPU1120控制总线保持电路。当SOC110接收到用于指示进入低功耗状态的指令后，可以通过CPU1120控制总线保持电路140工作，维持目标总线120电平保持不变，再将下电区下电。
在另外一种可能的实现方式中，总线保持电路140还可以直接设置于SOC110中的不下电区域，通过CPU1120控制总线保持电路140工作与关闭。
S403：若SOC接收到用于指示退出低功耗状态的指令，则SOC将CPU、USB控制器和USB PHY上电。
具体地，SOC110接收到用于指示退出低功耗状态的指令包括：SOC110通过***唤醒控制模块1110检测到目标总线120的电平发生变化。其中，电平发生变化包括电平发生翻转。
当SOC110接收到用于指示退出低功耗状态的指令后，***唤醒控制模块1110唤醒CPU1120、USB控制器1130及USB PHY1140，使其上电后，CPU1120再控制总线保持电路140停止工作，即关闭总线保持电路140，使USB***恢复正常的数据通信。
具体地，唤醒控制模1110与目标总线120中的至少一根总线连接，检测到其电平值发生翻转即为接收到用于指示退出低功耗状态的指令。目标总线120电平值发生翻转可以由USB从设备20触发，当USB从设备20需要向SOC110发送数据时，USB从设备20可以使目标总线120电平发生变化。在这种情况下，总线保持电路140无法保持目标总线120电平不变。USB从设备20触发的目标总线120电平发生变化的幅值远大于误触发信号触发的目标总线120电平发生变化的幅值。因此，总线保持电路140在低功耗状态下保持目标总线120电平可以避免由误触发信号引起的目标总线120电平的变化。
本发明实施例在***进入低功耗状态后，通过***唤醒控制模块检测总线电平，通过总线保持电路维持总线电平，取代低功耗状态下USB控制器和USB PHY的工作，使***进入低功耗状态时，USB控制器和USB PHY也可以下电，节约低功耗状态下***的电能消耗。
本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，所述的程序可存储于一计算机可读取存储介质中，该程序在执行时，可包括如上述各方法的实施例的流程。其中，所述的存储介质可为磁碟、光盘、只读存储记忆体(Read-Only Memory，ROM)或随机存储记忆体(Random AccessMemory，RAM)等。
本发明实施例方法中的步骤可以根据实际需要进行顺序调整、合并和删减。
本发明实施例装置中的模块可以根据实际需要进行合并、划分和删减。
以上所述，以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (13)

1.一种***级芯片SOC，其特征在于，包括：***唤醒控制模块、处理器CPU、USB控制器和通用串行总线物理层模块USB PHY；其中：
所述***唤醒控制模块用于在所述SOC接收到用于指示进入低功耗状态的指令后，将所述CPU、USB控制器及USB PHY下电；
所述***唤醒控制模块还用于在所述SOC接收到用于指示退出所述低功耗状态的指令后，将所述CPU、USB控制器及USB PHY上电；
所述SOC还用于在所述SOC接收到用于指示进入低功耗状态的指令后，通过总线保持电路保持目标总线的电平；其中，所述总线保持电路包括***唤醒控制器或下拉电阻，所述目标总线为所述SOC与USB从设备之间的总线；
以及，所述***唤醒控制模块具体用于，若所述目标总线电平发生变化，则将所述CPU、USB控制器和USB PHY上电。
2.如权利要求1所述的SOC，其特征在于，所述SOC接收到用于指示进入低功耗状态的指令包括：所述SOC检测到所述目标总线的电平在预设时间段内没有发生变化。
3.如权利要求1所述的SOC，其特征在于，所述SOC接收到用于指示进入低功耗状态的指令包括：所述SOC接收到USB从设备发送的数据包；其中，所述数据包为所述SOC向所述USB从设备发送链路层电源管理LPM数据包的响应数据包，或者所述数据包为所述USB从设备向所述SOC发送的LPM数据包。
4.如权利要求2或3所述的SOC，其特征在于，所述SOC接收到用于指示退出所述低功耗状态的指令包括：所述SOC通过所述***唤醒控制模块检测到所述目标总线电平发生变化。
5.如权利要求2或3所述的SOC，其特征在于，所述SOC还用于在所述***唤醒控制模块唤醒所述CPU、USB控制器及USB PHY之后，关闭所述总线保持电路。
6.一种通用串行总线USB主设备，其特征在于，包括：***级芯片SOC和总线保持电路；其中，所述SOC为权利要求1-5任一项所述的SOC。
7.一种通用串行总线USB***，其特征在于，包括：USB主设备和USB从设备；其中，所述USB主设备包括***级芯片SOC和总线保持电路；
其中，所述SOC为权利要求1-5任一项所述的SOC。
8.一种通用串行总线USB唤醒方法，其特征在于，包括：
若***级芯片SOC接收到用于指示进入低功耗状态的指令，则所述SOC将处理器CPU、USB控制器和通用串行总线物理层模块USB PHY下电；
若所述SOC接收到用于指示退出所述低功耗状态的指令，则所述SOC将所述CPU、USB控制器和USB PHY上电；
若所述***级芯片SOC接收到用于指示进入低功耗状态的指令之后，所述方法还包括：
所述SOC通过总线保持电路保持目标总线的电平，所述总线保持电路包括***唤醒控制器或下拉电阻，所述目标总线为所述SOC与USB从设备之间的总线；
若所述SOC接收到用于指示退出所述低功耗状态的指令，则所述SOC将所述CPU、USB控制器和USB PHY上电，包括：
若所述目标总线电平发生变化，则将所述CPU、USB控制器和USB PHY上电。
9.如权利要求8所述的方法，其特征在于，所述若所述目标总线电平发生变化，则将所述CPU、USB控制器和USB PHY上电，包括：
通过***唤醒控制模块检测所述目标总线的电平；
若所述目标总线电平发生变化，则通过所述***唤醒控制模块将所述CPU、USB控制器和USB PHY上电。
10.如权利要求8所述的方法，其特征在于，所述若***级芯片SOC接收到用于指示进入低功耗状态的指令包括：若***级芯片SOC检测到所述目标总线的电平在预设时间段内没有发生变化。
11.如权利要求8所述的方法，其特征在于，所述若***级芯片SOC接收到用于指示进入低功耗状态的指令包括：若所述***级芯片接收到USB从设备发送的数据包；其中，所述数据包为SOC向所述USB从设备发送链路层电源管理LPM数据包的响应数据包，或者所述数据包为所述USB从设备向所述SOC发送的LPM数据包。
12.如权利要求10或11所述的方法，其特征在于，所述SOC将所述CPU、USB控制器及USBPHY上电之后，所述方法还包括：
所述SOC关闭所述总线保持电路。
13.如权利要求8所述的方法，其特征在于，所述总线保持电路包括总线保持器或者下拉电阻。
CN201711212992.4A 2017-11-28 2017-11-28 ***级芯片、通用串行总线主设备、***及唤醒方法 Active CN109857243B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201711212992.4A CN109857243B (zh) 2017-11-28 2017-11-28 ***级芯片、通用串行总线主设备、***及唤醒方法
PCT/CN2018/086309 WO2019104947A1 (zh) 2017-11-28 2018-05-10 ***级芯片、通用串行总线主设备、***及唤醒方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711212992.4A CN109857243B (zh) 2017-11-28 2017-11-28 ***级芯片、通用串行总线主设备、***及唤醒方法

Publications (2)

Publication Number Publication Date
CN109857243A CN109857243A (zh) 2019-06-07
CN109857243B true CN109857243B (zh) 2022-04-05

Family

ID=66665341

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711212992.4A Active CN109857243B (zh) 2017-11-28 2017-11-28 ***级芯片、通用串行总线主设备、***及唤醒方法

Country Status (2)

Country Link
CN (1) CN109857243B (zh)
WO (1) WO2019104947A1 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110286741B (zh) * 2019-06-28 2020-12-29 深圳忆联信息***有限公司 一种固态硬盘片上***功耗管理方法及其装置
CN112732068B (zh) * 2019-10-14 2024-05-03 珠海格力电器股份有限公司 待机低功耗芯片、芯片进入及退出待机低功耗模式的方法
CN111158765B (zh) * 2019-12-17 2023-07-28 深圳市显控科技股份有限公司 主控芯片运行状态控制装置和方法
CN113094103B (zh) * 2020-01-09 2024-02-27 北京君正集成电路股份有限公司 一种恢复usb总线状态的检测电路***
CN113094105B (zh) * 2020-01-09 2024-02-27 北京君正集成电路股份有限公司 一种保证usb设备的低功耗状态且被唤醒的方法
CN113094104A (zh) * 2020-01-09 2021-07-09 北京君正集成电路股份有限公司 一种唤醒低功耗电路的检测电路的设计方法
CN113468093A (zh) * 2021-06-25 2021-10-01 厦门码灵半导体技术有限公司 工业级通用串行总线usb芯片、其唤醒方法及电子设备
CN115223488B (zh) * 2022-05-30 2024-05-10 北京奕斯伟计算技术股份有限公司 数据传输方法、装置、时序控制器及存储介质
CN115118534B (zh) * 2022-06-07 2023-11-17 合肥移瑞通信技术有限公司 Mbb设备的低功耗状态控制方法、装置、终端及存储介质
CN116028391B (zh) * 2022-07-15 2024-03-22 荣耀终端有限公司 电子设备、***设备及单线通信***
CN115857654B (zh) * 2023-02-27 2023-05-30 南京芯驰半导体科技有限公司 片上***低功耗控制方法、装置、片上***及电子设备
CN116414212B (zh) * 2023-04-13 2024-02-13 海光信息技术股份有限公司 芯粒以及芯粒的控制方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101369948A (zh) * 2008-09-19 2009-02-18 深圳市同洲电子股份有限公司 一种实现低功耗的通信***
CN101727418A (zh) * 2008-10-14 2010-06-09 安国国际科技股份有限公司 一种具省电功能的桥接装置
CN101901201A (zh) * 2010-08-06 2010-12-01 中兴通讯股份有限公司 一种在电子设备上实现usb otg功能的方法和装置
CN105446916A (zh) * 2014-08-29 2016-03-30 成都鼎桥通信技术有限公司 Usb总线状态切换方法及装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9552051B2 (en) * 2014-05-15 2017-01-24 Intel Corporation Block partition to minimize power leakage

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101369948A (zh) * 2008-09-19 2009-02-18 深圳市同洲电子股份有限公司 一种实现低功耗的通信***
CN101727418A (zh) * 2008-10-14 2010-06-09 安国国际科技股份有限公司 一种具省电功能的桥接装置
CN101901201A (zh) * 2010-08-06 2010-12-01 中兴通讯股份有限公司 一种在电子设备上实现usb otg功能的方法和装置
CN105446916A (zh) * 2014-08-29 2016-03-30 成都鼎桥通信技术有限公司 Usb总线状态切换方法及装置

Also Published As

Publication number Publication date
CN109857243A (zh) 2019-06-07
WO2019104947A1 (zh) 2019-06-06

Similar Documents

Publication Publication Date Title
CN109857243B (zh) ***级芯片、通用串行总线主设备、***及唤醒方法
US8745417B2 (en) Computer system and notebook computer, and method for controlling computer system
US9542267B2 (en) Enhanced recovery mechanisms
CN102799550B (zh) 基于芯片间高速接口hsic的唤醒、热插拔方法和设备
CN102778943B (zh) 状态控制方法、装置及便携终端
CN102959487B (zh) 提供用于将电子设备从低功率模式唤醒的唤醒逻辑
US8332676B2 (en) Methods of preparing a power saving state, universal serial bus device and universal serial bus host
CN106358273B (zh) 一种低功耗通信装置
US11463955B2 (en) Method for implementing low power consumption on standby for bluetooth security device and bluetooth security device
US9811145B2 (en) Reduction of idle power in a communication port
US20150006922A1 (en) Computer and waking method thereof
US20150253842A1 (en) Semiconductor device, and power control method for usbotg
US9612652B2 (en) Controlling power consumption by power management link
KR20150133085A (ko) 직렬 통신 장치 및 그 방법
KR20150095267A (ko) 데이터 저장 장치, 그 동작 방법, 및 이를 포함하는 데이터 처리 시스템
CN106063304B (zh) 用于基于消息的细粒度片上***功率门控的***和方法
CN113094105B (zh) 一种保证usb设备的低功耗状态且被唤醒的方法
US11947481B2 (en) Terminal and type C interface anti-corrosion method
CN114035477A (zh) 一种设备唤醒方法、装置及***
WO2012126396A1 (zh) 业务单板的节能方法、主控板、业务单板及接入设备
US20080250258A1 (en) Network processor and energy saving method thereof
CN104536840B (zh) 一种看门狗计时器及其控制方法
CN1519679B (zh) 调整中央处理器工作频率的装置及其方法
CN103123463A (zh) 一种控制***状态的方法及装置
CN113094104A (zh) 一种唤醒低功耗电路的检测电路的设计方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant