JP5816800B2 - Manufacturing method of solar cell - Google Patents

Manufacturing method of solar cell Download PDF

Info

Publication number
JP5816800B2
JP5816800B2 JP2014055927A JP2014055927A JP5816800B2 JP 5816800 B2 JP5816800 B2 JP 5816800B2 JP 2014055927 A JP2014055927 A JP 2014055927A JP 2014055927 A JP2014055927 A JP 2014055927A JP 5816800 B2 JP5816800 B2 JP 5816800B2
Authority
JP
Japan
Prior art keywords
semiconductor layer
amorphous semiconductor
type amorphous
type
solar cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2014055927A
Other languages
Japanese (ja)
Other versions
JP2014112735A (en
Inventor
豪 高濱
豪 高濱
雅義 小野
雅義 小野
博幸 森
博幸 森
村上　洋平
洋平 村上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Priority to JP2014055927A priority Critical patent/JP5816800B2/en
Publication of JP2014112735A publication Critical patent/JP2014112735A/en
Application granted granted Critical
Publication of JP5816800B2 publication Critical patent/JP5816800B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells

Description

本発明は、裏面接合型の太陽電池の製造方法に関する。   The present invention relates to a method for manufacturing a back junction solar cell.

太陽電池は、クリーンで無尽蔵に供給される太陽光を直接電気に変換できるため、新しいエネルギー源として期待されている。   Solar cells are expected as a new energy source because they can directly convert clean and infinitely supplied sunlight into electricity.

従来、基板の裏面上に複数のｐ側電極と複数のｎ側電極とを備える、いわゆる裏面接合型の太陽電池が提案されている（例えば、特許文献１参照）。   Conventionally, a so-called back junction type solar cell including a plurality of p-side electrodes and a plurality of n-side electrodes on the back surface of a substrate has been proposed (for example, see Patent Document 1).

特許文献１に記載の太陽電池は、以下の方法によって製造される。まず、基板の裏面をクリーニングする。次に、基板の裏面上に所定パターンの第１マスクを設けて、ｉ型半導体層、ｐ型半導体層及びｐ側電極を順次形成する。次に、第１マスクを除去して、基板の裏面上からｐ側電極上に跨るようにｉ型半導体層及びｎ型半導体層を順次形成する。次に、第１マスクと反対パターンの第２マスクをｎ型半導体層上に設けて、ｎ側電極を形成する。   The solar cell described in Patent Document 1 is manufactured by the following method. First, the back surface of the substrate is cleaned. Next, a first mask having a predetermined pattern is provided on the back surface of the substrate, and an i-type semiconductor layer, a p-type semiconductor layer, and a p-side electrode are sequentially formed. Next, the first mask is removed, and an i-type semiconductor layer and an n-type semiconductor layer are sequentially formed so as to extend from the back surface of the substrate to the p-side electrode. Next, a second mask having a pattern opposite to the first mask is provided on the n-type semiconductor layer to form an n-side electrode.

特開２００５−１０１１５１号公報（[００３９]段落、図２）Japanese Patent Laying-Open No. 2005-101151 (paragraph [0039], FIG. 2)

ここで、基板の裏面におけるキャリアの再結合を抑制するには、ｉ型半導体層及びｎ型半導体層を順次形成する前に、基板の裏面のうち第１マスクが設けられた領域にクリーニング処理を施すことが好ましい。   Here, in order to suppress carrier recombination on the back surface of the substrate, a cleaning process is performed on the region of the back surface of the substrate where the first mask is provided before the i-type semiconductor layer and the n-type semiconductor layer are sequentially formed. It is preferable to apply.

しかしながら、ｐ側電極形成後において、例えばウェットエッチング処理のようなクリーニング処理を施すと、イオン化されたｐ側電極の構成物質によって基板の裏面が汚染されてしまう。また、ｐ側電極形成前にクリーニング処理を施すと、ｐ側電極形成時に、基板の裏面がｐ側電極の構成物質によって汚染されてしまう。従って、特許文献１に記載の手法では、基板の裏面におけるキャリアの再結合を抑制することが困難であった。   However, when a cleaning process such as a wet etching process is performed after the p-side electrode is formed, the back surface of the substrate is contaminated by the ionized constituent material of the p-side electrode. If the cleaning process is performed before the p-side electrode is formed, the back surface of the substrate is contaminated with the constituent material of the p-side electrode when the p-side electrode is formed. Therefore, with the technique described in Patent Document 1, it is difficult to suppress carrier recombination on the back surface of the substrate.

本発明は、上述の状況に鑑みてなされたものであり、キャリアの再結合を抑制可能とする太陽電池の製造方法を提供することを目的とする。   This invention is made | formed in view of the above-mentioned situation, and it aims at providing the manufacturing method of the solar cell which can suppress recombination of a carrier.

本発明の特徴に係る太陽電池の製造方法は、半導体基板の一主面の第１領域上において、第１導電型を有する第１半導体層を形成する工程Ａと、前記一主面の第２領域上をクリーニングする工程Ｂと、前記一主面の前記第２領域上から前記第１半導体層上に跨って、第２導電型を有する第２半導体層を形成する工程Ｃとを備えることを要旨とする。   A method for manufacturing a solar cell according to a feature of the present invention includes: a step A of forming a first semiconductor layer having a first conductivity type on a first region of one main surface of a semiconductor substrate; A process B for cleaning a region; and a process C for forming a second semiconductor layer having a second conductivity type from the second region of the one main surface to the first semiconductor layer. The gist.

本発明の特徴に係る太陽電池の製造方法によれば、一主面のうち第２領域上をクリーニングした後に、第２領域上に第２半導体層を形成することができる。従って、半導体基板の一主面と第２半導体層との界面においてキャリアが再結合することを抑制することができる。   According to the method for manufacturing a solar cell according to the feature of the present invention, the second semiconductor layer can be formed on the second region after cleaning the second region on one main surface. Accordingly, recombination of carriers at the interface between one main surface of the semiconductor substrate and the second semiconductor layer can be suppressed.

本発明の特徴に係る太陽電池の製造方法において、前記工程Ａは、前記一主面の略全面に前記第１導電型を有する第３半導体層を形成する工程と、前記第３半導体層のうち前記第１の領域上に形成された部分をレジスト膜で覆う工程と、前記第３半導体層のうち前記レジスト膜から露出する部分を除去する工程と、前記レジスト膜を除去する工程とを含んでいてもよい。   In the method for manufacturing a solar cell according to the feature of the present invention, the step A includes a step of forming a third semiconductor layer having the first conductivity type over substantially the entire surface of the one main surface, and among the third semiconductor layers, Covering a portion formed on the first region with a resist film; removing a portion of the third semiconductor layer exposed from the resist film; and removing the resist film. May be.

本発明の特徴に係る太陽電池の製造方法は、前記工程Ａと前記工程Ｂの間に、前記第１半導体層上に再結合層を形成する工程をさらに備え、前記工程Ｃにおいて、前記第２領域上から前記再結合層上に跨って、前記第２半導体層を形成してもよい。   The method for manufacturing a solar cell according to a feature of the present invention further includes a step of forming a recombination layer on the first semiconductor layer between the step A and the step B, and in the step C, the second The second semiconductor layer may be formed across the region and the recombination layer.

本発明によれば、キャリアの再結合を抑制可能とする太陽電池の製造方法を提供することができる。   ADVANTAGE OF THE INVENTION According to this invention, the manufacturing method of the solar cell which can suppress recombination of a carrier can be provided.

本発明の第１実施形態に係る太陽電池１００の裏面側の平面図である。It is a top view of the back surface side of the solar cell 100 which concerns on 1st Embodiment of this invention. 図１のＡ−Ａ線における拡大断面図である。It is an expanded sectional view in the AA line of FIG. 本発明の第１実施形態に係る太陽電池１０の製造方法を説明するための図である。It is a figure for demonstrating the manufacturing method of the solar cell 10 which concerns on 1st Embodiment of this invention. 本発明の第１実施形態に係る太陽電池１０の製造方法を説明するための図である。It is a figure for demonstrating the manufacturing method of the solar cell 10 which concerns on 1st Embodiment of this invention. 本発明の第１実施形態に係る太陽電池１０の製造方法を説明するための図である。It is a figure for demonstrating the manufacturing method of the solar cell 10 which concerns on 1st Embodiment of this invention. 本発明の第１実施形態に係る太陽電池１０の製造方法を説明するための図である。It is a figure for demonstrating the manufacturing method of the solar cell 10 which concerns on 1st Embodiment of this invention. 本発明の第２実施形態に係る太陽電池１００の拡大断面図である。It is an expanded sectional view of the solar cell 100 which concerns on 2nd Embodiment of this invention. 本発明の第２実施形態に係る太陽電池１０の製造方法を説明するための図である。It is a figure for demonstrating the manufacturing method of the solar cell 10 which concerns on 2nd Embodiment of this invention. 本発明の第２実施形態に係る太陽電池１０の製造方法を説明するための図である。It is a figure for demonstrating the manufacturing method of the solar cell 10 which concerns on 2nd Embodiment of this invention. 本発明の第２実施形態に係る太陽電池１０の製造方法を説明するための図である。It is a figure for demonstrating the manufacturing method of the solar cell 10 which concerns on 2nd Embodiment of this invention. 本発明の第２実施形態に係る太陽電池１０の製造方法を説明するための図である。It is a figure for demonstrating the manufacturing method of the solar cell 10 which concerns on 2nd Embodiment of this invention.

次に、図面を用いて、本発明の実施形態について説明する。以下の図面の記載において、同一又は類似の部分には、同一又は類似の符号を付している。ただし、図面は模式的なものであり、各寸法の比率等は現実のものとは異なることに留意すべきである。従って、具体的な寸法等は以下の説明を参酌して判断すべきものである。又、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。   Next, embodiments of the present invention will be described with reference to the drawings. In the following description of the drawings, the same or similar parts are denoted by the same or similar reference numerals. However, it should be noted that the drawings are schematic and ratios of dimensions and the like are different from actual ones. Accordingly, specific dimensions and the like should be determined in consideration of the following description. Moreover, it is a matter of course that portions having different dimensional relationships and ratios are included between the drawings.

［第１実施形態］
（太陽電池の構成）
本発明の第１実施形態に係る太陽電池の構成について、図１及び図２を参照しながら説明する。図１は、第１実施形態に係る太陽電池１００の裏面側の平面図である。図２は、図１のＡ−Ａ線における拡大断面図である。 [First Embodiment]
(Configuration of solar cell)
The configuration of the solar cell according to the first embodiment of the present invention will be described with reference to FIGS. 1 and 2. FIG. 1 is a plan view of the back surface side of the solar cell 100 according to the first embodiment. FIG. 2 is an enlarged cross-sectional view taken along line AA in FIG.

図１及び図２に示すように、太陽電池１００は、ｎ型結晶シリコン基板１０ｎ、ｉ型非晶質半導体層１１ｉ、ｐ型非晶質半導体層１１ｐ、ｉ型非晶質半導体層１２ｉ、ｎ型非晶
質半導体層１２ｎ、ｐ側電極２０ｐ及びｎ側電極２０ｎを備える。 As shown in FIGS. 1 and 2, the solar cell 100 includes an n-type crystalline silicon substrate 10n, an i-type amorphous semiconductor layer 11i, a p-type amorphous semiconductor layer 11p, an i-type amorphous semiconductor layer 12i, n A type amorphous semiconductor layer 12n, a p-side electrode 20p, and an n-side electrode 20n are provided.

ｎ型結晶シリコン基板１０ｎは、薄板状の単結晶シリコン或いは多結晶シリコンからなる。ｎ型結晶シリコン基板１０ｎは、太陽光を受ける受光面と、受光面の反対側に設けられた裏面とを有する。ｎ型結晶シリコン基板１０ｎは、受光面における受光によって光生成キャリアを生成する。光生成キャリアとは、光がｎ型結晶シリコン基板１０ｎに吸収されて生成される正孔と電子とをいう。なお、図示しないが、ｎ型結晶シリコン基板１０ｎの受光面には光の入射を遮る構造体（例えば、電極など）は形成されておらず、受光面全面での受光が可能であることに留意すべきである。   The n-type crystalline silicon substrate 10n is made of thin single crystal silicon or polycrystalline silicon. N-type crystalline silicon substrate 10n has a light receiving surface for receiving sunlight and a back surface provided on the opposite side of the light receiving surface. The n-type crystalline silicon substrate 10n generates photogenerated carriers by receiving light on the light receiving surface. The photogenerated carrier refers to holes and electrons generated when light is absorbed by the n-type crystalline silicon substrate 10n. Note that although not shown in the drawing, a structure (for example, an electrode or the like) that blocks light incidence is not formed on the light receiving surface of the n-type crystalline silicon substrate 10n, and light can be received over the entire light receiving surface. Should.

ｉ型非晶質半導体層１１ｉは、ｎ型結晶シリコン基板１０ｎの裏面上において、第１方向に沿って形成される。ｉ型非晶質半導体層１１ｉは、不純物を積極的に導入することなく形成されている。ｉ型非晶質半導体層１１ｉの厚みは、実質的に発電に寄与しない程度、例えば数Å〜２５０Å程度である。   The i-type amorphous semiconductor layer 11i is formed along the first direction on the back surface of the n-type crystalline silicon substrate 10n. The i-type amorphous semiconductor layer 11i is formed without positively introducing impurities. The i-type amorphous semiconductor layer 11i has a thickness that does not substantially contribute to power generation, for example, about several to 250 inches.

ｐ型非晶質半導体層１１ｐは、ｉ型非晶質半導体層１１ｉ上において、第１方向に沿って形成される。ｐ型非晶質半導体層１１ｐは、ｐ型の導電型を有する。ｐ型非晶質半導体層１１ｐの厚みは、例えば１０ｎｍ程度である。   The p-type amorphous semiconductor layer 11p is formed along the first direction on the i-type amorphous semiconductor layer 11i. The p-type amorphous semiconductor layer 11p has p-type conductivity. The thickness of the p-type amorphous semiconductor layer 11p is, for example, about 10 nm.

なお、ｉ型非晶質半導体層１１ｉは形成されていなくてもよいが、ｎ型結晶シリコン基板１０ｎ上にｉ型非晶質半導体層１１ｉとｐ型非晶質半導体層１１ｐとが順次形成された構造（いわゆる、「ＨＩＴ構造」）によれば、ｐｎ接合特性を向上することができるので好ましい。   The i-type amorphous semiconductor layer 11i may not be formed, but the i-type amorphous semiconductor layer 11i and the p-type amorphous semiconductor layer 11p are sequentially formed on the n-type crystalline silicon substrate 10n. The structure (so-called “HIT structure”) is preferable because the pn junction characteristics can be improved.

ｉ型非晶質半導体層１２ｉは、ｎ型結晶シリコン基板１０ｎの裏面上からｐ型非晶質半導体層１１ｐ上に跨って形成される。第１実施形態では、ｉ型非晶質半導体層１２ｉは、ｎ型結晶シリコン基板１０ｎの裏面のほぼ全面を覆うように形成される。ｉ型非晶質半導体層１２ｉは、不純物を積極的に導入することなく形成されている。ｉ型非晶質半導体層１２ｉの厚みは、例えば数Å〜２５０Å程度である。   The i-type amorphous semiconductor layer 12i is formed from the back surface of the n-type crystalline silicon substrate 10n to the p-type amorphous semiconductor layer 11p. In the first embodiment, the i-type amorphous semiconductor layer 12i is formed so as to cover almost the entire back surface of the n-type crystalline silicon substrate 10n. The i-type amorphous semiconductor layer 12i is formed without positively introducing impurities. The thickness of the i-type amorphous semiconductor layer 12i is, for example, about several to 250 inches.

ｎ型非晶質半導体層１２ｎは、ｉ型非晶質半導体層１２ｉ上に形成される。第１実施形態では、ｎ型非晶質半導体層１２ｎは、ｉ型非晶質半導体層１２ｉを覆うように形成される。ｎ型非晶質半導体層１２ｎは、ｐ型非晶質半導体層１１ｐと異なるｎ型の導電型を有する。ｎ型非晶質半導体層１２ｎの厚みは、例えば１０ｎｍ程度である。   The n-type amorphous semiconductor layer 12n is formed on the i-type amorphous semiconductor layer 12i. In the first embodiment, the n-type amorphous semiconductor layer 12n is formed so as to cover the i-type amorphous semiconductor layer 12i. The n-type amorphous semiconductor layer 12n has an n-type conductivity type different from that of the p-type amorphous semiconductor layer 11p. The thickness of the n-type amorphous semiconductor layer 12n is, for example, about 10 nm.

なお、ｎ型結晶シリコン基板１０ｎ上にｉ型非晶質半導体層１２ｉが形成された構造（いわゆる、「ＢＳＦ構造」）によれば、ｎ型結晶シリコン基板１０ｎの裏面と非晶質半導体層との界面における少数キャリアの再結合を抑制することができる。   According to the structure in which the i-type amorphous semiconductor layer 12i is formed on the n-type crystalline silicon substrate 10n (so-called “BSF structure”), the back surface of the n-type crystalline silicon substrate 10n, the amorphous semiconductor layer, Minority carrier recombination at the interface can be suppressed.

なお、ｎ型結晶シリコン基板１０ｎの裏面とｎ型非晶質半導体層１２ｎとの間に薄いｉ型非晶質半導体層１２ｉを介挿した構造によれば、ｎ型結晶シリコン基板１０ｎの裏面とｎ型非晶質半導体層１２ｎとの間の特性を向上させることができる。   According to the structure in which the thin i-type amorphous semiconductor layer 12i is interposed between the back surface of the n-type crystalline silicon substrate 10n and the n-type amorphous semiconductor layer 12n, the back surface of the n-type crystalline silicon substrate 10n The characteristics between the n-type amorphous semiconductor layer 12n can be improved.

ここで、ｉ型非晶質半導体層１１ｉ、ｉ型非晶質半導体層１２ｉ、ｐ型非晶質半導体層１１ｐ及びｎ型非晶質半導体層１２ｎそれぞれは、シリコンを含む非晶質半導体によって構成することができる。このような非晶質半導体としては、非晶質シリコン、非晶質シリコンカーバイド、或いは非晶質シリコンゲルマニウムなどが挙げられるが、これに限らず他の非晶質半導体を用いてもよい。また、ｉ型非晶質半導体層１１ｉ、ｉ型非晶質半導体層１２ｉ、ｐ型非晶質半導体層１１ｐ及びｎ型非晶質半導体層１２ｎそれぞれは、１種の非晶質半導体によって構成されていてもよいし、また、２種以上の非晶質半導体が組み合
わされていてもよい。 Here, each of the i-type amorphous semiconductor layer 11i, the i-type amorphous semiconductor layer 12i, the p-type amorphous semiconductor layer 11p, and the n-type amorphous semiconductor layer 12n is composed of an amorphous semiconductor containing silicon. can do. Examples of such an amorphous semiconductor include amorphous silicon, amorphous silicon carbide, and amorphous silicon germanium. However, the present invention is not limited to this, and other amorphous semiconductors may be used. Each of the i-type amorphous semiconductor layer 11i, the i-type amorphous semiconductor layer 12i, the p-type amorphous semiconductor layer 11p, and the n-type amorphous semiconductor layer 12n is composed of one kind of amorphous semiconductor. In addition, two or more kinds of amorphous semiconductors may be combined.

ｐ側電極２０ｐは、キャリアを収集する収集電極である。ｐ側電極２０ｐは、ｉ型非晶質半導体層１２ｉ及びｎ型非晶質半導体層１２ｎを介して、ｐ型非晶質半導体層１１ｐ上に形成される。従って、ｐ側電極２０ｐは、第１方向に沿ってライン状に形成される。   The p-side electrode 20p is a collection electrode that collects carriers. The p-side electrode 20p is formed on the p-type amorphous semiconductor layer 11p via the i-type amorphous semiconductor layer 12i and the n-type amorphous semiconductor layer 12n. Therefore, the p-side electrode 20p is formed in a line shape along the first direction.

ｎ側電極２０ｎは、キャリアを収集する収集電極である。ｎ側電極２０ｎは、ｉ型非晶質半導体層１２ｉ及びｎ型非晶質半導体層１２ｎを介して、ｎ型結晶シリコン基板１０ｎの裏面上に形成される。従って、ｎ側電極２０ｎは、一のｐ側電極２０ｐと他のｐ側電極２０ｐとの間において、第１方向に沿ってライン状に形成される。   The n-side electrode 20n is a collection electrode that collects carriers. The n-side electrode 20n is formed on the back surface of the n-type crystalline silicon substrate 10n via the i-type amorphous semiconductor layer 12i and the n-type amorphous semiconductor layer 12n. Therefore, the n-side electrode 20n is formed in a line shape along the first direction between the one p-side electrode 20p and the other p-side electrode 20p.

なお、ｐ側電極２０ｐ及びｎ側電極２０ｎは、単層構造でも良いし、複数層の積層構造でも良い。また、積層構造の場合、ｎ型非晶質半導体層１２ｎ側に透明導電層を設けてもよい。透明導電層としては、例えば、酸化インジウムや酸化錫或いは酸化亜鉛などの透明導電性酸化物を用いることができる。   Note that the p-side electrode 20p and the n-side electrode 20n may have a single layer structure or a multi-layer structure. In the case of a laminated structure, a transparent conductive layer may be provided on the n-type amorphous semiconductor layer 12n side. As the transparent conductive layer, for example, a transparent conductive oxide such as indium oxide, tin oxide, or zinc oxide can be used.

また、ｐ側電極２０ｐ及びｎ側電極２０ｎそれぞれは、ｐ型非晶質半導体層１１ｐ又はｎ型非晶質半導体層１２ｎの略全面を覆うように形成されていてもよい。これによって、ｐ型非晶質半導体層１１ｐ又はｎ型非晶質半導体層１２ｎのシート抵抗がそれほど小さくない場合でも、ｐ側電極２０ｐ及びｎ側電極２０ｎによって十分キャリアを収集することができる。   Each of the p-side electrode 20p and the n-side electrode 20n may be formed so as to cover substantially the entire surface of the p-type amorphous semiconductor layer 11p or the n-type amorphous semiconductor layer 12n. Thereby, even when the sheet resistance of the p-type amorphous semiconductor layer 11p or the n-type amorphous semiconductor layer 12n is not so small, carriers can be sufficiently collected by the p-side electrode 20p and the n-side electrode 20n.

（太陽電池の製造方法）
次に、太陽電池１００の製造方法について、太陽電池１００の断図面を参照しながら説明する。 (Method for manufacturing solar cell)
Next, a method for manufacturing the solar cell 100 will be described with reference to a sectional view of the solar cell 100.

まず、図３に示すように、ＣＶＤ法を用いて、ｎ型結晶シリコン基板１０ｎの裏面全面に、ｉ型非晶質半導体層１１ｉ及びｐ型非晶質半導体層１１ｐを順次形成する。   First, as shown in FIG. 3, an i-type amorphous semiconductor layer 11i and a p-type amorphous semiconductor layer 11p are sequentially formed on the entire back surface of the n-type crystalline silicon substrate 10n using a CVD method.

次に、図４に示すように、ｐ型非晶質半導体層１１ｐ上に、所定のパターンでレジスト膜３０を塗布する。所定のパターンは、ｐ側電極２０ｐが形成される領域に対応しており、例えば、図１の一点鎖線を基準に設定される。続いて、ウェットエッチング処理を施すことによって、ｉ型非晶質半導体層１１ｉ及びｐ型非晶質半導体層１１ｐのうちレジスト膜３０から露出する露出領域Ｒ１を除去する。これによって、ｉ型非晶質半導体層１１ｉ及びｐ型非晶質半導体層１１ｐは、パターニングされる。   Next, as shown in FIG. 4, a resist film 30 is applied in a predetermined pattern on the p-type amorphous semiconductor layer 11p. The predetermined pattern corresponds to a region where the p-side electrode 20p is formed, and is set, for example, based on the one-dot chain line in FIG. Subsequently, the exposed region R1 exposed from the resist film 30 in the i-type amorphous semiconductor layer 11i and the p-type amorphous semiconductor layer 11p is removed by performing a wet etching process. Thereby, the i-type amorphous semiconductor layer 11i and the p-type amorphous semiconductor layer 11p are patterned.

次に、図５に示すように、レジスト膜３０を除去した後、ウェットエッチング処理及び水素プラズマ処理を施すことによって、ｎ型結晶シリコン基板１０ｎの裏面のうち露出する露出領域Ｒ２をクリーニングする。なお、この場合、ｐ型非晶質半導体層１１ｐの表面にウェットエッチング処理及び水素プラズマ処理が施される程度を小さくすることが好ましい。   Next, as shown in FIG. 5, after the resist film 30 is removed, the exposed region R2 exposed on the back surface of the n-type crystalline silicon substrate 10n is cleaned by performing a wet etching process and a hydrogen plasma process. In this case, it is preferable to reduce the degree to which wet etching treatment and hydrogen plasma treatment are performed on the surface of the p-type amorphous semiconductor layer 11p.

次に、図６に示すように、ＣＶＤ法を用いて、ｎ型結晶シリコン基板１０ｎの裏面上からｐ型非晶質半導体層１１ｐ上に跨って、ｉ型非晶質半導体層１２ｉ及びｎ型非晶質半導体層１２ｎを順次形成する。   Next, as shown in FIG. 6, by using the CVD method, the i-type amorphous semiconductor layer 12i and the n-type are straddled from the back surface of the n-type crystalline silicon substrate 10n to the p-type amorphous semiconductor layer 11p. Amorphous semiconductor layers 12n are sequentially formed.

次に、ＣＶＤ法、スパッタ法、蒸着法、メッキ法或いは印刷法などを用いて、ｎ型非晶質半導体層１２ｎ上に所定のパターンでｐ側電極２０ｐ及びｎ側電極２０ｎを形成する。（作用及び効果）
第１実施形態に係る太陽電池１００の製造方法は、ｉ型非晶質半導体層１１ｉ及びｐ型
非晶質半導体層１１ｐのパターニング工程の後、ｉ型非晶質半導体層１２ｉの形成工程前に、ｎ型結晶シリコン基板１０ｎの裏面のうち露出領域Ｒ２のクリーニング工程を備える。 Next, the p-side electrode 20p and the n-side electrode 20n are formed in a predetermined pattern on the n-type amorphous semiconductor layer 12n by using a CVD method, a sputtering method, a vapor deposition method, a plating method, a printing method, or the like. (Function and effect)
The manufacturing method of the solar cell 100 according to the first embodiment is after the patterning process of the i-type amorphous semiconductor layer 11i and the p-type amorphous semiconductor layer 11p and before the process of forming the i-type amorphous semiconductor layer 12i. The cleaning step of the exposed region R2 in the back surface of the n-type crystalline silicon substrate 10n is provided.

従って、ｎ型結晶シリコン基板１０ｎの裏面とｉ型非晶質半導体層１２ｉとの界面におけるキャリアの再結合を抑制することができる。   Therefore, carrier recombination at the interface between the back surface of n-type crystalline silicon substrate 10n and i-type amorphous semiconductor layer 12i can be suppressed.

また、第１実施形態に係る太陽電池１００の製造方法では、露出領域Ｒ２のクリーニング工程の後、ｉ型非晶質半導体層１２ｉ及びｎ型非晶質半導体層１２ｎを順次形成する。従って、ｉ型非晶質半導体層１２ｉ及びｎ型非晶質半導体層１２ｎをマスクなどによってパターニングする必要がない。そのため、太陽電池１００の生産性を向上させることができる。   In the method for manufacturing the solar cell 100 according to the first embodiment, the i-type amorphous semiconductor layer 12i and the n-type amorphous semiconductor layer 12n are sequentially formed after the cleaning process of the exposed region R2. Therefore, it is not necessary to pattern the i-type amorphous semiconductor layer 12i and the n-type amorphous semiconductor layer 12n with a mask or the like. Therefore, the productivity of the solar cell 100 can be improved.

［第２実施形態］
以下において、第２実施形態に係る太陽電池１００について、図面を参照しながら説明する。以下においては、第１実施形態との相違点について主に説明する。具体的には、第２実施形態に係る太陽電池１００は、ｐ型非晶質半導体層１１ｐとｉ型非晶質半導体層１２ｉとの間に介挿される再結合層Ｒを有する。 [Second Embodiment]
Below, the solar cell 100 which concerns on 2nd Embodiment is demonstrated, referring drawings. In the following, differences from the first embodiment will be mainly described. Specifically, the solar cell 100 according to the second embodiment includes a recombination layer R interposed between the p-type amorphous semiconductor layer 11p and the i-type amorphous semiconductor layer 12i.

（太陽電池の構成）
本発明の第２実施形態に係る太陽電池の構成について、図７を参照しながら説明する。図７は、第２実施形態に係る太陽電池１００の断面図である。 (Configuration of solar cell)
The configuration of the solar cell according to the second embodiment of the present invention will be described with reference to FIG. FIG. 7 is a cross-sectional view of the solar cell 100 according to the second embodiment.

図７に示すように、太陽電池１００は、ｐ型非晶質半導体層１１ｐ上に形成される再結合層Ｒを有する。   As shown in FIG. 7, the solar cell 100 has a recombination layer R formed on the p-type amorphous semiconductor layer 11p.

再結合層Ｒは、ｎ型結晶シリコン基板１０ｎ、ｉ型非晶質半導体層１１ｉ及びｐ型非晶質半導体層１１ｐによって形成される電界とは逆向きの電界が、ｐ型非晶質半導体層１１ｐ、ｉ型非晶質半導体層１２ｉ及びｎ型非晶質半導体層１２ｎによって形成されることを抑制するために設けられている。従って、本実施形態では、再結合層Ｒを介挿することによって、ｐ側電極２０ｐとｐ型非晶質半導体層１１ｐとの間での低抵抗化が図られている。   The recombination layer R has an electric field opposite to the electric field formed by the n-type crystalline silicon substrate 10n, the i-type amorphous semiconductor layer 11i, and the p-type amorphous semiconductor layer 11p. 11p, provided to prevent the i-type amorphous semiconductor layer 12i and the n-type amorphous semiconductor layer 12n from being formed. Therefore, in the present embodiment, by interposing the recombination layer R, the resistance between the p-side electrode 20p and the p-type amorphous semiconductor layer 11p is reduced.

なお、抵抗成分の増大を抑制するためには、再結合層Ｒの厚みは、０．１〜２０ｎｍであることが好ましく、より好ましくは１〜１０ｎｍであることが好ましい。   In order to suppress an increase in resistance component, the thickness of the recombination layer R is preferably 0.1 to 20 nm, more preferably 1 to 10 nm.

以上のような特性を有する再結合層Ｒは、（１）エネルギーバンド中に存在する多くのギャップ内準位が存在する半導体材料や、（２）ｐ型非晶質半導体層１１ｐとオーム性接触する金属材料によって形成される。   The recombination layer R having the above-described characteristics includes (1) a semiconductor material in which many levels in the gap exist in the energy band, and (2) an ohmic contact with the p-type amorphous semiconductor layer 11p. Formed of a metallic material.

（１）エネルギーバンド中に多くのギャップ内準位が存在する半導体材料
このような半導体材料を用いた場合、エネルギーバンド中に多くのギャップ内準位を介したキャリアの再結合を利用することによって、ｐ型非晶質半導体層１１ｐを介してｎ型結晶シリコン基板１０ｎで生成されたキャリアを取り出すことができる。従って、ｐ型非晶質半導体層１１ｐの表面に再結合層Ｒを形成しても、両層の接触は、低抵抗、すなわちオーム性接触に近似する。 (1) Semiconductor material in which many in-gap levels exist in the energy band When such a semiconductor material is used, by utilizing recombination of carriers through many in-gap levels in the energy band The carriers generated in the n-type crystalline silicon substrate 10n can be taken out through the p-type amorphous semiconductor layer 11p. Therefore, even if the recombination layer R is formed on the surface of the p-type amorphous semiconductor layer 11p, the contact between both layers approximates a low resistance, that is, an ohmic contact.

また、上述の通り、再結合層Ｒの表面に形成されるｉ型非晶質半導体層１２ｉの厚みは極めて薄いので、キャリアに対する障壁としての作用は極めて小さい。   Further, as described above, since the i-type amorphous semiconductor layer 12i formed on the surface of the recombination layer R is extremely thin, its function as a barrier against carriers is extremely small.

以上のように、ｐ側電極２０ｐとｐ型非晶質半導体層１１ｐとの間での低抵抗化が図られることによって、ｐ側電極２０ｐからキャリアを良好に取り出すことが可能となる。   As described above, by reducing the resistance between the p-side electrode 20p and the p-type amorphous semiconductor layer 11p, carriers can be taken out from the p-side electrode 20p satisfactorily.

ここで、再結合層Ｒを構成する半導体材料としては、（i）多量の不純物を含有する半導体材料や、（ii）多くの格子欠陥を含む半導体材料を用いることができる。なお、ｐ型非晶質半導体層１１ｐよりも多量のｐ型不純物を含有するｐ型半導体材料や、なお、上記（i）の材料としては、ｐ型非晶質半導体層１１ｐよりも多量のｐ型不純物を含有するｐ型半導体材料や、ｎ型非晶質半導体層１２ｎよりも多量のｎ型不純物を含有するｎ型半導体材料などを用いることができる。また、上記（ii）の材料としては、例えば、非晶質シリコンにカーボンやゲルマニウムなどの異種元素を混入して格子欠陥を増大させた半導体材料（非晶質シリコンカーバイド、非晶質シリコンゲルマニウム）や、ｐ型又はｎ型の微結晶シリコンなどを用いることができる。   Here, as the semiconductor material constituting the recombination layer R, (i) a semiconductor material containing a large amount of impurities and (ii) a semiconductor material containing many lattice defects can be used. Note that a p-type semiconductor material containing a larger amount of p-type impurities than the p-type amorphous semiconductor layer 11p, and a material of the above (i) includes a larger amount of p than the p-type amorphous semiconductor layer 11p. A p-type semiconductor material containing n-type impurities, an n-type semiconductor material containing a larger amount of n-type impurities than the n-type amorphous semiconductor layer 12n, or the like can be used. In addition, as the material of (ii) above, for example, a semiconductor material in which different types of elements such as carbon and germanium are mixed into amorphous silicon to increase lattice defects (amorphous silicon carbide, amorphous silicon germanium) Alternatively, p-type or n-type microcrystalline silicon can be used.

なお、再結合層Ｒの導電型がｐ型である場合には、再結合層Ｒを非晶質半導体層１２ｐと同じ原料ガスを用いて形成することができるので、製造コストの増加を抑制することができる。   Note that, when the conductivity type of the recombination layer R is p-type, the recombination layer R can be formed using the same source gas as that of the amorphous semiconductor layer 12p, so that an increase in manufacturing cost is suppressed. be able to.

（２）ｐ型非晶質半導体層１１ｐとオーム性接触する金属材料
このような金属材料を用いた場合、ｐ型非晶質半導体層１１ｐの表面に再結合層Ｒを形成しても、両層の接触は、低抵抗、すなわちオーム性接触に近似する。従って、ｐ側電極２０ｐとｐ型非晶質半導体層１１ｐとの間での低抵抗化が図られることによって、ｐ側電極２０ｐからキャリアを良好に取り出すことが可能となる。 (2) Metal material in ohmic contact with the p-type amorphous semiconductor layer 11p When such a metal material is used, both the recombination layers R are formed on the surface of the p-type amorphous semiconductor layer 11p. Layer contact approximates low resistance, ie ohmic contact. Therefore, by reducing the resistance between the p-side electrode 20p and the p-type amorphous semiconductor layer 11p, carriers can be taken out from the p-side electrode 20p satisfactorily.

なお、このような金属材料としては、チタン（Ｔｉ）やタングステン（Ｗ）などを用いることができる。   Note that titanium (Ti), tungsten (W), or the like can be used as such a metal material.

（太陽電池の製造方法）
次に、第２実施形態に係る太陽電池１００の製造方法について、太陽電池１００の断図面を参照しながら説明する。 (Method for manufacturing solar cell)
Next, a method for manufacturing the solar cell 100 according to the second embodiment will be described with reference to the sectional view of the solar cell 100.

まず、図８に示すように、ＣＶＤ法を用いて、ｎ型結晶シリコン基板１０ｎの裏面全面に、ｉ型非晶質半導体層１１ｉ、ｐ型非晶質半導体層１１ｐを順次形成した後、再結合層Ｒを形成する。再結合層Ｒを半導体材料によって形成する場合には、ＣＶＤ法などを用い、再結合層Ｒを金属材料によって形成する場合には、スパッタ法や蒸着法を用いることができる。   First, as shown in FIG. 8, the i-type amorphous semiconductor layer 11i and the p-type amorphous semiconductor layer 11p are sequentially formed on the entire back surface of the n-type crystalline silicon substrate 10n by using the CVD method, A bonding layer R is formed. When the recombination layer R is formed of a semiconductor material, a CVD method or the like can be used. When the recombination layer R is formed of a metal material, a sputtering method or a vapor deposition method can be used.

次に、図９に示すように、再結合層Ｒ上に、所定のパターンでレジスト膜３０を塗布する。所定のパターンは、ｐ側電極２０ｐが形成される領域に対応しており、例えば、図１の一点鎖線を基準に設定される。   Next, as shown in FIG. 9, a resist film 30 is applied on the recombination layer R in a predetermined pattern. The predetermined pattern corresponds to a region where the p-side electrode 20p is formed, and is set, for example, based on the one-dot chain line in FIG.

次に、図１０に示すように、ウェットエッチング処理を施すことによって、ｉ型非晶質半導体層１１ｉ、ｐ型非晶質半導体層１１ｐ及び再結合層Ｒのうちレジスト膜３０から露出する露出領域Ｒ１を除去する。これによって、ｉ型非晶質半導体層１１ｉ、ｐ型非晶質半導体層１１ｐ及び再結合層Ｒは、パターニングされる。続いて、レジスト膜３０を除去した後、ウェットエッチング処理及び水素プラズマ処理を施すことによって、ｎ型結晶シリコン基板１０ｎの裏面のうち露出する露出領域Ｒ２をクリーニングする。この際、再結合層Ｒの表面にもウェットエッチング処理及び水素プラズマ処理が施されてもよい。   Next, as shown in FIG. 10, an exposed region exposed from the resist film 30 in the i-type amorphous semiconductor layer 11i, the p-type amorphous semiconductor layer 11p, and the recombination layer R by performing a wet etching process. R1 is removed. As a result, the i-type amorphous semiconductor layer 11i, the p-type amorphous semiconductor layer 11p, and the recombination layer R are patterned. Subsequently, after removing the resist film 30, the exposed region R2 exposed on the back surface of the n-type crystalline silicon substrate 10n is cleaned by performing wet etching treatment and hydrogen plasma treatment. At this time, the surface of the recombination layer R may also be subjected to wet etching treatment and hydrogen plasma treatment.

次に、図１１に示すように、ＣＶＤ法を用いて、ｎ型結晶シリコン基板１０ｎの裏面上から再結合層Ｒ上に跨って、ｉ型非晶質半導体層１２ｉ及びｎ型非晶質半導体層１２ｎを
順次形成する。 Next, as shown in FIG. 11, the i-type amorphous semiconductor layer 12i and the n-type amorphous semiconductor are straddled from the back surface of the n-type crystalline silicon substrate 10n to the recombination layer R by using the CVD method. Layers 12n are formed sequentially.

次に、ＣＶＤ法、スパッタ法、蒸着法、メッキ法或いは印刷法などを用いて、ｎ型非晶質半導体層１２ｎ上に所定のパターンでｐ側電極２０ｐ及びｎ側電極２０ｎを形成する。（作用及び効果）
第２実施形態に係る太陽電池１００の製造方法は、ｐ型非晶質半導体層１１ｐ上に再結合層Ｒを形成する工程を有する。ｉ型非晶質半導体層１２ｉ及びｎ型非晶質半導体層１２ｎは、ｎ型結晶シリコン基板１０ｎの裏面上から再結合層Ｒ上に跨って形成される。 Next, the p-side electrode 20p and the n-side electrode 20n are formed in a predetermined pattern on the n-type amorphous semiconductor layer 12n by using a CVD method, a sputtering method, a vapor deposition method, a plating method, a printing method, or the like. (Function and effect)
The method for manufacturing the solar cell 100 according to the second embodiment includes a step of forming the recombination layer R on the p-type amorphous semiconductor layer 11p. The i-type amorphous semiconductor layer 12i and the n-type amorphous semiconductor layer 12n are formed across the recombination layer R from the back surface of the n-type crystalline silicon substrate 10n.

このように、太陽電池１００は、ｐ型非晶質半導体層１１ｐとｎ型非晶質半導体層１２ｎとの間に挿入された再結合層Ｒを有する。ｐ型非晶質半導体層１１ｐと再結合層Ｒとは、低抵抗で接触する。   Thus, the solar cell 100 has the recombination layer R inserted between the p-type amorphous semiconductor layer 11p and the n-type amorphous semiconductor layer 12n. The p-type amorphous semiconductor layer 11p and the recombination layer R are in contact with low resistance.

そのため、ｎ型結晶シリコン基板１０ｎ、ｉ型非晶質半導体層１１ｉ及びｐ型非晶質半導体層１１ｐによって形成される電界とは逆向きの電界が、ｐ型非晶質半導体層１１ｐ、ｉ型非晶質半導体層１２ｉ及びｎ型非晶質半導体層１２ｎとによって形成されることが抑制される。従って、ｐ側電極２０ｐとｐ型非晶質半導体層１１ｐとの間での低抵抗化が図られるので、ｐ側電極２０ｐからキャリアを良好に取り出すことが可能となる。その結果、キャリア収集ロスを低減することができるので、太陽電池１００の特性を向上させることができる。   Therefore, an electric field opposite to the electric field formed by the n-type crystalline silicon substrate 10n, the i-type amorphous semiconductor layer 11i, and the p-type amorphous semiconductor layer 11p is applied to the p-type amorphous semiconductor layer 11p, i-type. The formation of the amorphous semiconductor layer 12i and the n-type amorphous semiconductor layer 12n is suppressed. Accordingly, the resistance between the p-side electrode 20p and the p-type amorphous semiconductor layer 11p can be reduced, so that carriers can be taken out from the p-side electrode 20p satisfactorily. As a result, carrier collection loss can be reduced, and the characteristics of the solar cell 100 can be improved.

また、第２実施形態に係る太陽電池１００の製造方法では、ｐ型非晶質半導体層１１ｐの表面は再結合層Ｒによって覆われるため、ｐ型非晶質半導体層１１ｐの表面にはクリーニング処理が施されない。   In the method for manufacturing the solar cell 100 according to the second embodiment, since the surface of the p-type amorphous semiconductor layer 11p is covered with the recombination layer R, the surface of the p-type amorphous semiconductor layer 11p is cleaned. Is not given.

従って、ｐ型非晶質半導体層１１ｐの表面にクリーニング処理の影響が及ぶことを抑制することができる。その結果、太陽電池の特性をより向上させることができる。   Therefore, the influence of the cleaning process on the surface of the p-type amorphous semiconductor layer 11p can be suppressed. As a result, the characteristics of the solar cell can be further improved.

（その他の実施形態）
本発明は上記の実施形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施形態、実施例及び運用技術が明らかとなろう。 (Other embodiments)
Although the present invention has been described according to the above-described embodiments, it should not be understood that the descriptions and drawings constituting a part of this disclosure limit the present invention. From this disclosure, various alternative embodiments, examples and operational techniques will be apparent to those skilled in the art.

例えば、上記実施形態では、太陽電池１００の基板として、ｎ型結晶シリコン基板１０ｎを用いることとしたが、これに限られるものではない。例えば、太陽電池１００の基板は、ｐ型の導電型を有していてもよい。また、太陽電池１００の基板は、多結晶Ｓｉ、微結晶Ｓｉなどの結晶系半導体材料や、ＧａＡｓ、ＩｎＰなどの化合物半導体材料を含む一般的な半導体材料によって構成されていてもよい。   For example, in the above embodiment, the n-type crystalline silicon substrate 10n is used as the substrate of the solar cell 100, but the present invention is not limited to this. For example, the substrate of the solar cell 100 may have a p-type conductivity type. The substrate of the solar cell 100 may be made of a general semiconductor material including a crystalline semiconductor material such as polycrystalline Si or microcrystalline Si, or a compound semiconductor material such as GaAs or InP.

また、上記実施形態では特に触れていないが、ｐ型基板を用いる場合には、ｐ型非晶質半導体層１１ｐとｎ型非晶質半導体層１２ｎとが上記実施形態とは逆に形成される。すなわち、ｎ型非晶質半導体層１２ｎがｉ型非晶質半導体層１２ｉを覆うように形成される。この場合、一般的に、ｎ型アモルファスシリコンは、ｐ型アモルファスシリコンよりも電気抵抗が大きいので、ｐ側電極２０ｐとｎ側電極２０ｎとの間でリークが発生することをより抑制することができる。   Although not particularly mentioned in the above embodiment, when a p-type substrate is used, the p-type amorphous semiconductor layer 11p and the n-type amorphous semiconductor layer 12n are formed opposite to the above-described embodiment. . That is, the n-type amorphous semiconductor layer 12n is formed so as to cover the i-type amorphous semiconductor layer 12i. In this case, generally, since n-type amorphous silicon has a larger electric resistance than p-type amorphous silicon, it is possible to further suppress the occurrence of leakage between the p-side electrode 20p and the n-side electrode 20n. .

また、上記実施形態では、ｉ型非晶質半導体層１１ｉとｉ型非晶質半導体層１２ｉとは、不純物を積極的に導入することなく形成されることとしたが、微量のドーパントを含んでいてもよい。   In the above-described embodiment, the i-type amorphous semiconductor layer 11i and the i-type amorphous semiconductor layer 12i are formed without positively introducing impurities, but contain a small amount of dopant. May be.

また、上記実施形態では特に触れていないが、ｎ型結晶シリコン基板１０ｎの裏面上には、ｉ型非晶質半導体層１３ｉが形成されていなくてもよい。この場合、ｎ型結晶シリコン基板１０ｎの裏面側における抵抗をさらに低減することができる。   Although not particularly mentioned in the above embodiment, the i-type amorphous semiconductor layer 13i may not be formed on the back surface of the n-type crystalline silicon substrate 10n. In this case, the resistance on the back side of the n-type crystalline silicon substrate 10n can be further reduced.

また、上記実施形態では、再結合層Ｒは、１層構造を有することとしたが、これに限られるものではない。再結合層Ｒは、ｐ型非晶質半導体層１１ｐとのオーミック接触性を保持可能な他の層をさらに有していてもよい。   In the above embodiment, the recombination layer R has a single-layer structure, but the present invention is not limited to this. The recombination layer R may further include another layer capable of maintaining ohmic contact with the p-type amorphous semiconductor layer 11p.

また、上記実施形態では、ｐ型非晶質半導体層１１ｐは、１層構造を有することとしたが、これに限られるものではない。ｐ型非晶質半導体層１１ｐは、再結合層Ｒとのオーミック接触性を保持可能な他の層をさらに有していてもよい。   In the above embodiment, the p-type amorphous semiconductor layer 11p has a single-layer structure, but the present invention is not limited to this. The p-type amorphous semiconductor layer 11p may further include another layer capable of maintaining ohmic contact with the recombination layer R.

１０…太陽電池
１０ｎ…ｎ型結晶シリコン基板
１１ｉ…ｉ型非晶質半導体層
１１ｐ…ｐ型非晶質半導体層
Ｒ…再結合層
１２ｉ…ｉ型非晶質半導体層
１２ｎ…ｎ型非晶質半導体層
２０ｎ…ｎ側電極
２０ｐ…ｐ側電極
３０…レジスト膜
１００…太陽電池 DESCRIPTION OF SYMBOLS 10 ... Solar cell 10n ... n-type crystalline silicon substrate 11i ... i-type amorphous semiconductor layer 11p ... p-type amorphous semiconductor layer R ... Recombination layer 12i ... i-type amorphous semiconductor layer 12n ... n-type amorphous Semiconductor layer 20n ... n-side electrode 20p ... p-side electrode 30 ... resist film 100 ... solar cell

Claims (3)

半導体基板の一主面の略全面に第１導電型を有する第１半導体層を形成する工程Ａと、
前記工程Ａの後に、前記第１半導体層を除去して、前記半導体基板の前記一主面に第１の方向に沿ってライン状に複数設けられた第２領域を露出させるとともに、前記半導体基板の前記一主面に前記第１の方向に沿ってライン状に複数設けられた第１領域上に形成された第２半導体層を形成する工程Ｂと、
前記工程Ｂの後に、前記一主面の前記第１領域の前記第２半導体層と前記一主面の前記第２領域にウェットクリーニング処理及び水素処理を施す工程Ｃと、
前記工程Ｃの後に、前記一主面の前記第２領域上から前記第２半導体層上に跨って、第２導電型を有する第３半導体層を形成する工程Ｄと、
前記工程Ｄの後に、前記第１領域に第１電極を、前記第２領域に第２電極をそれぞれ形成する工程Ｅと、
を備え、
前記第２領域は、一の前記第１領域と他の前記第１領域との間においてライン状に形成されることを特徴とする太陽電池の製造方法。 A step A of forming a first semiconductor layer having a first conductivity type over substantially the entire surface of one main surface of the semiconductor substrate,
After the step A, the first semiconductor layer is removed to expose a plurality of second regions provided in a line along the first direction on the one main surface of the semiconductor substrate , and the semiconductor substrate step B of forming a second semiconductor layer formed on the first area on which is provided a plurality the said one main surface first along a direction linear,
After the step B, a step C of performing wet cleaning treatment and hydrogen treatment on the second semiconductor layer in the first region of the one principal surface and the second region of the one principal surface;
After the step C , a step D of forming a third semiconductor layer having a second conductivity type over the second semiconductor layer from the second region of the one main surface;
After the step D , a step E of forming a first electrode in the first region and a second electrode in the second region;
Equipped with a,
The second region, the method for manufacturing the solar cell according to claim Rukoto formed in a line shape in between one of the first region and the other of said first region. 前記工程Ｅにおいて、ＣＶＤ法、スパッタ法、蒸着法、メッキ法或いは印刷法を用いて前記第１電極および前記第２電極を形成する、請求項１に記載の太陽電池の製造方法。 2. The method for manufacturing a solar cell according to claim 1 , wherein in the step E , the first electrode and the second electrode are formed using a CVD method, a sputtering method, a vapor deposition method, a plating method, or a printing method. 前記第２半導体層は、前記第１導電型を有しシリコンを含む非晶質半導体層であり、
前記第３半導体層は、前記第２導電型を有しシリコンを含む非晶質半導体層である、請求項１〜２のうちいずれか一項に記載の太陽電池の製造方法。 The second semiconductor layer is an amorphous semiconductor layer having the first conductivity type and containing silicon,
It said third semiconductor layer, said an amorphous semiconductor layer containing silicon having a second conductivity type, a method for manufacturing a solar cell according to any one of claims 1-2.
JP2014055927A 2014-03-19 2014-03-19 Manufacturing method of solar cell Expired - Fee Related JP5816800B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014055927A JP5816800B2 (en) 2014-03-19 2014-03-19 Manufacturing method of solar cell

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014055927A JP5816800B2 (en) 2014-03-19 2014-03-19 Manufacturing method of solar cell

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2009044435A Division JP5518347B2 (en) 2009-02-26 2009-02-26 Manufacturing method of solar cell

Publications (2)

Publication Number Publication Date
JP2014112735A JP2014112735A (en) 2014-06-19
JP5816800B2 true JP5816800B2 (en) 2015-11-18

Family

ID=51169611

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014055927A Expired - Fee Related JP5816800B2 (en) 2014-03-19 2014-03-19 Manufacturing method of solar cell

Country Status (1)

Country Link
JP (1) JP5816800B2 (en)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11354820A (en) * 1998-06-12 1999-12-24 Sharp Corp Photoelectric conversion element and manufacture thereof
JP2002280584A (en) * 2001-03-19 2002-09-27 Kanegafuchi Chem Ind Co Ltd Hybrid thin film photoelectric converter and manufacturing method therefor
JP3998619B2 (en) * 2003-09-24 2007-10-31 三洋電機株式会社 Photovoltaic element and manufacturing method thereof
US20080000522A1 (en) * 2006-06-30 2008-01-03 General Electric Company Photovoltaic device which includes all-back-contact configuration; and related processes
JP2009152222A (en) * 2006-10-27 2009-07-09 Kyocera Corp Manufacturing method of solar cell element
JP2009044435A (en) * 2007-08-08 2009-02-26 Toshiba Corp Broadcasting/vod receiver and viewing control method
EP2239788A4 (en) * 2008-01-30 2017-07-12 Kyocera Corporation Solar battery element and solar battery element manufacturing method

Also Published As

Publication number Publication date
JP2014112735A (en) 2014-06-19

Similar Documents

Publication Publication Date Title
JP5461028B2 (en) Solar cell
JP5518347B2 (en) Manufacturing method of solar cell
JP5538360B2 (en) Solar cell manufacturing method and solar cell
JP5230222B2 (en) Solar cell
US10181540B2 (en) Solar cell and method of manufacturing the same
JP2013219065A (en) Solar cell and method for manufacturing the same
JP5820265B2 (en) Back electrode type solar cell and manufacturing method thereof
JP2019033298A (en) Solar cell
JP2006294802A (en) Photoelectric conversion element
JP7221276B2 (en) SOLAR CELL MANUFACTURING METHOD AND SOLAR CELL
JP5174114B2 (en) Solar cell
JP5816800B2 (en) Manufacturing method of solar cell
JP6285713B2 (en) Crystalline silicon solar cell and solar cell module
JP5971499B2 (en) Solar cell and manufacturing method thereof
JP5094949B2 (en) Solar cell
JPWO2012132834A1 (en) Solar cell and method for manufacturing solar cell
WO2014002266A1 (en) Solar cell
WO2012132932A1 (en) Solar cell and method for producing solar cell
JP2014072210A (en) Photoelectric conversion element
WO2014016932A1 (en) Solar-cell manufacturing method and solar cell

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140319

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141202

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150121

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20150224

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150324

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150406

R151 Written notification of patent or utility model registration

Ref document number: 5816800

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees