JP5813311B2 - 両方向走査駆動装置及びこれを利用した表示装置 - Google Patents

Description

本発明は、両方向走査駆動装置及びこれを利用した表示装置に関し、より詳しくは、複数の画素を含む表示部を順方向または逆方向の両方向に円滑に駆動することができるように、複数の画素に含まれている所定のトランジスタに供給される走査信号を、順序を変えずに供給する両方向走査駆動装置と、これを含む表示装置に関する。

近来、陰極線管（Cathode Ray Tube）の短所である重量と体積を減らせる各種平板表示装置が開発されている。平板装置としては、液晶表示装置（Liquid Crystal Display：ＬＣＤ）、電界放出表示装置（Liquid Crystal Display：ＦＥＤ）、プラズマ表示パネル（Liquid Crystal Display：ＰＤＰ）、及び有機発光表示装置（Liquid Crystal Display）などがある。

平板表示装置のうち、有機発光表示装置は、電子と正孔の再結合によって光を発生する有機発光ダイオード（Liquid Crystal Display、ＯＬＥＤ）を利用して映像を表示するものであって、速い応答速度を有すると共に、低い消費電力で駆動され、発光効率、輝度、及び視野角に優れた長所があって注目されている。

通常、有機発光表示装置は、有機発光ダイオードを駆動する方式により、パッシブマトリックス型有機発光表示装置（ＰＭＯＬＥＤ）と、アクティブマトリックス型有機発光表示装置（ＡＭＯＬＥＤ）に分類される。

パッシブメトリックス型は、陽極と陰極を互いに直交するように形成し、陰極ラインと陽極ラインを選択して駆動する方式であり、アクティブメトリックス型は、薄膜トランジスタとキャパシタを各ピクセル内に集積して、キャパシタ容量によって電圧を維持するようにする駆動方式である。パッシブメトリックス型は、構造が簡単で、安価であるが、大型または高精密度のパネルの実現が困難である。反面、アクティブメトリックス型は、大型及び高精密度のパネルの実現が可能であるが、その制御方法が技術的に難しく、比較的に高価であるいう問題がある。

解像度、コントラスト、動作速度の観点で、単位画素ごとに選択して点灯するアクティブマトリックス型有機発光表示装置（ＡＭＯＬＥＤ）が主流となっている。

アクティブマトリックス型有機発光表示装置は、一般に、マトリックス状に配列される画素を含む表示装置、画素と接続されたデータ線にデータ信号を伝達するデータ駆動装置、及び画素と接続された走査線に走査信号を伝達するための走査駆動装置を備える。

走査駆動装置の駆動方式は、走査駆動装置に含まれている多数のシフトレジスタを利用して、ライン単位で画素を選択して、水平期間ごとに走査信号を順次に供給することである。データ駆動部は、走査信号によってライン単位で選択された画素にデータ信号を供給する。このことにより、画素それぞれはデータ信号に対応する所定の電流を有機発光ダイオードに供給して、データ信号に対応する所定の画像を表示する。

一方、走査駆動装置が走査信号を順次に画素に伝達する一方向方式の駆動は、最近、視野角特性を考慮して、使用目的が多様化され、設置位置によって表示パネルを多様に反転させて使用する携帯用通信機器またはデジタル映像機器には適用できないことで、両方向方式の駆動が提案されている。

このような両方向方式の駆動方法を使用する走査駆動装置が、順方向や逆方向の方向性と無関係に駆動されるためには、走査駆動装置から出力されて表示パネルの画素に伝達される走査信号が、常に一定の時間的順序を有して伝達される必要があり、このための走査駆動装置の回路設計及び開発が要求される。

本発明はこのような問題点に鑑みてなされたものであって、有機発光表示装置の表示部に含まれている画素に伝達される走査信号を両方向に伝達して駆動させる方式において、多様なアプリケーションを実現できる走査駆動装置を提供することに目的がある。

また、本発明は、両方向走査駆動が可能な走査駆動装置において、どの方向を選択しても画素に含まれているトランジスタに伝達される走査信号の順序が変わらないことにより、上下反転した画像の実現が自由に表現され、使用の便宜性が向上した走査駆動装置を提案し、このような走査駆動装置を含む有機発光表示装置を提供することに他の目的がある。

本発明が目的とする技術的課題は、以上で言及した技術的課題に制限されず、言及されないまた他の技術的課題は本発明の記載から当該分野における通常の知識を有する者に明確に理解されるはずである。

上記目的を達成するための本発明の一実施形態に係る走査駆動装置は、複数の画素を含む表示部に少なくとも二種類の互いに異なる走査信号をそれぞれ生成して伝達する走査駆動装置が、前記少なくとも二種類の互いに異なる走査信号をそれぞれ生成する複数のシフトレジスタで構成される複数の順次駆動部を含む。

この時、所定のシフトレジスタで生成された走査信号は、次のシフトレジスタの入力信号として伝達され、同時に前記走査信号は、走査駆動装置の決められた駆動方向に対応して、前記所定のシフトレジスタが含まれている順次駆動部と隣接する前の段の順次駆動部のシフトレジスタまたは次の段の順次駆動部のシフトレジスタに入力信号として伝達される。

前記駆動方向が順方向の場合、前記走査信号は、前記所定のシフトレジスタが含まれている順次駆動部と隣接する次の段の順次駆動部のシフトレジスタに入力信号として伝達される。一方、前記駆動方向が逆方向の場合、前記走査信号は、前記所定のシフトレジスタが含まれている順次駆動部と隣接する前の段の順次駆動部のシフトレジスタに入力信号として伝達される。

本発明において、前記少なくとも二種類の互いに異なる走査信号は、前記複数の画素それぞれに含まれている駆動トランジスタのゲート電圧を初期化させる初期化信号、及び前記複数の画素それぞれに対応するデータ信号を伝達するスイッチングトランジスタのスイッチング動作を制御する走査信号とすることができる。

この時、前記初期化信号は前記走査信号より先に生成されて伝達される。

本発明の一実施形態において、前記複数のシフトレジスタは、前記複数の画素それぞれに含まれている駆動トランジスタのゲート電圧を初期化させる初期化信号を生成する第１シフトレジスタ、及び前記複数の画素それぞれに対応するデータ信号を伝達するスイッチングトランジスタのスイッチング動作を制御する走査信号を生成する第２シフトレジスタである。

この時、前記第２シフトレジスタは、前記初期化信号を入力信号として伝達を受けて、前記初期化信号を所定の第１期間ほどシフトさせて前記走査信号を生成する。

また、前記第１シフトレジスタで生成された初期化信号が前記第２シフトレジスタの入力信号として伝達される時点に同期されて、前記初期化信号は、走査駆動装置の決められた駆動方向に対応して、前記第１シフトレジスタを含む順次駆動部と隣接した前の段の順次駆動部または次の段の順次駆動部の第１シフトレジスタに入力信号として伝達される。

万一、前記駆動方向が順方向の場合、前記初期化信号は、前記第１シフトレジスタを含む順次駆動部と隣接する次の段の順次駆動部の第１シフトレジスタに入力信号として伝達される。

一方、前記駆動方向が逆方向の場合、前記初期化信号は、前記第１シフトレジスタを含む順次駆動部と隣接する前の段の順次駆動部の第１シフトレジスタに入力信号として伝達される。

前記複数の順次駆動部のうちの奇数段の複数の順次駆動部それぞれは、第１クロック信号に同期されて、順方向開始信号（最初の段の場合）及び当該段の順次駆動部と隣接する前の段の順次駆動部のシフトレジスタで生成された走査信号、または当該段の順次駆動部と隣接する次の段の順次駆動部のシフトレジスタで生成された走査信号及び逆方向開始信号（最後の段の場合）を第１入力信号として入力を受け、前記第１入力信号及び第１初期化信号にそれぞれ対応して、第２クロック信号及び第１電源電圧のいずれか一つを第１走査信号として出力する第１シフトレジスタ；及び前記第２クロック信号に同期されて、前記第１走査信号を第２入力信号として入力を受け、前記第２入力信号及び第２初期化信号にそれぞれ対応して、第１クロック信号及び第１電源電圧のいずれか一つを第２走査信号として出力する第２シフトレジスタを含む。

本発明の一実施形態として、複数の順次駆動部を構成する複数のシフトレジスタは、少なくとも２つ以上で複数の順次駆動部を構成することができ、複数のシフトレジスタは順次に連結することができる。

一方、前記複数の順次駆動部のうちの偶数段の複数の順次駆動部それぞれは、第２クロック信号に同期されて、当該段の順次駆動部と隣接する前の段の順次駆動部のシフトレジスタで生成された走査信号、または当該段の順次駆動部と隣接する次の段の順次駆動部のシフトレジスタで生成された走査信号及び逆方向開始信号（最後の段の場合）を第３入力信号として入力を受け、前記第３入力信号及び第２初期化信号にそれぞれ対応して、第１クロック信号及び第１電源電圧のいずれか一つを第１走査信号として出力する第１シフトレジスタ；及び前記第１クロック信号に同期されて、前記第１走査信号を第４入力信号として入力を受け、前記第４入力信号及び第１初期化信号にそれぞれ対応して、第２クロック信号及び第１電源電圧のいずれか一つを第２走査信号として出力する第２シフトレジスタを含む。

この時、前記第２クロック信号は、前記第１クロック信号と半周期ほど位相差を有することができるが、これに必ずしも制限されるわけではない。

また、前記第１初期化信号は、前記第２クロック信号に同期されるか、または所定期間ほど遅れて発生し、前記第２初期化信号は、前記第１クロック信号に同期されるか、または所定期間ほど遅れて発生することができる。

前記第１走査信号と第２走査信号の位相差は、前記第１クロック信号と第２クロック信号の位相差と同一である。

前記第１クロック信号、第２クロック信号、第１初期化信号、及び第２初期化信号の周期は、少なくとも１水平周期以上とすることができるが、これに必ずしも制限されるわけではない。

本発明の一実施形態に係る前記第１シフトレジスタは、順方向駆動制御信号によってターンオンされて、前記順方向開始信号（最初の段の場合）及び前記当該段の順次駆動部と隣接する前の段の順次駆動部のシフトレジスタで生成された第３走査信号を前記第１入力信号として伝達する第１トランジスタ；逆方向駆動制御信号によってターンオンされて、前記当該段の順次駆動部と隣接する次の段の順次駆動部のシフトレジスタで生成された第４走査信号及び前記逆方向開始信号（最後の段の場合）を前記第１入力信号として伝達する第２トランジスタ；前記第１クロック信号によってターンオンされて、第３走査信号または第４走査信号を伝達する第３トランジスタ；前記第３走査信号または第４走査信号の伝達を受けて、前記第３走査信号または第４走査信号の電圧レベルによってターンオンされて、前記第１電源電圧を伝達する第４トランジスタ；前記第１初期化信号に対応して伝達される第２電源電圧に対応してターンオンされて、前記第１電源電圧を伝達する第５トランジスタ；前記第１初期化信号によってターンオンされて、前記第２電源電圧を前記第５トランジスタのゲート電極が接続された第１ノードに伝達する第６トランジスタ；前記第３トランジスタを通じて伝達された第３走査信号または第４走査信号の電圧レベルによってターンオンされて、前記第２クロック信号を前記第１走査信号として出力する第７トランジスタ；及び前記第１ノードに伝達された第２電源電圧に対応してターンオンされて、前記第１電源電圧を前記第１走査信号として出力する第８トランジスタを含む。

前記第１シフトレジスタは、前記第１ノードに接続する一電極及び前記第１電源電圧に接続する他電極を含む第１キャパシタ；及び前記第７トランジスタのゲート電極に接続する一電極及び前記第１シフトレジスタの出力端に接続する他電極を含む第２キャパシタをさらに含む。

一方、前記第２シフトレジスタは、前記第２クロック信号によってターンオンされて、前記第１走査信号を伝達する第９トランジスタ；前記第１走査信号の伝達を受けて、前記第１走査信号の電圧レベルによってターンオンされて、前記第１電源電圧を伝達する第１０トランジスタ；前記第２初期化信号に対応して伝達される第２電源電圧に対応してターンオンされて、前記第１電源電圧を伝達する第１１トランジスタ；前記第２初期化信号によってターンオンされて、前記第２電源電圧を前記第１１トランジスタのゲート電極が接続された第２ノードに伝達する第１２トランジスタ；前記第９トランジスタを通じて伝達された第１走査信号の電圧レベルによってターンオンされて、前記第１クロック信号を前記第２走査信号として出力する第１３トランジスタ；及び前記第２ノードに伝達された第２電源電圧に対応してターンオンされて、前記第１電源電圧を前記第２走査信号として出力する第１４トランジスタを含む。

前記第２シフトレジスタは、前記第２ノードに接続する一電極及び前記第１電源電圧に接続する他電極を含む第３キャパシタ；及び前記第１３トランジスタのゲート電極に接続する一電極及び前記第２シフトレジスタの出力端に接続する他電極を含む第２キャパシタをさらに含む。

前記トランジスタは、ＰＭＯＳトランジスタまたはＮＭＯＳトランジスタで実現することができる。

前記複数の順次駆動部のうちの偶数段の複数の順次駆動部を構成する前記第１シフトレジスタは、順方向駆動制御信号によってターンオンされて、前記当該段の順次駆動部と隣接する前の段の順次駆動部のシフトレジスタで生成された第５走査信号を前記第３入力信号として伝達する第１スイッチ；逆方向駆動制御信号によってターンオンされて、前記当該段の順次駆動部と隣接する次の段の順次駆動部のシフトレジスタで生成された第６走査信号及び前記逆方向開始信号（最後の段の場合）を前記第３入力信号として伝達する第２スイッチ；前記第２クロック信号によってターンオンされて、第５走査信号または第６走査信号を伝達する第３スイッチ；前記第５走査信号または第６走査信号の伝達を受けて、前記第５走査信号または第６走査信号の電圧レベルによってターンオンされて、前記第１電源電圧を伝達する第４スイッチ；前記第２初期化信号に対応して伝達される第２電源電圧に対応してターンオンされて、前記第１電源電圧を伝達する第５スイッチ；前記第２初期化信号によってターンオンされて、前記第２電源電圧を前記第５スイッチのゲート電極が接続された第３ノードに伝達する第６スイッチ；前記第３ス位置を通じて伝達された第５走査信号または第６走査信号の電圧レベルによってターンオンされて、前記第１クロック信号を前記第１走査信号として出力する第７スイッチ；及び前記第３ノードに伝達された第２電源電圧に対応してターンオンされて、前記第１電源電圧を前記第１走査信号として出力する第８スイッチを含む。

前記第１シフトレジスタは、前記第３ノードに接続する一電極及び前記第１電源電圧に接続する他電極を含む第５キャパシタ；及び前記第７スイッチのゲート電極に接続する一電極及び前記第１シフトレジスタの出力端に接続する他電極を含む第６キャパシタをさらに含む。

一方、偶数段の複数の順次駆動部を構成する前記第２シフトレジスタは、前記第１クロック信号によってターンオンされて、前記第１走査信号を伝達する第９スイッチ；前記第１走査信号の伝達を受けて、前記第１走査信号の電圧レベルによってターンオンされて、前記第１電源電圧を伝達する第１０スイッチ；前記第１初期化信号に対応して伝達される第２電源電圧に対応してターンオンされて、前記第１電源電圧を伝達する第１１スイッチ；前記第１初期化信号によってターンオンされて、前記第２電源電圧を前記第１１スイッチのゲート電極が接続された第４ノードに伝達する第１２スイッチ；前記第９スイッチを通じて伝達された第１走査信号の電圧レベルによってターンオンされて、前記第２クロック信号を前記第２走査信号として出力する第１３スイッチ；及び前記第４ノードに伝達された第２電源電圧に対応してターンオンされて、前記第１電源電圧を前記第２走査信号として出力する第１４スイッチを含む。

前記第２シフトレジスタは、前記第４ノードに接続する一電極及び前記第１電源電圧に接続する他電極を含む第７キャパシタ；及び前記第１３スイッチのゲート電極に接続する一電極及び前記第２シフトレジスタの出力端に接続する他電極を含む第８キャパシタをさらに含む。

前記スイッチは、ＰＭＯＳトランジスタまたはＮＭＯＳトランジスタで実現することができる。

上記目的を達成するための本発明の表示装置は、複数の画素を含む表示部；前記複数の画素それぞれに少なくとも二種類の互いに異なる走査信号を伝達する走査駆動装置；前記複数の画素それぞれにデータ信号を伝達するデータ駆動部；前記複数の画素それぞれに発光制御信号を伝達する発光制御駆動部；及び前記走査駆動装置、データ駆動部、及び発光制御駆動部の駆動を制御する複数の制御信号を生成してそれぞれ伝達する信号制御部を含む。

特に、前記走査駆動装置は、前記少なくとも二種類の互いに異なる走査信号をそれぞれ生成する複数のシフトレジスタで構成された複数の順次駆動部を含み、所定のシフトレジスタで生成された走査信号は次のシフトレジスタの入力信号として伝達され、同時に前記走査信号は、走査駆動装置の決められた駆動方向に対応して、前記所定のシフトレジスタが含まれている順次駆動部と隣接する前の段の順次駆動部のシフトレジスタまたは次の段の順次駆動部のシフトレジスタに入力信号として伝達される。

この時、前記信号制御部は、前記駆動装置の駆動方向を決定する順方向駆動制御信号及び逆方向駆動制御信号を生成して伝達することができる。

前記順方向駆動制御信号及び逆方向駆動制御信号は相互反転した信号である。したがって、表示装置の走査駆動装置は前記順方向駆動制御信号及び逆方向駆動制御信号の制御によって一つの駆動方向に決定されるが、駆動方向に無関係に前記複数の画素それぞれに伝達される少なくとも二種類の互いに異なる走査信号の順序が一定である。

本発明によれば、表示装置の表示部に含まれている画素に走査信号を両方向に伝達して多様に駆動させられる走査駆動装置と、これを含む有機発光表示装置を提供することができる。

また、両方向走査駆動が可能な走査駆動装置において、どの方向を選択しても、画素に含まれているトランジスタに伝達される走査信号の順序が変わることなく、上下反転した画像を自由に実現できるので、有機発光表示装置の使用及び応用の便宜性を提供することができる。

本発明の一実施形態に係る表示装置のブロック図である。 従来の駆動方式の走査駆動装置と画素を含む表示装置のブロック図である。 従来の表示装置の駆動信号を示す信号波形図である。 本発明の一実施形態に係る駆動方式の走査駆動装置と画素を含む表示装置のブロック図である。 本発明の一実施形態に係る走査駆動装置の回路図である。 本発明の一実施形態に係る走査駆動装置の順方向駆動による駆動信号波形図である。 本発明の一実施形態に係る走査駆動装置の逆方向駆動による駆動信号波形図である。 本発明の一実施形態に係る表示装置に含まれている画素の回路図である。

以下、添付した図面を参照して、本発明の実施形態について本発明が属する技術分野における通常の知識を有する者が容易に実施できるように詳細に説明する。本発明は種々の異なる形態に実現でき、ここで説明する実施形態に限られない。

また、種々の実施形態において、同一の構成を有する構成要素に対しては同一の符号を付け、代表的に第１実施形態で説明し、その他の実施形態では第１実施形態とは異なる構成についてのみ説明する。

本発明を明確に説明するために説明上不必要な部分は省略し、明細書の全体にわたって同一または類似する構成要素に対しては同一の参照符号を付ける。

明細書の全体において、ある部分が他の部分と「接続」されているという時、これは「直接的に接続」されている場合だけでなく、その中間に他の素子を介在して「電気的に接続」されている場合も含む。また、ある部分がある構成要素を「含む」という時、これは特に反対になる記載がない限り、他の構成要素を除くことではなく、他の構成要素をさらに含むことを意味する。

図１は、本発明の一実施形態に係る表示装置の構造を示すブロック図である。

本発明の一実施形態に係る表示装置１００は、複数の画素を含む表示部１０、表示部１０に複数の走査信号を伝達する走査駆動装置２０、表示部１０に複数のデータ信号を伝達するデータ駆動部３０、表示部１０に複数の発光制御信号を伝達する発光制御駆動部４０、表示部１０に所定の駆動電源を供給する電源供給部６０、並びに走査駆動装置２０、データ駆動部３０、及び発光制御駆動部４０で生成されて伝達する信号を制御するための複数の制御信号を供給する信号制御部５０を含む。

表示部１０は、複数の画素２００が行列状に配列され、各画素２００それぞれは、データ駆動部３０から伝達されるデータ信号による駆動電流の流れに対応する光を発光する有機発光ダイオード（図示せず）を含む。

前記画素２００それぞれに、行方向に形成されて走査信号を伝達する複数の走査線（Ｇｉ１〜Ｇｉｎ、及びＧｗ１〜Ｇｗｎ）、及び列方向に形成されてデータ信号を伝達する複数のデータ線（Ｄ１〜Ｄｍ）が配列される。また、画素２００それぞれに、行方向に形成され、発光制御信号を伝達する複数の発光制御線（ＥＭ１〜ＥＭｎ）がさらに配列される。

つまり、複数の画素２００のうちの一画素（ＰＸｊｋ）は、それぞれ対応する少なくとも２つの走査線（Ｇｉｊ、Ｇｗｊ）、１つのデータ線（Ｄｋ）、及び１つの発光制御線（ＥＭｊ）と接続される。しかし、一つの実施形態に過ぎず、これに必ずしも制限されることではなく、少なくとも二つ以上の走査線が対応する画素に接続されることができる。

画素（ＰＸｊｋ）は対応するデータ信号によって有機発光ダイオードに電流を供給し、有機発光ダイオードは供給された電流によって所定輝度の光を発光する。

表示部１０の動作に必要な第１電源電圧（ＥＬＶＤＤ）、第２電源電圧（ＥＬＶＳＳ）、及び初期電源電圧（ＶＩＮＴ）は電源供給部６０から伝達される。

走査駆動装置２０は、表示部１０に複数の走査信号を印加する手段で、少なくとも２種類の複数の走査線（Ｇｉ１〜Ｇｉｎ、及びＧｗ１〜Ｇｗｎ）と接続して、複数の走査信号それぞれを複数の走査線のうちの対応する走査線に伝達する。

走査駆動装置２０は、信号制御部５０から供給される走査駆動制御信号（ＣＯＮＴ２）によって、表示部１０に含まれている複数の画素行に接続された少なくとも二つの走査線に走査信号をそれぞれ順に生成して伝達するが、具体的な回路構成図については後述する。

本発明の一実施形態に係る走査駆動装置２０は、両方向駆動する場合にも前記二つの走査線にそれぞれ印加される走査信号の順序が変わらないように伝達できる。

データ駆動部３０は、信号制御部５０から伝達された映像データ信号（ＤＲ、ＤＧ、ＤＢ）から複数のデータ信号を生成して、表示部１０に接続された複数のデータ線（Ｄ１〜Ｄｍ）に伝達する。データ駆動部３０の駆動は、信号制御部５０から供給されるデータ駆動制御信号（ＣＯＮＴ３）によって作動する。

発光制御駆動部４０は、信号制御部５０から供給される発光制御駆動部制御信号（ＣＯＮＴ１）によって、表示部１０に接続された複数の発光制御線（ＥＭ１〜ＥＭｎ）に複数の発光制御信号を生成して伝達する。

表示部１０に含まれている複数の画素は、対応する発光制御信号の伝達を受け、それに基づいてデータ信号に対応するデータ電圧で有機発光ダイオードを発光させて画像を表示する。

表示装置１００に含まれている走査駆動装置２０は、一般に、図２のブロック図のような構成を有し、既存の一方向に表示部１０の画素をスキャンして駆動する。

図２は、既存の表示装置１００の一部構成を示すブロック図で、具体的には、表示部１０に接続された走査線、発光制御線と接続された走査駆動装置２０、及び発光制御駆動部４０の一部シフトレジシトを模式化した図面である。

図２を参照すれば、既存の走査駆動装置２０は、表示部１０の画素ラインに接続された走査線に接続された対応するシフトレジスタを複数個含んで構成される。具体的に、表示部１０の画素ラインごとに少なくとも二種類の走査信号が伝達される少なくとも二つの走査線が接続される。所定の画素ラインに対応する走査駆動装置２０のシフトレジスタの出力端から出力される出力信号は、前記所定の画素ラインと接続された走査線及び次の画素ラインと接続された走査線に同時にそれぞれ供給される。また、前記出力信号は次の段のシフトレジスタの入力信号として使用される。

つまり、表示部１０のｊ−１番目画素ラインと接続された走査線に接続された走査駆動装置２０のシフトレジスタ（ＳＲ（ｊ−１））から出力される出力信号（Ｓ[ｊ−１]）は、ｊ−１番目画素ラインに含まれている複数の画素それぞれの走査信号（Ｇｗ[ｊ−１]）として伝達され、同時に次のｊ番目画素ラインに含まれている複数の画素それぞれの初期化信号（Ｇｉ[ｊ]）として伝達される。

また、ｊ−１番目シフトレジスタ（ＳＲ（ｊ−１））の出力信号（Ｓ[ｊ−１]）は、次の段のｊ番目シフトレジスタ（ＳＲ（ｊ））の入力信号として伝達される。

このことにより、ｊ番目シフトレジスタ（ＳＲ（ｊ））が作動して出力信号（Ｓ[ｊ]）を生成し、前記出力信号（Ｓ[ｊ]）はｊ番目画素ラインに含まれている複数の画素それぞれに走査信号（Ｇｗ[ｊ]）として伝達されると同時に、次の段のｊ＋１番目画素ラインに含まれている複数の画素それぞれに初期化信号（Ｇｉ[ｊ＋１]）として伝達される。

このような方式により、各画素ラインに含まれている複数の画素には初期化信号及び走査信号が順に伝達されて、図３の信号波形図によって駆動される。つまり、図３の波形図のような形態で、ｊ番目画素ラインに接続された複数の画素それぞれに初期化信号（Ｇｉ[ｊ]）と走査信号（Ｇｗ[ｊ]）が順に伝達された後、画素に伝達された発光制御信号（ＥＭ[ｊ]）によってｊ番目画素ラインの複数の画素は発光して映像を表示する。

既存の駆動方式において、各画素ラインに対応して接続された走査線に対応する複数のシフトレジスタは、上から下の方向に順に出力信号が伝達されて駆動される。

それにより、表示部１０の複数の画素ラインごとに接続された二つの走査線を通じて伝達される走査駆動装置２０の出力信号は、初期化信号（Ｇｉ）が走査信号（Ｇｗ）より時間的に先に伝達される。

しかし、このような駆動方式で駆動される既存の走査駆動装置２０を逆方向駆動方式で適用する場合、所定の画素ラインに接続された二つの走査線のいずれか一つの走査線に伝達される初期化信号（Ｇｉ）より、他の走査線に伝達される走査信号（Ｇｗ）が先に生成されて伝達されるので、画素の駆動が不可能になる問題が発生する。

図４は、このような問題点を解決して、両方向に駆動しても複数の画素に供給される初期化信号及び走査信号の順序が変わらないことを特徴とする本発明による走査駆動装置２０の一部を含む表示装置の構成図である。

図４を参照すれば、複数の画素を含む表示部１０の各画素ラインに少なくとも２つの走査線（Ｇｉｌ、Ｇｗｌ）と１つの発光制御では（ＥＭＬ）が接続される。図４には示されていないが、各画素ラインに含まれている画素それぞれにデータ線が接続されて、当該画素が走査信号によって選択される時、データ線にデータ信号を伝送する。

前記各画素ラインに接続された走査線（Ｇｉｌ、Ｇｗｌ）は２つを示したが、これに限定されず、各画素の回路構造によって構成されるトランジスタのゲート電極に接続されて、スイッチング動作を制御する信号を伝達する走査線を追加的にさらに含むことができる。

図４の実施形態に係る本発明の走査駆動装置２０は、表示部１０の画素ラインごとに対応し、順次に各段が隣接する段と接続された複数のシフトレジスタ（．．．ＳＲ（ｊ−１）、ＳＲ（ｊ）、ＳＲ（ｊ＋１）．．．）を含む。前記シフトレジスタは、それぞれ２個のサブシフトレジスタを含むが、２個のサブシフトレジスタは、複数の画素ラインに接続された走査線（Ｇｉｌ、Ｇｗｌ）のうちの第１走査線（Ｇｉｌ）に接続して、第１走査信号を供給する第１シフトレジスタ（．．．Ｇｉ（ｊ−１）、Ｇｉ（ｊ）、Ｇｉ（ｊ＋１）．．．）、及び複数の画素ラインに接続された走査線（Ｇｉｌ、Ｇｗｌ）のうちの第２走査線（Ｇｗｌ）に接続して、第２走査信号を供給する第２シフトレジスタ（．．．Ｇｗ（ｊ−１）、Ｇｗ（ｊ）、Ｇｗ（ｊ＋１）.．．）である。

第１シフトレジスタと第２シフトレジスタは互いに接続されており、前記第１シフトレジスタで生成された第１走査信号が、前記第２シフトレジスタを駆動させる入力信号として伝達される。このことにより、前記第２シフトレジスタは第２走査信号を生成して、複数の画素ラインに接続された第２走査線に第２走査信号を伝達する。したがって、第１走査信号と第２走査信号が生成されて伝達される時期に差があり、第１走査信号が複数の画素ラインに先に伝達される。第１走査信号は、複数の画素ラインに含まれている複数の画素それぞれに初期化信号として伝達され、初期化電圧で各画素をリセットさせる。

また、前記第１走査信号は、複数の画素ラインに接続された第１走査線に供給されると同時に、走査駆動装置２０の方向駆動制御信号（図示せず）によって選択された駆動方向に従ってシフトレジスタの当該段の前の段または次の段の第１シフトレジスタに供給される。

これにより、前記第１走査信号が伝達された段の第１シフトレジスタが動作して、対応する第１走査信号を生成するようになる。

具体的に、図４の図面において、複数の画素ラインのうちのｊ番目画素ラインに含まれている複数の画素それぞれに接続された走査駆動装置２０を参照して説明する。

前記ｊ番目画素ラインに対応する走査駆動装置２０の複数のシフトレジスタはｊ段のシフトレジスタ３００であり、ｊ段のシフトレジスタ３００は第１シフトレジスタ３０１と第２シフトレジスタ３０３で構成される。

第１シフトレジスタ３０１は、ｊ番目画素ラインに接続された第１走査線（Ｇｉｌ（ｊ））に接続して、第１走査信号（Ｇｉ[ｊ]）を生成して伝達する。

これと同時に、生成された第１走査信号（Ｇｉ[ｊ]）は第２シフトレジスタ３０３の入力端に伝達されて、第２シフトレジスタ３０３を駆動させ、第２シフトレジスタ３０３はｊ番目画素ラインに接続された第２走査線（Ｇｗｌ（ｊ））に接続されて、第２走査信号（Ｇｗ[ｊ]）を生成して伝達する。

また、第１走査信号（Ｇｉ[ｊ]）は、走査駆動装置２０の方向駆動制御信号（図示せず）によって選択された駆動方向に従ってｊ段シフトレジスタ３００の前の段であるｊ−１段シフトレジスタ（ＳＲ（ｊ−１））、または次の段であるｊ＋１段シフトレジスタ４００に供給される。

より具体的には、走査駆動装置２０の方向駆動制御信号によって選択した駆動方向が、表示部１０の上から下の順方向であれば、第１走査信号（Ｇｉ[ｊ]）は次の段のｊ＋１段シフトレジスタ４００の第１シフトレジスタ４０１の入力端に供給されて、第１シフトレジスタ４０１を駆動させる。一方、駆動方向が表示部１０の下から上の逆方向であれば、第１走査信号（Ｇｉ[ｊ]）は前の段のｊ−１段シフトレジスタ（ＳＲ（ｊ−１））の第１シフトレジスタ（Ｇｉ（ｊ−１））の入力端に供給されて、第１シフトレジスタ（Ｇｉ（ｊ−１））を駆動させる。

従って、本発明の一実施形態に係る走査駆動装置２０のシフトレジスタは、駆動方向が順方向及び逆方向のいずれの方向に駆動されても、各画素ラインに対応するシフトレジスタで生成されて伝達される第１走査信号及び第２走査信号の時間的順序が同一である。

つまり、複数のシフトレジスタのそれぞれで生成されて表示部１０の各画素ラインに伝達される第１走査信号及び第２走査信号は、前記複数のシフトレジスタが順方向に駆動されるかまたは逆方向に駆動されるかの方向性と無関係に、第１走査信号が先に生成及び伝達された後に、第２走査信号が生成及び伝達されるので、表示部１０の複数の画素が常に安定的に駆動できる。

図４に示した走査駆動装置２０の一実施形態に係る具体的な回路構成図は図５に示した。

図４に示した走査駆動装置２０は、順次に相互接続された複数のシフトレジスタを含む。

図５に示した走査駆動装置２０の回路図は、複数のシフトレジスタのうちのｊ段シフトレジスタ３００（図４に示す）と、次の段のｊ＋１段シフトレジスタ４００（図４に示す）に関するものである。

ｊ段シフトレジスタ３００は、ｊ段の第１シフトレジスタ３０１と、ｊ段の第２シフトレジスタ３０３とを含み、ｊ＋１段シフトレジスタ４００は、ｊ＋１段の第１シフトレジスタ４０１と、ｊ＋１段の第２シフトレジスタ４０３とを含む。

ｊ段第１シフトレジスタ３０１は二つの入力端、つまり、前の段のｊ−１段の第１シフトレジスタ（図示せず）から伝達された第１走査信号（Ｇｉ[ｊ−１]）と、次の段のｊ＋１段の第１シフトレジスタ４０１から伝達された第１走査信号（Ｇｉ[ｊ＋１]）とがそれぞれ入力される二つの入力端を有する。

また、ｊ段第１シフトレジスタ３０１は一つの出力端を有し、前記出力端を通じてｊ段に対応する表示部１０のｊ番目画素ラインに接続された第１走査線に、第１走査信号（Ｇｉ[ｊ]）を生成して出力する。

これと同時に、第１走査信号（Ｇｉ[ｊ]）は第２シフトレジスタ３０３の入力端に伝達される。また、第１走査信号（Ｇｉ[ｊ]）はｊ段の前の段または次の段の第１シフトレジスタの入力端に伝達される。

一方、ｊ段第２シフトレジスタ３０３は一つの出力端を有し、入力端を通じて伝達された第１走査信号（Ｇｉ[ｊ]）によって駆動されて、前記出力端を通じてｊ段に対応する表示部１０のｊ番目画素ラインに接続された第２走査線に、第２走査信号（Ｇｗ[ｊ]）を生成して出力する。

したがって、一つのｊ段シフトレジスタ３００を通じて生成される第１走査信号（Ｇｉ[ｊ]）及び第２走査信号（Ｇｗ[ｊ]）は、時間的に間隙を有して、第１走査信号（Ｇｉ[ｊ]）が対応する画素ラインに含まれている複数の画素それぞれに先に伝達される。

画素の回路図を参照して後述するが、第１走査信号（Ｇｉ[ｊ]）は、画素駆動時のリセットのための初期化電圧を印加するための初期化信号として動作する。また、続けて伝達される第２走査信号（Ｇｗ[ｊ]）は、画素を選択してデータ信号を印加することができるように、画素のスイッチング動作を制御する走査信号として機能する。

ｊ段の第１シフトレジスタ３０１を通じて生成された第１走査信号（Ｇｉ[ｊ]）は、前の段または次の段の第１シフトレジスタの入力端に伝達されるが、順方向駆動の場合、第１走査信号（Ｇｉ[ｊ]）は次の段のｊ＋１段の第１シフトレジスタ４０１の入力端に伝達され、逆方向駆動の場合、第１走査信号（Ｇｉ[ｊ]）は前の段のｊ−１段の第１シフトレジスタ（図示せず）の入力端に伝達される。

これにより、順方向駆動の場合、第１走査信号（Ｇｉ[ｊ]）が伝達されたｊ＋１段の第１シフトレジスタ４０１は、出力端にｊ＋１番目画素ラインの複数の画素に伝達される第１走査信号（Ｇｉ[ｊ＋１]）を生成して出力する。

以下、より具体的に、図４及び図５に示したｊ段シフトレジスタ３００及びｊ＋１段シフトレジスタ４００の構成について説明する。

まず、図４に示したｊ段シフトレジスタ３００の第１シフトレジスタ３０１は、図５に示すように複数のトランジスタ（Ｐ１〜Ｐ８）及び複数のキャパシタ（Ｃ１、Ｃ２）を含む。

ここで、複数のトランジスタ（Ｐ１〜Ｐ１４、Ｍ１〜Ｍ１４）は、ＰＭＯＳトランジスタで構成できるが、これに必ずしも制限されることではない。

図５に示した回路の構成部において、スイッチとしてＰＭＯＳトランジスタを使用する。

ＰＭＯＳトランジスタは、ゲート、ソース、及びドレイン電極を含み、ゲート電極に入力される電圧レベルとソース端子の電圧差によって導通程度が決定される。

ｊ段の第１シフトレジスタ３０１は、二つの入力端を通じて、前の段または次の段で生成された第１走査信号の伝達を受けることができる。

前の段のｊ−１段の第１シフトレジスタ（図示せず）から伝達された第１走査信号（Ｇｉ[ｊ−１]）は、第１シフトレジスタ３０１の第１トランジスタ（Ｐ１）がターンオンされる時、ソース電極からドレイン電極を通過して伝達される。この時、第１トランジスタ（Ｐ１）のスイッチング動作を制御する信号は、走査駆動装置の順方向駆動制御信号（ｂｉ_ｃｏｎＢ）である。

一方、次の段のｊ＋１段の第１シフトレジスタ４０１から伝達された第１走査信号（Ｇｉ[ｊ＋１]）は、第１シフトレジスタ３０１の第２トランジスタ（Ｐ２）がターンオンされる時、ソース電極からドレイン電極を通過して伝達される。この時、第２トランジスタ（Ｐ２）のスイッチング動作を制御する信号は、走査駆動装置の逆方向駆動制御信号（ｂｉ_ｃｏｎ）である。

ｊ段の第１シフトレジスタ３０１の二つの入力端を通じて供給される２つの第１走査信号のうちのいずれか一つの第１走査信号が、走査駆動装置の駆動方向の決定によって伝達される。走査駆動装置の駆動方向を決定する順方向駆動制御信号（ｂｉ_ｃｏｎＢ）及び逆方向駆動制御信号（ｂｉ_ｃｏｎ）は、相互電圧レベルが反転した信号であるので、走査駆動装置の方向性を決定することができる。つまり、順方向駆動のためには所定の期間の間に順方向駆動制御信号（ｂｉ_ｃｏｎＢ）によって第１トランジスタ（Ｐ１）がターンオンされ、逆方向駆動のためには所定の期間の間に逆方向駆動制御信号（ｂｉ_ｃｏｎ）によって第２トランジスタ（Ｐ２）がターンオンされる。

万一、走査駆動装置のシフトレジスタが最初の段であり、走査駆動装置が順方向に駆動する場合、第１トランジスタ（Ｐ１）を通じて伝達される入力信号は所定の順方向開始信号であり得る。反対に、走査駆動装置のシフトレジスタが最後の段であり、走査駆動装置が逆方向に駆動する場合、第２トランジスタ（Ｐ２）を通じて伝達される入力信号は、所定の逆方向開始信号であり得る。

一方、本発明の一実施形態に係る走査駆動装置の各段の第１シフトレジスタは、入力端を通じて伝達される入力信号（前の段または次の段の第１走査信号）以外にも、少なくとも２以上のパルスからなる第１クロック信号（ｃｌｋ１）、第１クロック信号（ｃｌｋ１）と半周期ほど位相差を有する第２クロック信号（ｃｌｋ２）、及び第２クロック信号（ｃｌｋ２）に同期されて発生するかまたは所定時間遅れて発生する第１初期化信号（Ｉｎｔ１）、または第１クロック信号（ｃｌｋ１）に同期されて発生するかまたは所定時間遅れて発生する第２初期化信号（Ｉｎｔ２）の伝達を受ける。したがって、前記第１シフトレジスタは入力信号（前の段または次の段の第１走査信号）を所定の期間ほどシフトさせて、当該段の第１走査信号を生成する。

本発明の一実施形態に係る走査駆動装置の各段の第２シフトレジスタは、入力端を通じて伝達される入力信号（当該段の第１走査信号）以外にも、少なくとも２以上のパルスからなる第１クロック信号（ｃｌｋ１）、第１クロック信号（ｃｌｋ１）と半周期ほど位相差を有する第２クロック信号（ｃｌｋ２）、及び第２クロック信号（ｃｌｋ２）に同期されて発生するかまたは所定時間遅れて発生する第１初期化信号（Ｉｎｔ１）、または第１クロック信号（ｃｌｋ１）に同期されて発生するかまたは所定時間遅れて発生する第２初期化信号（Ｉｎｔ２）の伝達を受ける。したがって、前記第２シフトレジスタは入力信号（当該段の第１走査信号）を所定の期間ほどシフトさせて、当該段の第２走査信号を生成する。

本発明の一実施形態に係る走査駆動装置を構成する各段のシフトレジスタの第１シフトレジスタと第２シフトレジスタの回路構成は同一であるか、第１クロック信号（ｃｌｋ１）と第２クロック信号（ｃｌｋ２）相互間、及び第１初期化信号（Ｉｎｔ１）と第２初期化信号（Ｉｎｔ２）相互間が、互いに後先になって供給される構造である。

また、走査駆動装置の各段に該当する複数の第１シフトレジスタ相互間または複数の第２シフトレジスタ相互間の回路構成も同一であるが、隣接する段間の第１クロック信号（ｃｌｋ１）と第２クロック信号（ｃｌｋ２）相互間、及び第１初期化信号（Ｉｎｔ１）と第２初期化信号（Ｉｎｔ２）相互間が互いに後先になって供給される構造である。

ｊ段の第１シフトレジスタ３０１の第１トランジスタ（Ｐ１）は、前の段のｊ−１段の第１シフトレジスタから伝達された第１走査信号（Ｇｉ[ｊ−１]）が供給されるソース電極、順方向駆動制御信号（ｂｉ_ｃｏｎＢ）が供給されるゲート電極、及び第３トランジスタ（Ｐ３）のソース電極に接続するドレイン電極を含む。

第２トランジスタ（Ｐ２）は、次の段のｊ＋１段の第１シフトレジスタ４０１から伝達された第１走査信号（Ｇｉ[ｊ＋１]）が供給されるソース電極、逆方向駆動制御信号（ｂｉ_ｃｏｎ）が供給されるゲート電極、及び第３トランジスタ（Ｐ３）のソース電極に接続するドレイン電極を含む。

第３トランジスタ（Ｐ３）は、第１トランジスタ（Ｐ１）のドレイン電極及び第２トランジスタ（Ｐ２）のドレイン電極と接続されたソース電極、第１クロック信号（ｃｌｋ１）に接続されるゲート電極、及び第２キャパシタ（Ｃ２）の一電極に接続するドレイン電極を含む。

第３トランジスタ（Ｐ３）は、第１クロック信号（ｃｌｋ１）により、順方向駆動の場合に第１走査信号（Ｇｉ[ｊ−１]）、または逆方向駆動の場合に第１走査信号（Ｇｉ[ｊ＋１]）を、第７トランジスタ（Ｐ７）のゲート電極に伝達する。

第４トランジスタ（Ｐ４）は、順方向駆動の場合に第１走査信号（Ｇｉ[ｊ−１]）、または逆方向駆動の場合に第１走査信号（Ｇｉ[ｊ＋１]）により、ソース電極に接続された第１電源電圧（ＶＧＨ）を第８トランジスタ（Ｐ８）のゲート電極に伝達する。

第５トランジスタ（Ｐ５）は、第１電源電圧（ＶＧＨ）と接続するソース電極、第１キャパシタ（Ｃ１）の一電極と第８トランジスタ（Ｐ８）のゲート電極との接続点（Ｑ１）と接続するゲート電極、及び第２キャパシタ（Ｃ２）の一電極に接続するドレイン電極を含む。

実施形態によって第５トランジスタ（Ｐ５）は直列接続された少なくとも２つのトランジスタを含むことができ、前記少なくとも２つのトランジスタは第２電源電圧（ＶＧＬ）によってターンオンできる。

第５トランジスタ（Ｐ５）は、第１初期化信号（Ｉｎｔ１）に応答してターンオンされた第６トランジスタ（Ｐ６）によって伝達される第２電源電圧（ＶＧＬ）によってスイッチング動作が制御される。第５トランジスタ（Ｐ５）がターンオンすれば、第７トランジスタ（Ｐ７）に第１電源電圧（ＶＧＨ）を伝達する。

第６トランジスタ（Ｐ６）は、第２電源電圧（ＶＧＬ）に接続されるソース電極、第１初期化信号（Ｉｎｔ１）に接続されるゲート電極、及び第１キャパシタ（Ｃ１）の一電極と第８トランジスタ（Ｐ８）のゲート電極及び第５トランジスタ（Ｐ５）のゲート電極との接続点（Ｑ１）と接続されるドレイン電極を含む。

第６トランジスタ（Ｐ６）は、第１初期化信号（Ｉｎｔ１）によって第２電源電圧（ＶＧＬ）を第５トランジスタ（Ｐ５）及び第８トランジスタ（Ｐ８）に伝達する。

第７トランジスタ（Ｐ７）は、第２クロック信号（ｃｌｋ２）に接続されたソース電極、第２キャパシタ（Ｃ２）の一電極に接続されたゲート電極、及び第１シフトレジスタ３０１の出力端に接続するドレイン電極を含む。

第７トランジスタ（Ｐ７）は、前記出力端に、順方向駆動の場合に第１走査信号（Ｇｉ[ｊ−１]）、または逆方向駆動の場合に第１走査信号（Ｇｉ[ｊ＋１]）に応答して、第２クロック信号（ｃｌｋ２）の電圧レベルでｊ番目画素ラインに伝達される第１走査信号（Ｇｉ[ｊ]）を出力する。

前記出力されたｊ番目画素ラインに伝達される第１走査信号（Ｇｉ[ｊ]）は、前の段と次の段の第１シフトレジスタの入力端にそれぞれ供給される。

また、同時にｊ段の第２シフトレジスタ３０３の入力端に供給される。

第８トランジスタ（Ｐ８）は、第１電源電圧（ＶＧＨ）と接続するソース電極、接続点（Ｑ１）と接続するゲート電極、及び第１シフトレジスタ３０１の出力端に接続するドレイン電極を含む。

第８トランジスタ（Ｐ８）は、第１初期化信号（Ｉｎｔ１）に応答してターンオンされた第６トランジスタ（Ｐ６）を通じて第２電源電圧（ＶＧＬ）の伝達を受けてターンオンすれば、前記出力端に第１電源電圧（ＶＧＨ）をｊ番目画素ラインに伝達される第１走査信号（Ｇｉ[ｊ]）として出力する。

第１キャパシタ（Ｃ１）は、第８トランジスタ（Ｐ８）のゲート電極、第５トランジスタ（Ｐ５）のゲート電極、第６トランジスタ（Ｐ６）のドレイン電極、及び第４トランジスタ（Ｐ４）のドレイン電極との接続点（Ｑ１）と接続される一電極、及び第１電源電圧（ＶＧＨ）に接続される他電極を含む。

第２キャパシタ（Ｃ２）は、第７トランジスタ（Ｐ７）のゲート電極と接続する一電極、並びに第８トランジスタ（Ｐ８）のドレイン電極、第７トランジスタ（Ｐ７）のドレイン電極、及び第１シフトレジスタ３０１の出力端に接続する他電極を含む。

第２キャパシタ（Ｃ２）の一電極と第７トランジスタ（Ｐ７）のゲート電極との接続点（Ｑ２）では、第７トランジスタ（Ｐ７）のスイッチング動作を制御する電圧が伝達される。

ｊ段の第２シフトレジスタ３０３は、第１シフトレジスタ３０１の第３トランジスタ（Ｐ３）乃至第８トランジスタ（Ｐ８）にそれぞれ対応する第９トランジスタ（Ｐ９）乃至第１４トランジスタ（Ｐ１４）を含んで同一に構成される。

また、第２シフトレジスタ３０３は、第１シフトレジスタ３０１の第１キャパシタ（Ｃ１）及び第２キャパシタ（Ｃ２）にそれぞれ対応する第３キャパシタ（Ｃ３）及び第４キャパシタ（Ｃ４）を同一に含む。

但し、第１シフトレジスタ３０１に伝達される第１クロック信号（ｃｌｋ１）、第２クロック信号（ｃｌｋ２）、及び第１初期化信号（Ｉｎｔ１）に対応して、第２シフトレジスタ３０３には第２クロック信号（ｃｌｋ２）、第１クロック信号（ｃｌｋ１）、及び第２初期化信号（Ｉｎｔ２）が伝達される。

図５に示した走査駆動装置において、ｊ段の第１シフトレジスタ３０１及び第２シフトレジスタ３０３の構成は、同様に次の段のｊ＋１段の第１シフトレジスタ４０１及び第２シフトレジスタ４０３にも適用される。

しかし、第１クロック信号（ｃｌｋ１）と第２クロック信号（ｃｌｋ２）相互間、及び第１初期化信号（Ｉｎｔ１）と第２初期化信号（Ｉｎｔ２）相互間が互いに変わって入力される。

具体的な構成は、既にｊ段の第１シフトレジスタ３０１及び第２シフトレジスタ３０３で説明したので省略する。

図５による実施形態の走査駆動装置が動作する駆動信号波形図を、図６及び図７に示した。

図６は、本発明の一実施形態に係る走査駆動装置の順方向駆動による駆動信号波形図であり、図７は逆方向駆動による駆動信号波形図である。

図６及び図７において、Ｔ１、Ｔ２、Ｔ１０、Ｔ２０のような期間が１水平周期（１Ｈ）であると仮定し、図６及び図７による信号波形図において、第１クロック信号（ｃｌｋ１）、第２クロック信号（ｃｌｋ２）、第１初期化信号（Ｉｎｔ１）、及び第２初期化信号（Ｉｎｔ２）の一周期は、それぞれ２水平周期とする。

まず、走査駆動装置の順方向駆動による信号波形図を示した図６を参照すれば、走査駆動装置が動作する期間の間に、順方向駆動制御信号（ｂｉ_ｃｏｎＢ）はロー電圧レベルであり、逆方向駆動制御信号（ｂｉ_ｃｏｎ）は順方向駆動制御信号（ｂｉ_ｃｏｎＢ）が反転したハイ電圧レベルであることが分かる。

したがって、順方向駆動制御信号（ｂｉ_ｃｏｎＢ）が伝達される第１シフトレジスタ３０１の第１トランジスタ（Ｐ１）がターンオンされ、逆方向駆動制御信号（ｂｉ_ｃｏｎ）が伝達される第１シフトレジスタ３０１の第２トランジスタ（Ｐ２）はターンオフされる。

時点ｔ１で第１クロック信号（ｃｌｋ１）がローレベルのパルスで伝達される時、第３トランジスタ（Ｐ３）がターンオンすれば、第１トランジスタ（Ｐ１）を通過して伝達されるｊ−１段の第１シフトレジスタの第１走査信号（Ｇｉ[ｊ−１]）のロー電圧レベルが、第７トランジスタ（Ｐ７）のゲート電極に伝達される。これにより、時点ｔ２で第７トランジスタ（Ｐ７）がターンオンすれば、第２クロック信号（ｃｌｋ２）が第７トランジスタ（Ｐ７）を通過して第１シフトレジスタ３０１の出力端に伝達され、第１走査信号（Ｇｉ[ｊ]）として生成される。つまり、ｊ番目画素ラインの複数の画素それぞれに伝達される第１走査信号（Ｇｉ[ｊ]）の電圧レベルは、第２クロック信号（ｃｌｋ２）の電圧レベルによる。

一方、時点ｔ１〜時点ｔ２の期間の間に第１トランジスタ（Ｐ１）を通過して伝達されるｊ−１段の第１シフトレジスタの第１走査信号（Ｇｉ[ｊ−１]）は、ロー電圧レベルで第４トランジスタ（Ｐ４）のゲート電極にも同時に伝達される。

これにより、第４トランジスタ（Ｐ４）がターンオンされて第１電源電圧（ＶＧＨ）を第８トランジスタ（Ｐ８）のゲート電極に伝達し、第８トランジスタ（Ｐ８）がターンオフされる。これにより、第８トランジスタ（Ｐ８）を通じてハイ電圧レベルの第１電源電圧（ＶＧＨ）が出力されず、ｊ段第１シフトレジスタ３０１の出力端信号（Ｇｉ[ｊ]）は第２クロック信号（ｃｌｋ２）の電圧レベルに基づくようになる。

次に、ｊ段第１シフトレジスタ３０１の第１走査信号（Ｇｉ[ｊ]）が出力された後の時点ｔ３で、第１初期化信号（Ｉｎｔ１）はローレベルパルスで伝達される。

第１初期化信号（Ｉｎｔ１）が伝達された第６トランジスタ（Ｐ６）は、それに対応してスイッチングターンオンされて、ロー電圧レベルである第２電源電圧（ＶＧＬ）を接続点（Ｑ１）に伝達する。

ロー電圧レベルである第２電源電圧（ＶＧＬ）が印加される第５トランジスタ（Ｐ５）と第８トランジスタ（Ｐ８）はそれぞれターンオンされるが、第５トランジスタ（Ｐ５）を通じてハイ電圧レベルである第１電源電圧（ＶＧＨ）が接続点（Ｑ２）に伝達され、第８トランジスタ（Ｐ８）を通じてハイ電圧レベルである第１電源電圧（ＶＧＨ）がｊ段の第１シフトレジスタ３０１の出力端信号（Ｇｉ[ｊ]）として伝達される。したがって、時点ｔ３で出力端信号（Ｇｉ[ｊ]）はハイレバルに変わる。この時、第５トランジスタ（Ｐ５）を通じて接続点（Ｑ２）に伝達された第１電源電圧（ＶＧＨ）は第７トランジスタ（Ｐ７）のゲート電極に印加されて、第７トランジスタ（Ｐ７）をターンオフさせる。

上述した駆動方式と同一な方式でｊ段の第１シフトレジスタ３０１の出力端信号である第１走査信号（Ｇｉ[ｊ]）が入力信号として伝達されたｊ段の第２シフトレジスタ３０３が駆動される。

つまり、時点ｔ２でローレベルパルスで伝達される第２クロック信号（ｃｌｋ２）によって第９トランジスタ（Ｐ９）がターンオンすれば、ロー電圧レベルの第１走査信号（Ｇｉ[ｊ]）が第１３トランジスタ（Ｐ１３）のゲート電極に伝達されて、第１３トランジスタ（Ｐ１３）をターンオンさせる。これにより、時点ｔ４で第１クロック信号（ｃｌｋ１）の電圧レベルが第１３トランジスタ（Ｐ１３）を通じてｊ段の第２シフトレジスタ３０３の出力端に伝達され、第１クロック信号（ｃｌｋ１）の電圧レベルが第２走査信号（Ｇｗ[ｊ]）の電圧レベルになる。

ｊ段の第１シフトレジスタ３０１から出力される第１走査信号（Ｇｉ[ｊ]）と、ｊ段の第２シフトレジスタ３０３から出力される第２走査信号（Ｇｗ[ｊ]）とは、時点ｔ２〜時点ｔ４の期間ほど位相差を有して、ｊ番目画素ラインの第１走査線及び第２走査線にそれぞれ伝達される。

図６において、前記位相差は、第１クロック信号（ｃｌｋ１）と第２クロック信号（ｃｌｋ２）の位相差である半周期（１水平周期）の期間であって、実施形態によって多様に調整できるのはもちろんである。

ｊ番目画素ラインの第１走査線及び第２走査線を通じて第１走査信号（Ｇｉ[ｊ]）と第２走査信号（Ｇｗ[ｊ]）が伝達される間に、ｊ番目画素ラインの複数の画素が選択され、発光制御信号（ＥＭ[ｊ]）はハイレバルに維持される。この期間の間に複数の画素それぞれは、第１走査信号（Ｇｉ[ｊ]）によって保存された映像データ電圧を初期化し、次いで第２走査信号（Ｇｗ[ｊ]）によって新しく表示される映像データ信号によるデータ電圧の印加を受ける。この期間の間に発光制御信号（ＥＭ[ｊ]）はハイレバルに維持されるので、発光が行われない。第２走査信号（Ｇｗ[ｊ]）が伝達された後に発光制御信号（ＥＭ[ｊ]）がローレベルに変化すれば、当該画素の有機発光ダイオードが印加されたデータ電圧に対応して発光する。

一方、順方向に駆動される本発明の一実施形態に係る走査駆動装置において、時点ｔ２にｊ段の第１シフトレジスタ３０１の出力端信号である第１走査信号（Ｇｉ[ｊ]）は、次の段のｊ＋１段の第１シフトレジスタ４０１の入力信号として伝達される。この時、時点ｔ２でｊ＋１段の第１シフトレジスタ４０１にロー電圧レベルの第２クロック信号（ｃｌｋ２）が同時に伝達されるので、上述した駆動過程と同一の過程を経て、時点ｔ４でｊ＋１段の第１シフトレジスタ４０１の出力端に、第１クロック信号（ｃｌｋ１）に対応する電圧レベルがｊ＋１段の第１走査信号（Ｇｉ[ｊ＋１]）として出力される。

これにより、ｊ＋１段の第１走査信号（Ｇｉ[ｊ＋１]）が入力信号として伝達されるｊ＋１段の第２シフトレジスタ４０３は、ｊ段の第２シフトレジスタ３０３と同様な駆動方式により、時点ｔ６で第２クロック信号（ｃｌｋ２）に対応する電圧レベルを有するｊ＋１段の第２走査信号（Ｇｗ[ｊ＋１]）を出力する。

図７は、図５に示した実施形態に係る走査駆動装置２０を逆方向に駆動させた時の信号波形図である。

図７は、図６のような方式で走査駆動装置に含まれている各シフトレジスタが動作するので、詳しい説明は省略する。

但し、図７は逆方向駆動であるので、所定の駆動期間の間に逆方向駆動制御信号（ｂｉ_ｃｏｎ）はロー電圧レベルであり、順方向駆動制御信号（ｂｉ_ｃｏｎＢ）はそれに反転したハイ電圧レベルであるので、各段の第１シフトレジスタは、逆方向駆動制御信号（ｂｉ_ｃｏｎ）に対応してターンオンされたトランジスタを通じ、下段の第１走査信号を入力信号として伝達を受けるようになる。

また、図７の波形図は、第１走査信号及び第２走査信号の発生順序が、下段であるｊ＋１段のシフトレジスタを通じて先に生成された後、上段であるｊ段のシフトレジスタを通じて生成される。

ｊ＋１段の第１シフトレジスタ４０１が先に駆動して、時点ｔ２０でｊ＋１段の第１走査信号（Ｇｉ[ｊ＋１]）を出力すれば、ｊ＋１段の第１走査信号（Ｇｉ[ｊ＋１]）はｊ＋１段の第２シフトレジスタ４０３の入力端に伝達されて、時点ｔ４０でｊ＋１段の第２走査信号（Ｇｗ[ｊ＋１]）を出力する。

それと同時に、逆方向駆動方式であるので、ｊ＋１段の第１走査信号（Ｇｉ[ｊ＋１]）が時点ｔ２０でｊ段の第１シフトレジスタ３０１の入力端に伝達されて、時点ｔ４０でｊ段の第１走査信号（Ｇｉ[ｊ]）を出力する。

これにより、ｊ段の第１走査信号（Ｇｉ[ｊ]）は、時点ｔ４０でｊ段の第２シフトレジスタ３０３の入力端に伝達されて、時点ｔ６０でｊ段の第２走査信号（Ｇｗ[ｊ]）を出力する。

図５の本発明の一実施形態に係る走査駆動装置は、図６及び図７の駆動波形図から分かるように、順方向及び逆方向の方向性に無関係に、常に第１走査信号を先に生成及び出力して、第２走査信号を生成及び出力する。

これは、前記生成された第１走査信号を、前の段または次の段の第１シフトレジスタ及び当該段の第２シフトレジスタでそれぞれ同時に入力信号として伝達を受けて、前の段または次の段の第１走査信号と当該段の第２走査信号を同時に生成するので可能である。

従って本発明の一実施形態に係る走査駆動装置によれば、両方向の駆動に多様に適用することができるので、両方向駆動の表示装置の使用便宜性を向上することができる。

図８は、本発明の一実施形態に係る表示装置の画素の回路図を示す。特に、図１に示した表示装置に含まれている本発明の一実施形態に係る走査駆動装置２０から伝達された走査信号によって駆動される画素の回路図である。

具体的に、表示部１０に含まれている複数の画素ラインのうち、ｊ番目画素ラインに含まれている複数の画素のうちの走査駆動装置２０と接続された第１走査線（Ｇｉｊ）及び第２走査線（Ｇｗｊ）と接続し、発光制御駆動部４０と接続された発光制御線（ＥＭｊ）と接続され、データ駆動部３０と接続された複数のデータ線のうちのｋ番目データ線（Ｄｋ）に接続された画素２００を一例として説明する。

図８に示した回路図は一つの実施形態を示したものであり、必ずしもこのような回路構造に制限されないことはもちろんである。また、画素２００を構成する複数のトランジスタはＰＭＯＳトランジスタ（ＰＭＯＳ）として例示したが、ＮＭＯＳトランジスタ（ＮＭＯＳ）で実現することも可能である。

図８の画素２００は、初期化電圧（ＶＩＮＴ）と駆動トランジスタ（ＴＲ１）のゲート電極の間に接続された初期化トランジスタ（ＴＲ４）、駆動電源電圧（ＥＬＶＤＤ）と有機発光ダイオード（ＯＬＥＤ）のアノード電極の間に接続された駆動トランジスタ（ＴＲ１）、駆動トランジスタ（ＴＲ１）のソース電極と対応するデータ線に接続されたスイッチングトランジスタ（ＴＲ２）、及び駆動トランジスタ（ＴＲ１）のドレイン電極と有機発光ダイオード（ＯＬＥＤ）のアノード電極の間に接続された発光制御トランジスタ（ＴＲ６）を含む。

具体的に、初期化トランジスタ（ＴＲ４）は、第１走査信号（Ｇｉ[ｊ]）に対応して初期化電圧（ＶＩＮＴ）を駆動トランジスタ（ＴＲ１）のゲート電極に伝達して、駆動トランジスタ（ＴＲ１）のゲート電極の電圧値を初期化させる。

スイッチングトランジスタ（ＴＲ２）は、第２走査信号（Ｇｗ[ｊ]）に対応してスイッチング動作が制御され、対応するデータ線を通じてデータ信号（ｄａｔａ[ｋ]）を駆動トランジスタ（ＴＲ１）に伝達する。

図８の実施形態に係る本発明の画素２００は、駆動トランジスタ（ＴＲ１）のゲート電極とドレイン電極の間に接続されたスイッチ（ＴＲ３）をさらに含むことができる。スイッチ（ＴＲ３）のゲート電極に第２走査信号（Ｇｗ[ｊ]）が同時に伝達され、それに対応してスイッチ（ＴＲ３）が動作する。

スイッチ（ＴＲ３）がターンオンされる時に、駆動トランジスタ（ＴＲ１）はダイオード接続してしきい電圧を補償するようになる。

したがって、スイッチングトランジスタ（ＴＲ２）とスイッチ（ＴＲ３）は、それぞれゲート電極に同一の第２走査信号（Ｇｗ[ｊ]）が伝達され、それに対応してスイッチング動作するので、駆動トランジスタ（ＴＲ１）のしきい電圧が補償される期間の間に画素２００にデータ信号が伝達される。

これにより、駆動トランジスタ（ＴＲ１）は、スイッチングトランジスタ（ＴＲ２）を通じて伝達されたデータ信号（ｄａｔａ[ｋ]）に対応する駆動電流を有機発光ダイオード（ＯＬＥＤ）に伝達する。

発光制御トランジスタ（ＴＲ６）は駆動トランジスタ（ＴＲ１）のドレイン電極と有機発光ダイオード（ＯＬＥＤ）のアノード電極との間で、発光制御信号（ＥＭ[ｊ]）がゲート電極に伝達されてスイッチング動作を行い、前記データ信号に対応する駆動電流に有機発光ダイオード（ＯＬＥＤ）を発光させる。

図８の実施形態によれば、駆動電源電圧（ＥＬＶＤＤ）と駆動トランジスタ（ＴＲ１）のソース電極との間に発光制御トランジスタ（ＴＲ５）を追加的にさらに含むことができる。

図５乃至図７の走査駆動装置の回路図と信号波形図で説明した通り、走査駆動装置の駆動方向が順方向または逆方向であっても画素２００の発光制御トランジスタ（ＴＲ４）に供給される第１走査信号（Ｇｉ[ｎ]）が、画素２００のスイッチングトランジスタ（ＴＲ２）とスイッチ（ＴＲ３）に供給される第２走査信号（Ｇｗ[ｎ]）より先に伝達されるので、画素２００は常に安定的に初期化電圧（ＶＩＮＴ）によってリセットされた後、駆動トランジスタ（ＴＲ１）のしきい電圧を補償し、データ信号の伝達を受けて表示できるように駆動される。

以上、本発明の具体的な実施形態と関連して本発明を説明したが、これは例示に過ぎず、本発明はこれに制限されない。当業者は本発明の範囲を逸脱せずに、説明された実施形態を変更または変形することができ、このような変更または変形も本発明の範囲に属する。また、明細書で説明した各構成要素の物質は、当業者が公知された多様な物質から容易に選択して代替できる。また、当業者は本明細書で説明された構成要素のうちの一部を性能の劣化なしに省略したり、性能を改善するために構成要素を追加することができる。これだけでなく、当業者は工程環境や装備によって本明細書で説明した方法段階の順序を変更することもできる。従って、本発明の範囲は、説明された実施形態でなく、特許請求の範囲及びその均等物によって決定されなければならない。

１０ 表示部
２０ 走査駆動装置
３０ データ駆動部
４０ 発光制御駆動部
５０ 信号制御部
６０ 電源供給部
１００ 表示装置
２００ 画素

Claims (16)

1. 複数の画素を含む表示部に少なくとも二種類の互いに異なる走査信号をそれぞれ生成して伝達する走査駆動装置が、前記少なくとも二種類の互いに異なる走査信号をそれぞれ生成する複数のシフトレジスタからなる複数の順次駆動部を含み、
   所定のシフトレジスタで生成された走査信号は、次のシフトレジスタの入力信号として伝達されると同時に、前記走査信号は、走査駆動装置の決められた駆動方向に対応して、前記所定のシフトレジスタが含まれている順次駆動部と隣接する前の段の順次駆動部のシフトレジスタまたは次の段の順次駆動部のシフトレジスタに入力信号として伝達され、
   前記少なくとも二種類の互いに異なる走査信号は、
   前記複数の画素それぞれに含まれている駆動トランジスタのゲート電圧を初期化させる初期化信号、及び前記複数の画素それぞれに対応するデータ信号を伝達するスイッチングトランジスタのスイッチング動作を制御する走査信号であり、
   前記初期化信号は、前記走査信号より先に生成されて伝達され、
   前記駆動方向が順方向の場合、前記走査信号は、前記所定のシフトレジスタが含まれている順次駆動部と隣接する次の段の順次駆動部のシフトレジスタに入力信号として伝達され、
   前記駆動方向が逆方向の場合、前記走査信号は、前記所定のシフトレジスタが含まれている順次駆動部と隣接する前の段の順次駆動部のシフトレジスタに入力信号として伝達され、
   前記複数のシフトレジスタは、
   前記複数の画素それぞれに含まれている駆動トランジスタのゲート電圧を初期化させる初期化信号を生成する第１シフトレジスタ、及び前記複数の画素それぞれに対応するデータ信号を伝達するスイッチングトランジスタのスイッチング動作を制御する走査信号を生成する第２シフトレジスタであり、
   前記第２シフトレジスタは、前記初期化信号が入力信号として伝達されて、前記初期化信号を所定の第１期間ほどシフトさせて前記走査信号を生成し、
   前記第１シフトレジスタで生成された初期化信号が前記第２シフトレジスタの入力信号として伝達される時点に同期されて、前記初期化信号は、走査駆動装置の決められた駆動方向に対応して、前記第１シフトレジスタを含む順次駆動部と隣接した前の段の順次駆動部または次の段の順次駆動部の第１シフトレジスタに入力信号として伝達される両方向走査駆動装置。
2. 前記駆動方向が順方向の場合、前記初期化信号は、前記第１シフトレジスタを含む順次駆動部と隣接する次の段の順次駆動部の第１シフトレジスタに入力信号として伝達され、
   前記駆動方向が逆方向の場合、前記初期化信号は前記第１シフトレジスタを含む順次駆動部と隣接する前の段の順次駆動部の第１シフトレジスタに入力信号として伝達される、請求項１に記載の両方向走査駆動装置。
3. 前記複数の順次駆動部のうちの奇数段の複数の順次駆動部それぞれは、
   第１クロック信号に同期されて、最初の段の場合である順方向開始信号及び当該段の順次駆動部と隣接する前の段の順次駆動部のシフトレジスタで生成された走査信号、または当該段の順次駆動部と隣接する次の段の順次駆動部のシフトレジスタで生成された走査信号及び最後の段の場合である逆方向開始信号を第１入力信号として入力を受け、前記第１入力信号及び第１初期化信号にそれぞれ対応して、第２クロック信号又は第１電源電圧の中の一つを第１操作信号として出力する第１シフトレジスタ；及び
   前記第２クロック信号に同期されて第１走査信号を第２入力信号として入力を受け、前記第２入力信号及び第２初期化信号にそれぞれ対応して、第１クロック信号又は第１電源電圧のうちの一つを第２走査信号として出力する第２シフトレジスタを含む、請求項１に記載の両方向走査駆動装置。
4. 前記複数の順次駆動部のうちの偶数段の複数の順次駆動部それぞれは、
   第２クロック信号に同期されて、当該段の順次駆動部と隣接する前の段の順次駆動部のシフトレジスタで生成された走査信号、または当該段の順次駆動部と隣接する次の段の順次駆動部のシフトレジスタで生成された走査信号及び最後の段の場合である逆方向開始信号を第３入力信号として入力を受け、前記第３入力信号及び第２初期化信号にそれぞれ対応して、第１クロック信号又は第１電源電圧のいずれか一つを第１走査信号として出力する第１シフトレジスタ；及び
   前記第１クロック信号に同期されて、前記第１走査信号を第４入力信号として入力を受け、前記第４入力信号及び第１初期化信号にそれぞれ対応して、第２クロック信号又は第１電源電圧のいずれか一つを第２走査信号として出力する第２シフトレジスタを含む、請求項１に記載の両方向走査駆動装置。
5. 前記第２クロック信号は、前記第１クロック信号と半周期ほど位相差を有する、請求項３または４に記載の両方向走査駆動装置。
6. 前記第１初期化信号は、前記第２クロック信号に同期されるか、または所定の期間ほど遅れて発生し、
   前記第２初期化信号は、前記第１クロック信号に同期されるか、または所定の期間ほど遅れて発生する、請求項３または４に記載の両方向走査駆動装置。
7. 前記第１走査信号と第２走査信号の位相差は、前記第１クロック信号と第２クロック信号の位相差と同一である、請求項３または４に記載の両方向走査駆動装置。
8. 前記第１シフトレジスタは、
   順方向駆動制御信号によってターンオンされて、前記最初の段の場合である順方向開始信号及び前記当該段の順次駆動部と隣接する前の段の順次駆動部のシフトレジスタで生成された第３走査信号を前記第１入力信号として伝達する第１トランジスタ；
   逆方向駆動制御信号によってターンオンされて、前記当該段の順次駆動部と隣接する次の段の順次駆動部のシフトレジスタで生成された第４走査信号及び前記最後の段の場合である逆方向開始信号を前記第１入力信号として伝達する第２トランジスタ；
   前記第１クロック信号によってターンオンされて、第３走査信号または第４走査信号を伝達する第３トランジスタ；
   前記第３走査信号または第４走査信号の伝達を受け、前記第３走査信号または第４走査信号の電圧レベルによってターンオンされて、前記第１電源電圧を伝達する第４トランジスタ；
   前記第１初期化信号に対応して伝達される第２電源電圧に対応してターンオンされて、前記第１電源電圧を伝達する第５トランジスタ；
   前記第１初期化信号によってターンオンされて、前記第２電源電圧を前記第５トランジスタのゲート電極が接続された第１ノードに伝達する第６トランジスタ；
   前記第３トランジスタを通じて伝達された第３走査信号または第４走査信号の電圧レベルによってターンオンされて、前記第２クロック信号を前記第１走査信号として出力する第７トランジスタ；及び
   前記第１ノードに伝達された第２電源電圧に対応してターンオンされ、前記第１電源電圧を前記第１走査信号として出力する第８トランジスタを含む、請求項３に記載の両方向走査駆動装置。
9. 前記第１シフトレジスタは、
   前記第１ノードに接続する一電極及び前記第１電源電圧に接続する他電極を含む第１キャパシタ；及び
   前記第７トランジスタのゲート電極に接続する一電極及び前記第１シフトレジスタの出力端に接続する他電極を含む第２キャパシタをさらに含む、請求項８に記載の両方向走査駆動装置。
10. 前記第２シフトレジスタは、
    前記第２クロック信号によってターンオンされて、前記第１走査信号を伝達する第９トランジスタ；
    前記第１走査信号の伝達を受けて前記第１走査信号の電圧レベルによってターンオンされて、前記第１電源電圧を伝達する第１０トランジスタ；
    前記第２初期化信号に対応して伝達される第２電源電圧に対応してターンオンされて、前記第１電源電圧を伝達する第１１トランジスタ；
    前記第２初期化信号によってターンオンされて、前記第２電源電圧を前記第１１トランジスタのゲート電極が接続された第２ノードに伝達する第１２トランジスタ；
    前記第９トランジスタを通じて伝達された第１走査信号の電圧レベルによってターンオンされて、前記第１クロック信号を前記第２走査信号として出力する第１３トランジスタ；及び
    前記第２ノードに伝達された第２電源電圧に対応してターンオンされて、前記第１電源電圧を前記第２走査信号として出力する第１４トランジスタを含む、請求項３に記載の両方向走査駆動装置。
11. 前記第２シフトレジスタは、
    前記第２ノードに接続する一電極及び前記第１電源電圧に接続する他電極を含む第３キャパシタ；及び
    前記第１３トランジスタのゲート電極に接続する一電極及び前記第２シフトレジスタの出力端に接続する他電極を含む第４キャパシタをさらに含む、請求項１０に記載の両方向走査駆動装置。
12. 前記第１シフトレジスタは、
    順方向駆動制御信号によってターンオンされて、前記当該段の順次駆動部と隣接する前の段の順次駆動部のシフトレジスタで生成された第５走査信号を前記第３入力信号として伝達する第１スイッチ；
    逆方向駆動制御信号によってターンオンされて、前記当該段の順次駆動部と隣接する次の段の順次駆動部のシフトレジスタで生成された第６走査信号及び前記最後の段の場合である逆方向開始信号を前記第３入力信号として伝達する第２スイッチ；
    前記第２クロック信号によってターンオンされて、第５走査信号または第６走査信号を伝達する第３スイッチ；
    前記第５走査信号または第６走査信号の伝達を受けて前記第５走査信号または第６走査信号の電圧レベルによってターンオンされて、前記第１電源電圧を伝達する第４スイッチ；
    前記第２初期化信号に対応して伝達される第２電源電圧に対応してターンオンされて、前記第１電源電圧を伝達する第５スイッチ；
    前記第２初期化信号によってターンオンされて、前記第２電源電圧を前記第５スイッチのゲート電極が接続された第３ノードに伝達する第６スイッチ；
    前記第３スイッチを通じて伝達された第５走査信号または第６走査信号の電圧レベルによってターンオンされて、前記第１クロック信号を前記第１走査信号として出力する第７スイッチ；及び
    前記第３ノードに伝達された第２電源電圧に対応してターンオンされて、前記第１電源電圧を前記第１走査信号として出力する第８スイッチを含む、請求項４に記載の両方向走査駆動装置。
13. 前記第１シフトレジスタは、
    前記第３ノードに接続する一電極及び前記第１電源電圧に接続する他電極を含む第５キャパシタ；及び
    前記第７スイッチのゲート電極に接続する一電極及び前記第１シフトレジスタの出力端に接続する他電極を含む第６キャパシタをさらに含む、請求項１２に記載の両方向走査駆動装置。
14. 前記第２シフトレジスタは、
    前記第１クロック信号によってターンオンされて、前記第１走査信号を伝達する第９スイッチ；
    前記第１走査信号の伝達を受けて前記第１走査信号の電圧レベルによってターンオンされて、前記第１電源電圧を伝達する第１０スイッチ；
    前記第１初期化信号に対応して伝達される第２電源電圧に対応してターンオンされて、前記第１電源電圧を伝達する第１１スイッチ；
    前記第１初期化信号によってターンオンされて、前記第２電源電圧を前記第１１スイッチのゲート電極が接続された第４ノードに伝達する第１２スイッチ；
    前記第９スイッチを通じて伝達された第１走査信号の電圧レベルによってターンオンされて、前記第２クロック信号を前記第２走査信号として出力する第１３スイッチ；及び
    前記第４ノードに伝達された第２電源電圧に対応してターンオンされて、前記第１電源電圧を前記第２走査信号として出力する第１４スイッチを含む、請求項４に記載の両方向走査駆動装置。
15. 前記第２シフトレジスタは、
    前記第４ノードに接続する一電極及び前記第１電源電圧に接続する他電極を含む第７キャパシタ；及び
    前記第１３スイッチのゲート電極に接続する一電極及び前記第２シフトレジスタの出力端に接続する他電極を含む第８キャパシタをさらに含む、請求項１４に記載の両方向走査駆動装置。
16. 複数の画素を含む表示部；
    前記複数の画素それぞれに少なくとも二種類の互いに異なる走査信号を伝達する走査駆動装置；
    前記複数の画素それぞれにデータ信号を伝達するデータ駆動部；
    前記複数の画素それぞれに発光制御信号を伝達する発光制御駆動部；及び
    前記走査駆動装置、データ駆動部、及び発光制御駆動部の駆動を制御する複数の制御信号を生成してそれぞれ伝達する信号制御部を含み、
    前記走査駆動装置は前記少なくとも二種類の互いに異なる走査信号をそれぞれ生成する複数のシフトレジスタで構成された複数の順次駆動部を含み、
    所定のシフトレジスタで生成された走査信号は、次のシフトレジスタの入力信号として伝達されると同時に、前記走査信号は、走査駆動装置の決められた駆動方向に対応して、前記所定のシフトレジスタが含まれている順次駆動部と隣接する前の段の順次駆動部のシフトレジスタまたは次の段の順次駆動部のシフトレジスタに入力信号として伝達され、
    前記少なくとも二種類の互いに異なる走査信号は、
    前記複数の画素それぞれに含まれている駆動トランジスタのゲート電圧を初期化させる初期化信号、及び前記複数の画素それぞれに対応するデータ信号を伝達するスイッチングトランジスタのスイッチング動作を制御する走査信号であり、
    前記初期化信号は、前記走査信号より先に生成されて伝達され、
    前記複数のシフトレジスタは、
    前記複数の画素それぞれに含まれている駆動トランジスタのゲート電圧を初期化させる初期化信号を生成する第１シフトレジスタ、及び前記複数の画素それぞれに対応するデータ信号を伝達するスイッチングトランジスタのスイッチング動作を制御する走査信号を生成する第２シフトレジスタであり、
    前記第２シフトレジスタは、前記初期化信号が入力信号として伝達されて、前記初期化信号を所定の第１期間ほどシフトさせて前記走査信号を生成し、
    前記第１シフトレジスタで生成された初期化信号が前記第２シフトレジスタの入力信号として伝達される時点に同期されて、前記初期化信号は走査駆動装置の決められた駆動方向に対応して、前記第１シフトレジスタを含む順次駆動部と隣接した前の段の順次駆動部または次の段の順次駆動部の第１シフトレジスタに入力信号として伝達され、
    前記駆動方向が順方向の場合、前記初期化信号は、前記第１シフトレジスタを含む順次駆動部と隣接する次の段の順次駆動部の第１シフトレジスタに入力信号として伝達され、
    前記駆動方向が逆方向の場合、前記初期化信号は、前記第１シフトレジスタを含む順次駆動部と隣接する前の段の順次駆動部の第１シフトレジスタに入力信号として伝達される両方向走査駆動装置を利用した表示装置。
    

Images