JP5795970B2 - Bonding pad electrode forming method - Google Patents
Bonding pad electrode forming method Download PDFInfo
- Publication number
- JP5795970B2 JP5795970B2 JP2012045923A JP2012045923A JP5795970B2 JP 5795970 B2 JP5795970 B2 JP 5795970B2 JP 2012045923 A JP2012045923 A JP 2012045923A JP 2012045923 A JP2012045923 A JP 2012045923A JP 5795970 B2 JP5795970 B2 JP 5795970B2
- Authority
- JP
- Japan
- Prior art keywords
- pad electrode
- bonding pad
- insulating film
- insulating
- semi
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
本発明は、ワイヤーをボンディングする半導体装置上のボンディングパッド電極及びその形成方法に関する。 The present invention relates to a bonding pad electrode on a semiconductor device for bonding wires and a method for forming the same.
従来、ＧａＡｓやＩｎＰ等の半絶縁性基板からなる半導体装置に設けられたボンディングパッド電極は図１のように構成されていた。図１は、従来のボンディングパッド電極の断面図を説明する図である。１は半絶縁性基板、２は第１の絶縁膜、３はボンディングパッド電極を示す。このボンディングパッド電極において、半絶縁性基板１と第１の絶縁膜２との密着性が良くなく、ボンディングパッド電極３にワイヤボンディングを行う際にパッド電極３が剥がれるという問題があった。
Conventionally, a bonding pad electrode provided in a semiconductor device made of a semi-insulating substrate such as GaAs or InP is configured as shown in FIG. FIG. 1 is a diagram illustrating a cross-sectional view of a conventional bonding pad electrode.
この問題を解決するため、半絶縁性ＧａＡｓ基板では、半導体層の上面にオーミック電極を形成し、このオーミック電極上にボンディングパッド電極を形成する半導体装置が提案されている（例えば、特許文献１を参照。）。また、半絶縁性ＩｎＰ基板では、図２の断面図に示すようにＩｎＰ基板１１上にＩｎＰ半導体層１０を形成し、その上にボンディングパッド電極３を形成する半導体装置が提案されている（例えば、特許文献２を参照。）。図２において、４は第２の絶縁膜を示す。すなわち、各特許文献は、ボンディングパッド電極の剥がれを防止するために、パッド電極下の絶縁膜を廃し、半絶縁性基板上にパッド電極を直接配置、あるいは半絶縁性基板上に形成した半導体層にパッド電極を直接配置している。
In order to solve this problem, there has been proposed a semiconductor device in which an ohmic electrode is formed on the upper surface of a semiconductor layer and a bonding pad electrode is formed on the ohmic electrode in a semi-insulating GaAs substrate (for example, see Patent Document 1). reference.). As a semi-insulating InP substrate, there has been proposed a semiconductor device in which an
しかし、各特許文献の構成は、絶縁膜を廃したため、半絶縁性基板を介してボンディングパッド間にリーク電流が生じるという課題があった。 However, the configuration of each patent document has a problem that a leakage current is generated between the bonding pads via the semi-insulating substrate because the insulating film is eliminated.
本発明は、上記の課題に鑑みてなされたものであり、パッド電極の剥がれを防ぎつつ、ボンディングパッド間のリーク電流を防止できるボンディングパッド電極及びその形成方法を提供することを目的とする。 The present invention has been made in view of the above-described problems, and an object of the present invention is to provide a bonding pad electrode and a method for forming the same that can prevent leakage current between bonding pads while preventing peeling of the pad electrode.
上記目的を達成するために、本発明に係るボンディングパッド電極は、リーク電流を防止できる絶縁膜を復活させ、絶縁膜と半絶縁性基板との接触面積を増大して密着性を向上させることとした。 In order to achieve the above object, the bonding pad electrode according to the present invention restores the insulating film capable of preventing leakage current, and increases the contact area between the insulating film and the semi-insulating substrate to improve adhesion. did.
具体的には、本発明に係る一のボンディングパッド電極は、凹凸状の表面を有する半絶縁性基板と、前記半絶縁性基板の前記表面に形成された絶縁膜と、前記絶縁膜の前記半絶縁性基板側と反対側の所定位置に形成されたパッド電極と、を備える。 Specifically, one bonding pad electrode according to the present invention includes a semi-insulating substrate having an uneven surface, an insulating film formed on the surface of the semi-insulating substrate, and the half of the insulating film. And a pad electrode formed at a predetermined position on the opposite side to the insulating substrate side.
本発明に係る他のボンディングパッド電極の前記絶縁膜は、前記半絶縁性基板側から積層方向に第一絶縁膜及び第二絶縁膜が積層した二層構造であることを特徴とする。 The insulating film of another bonding pad electrode according to the present invention has a two-layer structure in which a first insulating film and a second insulating film are stacked in the stacking direction from the semi-insulating substrate side.
本発明に係る他のボンディングパッド電極の前記第一絶縁膜はＳｉＮ膜で第二絶縁膜はＳｉＯ２膜であることを特徴とする。 In another bonding pad electrode according to the present invention, the first insulating film is a SiN film and the second insulating film is a SiO 2 film.
本ボンディングパッド電極は、パッド電極下にＳｉＯ２膜及びＳｉＮ膜等の絶縁膜を備えるので、ボンディングパッド間のリーク電流を防止できる。また、本ボンディングパッド電極は、半絶縁性基板の表面が凹凸状であるため、絶縁膜との接触面積が増加してパッド電極の剥がれも防止できる。 Since the bonding pad electrode includes an insulating film such as a SiO 2 film and a SiN film under the pad electrode, a leakage current between the bonding pads can be prevented. In addition, since the surface of the semi-insulating substrate is uneven in this bonding pad electrode, the contact area with the insulating film is increased and the pad electrode can be prevented from peeling off.
本発明に係る一のボンディングパッド電極は、ＩｎＰ基板の表面を逆スパッタリング処理し、前記表面に凹凸を形成する逆スパッタリング工程と、前記逆スパッタリング工程の後に、前記ＩｎＰ基板の前記表面にＳｉＯ２の絶縁膜をスパッタリングするスパッタリング工程と、前記スパッタリング工程の後に、前記絶縁膜の前記ＩｎＰ基板側と反対側の所定位置にパッド電極を形成するパッド電極形成工程と、を有するボンディングパッド電極形成方法で製造することができる。 One bonding pad electrode according to the present invention includes a reverse sputtering process in which the surface of the InP substrate is reverse-sputtered to form irregularities on the surface, and a SiO 2 film on the surface of the InP substrate after the reverse sputtering process. Manufactured by a bonding pad electrode forming method comprising: a sputtering step of sputtering an insulating film; and a pad electrode forming step of forming a pad electrode at a predetermined position opposite to the InP substrate side of the insulating film after the sputtering step. can do.
本発明に係る他のボンディングパッド電極は、ＩｎＰ基板の表面を所定の薬液でエッチング処理し、前記表面に凹凸を形成する表面処理工程と、前記表面処理工程の後に、前記ＩｎＰ基板の前記表面にＳｉＮである第一絶縁膜を形成するＣＶＤ工程と、前記ＣＶＤ工程の後に、前記第一絶縁膜の前記ＩｎＰ基板側と反対側の第一絶縁膜表面を逆スパッタリング処理する逆スパッタリング工程と、前記逆スパッタリング工程の後に、前記第一絶縁膜の前記第一絶縁膜表面にＳｉＯ２の第二絶縁膜をスパッタリングするスパッタリング工程と、前記スパッタリング工程の後に、前記第二絶縁膜の前記ＩｎＰ基板側と反対側の所定位置にパッド電極を形成するパッド電極形成工程と、を有するボンディングパッド電極形成方法で製造することができる。 Another bonding pad electrode according to the present invention includes a surface treatment step of etching the surface of the InP substrate with a predetermined chemical solution to form irregularities on the surface, and the surface of the InP substrate after the surface treatment step. A CVD process for forming a first insulating film made of SiN; a reverse sputtering process for performing reverse sputtering treatment on the first insulating film surface opposite to the InP substrate side of the first insulating film after the CVD process; A sputtering step of sputtering a second insulating film of SiO 2 on the surface of the first insulating film of the first insulating film after the reverse sputtering step; and the InP substrate side of the second insulating film after the sputtering step; A pad electrode forming step of forming a pad electrode at a predetermined position on the opposite side, and a bonding pad electrode forming method. The
本発明によれば、パッド電極の剥がれを防ぎつつ、ボンディングパッド間のリーク電流を防止できるボンディングパッド電極及びその形成方法を提供することができる。 ADVANTAGE OF THE INVENTION According to this invention, the bonding pad electrode which can prevent the leakage current between bonding pads, and the formation method can be provided, preventing peeling of a pad electrode.
添付の図面を参照して本発明の実施形態を説明する。以下に説明する実施形態は本発明の実施例であり、本発明は、以下の実施形態に制限されるものではない。 Embodiments of the present invention will be described with reference to the accompanying drawings. The embodiments described below are examples of the present invention, and the present invention is not limited to the following embodiments.
［実施形態１］
図３は、本実施形態のボンディングパッド電極３０１を説明する断面図である。ボンディングパッド電極３０１は、凹凸状の表面を有する半絶縁性基板１２と、半絶縁性基板１２の前記表面に形成された絶縁膜２１と、絶縁膜２１の半絶縁性基板１２側と反対側の所定位置に形成されたパッド電極３と、を備える。本実施形態では半絶縁性基板１２はＩｎＰであるので、以下の説明では半絶縁性ＩｎＰ基板又はＩｎＰ基板と記載することがある。
[Embodiment 1]
FIG. 3 is a cross-sectional view illustrating the
半絶縁性ＩｎＰ基板１２の上面は逆スパッタ等の表面処理で荒れており、凹凸状の表面形状を有する。凹凸状の表面形状上に絶縁膜２１が形成されるため、接触面積が表面処理をしない場合より増大して密着性がよく、パッド剥がれが生じにくい。ここで、絶縁膜２１としてＳｉＯ２が使用される。絶縁膜４は、ＢＣＢ（ベンゾシクロブテン）、ＳｉＮ、ＳｉＯ２膜等の１つの種類の絶縁膜または複数の種類の絶縁膜で構成される。
The upper surface of the
また、パッド電極３と絶縁膜２１との密着性を向上させるため、パッド電極３の下地としてＴｉ／Ｐｔ／Ａｕ／Ｐｔ／Ｔｉの蒸着膜が形成される。そして、この蒸着膜の上に配線用の金属膜を形成し、パッド電極３とする。
Further, in order to improve the adhesion between the
このようにボンディングパッド電極３０１は、絶縁膜２１で半絶縁性ＩｎＰ基板１２とパッド電極３間が絶縁されているのでボンディングパッド間のリーク電流を防止することができる。
Thus, since the
［実施形態２］
図４は、本実施形態のボンディングパッド電極３０２を説明する断面図である。ボンディングパッド電極３０２は、凹凸状の表面を有する半絶縁性基板１３と、半絶縁性基板１３の前記表面に順に形成された第一絶縁膜２５及び第二絶縁膜２６と、第二絶縁膜２６の半絶縁性基板１３側と反対側の所定位置に形成されたパッド電極３と、を備える。本実施形態では半絶縁性基板１３はＩｎＰであるので、以下の説明では半絶縁性ＩｎＰ基板と記載することがある。
[Embodiment 2]
FIG. 4 is a cross-sectional view illustrating the
半絶縁性ＩｎＰ基板１３の上面は、所定の薬液で行うエッチング処理による表面処理で凹凸状の表面形状を有する。凹凸状の表面形状上に絶縁膜２５が形成されるため、接触面積が表面処理をしない場合より増大して密着性がよく、パッド剥がれが生じにくい。ここで、絶縁膜２５としてＳｉＮが使用される。絶縁膜２６としてＳｉＯ２が使用される。絶縁膜４は、図３での説明の通りである。
The upper surface of the
また、図３での説明と同様に、パッド電極３は下地としてＴｉ／Ｐｔ／Ａｕ／Ｐｔ／Ｔｉの蒸着膜と配線用の金属膜で形成される。
Similarly to the description with reference to FIG. 3, the
このようにボンディングパッド電極３０２は絶縁膜２５及び絶縁膜２６で半絶縁性ＩｎＰ基板１３とパッド電極３間が絶縁されているのでボンディングパッド間のリーク電流を防止することができる。
Thus, since the
さらに、ボンディングパッド電極３０２は、図３のボンディングパッド電極３０１の構成と比して、パッド電極３下のＳｉＯ２の絶縁膜２６と半絶縁性ＩｎＰ基板１３間にＳｉＮの絶縁膜２５を形成しているため、ＩｎＰ基板１３の界面（ボンディングパッド３側）に形成される導電層が低減でき、当該導電層により生ずる容量を低減できる効果が得られる。
Further, in the
また、ボンディングパッド電極３０２は、半絶縁性ＩｎＰ基板１３の上面の凹凸を逆スパッタリング処理で形成せず、所定の薬液でエッチング処理している。さらに、絶縁膜２５をスパッタリングではなくＣＶＤで形成している。このため、ボンディングパッド電極３０２は、図３のボンディングパッド電極３０１よりも、半絶縁性ＩｎＰ基板と絶縁膜との界面に形成される導電層の形成を低減することができる。すなわち、ＳｉＮの材料による導電層の低減と逆スパッタリング処理からエッチング処理の変更による導電層の低減の両方の効果が得られる。従って、ボンディングパッド電極３０２は、導電層によって生じるパッド電極３と半絶縁性ＩｎＰ基板１３間に形成される寄生容量を低減することができ、高速化を図るデバイスへの適用が可能である。
In addition, the
［実施例３］
次に、半絶縁性ＩｎＰ基板上に形成されるボンディングパッド電極の形成方法についてＩｎＰ ＨＢＴ（ヘテロ接合バイポーラトランジスタ）製作工程の順に沿って、主な工程について述べる。
[Example 3]
Next, a method for forming a bonding pad electrode formed on a semi-insulating InP substrate will be described in the order of InP HBT (heterojunction bipolar transistor) manufacturing steps.
まず、従来の図２のボンディングパッド電極の形成方法について示した後に、各工程に対応して本発明のボンディングパッド電極の形成方法について述べる。図５は、図２のボンディングパッド電極の形成方法の主な工程におけるボンディングパッド電極部の断面図である。 First, after showing the conventional method of forming the bonding pad electrode of FIG. 2, the method of forming the bonding pad electrode of the present invention will be described corresponding to each step. FIG. 5 is a cross-sectional view of the bonding pad electrode portion in the main process of the bonding pad electrode forming method of FIG.
図５（ａ）は、半絶縁性ＩｎＰ基板１１上に形成されたＩｎＰ半導体層１０を加工して、ＩｎＰ ＨＢＴの各素子部（バイポーラトランジスタのベース、エミッタ、コレクタ部）を形成した後のボンディングパッド電極部の断面図である。３１はボンディングパッド電極の一部を構成する第１の金属層、４１はＢＣＢ膜を示す。
FIG. 5A shows a bonding after processing the
次に各素子等に絶縁膜ＳｉＯ２をスパッタリングする前に逆スパッタリングにより表面処理をする。その後、絶縁膜ＳｉＯ２をスパッタリングにより形成する。図５（ｂ）は、絶縁膜ＳｉＯ２をスパッタした後のボンディングパッド電極部の断面図である。４２は絶縁膜のＳｉＯ２である。 Next, surface treatment is performed by reverse sputtering before the insulating film SiO 2 is sputtered on each element or the like. Thereafter, an insulating film SiO 2 is formed by sputtering. FIG. 5B is a cross-sectional view of the bonding pad electrode portion after the insulating film SiO 2 is sputtered. 42 is SiO 2 of the insulating film.
その後、パッド電極部開口のため絶縁膜４２、ＢＣＢ膜４１を選択エッチング、更にパッド電極３の一部となる金属層３２を形成と同時にパッド電極とデバイスとを接続する配線である金属層４５を形成後、パッシベーション膜４３を形成する。図５（ｃ）は、パッシベーション膜４３を形成した後のボンディングパッド電極部の断面図である。金属層３２はメッキ等から構成される。
Thereafter, the insulating
続いて、本実施形態のボンディングパッド電極３０１を形成するボンディングパッド電極形成方法を図６を用いて説明する。本ボンディングパッド電極形成方法は、
ＩｎＰ基板１２の表面を逆スパッタリング処理し、前記表面に凹凸を形成する逆スパッタリング工程と、
前記逆スパッタリング工程の後に、ＩｎＰ基板１２の前記表面にＳｉＯ２の絶縁膜２１をスパッタリングするスパッタリング工程と、
前記スパッタリング工程の後に、絶縁膜２１のＩｎＰ基板１２側と反対側の所定位置にパッド電極３を形成するパッド電極形成工程と、
を有する。図６は、図５の各工程に対応しているボンディングパッド電極部の断面図である。
Next, a bonding pad electrode forming method for forming the
A reverse sputtering process in which the surface of the
After the reverse sputtering step, a sputtering step of sputtering an insulating
A pad electrode forming step of forming a
Have 6 is a cross-sectional view of a bonding pad electrode portion corresponding to each step of FIG.
図６（ａ）は、半絶縁性ＩｎＰ基板１２上に形成された半導体層を加工して、ＩｎＰ ＨＢＴの各素子部（バイポーラトランジスタのベース、エミッタ、コレクタ部である。以下「デバイス部」と記載する。）を形成した後のボンディングパッド電極部の断面図である。ボンディングパッド電極部では半絶縁性ＩｎＰ基板１２が表面に現れている。
6A shows a device layer (base, emitter, and collector of a bipolar transistor, hereinafter referred to as “device portion”) obtained by processing a semiconductor layer formed on a
次に、各素子等にＳｉＯ２の絶縁膜をスパッタする前に逆スパッタリングにより表面処理をする（逆スパッタリング工程）。この工程でボンディングパッド電極部の半絶縁性ＩｎＰ基板１２の表面も逆スパッタにより表面処理され、基板表面が凹凸状となる。そして、ＳｉＯ２をスパッタリングする（スパッタリング工程）。この工程で半絶縁性ＩｎＰ基板１２の凹凸状の表面に絶縁膜２１が形成される。
Next, surface treatment is performed by reverse sputtering before sputtering an insulating film of SiO 2 on each element (reverse sputtering process). In this step, the surface of the
次にパッド電極形成工程を行う。以下に、この工程について説明する。デバイス部の一層配線を形成する際に当該配線用の金属がボンディングパッド電極部にも金属層３３として形成される。金属層３３はボンディングパッド電極の一部となる。図６（ｂ）は一層配線用の金属層の形成が終了した後のボンディングパッド電極部の断面図である。
Next, a pad electrode forming step is performed. Below, this process is demonstrated. When forming a single layer wiring of the device portion, the wiring metal is also formed as a
その後、ＳｉＮ及びＳｉＯ２膜４２を形成後、ＢＣＢ膜４１を塗布し、パッド電極部開口のためＢＣＢ膜４１を選択エッチングする。更に当該パッド電極部開口に金属層３２を形成と同時にパッド電極とデバイス部とを接続する配線である金属層４５を形成後、パッシベーション膜４３を形成する。図６（ｃ）は、パッシベーション膜４３を形成し、パッド電極部を開口した後のボンディングパッド電極部の断面図である。金属層３２はメッキ等であり、金属層３３とともにパッド電極３となる。
Thereafter, after forming the SiN and SiO 2 film 42, the
以上述べたように、ボンディングパッド電極３０１の形成方法は、図５の従来のＩｎＰ ＨＢＴ製作におけるボンディングパッド電極の形成方法と比して、追加の工程なしに図３の構造のボンディングパッド電極３０１を得ることができる。
As described above, the
［実施例４］
本実施形態のボンディングパッド電極３０２を形成するボンディングパッド電極形成方法を図７を用いて説明する。本ボンディングパッド電極形成方法は、
ＩｎＰ基板１３の表面を所定の薬液でエッチング処理し、前記表面に凹凸を形成する表面処理工程と、
前記表面処理工程の後に、ＩｎＰ基板１３の前記表面にＳｉＮである第一絶縁膜２５を形成するＣＶＤ工程と、
前記ＣＶＤ工程の後に、第一絶縁膜２５のＩｎＰ基板１３側と反対側の表面を逆スパッタリング処理する逆スパッタリング工程と、
前記逆スパッタリング工程の後に、第一絶縁膜２５の表面にＳｉＯ２の第二絶縁膜２６をスパッタリングするスパッタリング工程と、
前記スパッタリング工程の後に、第二絶縁膜２６のＩｎＰ基板１３側と反対側の所定位置にパッド電極３を形成するパッド電極形成工程と、
を有する。図７は、図５の各工程に対応しているボンディングパッド電極部の断面図である。
[Example 4]
A bonding pad electrode forming method for forming the
A surface treatment step of etching the surface of the
After the surface treatment step, a CVD step of forming a first insulating
After the CVD step, a reverse sputtering step of reverse sputtering the surface of the first insulating
A sputtering step of sputtering a second insulating
A pad electrode forming step of forming the
Have FIG. 7 is a cross-sectional view of the bonding pad electrode portion corresponding to each step of FIG.
図７（ａ）は、半絶縁性ＩｎＰ基板１３上に形成された半導体層を加工して、ＩｎＰ ＨＢＴのデバイス部を形成した後のボンディングパッド電極部の断面図である。ボンディングパッド電極部では半絶縁性ＩｎＰ基板１３が表面に現れている。
FIG. 7A is a cross-sectional view of the bonding pad electrode portion after the semiconductor layer formed on the
次に、半絶縁性ＩｎＰ基板１３の表面を有機アルカリ系の水溶液で表面洗浄を行い、所定の薬液でエッチング処理を行う（表面処理工程）。例えば、所定の薬液は塩酸系の薬液である。この工程で基板表面が凹凸状に形成される。
Next, the surface of the
続いて、半絶縁性ＩｎＰ基板１３上にＳｉＮである第一絶縁膜２５をＣＶＤにより形成する（ＣＶＤ工程）。第一絶縁膜２５を形成する工程は、図５の従来のボンディングパッド電極の形成方法の工程に比して追加された工程である。
Subsequently, a first insulating
次に各素子等にＳｉＯ２の絶縁膜をスパッタする前に逆スパッタリングにより表面処理をする（逆スパッタリング工程）。この工程でボンディングパッド電極部の第一絶縁膜２５の表面も逆スパッタにより表面処理される。そして、ＳｉＯ２をスパッタリングする（スパッタリング工程）。図７（ｂ−１）はスパッタリング工程が終了した後のボンディングパッド電極部の断面図である。
Next, surface treatment is performed by reverse sputtering before sputtering an insulating film of SiO 2 on each element (reverse sputtering step). In this step, the surface of the first insulating
次にパッド電極形成工程を行う。本工程は図６で説明したパッド電極形成工程と同じである。図７（ｂ−２）は一層配線用の金属層の形成が終了した後のボンディングパッド電極部の断面図である。そして、図７（ｃ）は、パッシベーション膜４３を形成し、パッド電極部を開口した後のボンディングパッド電極部の断面図である。金属層３２は金属層３３とともにパッド電極３となる。また、金属層４５はパッド電極とデバイス部とを接続する配線であり、金属層３２と同時に形成される。
Next, a pad electrode forming step is performed. This step is the same as the pad electrode forming step described in FIG. FIG. 7B-2 is a cross-sectional view of the bonding pad electrode portion after the formation of the single-layer wiring metal layer is completed. FIG. 7C is a sectional view of the bonding pad electrode portion after the
ボンディングパッド電極３０２の形成方法は、図６のボンディングパッド電極３０１の形成方法に比して、ＳｉＮの絶縁膜２５をＣＶＤで形成後、ＩｎＰ ＨＢＴデバイス部分を開口するためにレチクル１枚の追加が必要となる。
Compared to the method of forming the
［実施例］
ボンディングパッド電極３０１についてのリーク電流の評価を行った。図８は、パッド間リーク電流の評価結果である。比較対象として従来の構成のボンディングパッド電極（図２）についてもリーク電流の評価を行った（図９）。評価は隣接するボンディングパッド電極間（２０μｍの間隔距離 ただし、バッド間隔距離のリーク電流依存性はない）に電圧を印加し、当該ボンディングパッド電極間に流れる電流Ｉを測定した。図８も図９も、４箇所のボンディングパッド電極間のデータをプロットしている。
[Example]
The leakage current of the
従来の構造のボンディングパッド電極は、印加電圧Ｖｐが０Ｖで電流Ｉが１０−１１Ａ以下の電流であるが、印加電圧Ｖｐ＝０．１Ｖで電流Ｉが約５×１０−１０Ａ、印加電圧Ｖｐ＝１Ｖで電流Ｉが約１０−９Ａ、印加電圧Ｖｐ＝２Ｖで電流Ｉが約１０−８Ａ、印加電圧Ｖｐ＝４Ｖで電流Ｉが約１０−７Ａとなり、印加電圧を大きくするとリーク電流が増加している。 The bonding pad electrode having a conventional structure has an applied voltage Vp of 0 V and a current I of 10 −11 A or less. However, when the applied voltage Vp = 0.1 V, the current I is about 5 × 10 −10 A, the applied voltage. When Vp = 1V, current I is about 10 −9 A, applied voltage Vp = 2V, current I is about 10 −8 A, applied voltage Vp = 4 V, current I is about 10 −7 A, and leakage increases when the applied voltage is increased. The current is increasing.
これに対して、ボンディングパッド電極３０１は、印加電圧Ｖｐ＝０〜４Ｖ以上で電流Ｉが１０−１１Ａ以下であり、リーク電流を防止できている。
On the other hand, the
また、ボンディングパッド電極３０１についてワイヤプル試験を行い、剥がれに対する強度を確認した。その結果、ボンディングパッド電極３０１は従来の構造のボンディングパッド電極と同程度の強度か得られている。
Moreover, the wire pull test was done about the
［効果］
本発明に係るボンディングパッド電極は、絶縁膜で半絶縁性基板とパッド電極間が絶縁されているのでパッド間のリーク電流を防止することができる。また、表面が凹凸状の形状を有する半絶縁性基板上に第１の絶縁膜を形成してボンディングパッド電極を構成したので、従来の図１のようなパッド電極構成で問題となったパッド剥がれも生じないという効果が得られる。また、本発明に係るボンディングパッド電極の形成方法は、従来のボンディングパッド電極の形成方法に追加の工程なしで本発明のボンディングパッド電極構造を実現できる。更に、半絶縁性基板上に絶縁膜ＳｉＮ、絶縁膜ＳｉＯ２を形成したボンディングパッド電極は、半絶縁性基板上に絶縁膜ＳｉＯ２を形成したボンディングパッド電極よりも半絶縁性ＩｎＰ基板界面に形成される導電層に基づく寄生容量を低減でき、高速化を図るデバイスへの適用が可能である。
[effect]
The bonding pad electrode according to the present invention can prevent a leakage current between pads because the semi-insulating substrate and the pad electrode are insulated by an insulating film. Further, since the bonding pad electrode is configured by forming the first insulating film on the semi-insulating substrate having a concavo-convex shape on the surface, the pad peeling which has become a problem in the conventional pad electrode configuration as shown in FIG. The effect of not occurring is also obtained. In addition, the bonding pad electrode forming method according to the present invention can realize the bonding pad electrode structure of the present invention without additional steps to the conventional bonding pad electrode forming method. Furthermore, the bonding pad electrode in which the insulating film SiN and the insulating film SiO 2 are formed on the semi-insulating substrate is formed at the interface of the semi-insulating InP substrate rather than the bonding pad electrode in which the insulating film SiO 2 is formed on the semi-insulating substrate. Therefore, it is possible to reduce the parasitic capacitance based on the conductive layer to be applied, and to apply the device to achieve high speed.
１：半絶縁性基板
２、４：絶縁膜
３：パッド電極
１０：半導体層
１１、１２、１３：半絶縁性基板、半絶縁性ＩｎＰ基板
２１、２５、２６：絶縁膜
３１、３２、３３：金属層
４１：ＢＣＢ膜
４２：絶縁膜（ＳｉＯ２）
４３：パッシベーション膜
４５：パッド電極とデバイス部とを接続する配線
３０１、３０２：ボンディングパッド電極
1:
43: Passivation film 45:
Claims (2)
前記逆スパッタリング工程の後に、前記ＩｎＰ基板の前記表面にＳｉＯ２の絶縁膜をスパッタリングするスパッタリング工程と、
前記スパッタリング工程の後に、前記絶縁膜の前記ＩｎＰ基板側と反対側の所定位置にパッド電極を形成するパッド電極形成工程と、
を有するボンディングパッド電極形成方法。 A reverse sputtering process in which the surface of the InP substrate is subjected to reverse sputtering treatment to form irregularities on the surface;
After the reverse sputtering step, a sputtering step of sputtering an insulating film of SiO2 on the surface of the InP substrate;
A pad electrode forming step of forming a pad electrode at a predetermined position opposite to the InP substrate side of the insulating film after the sputtering step;
A bonding pad electrode forming method comprising:
前記表面処理工程の後に、前記ＩｎＰ基板の前記表面にＳｉＮである第一絶縁膜を形成するＣＶＤ工程と、
前記ＣＶＤ工程の後に、前記第一絶縁膜の前記ＩｎＰ基板側と反対側の第一絶縁膜表面を逆スパッタリング処理する逆スパッタリング工程と、
前記逆スパッタリング工程の後に、前記第一絶縁膜の前記第一絶縁膜表面にＳｉＯ２の第二絶縁膜をスパッタリングするスパッタリング工程と、
前記スパッタリング工程の後に、前記第二絶縁膜の前記ＩｎＰ基板側と反対側の所定位置にパッド電極を形成するパッド電極形成工程と、
を有するボンディングパッド電極形成方法。 A surface treatment step of etching the surface of the InP substrate with a predetermined chemical solution to form irregularities on the surface;
After the surface treatment step, a CVD step of forming a first insulating film made of SiN on the surface of the InP substrate;
After the CVD step, a reverse sputtering step of performing reverse sputtering treatment on the surface of the first insulating film opposite to the InP substrate side of the first insulating film;
Sputtering step of sputtering a second insulating film of SiO2 on the surface of the first insulating film of the first insulating film after the reverse sputtering step;
A pad electrode forming step of forming a pad electrode at a predetermined position opposite to the InP substrate side of the second insulating film after the sputtering step;
A bonding pad electrode forming method comprising:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012045923A JP5795970B2 (en) | 2012-03-01 | 2012-03-01 | Bonding pad electrode forming method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012045923A JP5795970B2 (en) | 2012-03-01 | 2012-03-01 | Bonding pad electrode forming method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2013183026A JP2013183026A (en) | 2013-09-12 |
| JP5795970B2 true JP5795970B2 (en) | 2015-10-14 |
Family
ID=49273477
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012045923A Expired - Fee Related JP5795970B2 (en) | 2012-03-01 | 2012-03-01 | Bonding pad electrode forming method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5795970B2 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10248000B2 (en) | 2017-03-23 | 2019-04-02 | Sumitomo Electric Industries, Ltd. | Semiconductor optical element and method for manufacturing the same |
| US10901290B2 (en) | 2018-07-06 | 2021-01-26 | Sumitomo Electric Industries, Ltd. | Method for fabricating Mach-Zehnder modulator, Mach-Zehnder modulator |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10475669B2 (en) | 2017-02-06 | 2019-11-12 | Sumitomo Electric Industries, Ltd. | Method for fabricating Mach-Zehnder modulator, Mach-Zehnder modulator |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09293691A (en) * | 1996-04-26 | 1997-11-11 | Nippon Telegr & Teleph Corp <Ntt> | Manufacture of wiring |
| JP3156620B2 (en) * | 1997-02-12 | 2001-04-16 | 日本電気株式会社 | Field effect transistor and method of manufacturing the same |
| JP4200568B2 (en) * | 1998-12-18 | 2008-12-24 | ソニー株式会社 | Electronic device and manufacturing method thereof |
| JP4161107B2 (en) * | 2005-04-13 | 2008-10-08 | セイコーエプソン株式会社 | Plating method and electronic device |
| JP4794899B2 (en) * | 2005-04-28 | 2011-10-19 | 日本電信電話株式会社 | Heterojunction bipolar transistor |
| JP4612534B2 (en) * | 2005-12-01 | 2011-01-12 | 三菱電機株式会社 | Manufacturing method of semiconductor device |
| US7892972B2 (en) * | 2006-02-03 | 2011-02-22 | Micron Technology, Inc. | Methods for fabricating and filling conductive vias and conductive vias so formed |
| JP4845126B2 (en) * | 2007-02-16 | 2011-12-28 | ラピスセミコンダクタ株式会社 | Ferroelectric memory cell and manufacturing method of ferroelectric memory cell |
| JP2010016089A (en) * | 2008-07-02 | 2010-01-21 | Nec Electronics Corp | Field effect transistor, method of manufacturing the same, and semiconductor device |
| JP2010177248A (en) * | 2009-01-27 | 2010-08-12 | Anritsu Corp | Semiconductor device and method of manufacturing the same |
| JP2010287696A (en) * | 2009-06-10 | 2010-12-24 | Panasonic Corp | Field effect transistor and method of manufacturing the same |
| US8748305B2 (en) * | 2009-11-17 | 2014-06-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Pad structure for semiconductor devices |
-
2012
- 2012-03-01 JP JP2012045923A patent/JP5795970B2/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10248000B2 (en) | 2017-03-23 | 2019-04-02 | Sumitomo Electric Industries, Ltd. | Semiconductor optical element and method for manufacturing the same |
| US10901290B2 (en) | 2018-07-06 | 2021-01-26 | Sumitomo Electric Industries, Ltd. | Method for fabricating Mach-Zehnder modulator, Mach-Zehnder modulator |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2013183026A (en) | 2013-09-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8791567B2 (en) | Semiconductor device | |
| JP5795970B2 (en) | Bonding pad electrode forming method | |
| JP2018137348A (en) | Semiconductor device | |
| CN108376739B (en) | Compound semiconductor device capacitor structure and manufacturing method thereof | |
| US8237170B2 (en) | Schottky diamond semiconductor device and manufacturing method for a Schottky electrode for diamond semiconductor device | |
| JP3587806B2 (en) | Semiconductor device and manufacturing method | |
| JP6801840B2 (en) | Semiconductor device | |
| JP5891753B2 (en) | Manufacturing method of semiconductor device | |
| JP3085180B2 (en) | Field effect solar cell | |
| JP4803523B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP5548527B2 (en) | Semiconductor device manufacturing method and semiconductor device | |
| KR100942713B1 (en) | Nitride light emitting device and manufacturing method thereof | |
| US11508878B2 (en) | Method of producing a layer stack and layer stack | |
| TW201842583A (en) | Semiconductor device | |
| WO2023050250A1 (en) | Thin film transistor and method for manufacturing same, and display substrate and display device | |
| JP7215800B2 (en) | Semiconductor device manufacturing method and semiconductor device | |
| JP2932305B2 (en) | Method for manufacturing semiconductor device | |
| JP5471769B2 (en) | Manufacturing method of semiconductor device | |
| JP2018006620A (en) | Method of manufacturing capacitor | |
| JP2981347B2 (en) | Method for manufacturing semiconductor device | |
| JP5569068B2 (en) | Manufacturing method of semiconductor device | |
| JP3018677B2 (en) | Method for manufacturing semiconductor device | |
| JP2010177248A (en) | Semiconductor device and method of manufacturing the same | |
| JP2009524926A (en) | Fabrication of integrated circuits having semiconductor incompatible materials. | |
| JP2023062209A (en) | Semiconductor device and manufacturing method for semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140730 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150520 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150526 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150724 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150811 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150817 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5795970 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |