JP5795260B2 - 段階的な形状の構造を有する埋め込み歪誘起材質を伴うトランジスタ - Google Patents

段階的な形状の構造を有する埋め込み歪誘起材質を伴うトランジスタ Download PDF

Info

Publication number
JP5795260B2
JP5795260B2 JP2011542724A JP2011542724A JP5795260B2 JP 5795260 B2 JP5795260 B2 JP 5795260B2 JP 2011542724 A JP2011542724 A JP 2011542724A JP 2011542724 A JP2011542724 A JP 2011542724A JP 5795260 B2 JP5795260 B2 JP 5795260B2
Authority
JP
Japan
Prior art keywords
spacer
recesses
forming
transistor
strain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011542724A
Other languages
English (en)
Other versions
JP2012514317A5 (ja
JP2012514317A (ja
Inventor
クロンホルツ ステファン
クロンホルツ ステファン
パパゲオルギウ ヴァシリオス
パパゲオルギウ ヴァシリオス
ビアニンク ガンダ
ビアニンク ガンダ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Micro Devices Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Publication of JP2012514317A publication Critical patent/JP2012514317A/ja
Publication of JP2012514317A5 publication Critical patent/JP2012514317A5/ja
Application granted granted Critical
Publication of JP5795260B2 publication Critical patent/JP5795260B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823412—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823468—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823864—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

概して、本開示は集積回路の製造に関し、更に特定的にはトランジスタのチャネル領域内での電荷キャリア移動度を高めるために埋め込み半導体材質を用いることにより歪を与えられたチャネル領域を有するトランジスタに関する。
複雑な集積回路の製造は、複雑な回路のための主要な回路要素を代表する多数のトランジスタ要素を設けることを必要としている。例えば現在入手可能な複雑な集積回路においては、数百万のトランジスタが設けられているであろう。概して多くのプロセス技術がこれまでのところ実施されており、マイクロプロセッサ、記憶チップ等の複雑な回路に対しては、動作速度及び／又は電力消費及び／又は費用効果を考慮した優れた特性により、現在のところＣＭＯＳ技術が最も有望な手法である。ＣＭＯＳ回路においては、高度に複雑な回路アセンブリ、例えばＣＰＵ、記憶チップ等を設計するために、相補型トランジスタ、即ちｐチャネルトランジスタ及びｎチャネルトランジスタが、インバータ及び他の論理ゲートのような回路要素を形成するのに用いられる。ＣＭＯＳ技術を用いる複雑な集積回路の製造においては、複数のトランジスタ、即ちｎチャネルトランジスタ及びｐチャネルトランジスタが結晶性の半導体層を含む基板上に形成される。ＭＯＳトランジスタ、又は一般的に電界効果トランジスタは、ｎチャネルトランジスタ又はｐチャネルトランジスタのいずれが考慮されているかにかかわらず、複数の所謂ｐｎ接合を備えており、ｐｎ接合は、高濃度にドープされたドレイン及びソース領域と、ドレイン及びソース領域の間に配置される逆に又は低濃度にドープされたチャネル領域との界面によって形成されている。チャネル領域の伝導性、即ち伝導性チャネルの駆動電流能力は、チャネル領域の近傍に形成され且つ薄い絶縁層によってチャネル領域から隔てられているゲート電極によって制御される。ゲート電極への適切な制御電圧の印加により伝導性チャネルが形成されている場合、チャネル領域の伝導性はドーパント濃度、電荷キャリアの移動度に依存し、加えてトランジスタ幅方向におけるチャネル領域の所与の拡張に対しては、チャネル長とも称されるソース及びドレイン領域間の距離にも依存する。このようにチャネル長の減少、及びそれに付随するチャネル抵抗の減少は、集積回路の動作速度の向上を達成するための支配的設計基準である。
しかし、トランジスタ寸法の継続的な減少は、それに伴い多くの問題を引き起こしており、それらの問題は、ＭＯＳトランジスタのチャネル長を堅実に減少させることによって得られる利益を過度に相殺することのないように対処される必要がある。例えばドレイン及びソース領域においては、低いシート抵抗及び接触抵抗を所望のチャネル可制御性と共に提供するために、垂直方向及び横方向における高度に洗練されたドーパントプロファイルが要求される。また、要求されるチャネル可制御性を維持するために、ゲート誘電体材質もまたチャネル長の減少に適合させられる。しかし、高いチャネル可制御性を維持するための幾つかのメカニズムもまた、トランジスタのチャネル領域内での電荷移動度にネガティブな影響をもたらし得るので、チャネル長の減少により得られる利益を部分的に相殺してしまうかもしれない。
限界寸法、即ちトランジスタのゲート長の継続的な寸法減少は、高度に複雑なプロセス技術の適合及び場合によってはその新たな開発を必要とし、また移動度の低下に起因してそれほど明白ではない性能向上の一因にもなり得るので、所与のチャネル長に対するチャネル領域内での電荷キャリア移動度を高めてトランジスタ要素のチャネル伝導性を向上させ、それにより、大幅に縮小化された限界寸法を必要とする技術標準への進歩と同等の性能改善を可能にする一方で、デバイス縮小化に関連するプロセス適合の多くを回避し又は先送りすることが提案されてきた。
電荷キャリア移動度を高めるための１つの効果的なメカニズムは、対応する歪をチャネル領域内に生じさせるように例えばチャネル領域の近傍に引張り又は圧縮応力を発生させることによるチャネル領域内の格子構造の改良であり、それにより電子及びホールに対する改良された移動度がそれぞれもたらされる。例えば、能動シリコン材質の標準的な結晶構造、即ち＜１１０＞方向に合わせられたチャネル長を伴う（１００）表面方位に対してチャネル領域内に引張り歪を生じさせることは、電子の移動度を増大させ、次いで伝導性における対応する増大に直接的に形を変えるであろう。一方、チャネル領域内の圧縮歪はホールの移動度を高めることができ、それによりｐ型トランジスタの性能を高める可能性が提供される。歪を与えられたシリコンは、高価な半導体材質を必要とすることなしに高速且つ強力な半導体デバイスの製造を可能にする「新たな」種類の半導体材質であると考えることができる一方で、十分に確立された多くの製造技術がそのまま使用可能であるので、集積回路製造への応力又は歪エンジニアリングの導入は、極めて有望な手法である。
そこで、対応する歪をもたらし得る圧縮応力を誘起するように、例えばチャネル領域に隣接してシリコン／ゲルマニウム材質を導入することが提案されてきた。Ｓｉ／Ｇｅ材質を形成する場合、ＰＭＯＳトランジスタのドレイン及びソース領域は選択的に窪まされてキャビティを形成し、一方ＮＭＯＳトランジスタはマスキングされて次いでシリコン／ゲルマニウム材質がエピタキシャル成長によってＰＭＯＳトランジスタのキャビティ内に選択的に形成される。
この技術はｐチャネルトランジスタの性能向上に関して、従ってＣＭＯＳデバイス全体の性能向上に関して顕著な利益をもたらすが、多数のトランジスタ要素を含む最新の半導体デバイスにおいては、特に最終的に達成される歪を増大させることを考慮してシリコン／ゲルマニウム材質のチャネル領域からのオフセットが減少させられるべきである場合に、歪シリコン・ゲルマニウム合金をｐチャネルトランジスタのドレイン及びソース領域内に組み込むための上述した技術に関連し得るデバイス性能の変動性の増加が観察されることがあると判明しており、これについて図１ａ乃至１ｅを参照して更に詳細に説明する。
図１ａはｐチャネルトランジスタ１５０Ａ及びｎチャネルトランジスタ１５０Ｂを備えた従来の半導体デバイス１００の断面図を模式的に示しており、ここでは、トランジスタ１５０Ａの性能は、上述したような歪シリコン／ゲルマニウム合金に基いて高められることになる。半導体デバイス１００は、埋め込み絶縁層１０２がその上に形成されたものであってよいシリコン基板のような基板１０１を備えている。また、結晶性シリコン層１０３が埋め込み絶縁層１０２上に形成され、それによりＳＯＩ（シリコン・オン・絶縁体）構成が形成されている。例えばバルク構造、即ちシリコン層１０３の厚みが層１０３内へのトランジスタ１５０Ａ，１５０Ｂの垂直な拡がりよりも著しく大きいであろう構造と比較して、トランジスタ１５０Ａ，１５０Ｂの寄生接合容量が低減され得るので、トランジスタ全体の性能を考慮すると、ＳＯＩ構造は有利であろう。トランジスタ１５０Ａ，１５０Ｂは、それぞれ１０３Ａ，１０３Ｂで一般的に示されるそれぞれの「能動(active)」領域の内部及び上方に形成されているであろうし、ここでは、能動領域は浅い溝分離(shallow trench isolation)のような分離構造１０４によって分離されているであろう。図示される製造段階においては、トランジスタ１５０Ａ，１５０Ｂはゲート電極構造１５１を備えており、ゲート電極構造１５１は、実際のゲート電極を代表する伝導性電極材質１５１Ａを含む構造として理解することができ、伝導性電極材質１５１Ａはゲート絶縁層１５１Ｂ上に形成されているであろうし、それにより、それぞれ対応する能動領域１０３Ａ，１０３Ｂの範囲内に位置するチャネル領域１５２からゲート電極材質１５１Ａを電気的に絶縁することができる。また、ゲート電極構造１５１は、例えばシリコン窒化物からなるキャップ層１５１Ｃを備えているであろう。更に、トランジスタ１５０Ａ内のゲート電極構造１５１の側壁上にはスペーサ構造１０５が形成されているであろうし、それによりキャップ層１５１Ｃとの組み合わせにおいてゲート電極材質１５１Ａを密閉することができる。一方、トランジスタ１５０Ｂの上方にはマスク層１０５Ａが形成されているであろうし、それにより対応するゲート電極材質１５１Ａを密閉し更に能動領域１０３Ｂを覆うことができる。更に、レジストマスク等のようなマスク１０６が、マスク層１０５Ａを覆う一方でトランジスタ１５０Ａを露出させるように形成されているであろう。
図１ａに示される従来の半導体デバイス１００は、以下のプロセス戦略に基いて形成することができる。
能動領域１０３Ａ，１０３Ｂは分離構造１０４に基いて画定することができ、分離構造１０４は、十分に確立されたフォトリソグラフィ、エッチング、堆積及び平坦化の技術を用いることによって形成することができる。その後、例えば適切なマスキングレジームに基いて実行される注入プロセスによって、対応する能動領域１０３Ａ，１０３Ｂ内の基本的なドーピングレベルが確立されるであろう。次いで、複雑なリソグラフィ及びパターニングレジームを用いることによってゲート電極構造１５１が形成されてゲート電極材質１５１Ａ及びゲート絶縁層１５１Ｂが得られ、ここではキャップ層１５１Ｃもまたパターニングされるであろう。次いで、例えば十分に確立された低圧ＣＶＤ（化学的気相堆積）技術によってマスク層１０５Ａが堆積させられるであろうし、それによりシリコン窒化物が場合によってはエッチング停止ライナとしての二酸化シリコン材質と組み合わされて形成されるであろう。低圧ＣＶＤ技術は高度な可制御性を提供するであろうが、基板１０１にわたってある程度の不均一性を呈するであろうし、基板の中央に比べて基板エッジで増大した厚みがもたらされることがある。その結果、マスク１０６を形成し、そして先行して堆積させられたマスク層１０５Ａからスペーサ構造１０５を形成するための異方性エッチング環境にデバイス１００を曝す場合に、結果として得られる幅１０５Ｗのある程度の不均一性が生じることがあり、この不均一性は、例えば基板１０１の中央区域に比べて基板１０１の周辺で僅かに増大した幅をもたらすかもしれない。スペーサ構造１０５は、異方性エッチング技術によって能動領域１０３Ａ内に形成されることになるキャビティの横方向のオフセットを実質的に規定するであろうから、対応する横方向のオフセットもまた、マスク層１０５Ａの堆積及び後続の異方性エッチングプロセスの実行の間に導入される不均一性に従って僅かに変化し得る。一方、洗練された応用においては、隣接チャネル領域１５２内の全体的な歪を高めることを考慮して、対応する歪シリコン／ゲルマニウム合金の横方向のオセットは減少させられるであろうし、それにより、幅１０５Ｗは、歪シリコン／ゲルマニウム合金をチャネル領域１５２の近くに位置させるために減少させられる必要があるであろう。典型的には、チャネル領域１５２内の歪は、減少させられた幅１０５Ｗに対して超比例的に増大するであろうし、その結果、適度に小さな幅１０５Ｗをもたらすことを必要としている洗練されたプロセス戦略においては、層１０５Ａの堆積及びそれに続くエッチングプロセスに起因するばらつきもまた、超比例的に増大させられるであろうし、それにより、極度に縮小化された半導体デバイスに対するトランジスタ１５０Ａの結果として得られる性能の大きな程度のばらつきの一因となり得る。
図１ｂは異方性プラズマ支援エッチングプロセス１０７の間における半導体デバイス１００を模式的に示しており、エッチングプロセス１０７においては、適切に選択されるプラズマ条件との組み合わせにおいて対応する異方性エッチング挙動が得られるように、例えば臭化水素等に基く適切なエッチング薬品が適切な有機添加剤と組み合わされて用いられ得る。しかし、既に説明したように、プラズマ支援エッチングプロセス１０７の間にはある程度のばらつきもまた導入されるであろうし、それにより、特に横方向オフセットの僅かな差でさえもトランジスタ性能の顕著な変化をもたらし得る高度に洗練されたトランジスタが考慮されている場合には、全体的なばらつきの一因にもなり得る。従って、層１０５Ａの先行する堆積及びスペーサ構造１０５を形成するための対応する異方性エッチングプロセスと、場合によってはそれぞれのキャビティ１０７Ａを形成するために用いられる異方性エッチングプロセスとの組み合わせによる幅１０５Ｗの変化に起因して、キャビティ１０７Ａの位置及びサイズもまた対応する程度のばらつきを呈するであろう。
図１ｃは更に進んだ製造段階における半導体デバイス１００を模式的に示している。即ち、キャビティ１０７Ａ（図１ｂ参照）を形成した後、マスク１０６は除去され、そしてトランジスタ１５０Ａ内にシリコン／ゲルマニウム合金１０９を堆積させるように選択的エピタキシャル成長プロセスが実行される一方で、トランジスタ１５０Ｂはマスク層１０５Ａによって覆われている。対応する選択的エピタキシャル成長レシピは十分に確立されており、露出された結晶性シリコン表面上にはシリコン／ゲルマニウム材質の顕著な堆積が得られる一方で誘電体表面上への対応する材質堆積は顕著に低減され又は無視し得るように、圧力、温度、先駆体流量、等のような対応するプロセスパラメータが適切に選択される。シリコン／ゲルマニウムの固有の格子定数はシリコンの格子定数よりも大きいので、シリコン／ゲルマニウム材質１０９は歪を与えられた状態で成長させられるであろうし、それにより隣接チャネル領域１５２内にも対応する圧縮歪をもたらすであろう圧縮的に歪を与えられた材質を得ることができる。圧縮歪の大きさは、先行して形成されるキャビティの位置及びサイズ並びに材質１０９内のゲルマニウム濃度に依存し得る。このように、材質１０９を形成するための選択的エピタキシャル成長プロセスの間における所与のプロセスパラメータに対して、マスク層１０５Ａを形成し、スペーサ構造１０５をパターニングし、そしてキャビティ１０７Ａを形成するための先行する製造プロセスのばらつきは、従って、基板１０１にわたるトランジスタ性能の特定の不均一性をもたらすであろう。
図１ｄは更に進んだ製造段階における半導体デバイス１００を模式的に示しており、その製造段階においては、マスク層１０５Ａ、スペーサ構造１０５及びキャップ層１５１Ｃ（図１ａ参照）は除去され、このことは十分に確立された選択的エッチング技術によって達成され得る。その後、デバイス要求に従ってドレイン及びソース領域を形成することによって、更なる処理が継続し得る。
図１ｅは基本的なトランジスタ構造が実質的に完成される製造段階における半導体デバイス１００を模式的に示している。図示されるように、トランジスタ１５０Ａ，１５０Ｂは側壁スペーサ構造１５３を備えているであろうし、側壁スペーサ構造１５３は、ドレイン及びソース領域１５４のドーパントプロファイルの必要な複雑さに応じて、場合によっては対応するエッチング停止ライナ１５３Ｂと組み合わせられる１つ以上のスペーサ要素１５３Ａを含むであろう。スペーサ構造１５３は、十分に確立された技術に従って形成することができ、即ち、エッチング停止ライナ１５３Ｂ及び対応するマスク層を堆積させ、次いでこれらを、スペーサ要素１５３Ａを形成するように異方性エッチングプロセスによってパターニングすることによって形成することができる。スペーサ構造１５３を形成するのに先立ち、拡張領域１５４Ｅを画定するように適切な注入プロセスが実行されるであろうし、拡張領域１５４Ｅは、スペーサ構造１５３に基いて形成され得るドレイン及びソース領域１５４Ｄと組み合わされてドレイン及びソース領域１５４を代表する。その後、デバイス１００を焼鈍することによってドーパントが活性化されるであろうし、それにより注入誘起損傷もまた、少なくともある程度までは再結晶化され得る。その後、場合にっては十分に確立されたプロセス戦略に従う歪誘電体材質に基いて、金属シリサイド領域を形成すると共に対応するコンタクト構造を形成することによって、更なる処理が継続し得る。上述したように、洗練された応用に対しては、トランジスタ１５０Ａの性能はシリコン／ゲルマニウム合金１０９によりもたらされる歪誘起メカニズムによって実質的に決定されるであろうし、この場合、特にチャネル領域１５２からのシリコン／ゲルマニウム材質１０９の望ましく減少させられた横方向のオフセットに対する適度に高い程度のばらつきが、低い製造歩留まりの原因になり得る一方で、他の場合には、チャネル領域１５２からの対応するオフセットが望ましいものよりも大きく維持される必要があることから、材質１０９によってもたらされる歪誘起メカニズムの能力が完全には活かされないかもしれない。
上述した状況に鑑み、本開示は、エピタキシャル成長半導体合金によって高いトランジスタ性能が達成され得る一方で、上で特定された１つ以上の問題の影響を回避し又は少なくとも低減することができる技術及び半導体デバイスに関連している。
概して、本開示は、２つ以上の専用のスペーサ要素に基きチャネル領域に対する横方向のオフセットに関して高められた可制御性でトランジスタデバイスの能動領域内にキャビティを形成することができ、それによりキャビティ及びそれに伴い歪誘起半導体合金の段階的な形状の構造がその内部に形成されることを可能にする半導体デバイス及び技術に関する。例えば、キャビティの第１の部分には、十分に可制御なエッチングプロセスに基いて達成され得る減少させられた深さ及びチャネル領域からの望ましい小さいオフセットがもたらされてよく、それにより、前述したように従来的には顕著なトランジスタばらつきをもたらすであろうプロセス不均一性を低減することができるので、２つ以上のスペーサ要素に基く製造シーケンスにより、歪誘起半導体合金の構造を画定することにおける高度の柔軟性が達成され得る。その後、１つ以上の追加的なエッチングプロセスにおいて、キャビティの深さ及び横方向拡張が高い全体的な歪誘起効果を得るように適合させられ得るにもかかわらず、全体的なプロセス不均一性を低減することができる。加えて、ここに開示される幾つかの例示的な側面においては、２つ以上のスペーサ要素に基いて歪誘起半導体合金を形成するための製造シーケンスはまた、例えばその場ドーピング(in situ doping)、材質組成、等を考慮して、半導体合金を異なる特性で設けることにおける高い柔軟性をもたらすことができる。その結果、埋め込み半導体合金に基いて得られる歪誘起メカニズムの拡張性(scalability)は、トランジスタ特性の均一性を過度に損なうことなしに、且つ全体的なプロセス複雑性の大きな原因になることなしに、拡大され得る。
ここに開示される１つの例示的な方法は、ゲート電極の側壁上に形成される第１の側壁スペーサによって画定されるゲート電極構造からのオフセットで第１の凹部を結晶性半導体領域内に形成することを備えており、ここでは、第１の凹部は第１の深さまで延びている。方法は更に、第１の側壁スペーサ上に形成される第２の側壁スペーサによって画定されるゲート電極構造からのオフセットで第２の凹部を結晶性半導体領域内に形成することを備えており、ここでは、第２の凹部は第１の深さよりも大きい第２の深さまで延びている。追加的に方法は、選択的エピタキシャル成長プロセスを実行することによって第１及び第２の凹部内に歪誘起半導体合金を形成することを備えている。
ここに開示される更なる例示的な方法は、その上に第１のゲート電極構造が形成された第１の半導体領域の上方及びその上に第２のゲート電極構造が形成された第２の半導体領域の上方に第１のスペーサ層を形成することを備えている。方法は更に、第１のゲート電極構造の側壁上に第１のスペーサ層から第１の側壁スペーサを選択的に形成することを備えている。更に、第１の側壁スペーサに基き第１の半導体領域内にキャビティを形成するように第１のエッチングプロセスが実行される。追加的に、第１の側壁スペーサ上に第２の側壁スペーサが形成され、そして第２の側壁スペーサに基きキャビティの深さを増大させるように第２のエッチングプロセスが実行される。最後に、歪誘起半導体合金がキャビティ内に形成される。
ここに開示される１つの例示的な半導体デバイスは基板の上方に形成されるトランジスタを備えており、トランジスタは、結晶性半導体領域の上方に形成され且つゲート電極材質を備えているゲート電極構造を備えている。トランジスタは更に、結晶性半導体領域内に形成され且つ第１の深さ及びゲート電極材質からの第１の横方向オフセットを有する第１の歪誘起半導体合金を備えている。追加的に、第２の歪誘起半導体合金が結晶性半導体領域内に形成され、第２の歪誘起半導体合金は第２の深さ及びゲート電極材質からの第２の横方向オフセットを有しており、ここでは、第１及び第２の深さは異なり、そして第１及び第２の横方向オフセットは異なる。
本開示の種々の実施形態は、添付の特許請求の範囲において画定されており、また添付の図面を参照したときに以下の詳細な説明と共に更に明らかになろう。
図１Ａは複雑な従来の製造シーケンスに基きシリコン／ゲルマニウム合金を形成する種々の製造段階の間におけるｐチャネルトランジスタを備えた従来の半導体デバイスを模式的に示す断面図（その１）である。 図１Ｂは複雑な従来の製造シーケンスに基きシリコン／ゲルマニウム合金を形成する種々の製造段階の間におけるｐチャネルトランジスタを備えた従来の半導体デバイスを模式的に示す断面図（その２）である。 図１Ｃは複雑な従来の製造シーケンスに基きシリコン／ゲルマニウム合金を形成する種々の製造段階の間におけるｐチャネルトランジスタを備えた従来の半導体デバイスを模式的に示す断面図（その３）である。 図１Ｄは複雑な従来の製造シーケンスに基きシリコン／ゲルマニウム合金を形成する種々の製造段階の間におけるｐチャネルトランジスタを備えた従来の半導体デバイスを模式的に示す断面図（その４）である。 図１Ｅは複雑な従来の製造シーケンスに基きシリコン／ゲルマニウム合金を形成する種々の製造段階の間におけるｐチャネルトランジスタを備えた従来の半導体デバイスを模式的に示す断面図（その５）である。 図２Ａは例示的な実施形態に従い段階的なキャビティに基き歪誘起半導体合金を形成する種々の製造段階の間における半導体デバイスを模式的に示す断面図（その１）である。 図２Ｂは例示的な実施形態に従い段階的なキャビティに基き歪誘起半導体合金を形成する種々の製造段階の間における半導体デバイスを模式的に示す断面図（その２）である。 図２Ｃは例示的な実施形態に従い段階的なキャビティに基き歪誘起半導体合金を形成する種々の製造段階の間における半導体デバイスを模式的に示す断面図（その３）である。 図２Ｄは例示的な実施形態に従い段階的なキャビティに基き歪誘起半導体合金を形成する種々の製造段階の間における半導体デバイスを模式的に示す断面図（その４）である。 図２Ｅは例示的な実施形態に従い段階的なキャビティに基き歪誘起半導体合金を形成する種々の製造段階の間における半導体デバイスを模式的に示す断面図（その５）である。 図２Ｆは例示的な実施形態に従い段階的なキャビティに基き歪誘起半導体合金を形成する種々の製造段階の間における半導体デバイスを模式的に示す断面図（その６）である。 図２Ｇは例示的な実施形態に従い段階的なキャビティに基き歪誘起半導体合金を形成する種々の製造段階の間における半導体デバイスを模式的に示す断面図（その７）である。 図２Ｈは更なる例示的な実施形態に従い２つの異なるエピタキシャル成長ステップに基き段階的なキャビティが形成され得る半導体デバイスを模式的に示す断面図（その１）である。 図２Ｉは更なる例示的な実施形態に従い２つの異なるエピタキシャル成長ステップに基き段階的なキャビティが形成され得る半導体デバイスを模式的に示す断面図（その２）である。 図２Ｊは更なる例示的な実施形態に従いスペーサ構造の幅を減少させると共に中間エッチングプロセスを実行することによって段階的なキャビティが形成され得る種々の製造段階の間における半導体デバイスを模式的に示す断面図（その１）である。 図２Ｋは更なる例示的な実施形態に従いスペーサ構造の幅を減少させると共に中間エッチングプロセスを実行することによって段階的なキャビティが形成され得る種々の製造段階の間における半導体デバイスを模式的に示す断面図（その２）である。 図２Ｌは更なる例示的な実施形態に従いスペーサ構造の幅を減少させると共に中間エッチングプロセスを実行することによって段階的なキャビティが形成され得る種々の製造段階の間における半導体デバイスを模式的に示す断面図（その３）である。 図２Ｍは例示的な実施形態に従い歪誘起半導体合金内に少なくとも部分的にドレイン及びソース領域が設けられ得る更に進んだ製造段階における半導体デバイスを模式的に示す図である。
以下の詳細な説明及び図面に説明される実施形態を参照して本開示が説明されるが、以下の詳細な説明及び図面は、本開示を特定の開示される例示的な実施形態に限定することを意図するものではない一方で、むしろ説明されている例示的な実施形態は、本開示の種々の側面を単に例示するものであり、本開示の範囲は添付の特許請求の範囲によって画定されていることが理解されるべきである。
概して、本開示は、ゲート電極構造に隣接し且つゲート電極構造からオフセットされる対応するキャビティを形成するための適切なシーケンスに基き、歪誘起半導体合金の洗練された横方向及び縦方向の構造が達成され得る技術及び半導体デバイスを記述している。キャビティの段階的な形状の構造は、対応するエッチングプロセスの深さを制限することによってエッチング環境への過度の露出が回避され得るという理由で、チャネル領域からの減少させられた横方向オフセットを可能にする一方で、にもかかわらず高度な可制御性を可能にする。その後、適切に構成されるスペーサ要素に基き１つ以上の更なるエッチングプロセスが実行されてよく、エッチングプロセスにおいてはキャビティの深さが増大させられ得るが、１つ以上の追加的なスペーサ要素が増大されたオフセットを提供することができ、それにより、最終的に得られるトランジスタ特性に対するエッチング関連の不均一性の影響を低減することができる。その結果、適度に大きな量の歪誘起半導体合金をキャビティ内に形成することができ、ここでは、ゲート絶縁層の高さレベルにごく接近している高さレベルでは、チャネル領域からの減少させられた横方向オフセットが達成され得るが、対応するキャビティ及び後続の堆積プロセスの高度な可制御性が達成されるので、デバイスばらつきの大きな原因となることがない。ここに開示される幾つかの例示的な実施形態では、例えば異なる程度のその場ドーピングで半導体合金を設けることによって、歪誘起半導体合金の全体的な特性を設計することにおける高い柔軟性もまた得ることができ、それにより、所望のドーパントプロファイルを高い柔軟性で調節する可能性をもたらすことができる。また、ここに開示される幾つかの例示的な側面においては、キャビティの段階的な形状の構造は、２つ以上のスペーサ要素に基いて達成することができ、これらのスペーサ要素は追加的なリソグラフィステップを必要とすることなしに形成することができるので、高度に効率的な全体の製造プロセスフローに寄与することができる。他の例示的な実施形態においては、キャビティの段階的な形状の構造は、幅が逐次的に(sequentially)減少させられてよいスペーサ構造を設けること及びそれに続く対応するエッチングプロセスによって達成することができ、それにより、キャビティの露出させられた部分の深さを連続的に増加させることができる一方で、チャネル領域からの横方向オフセットを連続的に減少させることができ、この場合、最終的なエッチングステップは、専用のスペーサ要素に基き高度な可制御性で実行することができる。この最終的なエッチングプロセスにおいては、必要とされる深さもまた低減され得るので、この場合にもまた高いプロセス均一性を達成することができる。従って、本開示は製造技術及び半導体デバイスを提供し、本開示においては、シリコン／ゲルマニウム合金、シリコン／ゲルマニウム／錫合金、シリコン／錫合金、シリコン／炭素合金、等のような付加的な歪誘起半導体合金の効果は、これらの材質の段階的な形状の構造及び関連する製造シーケンスが高いプロセス均一性及びこれに伴いトランジスタ特性の低減されたばらつきを提供し得るという理由で、５０ｎｍ及びそれよりずっと小さい臨界寸法を有するトランジスタ要素に対してさえも、高められ得るので、これらの性能向上メカニズムの特定の程度の拡張性を提供することができる。
図２Ａ〜２Ｍを参照して更なる例示的な実施形態をより詳細に以下に説明し、必要である場合には図１Ａ〜１Ｅが再び参照されることがある。
図２Ａは半導体デバイス２００の断面図を模式的に示しており、半導体デバイス２００は、基板２０１と、基板２０１の上方に形成される半導体層２０３とを備えていてよい。基板２０１は、半導体層２０３との組み合わせにおいて、図１Ａ乃至１Ｅに示される半導体デバイス１００を参照して説明したように、バルク構造、ＳＯＩ構造等のような任意の適切なデバイスアーキテクチャを代表し得る。例えばＳＯＩ構造の場合には、前述したように埋め込み絶縁層（図示せず）が基板２０１と半導体層２０３の間に配置されていてよい。また、半導体デバイス２００は分離構造２０４を備えていてよく、分離構造２０４は、第１の能動領域又は半導体領域２０３Ａを第２の能動半導体領域２０３Ｂから分離してよく、これらは半導体層２０３のそれぞれの部分を代表し、その内部及び上方には、対応するトランジスタ２５０Ａ，２５０Ｂが形成される。図示される製造段階においては、トランジスタ２５０Ａ，２５０Ｂはゲート電極構造２５１を備えていてよく、ゲート電極構造２５１はゲート電極材質２５１Ａ及びゲート絶縁層２５１Ｂを含んでいてよく、ゲート絶縁層２５１Ｂは、ゲート電極材質２５１Ａをそれぞれ能動領域２０３Ａ，２０３Ｂのチャネル領域２５２から分離していてよい。また、ゲート電極構造２５１は、半導体デバイス１００を参照して前述したように、キャップ層２５１Ｃを備えていてよい。更に、エッチング停止ライナ２１５、例えば酸化物材質等がゲート電極材質２５１Ａの側壁上に形成されていてよく、また能動領域２０３Ａ，２０３Ｂの材質上にも形成されていてよい。例えば幾つかの例示的な実施形態では、能動領域２０３Ａ，２０３Ｂは実質的にシリコン材質から構成されていてよく、従って層２１５は二酸化シリコン材質を代表してよい。しかし、他の場合には、ライナ材質は例えば二酸化シリコン、シリコン窒化物等の形態で堆積させられてよいことが理解されるべきである。この場合、エッチング停止ライナ２１５は、キャップ層２５１Ｃの露出させられた表面上にも形成されてよい。また、１つの実施形態では二酸化シリコンからなるスペーサ層２０５Ａが、半導体領域２０３Ｂとトランジスタ２５０Ｂのゲート電極構造２５１との上方に形成されていてよい。一方、ゲート電極構造２５１の側壁上、即ちエッチング停止ライナ２１５が設けられている場合にはその上に、スペーサ要素２０５が形成されていてよい。スペーサ要素２０５は明確な幅２０５Ｗを有していてよく、幅２０５Ｗは、後続の製造段階において形成されることになる歪誘起半導体合金の横方向オフセットを実質的に決定してよい。トランジスタ２５０Ａの過度のトランジスタばらつきは、横方向の幅２０５Ｗとの組み合わせにおいて適切なエッチング深さを選択することによって低減することができ、それにより後で更に詳細に説明されるように全体的なプロセス均一性を高めることができるので、幾つかの例示的な実施形態では、幅２０５Ｗは数ナノメートル以下、例えば概ね２ｎｍ以下に選択されてよい。
図２Ａに示される半導体デバイス２００は、以下のプロセスに基いて形成することができる。分離構造２０４及びゲート電極構造２５１は、デバイス１００を参照して既に論じられたようなプロセス技術を用いることによって形成することができる。その後、必要であればエッチング停止ライナ２１５が例えば酸化、堆積等によって形成されてよく、スペーサ層２０５Ａの堆積がそれに続いてよく、スペーサ層２０５Ａの堆積は十分に確立されたＣＶＤ技術によって達成され得る。既に説明したように、対応する更なるプロセスシーケンスは、任意のプロセス関連のトランジスタばらつきを低減し得る段階的な形状のキャビティ(gradually shaped cavity)を形成することにおける高められた均一性を提供し得るので、スペーサ層２０５Ａの厚みは、所望の減少させられた幅２０５Ｗを得るように選択されてよい。幾つかの例示的な実施形態では、スペーサ層２０５Ａは、十分に確立された堆積レシピを用いて二酸化シリコン材質に基いて形成されてよい。他の例示的な実施形態では、スペーサ層２０５Ａはシリコン窒化物等のような異なる材質の形態で設けられてよく、また、後で説明するように、適切な他の材質が、追加的な側壁スペーサ要素を設けるための後続の製造段階において用いられてよい。次いで、レジストマスクのようなエッチングマスク２０６が、トランジスタ２５０Ａの上方のスペーサ層２０５Ａを露出させると共にトランジスタ２５０Ｂの上方のスペーサ層２０５Ａを覆うように、リソグラフィによって形成されてよい。その後、エッチング停止ライナ２１５が設けられている場合にはそれに対して選択的に、又は少なくとも半導体領域２０３Ａの材質に対して選択的にスペーサ層２０５Ａの材質を除去するように、適切な異方性エッチングプロセスが実行されてよく、それにより幅２０５Ｗを有するスペーサ要素２０５をもたらすことができる。
図２Ｂはエッチング環境２０７に曝されるときの半導体デバイス２００を模式的に示しており、エッチング環境２０７は、第１の凹部又はキャビティの一部分２０７Ａを形成するために、半導体領域２０３Ａの材質をスペーサ要素２０５に対して選択的に除去するための異方性プラズマ支援エッチングプロセスであってよい。図２Ｂに示される実施形態においては、エッチングプロセス２０７はエッチングマスク２０６に基いて実行されてよい一方で、他の例示的な実施形態では、エッチングプロセス２０７を実行するのに先立ちマスク２０６は除去されてよく、この場合、半導体領域２０３Ｂ及びトランジスタ２５０Ｂのゲート電極構造２５１を保護するマスクとしてスペーサ層２０５Ａが用いられてよい。従来の戦略とは対照的に、凹部２０７Ａのチャネル領域２５２からの横方向オフセットの高度な可制御性及びこれに伴う均一性が達成され得るように、エッチングプロセス２０７は、所与の薬品に対して対応する減少させられたエッチング時間を選択することによって、凹部２０７Ａの減少させられた深さが得られるように実行されてよいことが理解されるべきである。その結果、図１Ｂにおけるキャビティ１０７Ａのような対応するキャビティの顕著な深さが必要であるプロセス戦略と比較して、プロセス２０７の間における横方向エッチング速度の対応するばらつきは低減され得るので、幅２０５Ｗによって画定される全体的な減少させられた横方向オフセットに対してさえも、結果として得られるトランジスタ特性の基板全体の高められた均一性が達成され得る。従って、凹部２０７Ａを低減された深さで形成することによって、十分に確立された選択的異方性エッチングレシピに基き、歪誘起材質の横方向の位置の優れた制御が達成され得る。
更に他の実施形態においては、エッチングプロセス２０７はウエット化学的エッチングレシピに基いて実行されてよく、この場合にも凹部２０７Ａの減少させられた深さが高度に可制御な横方向エッチング速度を提供することができ、その結果、初期スペーサ厚み２０５Ｗに基いて、対応する明確な横方向オフセットを得ることができる。例えば、凹部２０７Ａの減少させられた深さの結果、等方性ウエット化学的エッチング環境が確立されてよく、そのエッチング環境においてもまた、対応する横方向エッチング速度は十分に可制御であろうから、例えばゲート電極構造２５１の端でのゲート絶縁層２５１Ｂの優れた完全性をもたらすことができる一方で、凹部２０７Ａのチャネル領域２５２からの横方向オフセットは、トランジスタ特性の均一性を損なうことなしに、小さな値に基いて調節することができる。
図２Ｃは更に進んだ製造段階における半導体デバイス２００を模式的に示している。図示されるように、凹部２０７Ａが半導体領域２０３Ａ内で下に向けて深さ２０７Ｄで形成されていてよく、深さ２０７Ｄは前述したように高い全体的なプロセス制御を提供し得る。また、第１及び第２のトランジスタ２５０Ａ，２５０Ｂの上方には更なるスペーサ層２１６が形成され、ここでは、スペーサ層２１６は、スペーサ層２０５Ａとは異なる材質から構成されてよい。例えば１つの例示的な実施形態では、スペーサ層２１６はシリコン窒化物から構成されてよい一方で、スペーサ層２０５Ａは二酸化シリコンに基いて形成されてよい。他の例示的な実施形態においては、既に論じられたように、スペーサ層２０５Ａ及びこれに伴いスペーサ要素２０５がスペーサ層２１６とは異なるエッチング特性を有する材質に基いて形成されているであろう限り、スペーサ層２１６は二酸化シリコンのような異なる材質から構成されていてよいことが理解されるべきである。スペーサ層２１６は、スペーサ層２１６に基いて形成されることになるスペーサ要素の適切な厚みを得るために、対応するエッチングプロセスパラメータとの組み合わせにおいて適切な厚みで設けられてよい。この目的のために、任意の十分に確立された堆積技術が用いられてよい。
図２Ｄは少なくともトランジスタ２５０Ａ内のスペーサ要素２０５上にスペーサ要素２１６Ａを形成するための更なる異方性エッチングプロセス２１１の間における半導体デバイス２００を模式的に示している。この目的のために、十分に確立された選択的異方性エッチングレシピが利用可能であり、ここでは、例えばシリコン窒化物材質は二酸化シリコン材質及びシリコン材質に対して選択的に除去され得る。また、図２Ｄに示される実施形態においては、異方性エッチングプロセス２１１は非マスクプロセスとして実行することができ、それによっても対応するスペーサ要素２１６Ａをトランジスタ２５０Ｂ内のスペーサ層２０５Ａ上に形成することができる。その結果、トランジスタ２５０Ａのスペーサ要素２１６Ａは追加的なリソグラフィステップなしに設けることができ、それにより極めて効率的な全体的な製造フローに貢献することができる。他の例示的な実施形態においては、例えばプロセス２１１のそれほど明白ではないエッチング選択性に起因して且つ／又はスペーサ層２０５Ａの減少させられた厚みに起因して、エッチングプロセス２１１の間におけるスペーサ層２０５Ａの材質除去が不適切であると考えられる場合には、エッチングプロセス２１１を実行するのに先立ちトランジスタ２５０Ｂを覆うようにエッチングマスク２０６のような更なるエッチングマスクが形成されてよい。その結果、エッチングプロセス２１１の間、半導体領域２０３Ａ内に形成される凹部２０７Ａは露出させられ得る一方で、同時にスペーサ要素２１６Ａが所望の幅２１６Ｗで形成され得る。例えば、領域２０３Ａ内に更に形成されることになる半導体材質の所望の段階的形状を得る一方で、同時に、結果として得られるキャビティの横方向形状の高度な可制御性が達成され得るように、幅２１６Ｗが選択されてよい。更に、対応するキャビティが単一のエッチングステップにおいて形成される必要があるであろう従来の戦略と比較して、材質除去の必要な程度は大幅に低いであろうから、結果として得られるキャビティの縦方向の拡張についても、高められた効率で制御することができる。
図２Ｅは更なるエッチングプロセス２１７に曝されるときの半導体デバイス２００を模式的に示しており、エッチングプロセス２１７においては、先に形成された凹部２０７Ａの露出された部分内に更なる凹部２１７Ａが形成されてよい。従って、エッチング環境２１７のプロセスパラメータ及びスペーサ要素２１６Ａの幅２１６Ｗに基いて更なる凹部２１７Ａの横方向オフセットが規定され得る一方で、その深さは、プロセス２１７の間における所与の除去速度に対するプロセス時間に基いて調節され得る。幾つかの例示的な実施形態では、凹部２１７Ａは深さ２１７Ｄまで拡張するように形成されてよく、深さ２１７Ｄは、凹部２０７Ａ及び２１７Ａで表されるキャビティの最終的に望まれる深さ、例えば基本層２０３の厚みの５０乃至９０パーセントに対応していてよい。この場合、深さ２１７Ｄは、凹部２０７Ａの深さと更なるエッチングプロセス２１７の間に得られる深さの組み合わせとして考えられるべきである。トランジスタばらつきに対する最も臨界的な影響は、「浅い部分(shallow portion)」、即ち凹部２０７Ａによって提示されるであろうが、この部分には前述したように高い可制御性がもたらされ得るので、場合によっては凹部２１７Ａに対するチャネル領域２５２からの横方向オフセットのある程度のばらつきをもたらすかもしれない最初に規定された深さ２０７Ｄよりも深さ２１７Ｄが著しく大きい場合であっても、全体的なトランジスタばらつきを顕著に向上させ得ることが理解されるべきである。
所望に応じて、スペーサ要素２１６のような１つ以上の更なるスペーサ要素が例えば同一の材質に基いて形成されてよく、そして先に形成された凹部の対応する部分の深さを更に増大させるように後続のエッチングプロセスが実行されてよいことが理解されるべきであり、この場合にもまた、チャネル領域２５２に対する横方向オフセットは段階的に増大させられ得る。
図２Ｆは更なるエッチング環境２１８に曝されるときの半導体デバイス２００を模式的に示しており、エッチング環境２１８は、スペーサ要素２１６Ａをスペーサ要素２０５及びスペーサ層２０５Ａに対して選択的に除去するように設計されてよい。他の例示的な実施形態においては、既に説明したように、トランジスタ２５０Ａ内のスペーサ要素２１６Ａを形成するためのプロセスが既に論じられたように対応するエッチングマスクに基いて実行された場合には、トランジスタ２５０Ｂはスペーサ層２１６によって覆われてよい。この場合、トランジスタ２５０Ａのスペーサ層２１６及びスペーサ要素２１６Ａは、エッチングプロセス２１８の間に除去されてよい。例えばスペーサ要素２１６Ａがシリコン窒化物から構成される場合、例えば加熱リン酸に基く十分に確立されたエッチングレシピが用いられてよい。他の場合において、スペーサ要素２１６Ａが二酸化シリコン材質の形態で設けられているときには、希釈フッ酸（ＨＦ）のような他の適切なレシピが用いられてよい一方で、スペーサ層２０５Ａ及びスペーサ２０５は、それらの要素によって覆われる対応する材質の完全性をもたらすことができる。エッチングプロセス２１８の後、このように凹部２０７Ａ，２１７Ａから構成され得る対応するキャビティ２１８Ａが半導体領域２０３Ａ内に形成される。
図２Ｇは更に進んだ製造段階における半導体デバイス２００を模式的に示しており、その製造段階においては、キャビティ２１８Ａを歪誘起半導体合金２０９で充填するように選択的エピタキシャル成長プロセス２１０が実行されてよい。幾つかの例示的な実施形態では、トランジスタ２５０Ａはｐチャネルトランジスタを代表してよく、トランジスタ２５０Ａにおいては、半導体領域２０３Ａの結晶学的構造は、電流フロー方向、即ち図２Ｇにおいては水平方向に沿って作用する圧縮歪成分が前述したようにトランジスタ性能の増強をもたらし得るようなものであってよい。従って、半導体合金２０９はシリコン／ゲルマニウム合金の形態で設けられてよく、この場合、ゲルマニウムの割合は、チャネル領域２５２内に導入されるべき望ましい歪成分に従って選択されてよい。また、キャビティ２１８Ａの段階的な形状により、材質２０９の対応する段階的な構成を達成することができ、ここでは、その浅い部分２０９Ａはチャネル領域２５２にごく接近して位置し得る一方で、デバイス１００を参照して既に説明したように、過度なトランジスタばらつきを回避することができる。他の例示的な実施形態においては、半導体合金２０９は、例えばシリコン又はシリコン／ゲルマニウムと組み合わされる錫を備えていてよく、それによってもチャネル領域２５２内に圧縮歪成分を提供することができる。更に他の例示的な実施形態においては、トランジスタ２５０Ａは、その性能が引張り歪成分に基いて増大され得るトランジスタを代表してよく、引張り歪成分は、シリコン／炭素合金の形態にある半導体合金２０９を設けることによって達成され得る。
選択的エピタキシャル成長プロセス２１０の間、スペーサ要素２０５及びスペーサ層２０５Ａは、顕著な半導体堆積を本質的に回避すると共に、それに伴いトランジスタ２５０Ａ，２５０Ｂのゲート電極構造２５１の完全性を維持し、そして半導体領域２０３Ｂについてもこれを維持するように、成長マスクとして作用し得る。
その後、スペーサ要素２０５及びスペーサ層２０５Ａを、これら要素が二酸化シリコン材質から構成される場合には例えばフッ酸のような十分に確立されたエッチングレシピに基いて除去することによって、更なる処理が継続してよい。他の場合においては、任意の他の選択的エッチングレシピが用いられてよく、例えばスペーサ２０５及びスペーサ層２０５Ａがシリコン窒化物から構成される場合には、既に論じられたように、加熱リン酸が用いられてよい。その後、キャップ層２５１Ｃが加熱リン酸のような任意の適切なエッチングレシピによって除去されてよく、そしてその後、例えば図１Ｅに示されるデバイス１００を参照して説明したように、更なる処理が継続してよい。例えば、ドレイン及びソース拡張領域（図示せず）が形成されてよく、続いて適切なスペーサ構造が形成されてよく、スペーサ構造は次いでイオン注入に基いて深いドレイン及びソース領域を画定するために用いられてよく、ここでは、トランジスタ２５０Ａに対する対応する注入プロセスは、選択的エピタキシャル成長プロセス２１０に基いて適切なドーパント種を導入することによって大幅に強化され得る。従って、この場合には、所望の程度のその場ドーピング(in situ doping)がプロセス２１０の間に達成され得る。その後、望ましい場合には、ある程度のドーパント拡散を開始し、またドーパントを活性化しそして注入誘起損傷を再結晶化するように、適切な焼鈍プロセスが実行されてよい。次いで、デバイス要求に応じて金属シリサイドが形成されてよい。
図２Ｈは更なる例示的な実施形態に従う半導体デバイス２００を模式的に示している。図示されるように、スペーサ要素２１６Ａは未だ存在していてよく、そしてデバイス２００は、凹部２１７Ａ内へ第１の部分２０９Ｂを充填するために、第１のエピタキシャル成長プロセス２１０Ｂに曝されてよい。従って、エピタキシャル成長プロセス２１０Ｂの間、低部２０９Ｂに望ましい特性をもたらすために、例えばその場ドーピングの程度、材質組成、等に関して望ましいプロセスパラメータが確立されてよい。例えば、その場ドーピングの程度は、トランジスタ２５０Ａに対する深いドレイン及びソース区域の望ましいドーパント濃度に実質的に対応するように選択されてよい。また、望ましい場合には、合金２０９Ｂの歪誘起種の濃度が、全体的なデバイス要求に従って適合させられてよい。例えば、圧縮歪成分が望ましい場合には、適度に高い濃度のゲルマニウム、錫、等が設けられてよい。
その後、トランジスタ２５０Ａ，２５０Ｂからスペーサ要素２１６Ａを除去するようにエッチングプロセス２１８（図２Ｆ参照）が実行されてよく、この場合において前述したように対応するスペーサ要素が当該トランジスタ内に形成されていないときには、既に論じられたように、対応するスペーサ層がトランジスタ２５０Ｂの上方から除去されてよい。更なる選択的エピタキシャル成長プロセスに対して材質２０１Ｂの露出表面部分を準備するために、対応する洗浄レシピが用いられてよい。
図２Ｉは更なる選択的エピタキシャル成長プロセス２１０Ａの堆積環境に曝されるときの半導体デバイス２００を模式的に示している。従って、歪誘起半導体合金２０９の浅い部分２０９Ａが形成されてよく、ここでは、材質２０９の強化された全体的表面トポグラフィ(topography)に加えて、材質２０９Ａの異なる特性もまた、プロセス及びデバイス要求に従って調節され得る。例えば、適切なその場ドーピングがプロセス２１０Ａの間に達成されてよく、その結果、更に形成されることになるドレイン及びソース領域の更なるプロファイリングが大幅に緩和され又は完全に除かれ得るので、対応する注入誘起緩和効果が低減し得るという理由で、更に高められたドレイン誘起効果にも貢献し得る。更に、望ましい場合には、材質組成は必要に応じて材質２０９Ｂと比べて異なるように選択されてよい。エピタキシャル成長プロセス２１０Ａの後、前述したように更なる処理が継続してよい。
図２Ｊ乃至２Ｌを参照して、更なる例示的な実施形態を以下に説明し、ここでは、スペーサ構造の幅を減少させると共に対応するキャビティエッチングプロセスを実行することによって、段階的な形状のキャビティ構造が達成され得る。
図２Ｊはある製造段階における半導体デバイス２００を模式的に示しており、その製造段階においては、スペーサ要素２１６Ａが少なくともトランジスタ２５０Ａ内に形成されてよい一方で、第２のトランジスタ２５０Ｂは、スペーサ層２０５Ａのエッチング停止能力に応じて対応するスペーサ層又はスペーサ要素２１６Ａを備えていてよい。即ち、２つ以上のエッチング環境へのスペーサ層２０５Ａの過度の曝露が不適切であると考えられる場合には、対応するレジストマスクに基いてスペーサ要素２１６Ａが形成されてよく、またスペーサ層はトランジスタ２５０Ｂの上方で維持されてよい。また、スペーサ要素２１６Ａは幅２１６Ｔで設けられてよく、幅２１６Ｔは、スペーサ要素２０５の幅２０５Ｗとの組み合わせにおいて、対応するキャビティの最大深さに対して望ましいオフセットを表していてよい。スペーサ要素２１６Ａに基いて、デバイス２００は対応する凹部２２７Ａを形成するためにエッチング環境２２７に曝されてよい。エッチングプロセス２２７の任意のプロセスパラメータに関して、凹部２０７Ａ，２１７Ａ（図２Ｆ参照）を形成するために既に説明したのと同じ基準を適用してよい。
図２Ｋは更なるエッチング環境２１８Ａに曝されるときの半導体デバイス２００を模式的に示しており、エッチン環境２１８Ａにおいては、スペーサ要素２１６Ａの一部分が除去されてよい。例えば、スペーサ要素２１６Ａがシリコン窒化物から構成される場合には、エッチング環境は加熱リン酸に基いて確立することができる。他の場合には、任意の他の適切なエッチングレシピが用いられてよい。エッチングプロセス２１８Ａの間、スペーサ要素２１６Ａの幅は高度に可制御な様態で削られていってよく、例えばその結果、図示される製造段階においては凹部２２７Ａを含んでいてよい段階的な形状のキャビティの更なる横方向のオフセットを調節するために、縮小されたスペーサ要素２１６Ｒが維持されてよい。
図２Ｌは更なるエッチング環境２３７に曝されるときの半導体デバイス２００を模式的に示しており、その間、凹部２２７Ａの深さは増加させられてよい一方で、同時に更なる凹部２３７Ａが形成されてよく、凹部２３７Ａは、スペーサ要素２１６Ｒの幅によって決定されるチャネル領域２５２に対する横方向のオフセットを有していてよい。その後、スペーサ要素２１６Ｒを除去するようにプロセス２１８Ａ（図２Ｋ参照）と同様の更なるエッチングプロセスが実行されてよく、それによりスペーサ２０５が露出させられてよく、スペーサ２０５は、スペーサ要素２１６Ｒと比較してその明白なエッチング選択性により、対応する凹部の横方向オフセットを高度な均一性で規定することができる。その結果、プロセス２３７と同様のエッチングパラメータに基いていてよい後続のエッチングプロセスにおいて、前述したように、浅い凹部が、高度なプロセス均一性及びチャネル領域２５２からの望ましい減少させられたオフセットで形成され得る。一方、対応する凹部２２７Ａ，２３７Ａの深さが更に増大させられてよい一方で、浅い凹部が最小の望ましい横方向オフセットで形成され得る。従ってこの場合にもまた、段階的な形状の構造を伴う対応するキャビティが達成されるであろうし、ここでもまた、高度なプロセス均一性が対応する安定したトランジスタ特性をもたらすことができる。このように、トランジスタ２５０Ａに対する段階的な形状のキャビティを形成した後、前述したように、スペーサ要素２０５及びスペーサ層２０５Ａを除去すると共に段階的な形状のキャビティ内に適切な半導体合金を充填することによって、更なる処理が継続されてよい。
図２Ｍは更に進んだ製造段階における半導体デバイス２００を模式的に示している。図示されるように、トランジスタ２５０Ａ，２５０Ｂはスペーサ構造２５３を備えていてよく、スペーサ構造２５３は、少なくともトランジスタ２５０Ｂ内でドレイン及びソース領域２５４の横方向及び縦方向のドーパントプロファイルを調節するように設計されていてよい。即ち、図示される実施形態においては、トランジスタ２５０Ｂのドレイン及びソース領域２５４は、領域２５４の横方向及び縦方向のプロファイルを調節するために、スペーサ構造２５３を設けることと組み合わせられた注入シーケンスに基いて形成されてよい。前述したように、減少させられた量のドーパント種がイオン注入プロセスによって組み込まれる必要があるであろうし、それにより対応する注入プロセスの応力緩和効果を低減し得るので、半導体合金２０９はその場ドーピング材質として設けられてよく、それにより対応するドレイン及びソース領域２５４の全体的なドーパントプロファイルを設計する際の高い柔軟性を提供することができる。他の場合には、前述したように、ドレイン及びソース拡張領域２５４Ｅに対する少なくとも顕著な濃度が、材質２０９の少なくとも一部分のその場ドーピングに基き提供されてよく、この場合、材質２０９の段階的な形状の構造により、対応するドーパント種はチャネル領域にごく接近して位置することができる。また、幾つかの例示的な実施形態では、ドレイン及びソース領域２５４のドーパントプロファイルは、実質的に完全にその場ドーピング材質２０９に基いて確立されてよく、材質２０９は前述したように異なるドーパント濃度を有していてよい。この場合、望ましい場合には、最終的なドーパントプロファイルは、必要であれば例えばカウンタドーピング種を導入することに基いて調節することができ、カウンタドーピング種は、典型的には、対応する注入プロセスの間に顕著に低減された線量(dose)を必要とするであろうから、注入誘起損傷を過度に生成することはないであろう。その結果、対応する焼鈍プロセス２１９の間、対応するｐｎ接合が材質２０９の「外側(outside)」に位置させられることになる場合には、例えばある程度のドーパント拡散を開始することによって、最終的に望ましいドーパントプロファイルを調節することができる一方、他の場合には、レーザーベースの技術、フラッシュライト焼鈍プロセスのような十分に確立された焼鈍技術を用いることによって、顕著なドーパント拡散を抑制することができ、この場合、過度のドーパント拡散を抑えるように実効焼鈍時間は極めて短くてよいにもかかわらず、ドーパント活性化及び注入誘起損傷の再結晶化をもたらすことができる。
その後、例えば金属シリサイド領域をドレイン及びソース領域２５４内に、そして必要であればゲート電極構造２５１内に形成することによって更なる処理が継続してよく、次いで任意の適切な層間誘電体材質が堆積させられてよく、層間誘電体材質もまた、トランジスタ２５０Ａ及び／又はトランジスタ２５０Ｂの性能を更に高めるように、高い内部応力レベルの誘電体材質から構成されていてよい。
結果として、本開示は半導体デバイス及び対応する製造技術を提供し、本開示においては、２つの異なるスペーサ要素の提供を含むパターニングシーケンスに基いて、段階的な形状の歪誘起半導体材質を設けることができ、それにより高い全体的なプロセス均一性を提供することができ、また、全体的なトランジスタばらつきを過度に低下させることなしに、歪誘起材質をチャネル領域に極めて近接して位置させることが可能になる。
この明細書を考慮することで本開示の更なる修正及び変形が当業者には明らかであろう。従って、この明細書は、例示的なものとしてのみ解釈されるべきであり、そして本開示を実施する一般的な様態を当業者に教示することを目的とするものである。ここに示されそして説明される形態は、目下のところ望ましい実施形態として受け止められるべきであるとして理解されるべきである。

Claims (9)

  1. 第１のゲート電極構造の側壁上に形成された第１の側壁スペーサによって前記第１のゲート電極構造からオフセットされ、第１の深さまで延びる第１の複数の凹部を第１の結晶性半導体領域内に形成することであって、前記第１のゲート電極構造の上方および第２の結晶性半導体領域上に形成された第２のゲート電極構造の上方に第１のスペーサ層を形成し、前記第２のゲート電極構造及び前記第２の結晶性半導体領域の上方に形成された前記第１のスペーサ層を覆うために第１のマスクを形成し、前記第１のスペーサ層から前記第１の側壁スペーサを形成し、前記第１の側壁スペーサ及び前記第１のマスクの存在下で前記第１の結晶性半導体領域から材質を除去することを含む、ことと、
    前記第１の側壁スペーサ上に形成された第２の側壁スペーサによって前記第１のゲート電極構造からオフセットされ、前記第１の深さよりも深い第２の深さまで延びる第２の複数の凹部を第１の結晶性半導体領域内に形成することであって、前記第１のマスクを除去し、第２のスペーサ層を堆積させ、前記第２のゲート電極構造の上方及び前記第２の結晶性半導体領域の上方に第２のマスクを形成し、前記第２のマスクの存在下で前記第２のスペーサ層から前記第２の側壁スペーサを形成することを含む、ことと、
    を備えた方法。
  2. 選択的なエピタキシャル成長処理を実行することによって、前記第１の凹部及び前記第２の凹部に歪誘起半導体合金を形成することを含む請求項１の方法。
  3. 前記歪誘起半導体合金を形成することは、前記第１の側壁スペーサの存在下で前記第１の複数の凹部を前記歪誘起半導体合金の第１の部分で充填し、且つ、前記第１の側壁スペーサ及び前記第２の側壁スペーサの存在下で前記第２の複数の凹部の一部を前記歪誘起半導体合金の第２の部分で充填するように、第１のエピタキシャル成長プロセスを実行することを含む、請求項２の方法。
  4. 前記歪誘起半導体合金の前記第１の部分と前記第２の部分とは、少なくともインサイツドーピングの程度が異なる、請求項３の方法。
  5. 前記歪誘起半導体合金は錫を含む、請求項２の方法。
  6. 前記第１の複数の凹部及び前記第２の複数の凹部を形成することは、前記第２の複数の凹部の第１の部分を形成することと、前記第２の側壁スペーサの少なくとも一部を除去することと、前記第２の複数の凹部の第２の部分と前記第１の複数の凹部とを共通して形成することと、を含む、請求項１の方法。
  7. 前記第１の側壁スペーサは二酸化シリコンから構成されており、前記第２の側壁スペーサはシリコン窒化物から構成されている、請求項１の方法。
  8. 前記第１の深さ及び前記第２の深さよりも浅い第３の深さを有する第３の複数の凹部であって、前記第１の複数の凹部又は前記第２の複数の凹部のオフセットよりも小さなオフセットによって前記ゲート電極構造からオフセットされている第３の複数の凹部を形成することを備えた請求項１の方法。
  9. 前記第１の複数の凹部、前記第２の複数の凹部及び前記第３の複数の凹部を半導体合金で充填することを備えた請求項８の方法。
JP2011542724A 2008-12-31 2009-12-29 段階的な形状の構造を有する埋め込み歪誘起材質を伴うトランジスタ Active JP5795260B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
DE102008063427.1 2008-12-31
DE102008063427A DE102008063427B4 (de) 2008-12-31 2008-12-31 Verfahren zum selektiven Herstellen eines Transistors mit einem eingebetteten verformungsinduzierenden Material mit einer graduell geformten Gestaltung
US12/640,765 US8202777B2 (en) 2008-12-31 2009-12-17 Transistor with an embedded strain-inducing material having a gradually shaped configuration
US12/640,765 2009-12-17
PCT/EP2009/009306 WO2010076017A1 (en) 2008-12-31 2009-12-29 A transistor with an embedded strain inducing material having a gradually shaped configuration

Publications (3)

Publication Number Publication Date
JP2012514317A JP2012514317A (ja) 2012-06-21
JP2012514317A5 JP2012514317A5 (ja) 2013-02-07
JP5795260B2 true JP5795260B2 (ja) 2015-10-14

Family

ID=42234622

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011542724A Active JP5795260B2 (ja) 2008-12-31 2009-12-29 段階的な形状の構造を有する埋め込み歪誘起材質を伴うトランジスタ

Country Status (6)

Country Link
US (2) US8202777B2 (ja)
JP (1) JP5795260B2 (ja)
KR (1) KR101537079B1 (ja)
CN (1) CN102362344B (ja)
DE (1) DE102008063427B4 (ja)
WO (1) WO2010076017A1 (ja)

Families Citing this family (61)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8273617B2 (en) 2009-09-30 2012-09-25 Suvolta, Inc. Electronic devices and systems, and methods for making and using the same
US8421162B2 (en) 2009-09-30 2013-04-16 Suvolta, Inc. Advanced transistors with punch through suppression
DE102009046241B4 (de) * 2009-10-30 2012-12-06 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Verformungsverstärkung in Transistoren, die eine eingebettete verformungsinduzierende Halbleiterlegierung besitzen, durch Kantenverrundung an der Oberseite der Gateelektrode
US8338259B2 (en) * 2010-03-30 2012-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device with a buried stressor
US8530286B2 (en) 2010-04-12 2013-09-10 Suvolta, Inc. Low power semiconductor transistor structure and method of fabrication thereof
US8569128B2 (en) 2010-06-21 2013-10-29 Suvolta, Inc. Semiconductor structure and method of fabrication thereof with mixed metal types
US8759872B2 (en) 2010-06-22 2014-06-24 Suvolta, Inc. Transistor with threshold voltage set notch and method of fabrication thereof
US8404551B2 (en) 2010-12-03 2013-03-26 Suvolta, Inc. Source/drain extension control for advanced transistors
DE102011004320B4 (de) * 2011-02-17 2016-02-04 Globalfoundries Dresden Module One Llc & Co. Kg Verfahren zur Herstellung komplementärer Transistoren mit Metallgateelektrodenstrukturen mit großem ε und epitaktisch hergestellten Halbleitermaterialien in den Drain- und Sourcebereichen
US8461875B1 (en) 2011-02-18 2013-06-11 Suvolta, Inc. Digital circuits having improved transistors, and methods therefor
US8525271B2 (en) 2011-03-03 2013-09-03 Suvolta, Inc. Semiconductor structure with improved channel stack and method for fabrication thereof
US8748270B1 (en) 2011-03-30 2014-06-10 Suvolta, Inc. Process for manufacturing an improved analog transistor
US8999861B1 (en) 2011-05-11 2015-04-07 Suvolta, Inc. Semiconductor structure with substitutional boron and method for fabrication thereof
US8796048B1 (en) 2011-05-11 2014-08-05 Suvolta, Inc. Monitoring and measurement of thin film layers
US8811068B1 (en) 2011-05-13 2014-08-19 Suvolta, Inc. Integrated circuit devices and methods
US8569156B1 (en) 2011-05-16 2013-10-29 Suvolta, Inc. Reducing or eliminating pre-amorphization in transistor manufacture
US8592270B2 (en) 2011-05-25 2013-11-26 International Business Machines Corporation Non-relaxed embedded stressors with solid source extension regions in CMOS devices
DE102011076695B4 (de) * 2011-05-30 2013-05-08 Globalfoundries Inc. Transistoren mit eingebettetem verformungsinduzierenden Material, das in durch einen Oxidationsätzprozess erzeugten Aussparungen ausgebildet ist
US8735987B1 (en) 2011-06-06 2014-05-27 Suvolta, Inc. CMOS gate stack structures and processes
US8995204B2 (en) 2011-06-23 2015-03-31 Suvolta, Inc. Circuit devices and methods having adjustable transistor body bias
US8629016B1 (en) 2011-07-26 2014-01-14 Suvolta, Inc. Multiple transistor types formed in a common epitaxial layer by differential out-diffusion from a doped underlayer
US9076817B2 (en) * 2011-08-04 2015-07-07 International Business Machines Corporation Epitaxial extension CMOS transistor
US8748986B1 (en) 2011-08-05 2014-06-10 Suvolta, Inc. Electronic device with controlled threshold voltage
KR101891373B1 (ko) 2011-08-05 2018-08-24 엠아이이 후지쯔 세미컨덕터 리미티드 핀 구조물을 갖는 반도체 디바이스 및 그 제조 방법
US8645878B1 (en) 2011-08-23 2014-02-04 Suvolta, Inc. Porting a circuit design from a first semiconductor process to a second semiconductor process
US8614128B1 (en) 2011-08-23 2013-12-24 Suvolta, Inc. CMOS structures and processes based on selective thinning
US8713511B1 (en) 2011-09-16 2014-04-29 Suvolta, Inc. Tools and methods for yield-aware semiconductor manufacturing process target generation
US9236466B1 (en) 2011-10-07 2016-01-12 Mie Fujitsu Semiconductor Limited Analog circuits having improved insulated gate transistors, and methods therefor
US8895327B1 (en) 2011-12-09 2014-11-25 Suvolta, Inc. Tipless transistors, short-tip transistors, and methods and circuits therefor
US8819603B1 (en) 2011-12-15 2014-08-26 Suvolta, Inc. Memory circuits and methods of making and designing the same
US8883600B1 (en) 2011-12-22 2014-11-11 Suvolta, Inc. Transistor having reduced junction leakage and methods of forming thereof
US8599623B1 (en) 2011-12-23 2013-12-03 Suvolta, Inc. Circuits and methods for measuring circuit elements in an integrated circuit device
US8877619B1 (en) 2012-01-23 2014-11-04 Suvolta, Inc. Process for manufacture of integrated circuits with different channel doping transistor architectures and devices therefrom
US8970289B1 (en) 2012-01-23 2015-03-03 Suvolta, Inc. Circuits and devices for generating bi-directional body bias voltages, and methods therefor
US9093550B1 (en) 2012-01-31 2015-07-28 Mie Fujitsu Semiconductor Limited Integrated circuits having a plurality of high-K metal gate FETs with various combinations of channel foundation structure and gate stack structure and methods of making same
US20130214358A1 (en) * 2012-02-17 2013-08-22 International Business Machines Corporation Low external resistance etsoi transistors
US9406567B1 (en) 2012-02-28 2016-08-02 Mie Fujitsu Semiconductor Limited Method for fabricating multiple transistor devices on a substrate with varying threshold voltages
US8863064B1 (en) 2012-03-23 2014-10-14 Suvolta, Inc. SRAM cell layout structure and devices therefrom
US9299698B2 (en) 2012-06-27 2016-03-29 Mie Fujitsu Semiconductor Limited Semiconductor structure with multiple transistors having various threshold voltages
CN103545257A (zh) * 2012-07-12 2014-01-29 中芯国际集成电路制造(上海)有限公司 Cmos晶体管的制作方法
US8541281B1 (en) 2012-08-17 2013-09-24 Globalfoundries Inc. Replacement gate process flow for highly scaled semiconductor devices
US8969190B2 (en) 2012-08-24 2015-03-03 Globalfoundries Inc. Methods of forming a layer of silicon on a layer of silicon/germanium
US8637955B1 (en) 2012-08-31 2014-01-28 Suvolta, Inc. Semiconductor structure with reduced junction leakage and method of fabrication thereof
US9112057B1 (en) 2012-09-18 2015-08-18 Mie Fujitsu Semiconductor Limited Semiconductor devices with dopant migration suppression and method of fabrication thereof
US9041126B2 (en) 2012-09-21 2015-05-26 Mie Fujitsu Semiconductor Limited Deeply depleted MOS transistors having a screening layer and methods thereof
JP2016500927A (ja) 2012-10-31 2016-01-14 三重富士通セミコンダクター株式会社 低変動トランジスタ・ペリフェラル回路を備えるｄｒａｍ型デバイス、及び関連する方法
US8816754B1 (en) 2012-11-02 2014-08-26 Suvolta, Inc. Body bias circuits and methods
US9093997B1 (en) 2012-11-15 2015-07-28 Mie Fujitsu Semiconductor Limited Slew based process and bias monitors and related methods
CN103871879B (zh) * 2012-12-07 2016-09-07 中芯国际集成电路制造(上海)有限公司 晶体管结构及其形成方法
US9070477B1 (en) 2012-12-12 2015-06-30 Mie Fujitsu Semiconductor Limited Bit interleaved low voltage static random access memory (SRAM) and related methods
US9112484B1 (en) 2012-12-20 2015-08-18 Mie Fujitsu Semiconductor Limited Integrated circuit process and bias monitors and related methods
US9029919B2 (en) 2013-02-01 2015-05-12 Globalfoundries Inc. Methods of forming silicon/germanium protection layer above source/drain regions of a transistor and a device having such a protection layer
US9268885B1 (en) 2013-02-28 2016-02-23 Mie Fujitsu Semiconductor Limited Integrated circuit device methods and models with predicted device metric variations
US9299801B1 (en) 2013-03-14 2016-03-29 Mie Fujitsu Semiconductor Limited Method for fabricating a transistor device with a tuned dopant profile
US9478571B1 (en) 2013-05-24 2016-10-25 Mie Fujitsu Semiconductor Limited Buried channel deeply depleted channel transistor
CN104064521B (zh) * 2014-07-03 2017-02-15 上海华力微电子有限公司 半导体工艺方法以及半导体结构
US9710006B2 (en) 2014-07-25 2017-07-18 Mie Fujitsu Semiconductor Limited Power up body bias circuits and methods
US9319013B2 (en) 2014-08-19 2016-04-19 Mie Fujitsu Semiconductor Limited Operational amplifier input offset correction with transistor threshold voltage adjustment
US9419138B2 (en) * 2014-09-29 2016-08-16 International Business Machines Corporation Embedded carbon-doped germanium as stressor for germanium nFET devices
CN104409351B (zh) * 2014-11-25 2018-04-06 上海集成电路研发中心有限公司 Pmos晶体管的形成方法
US9899514B2 (en) * 2015-05-21 2018-02-20 Globalfoundries Singapore Pte. Ltd. Extended drain metal-oxide-semiconductor transistor

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001196585A (ja) * 1992-12-21 2001-07-19 Sharp Corp ゲート絶縁型電界効果トランジスタ及びその製造方法
US5863824A (en) * 1997-12-18 1999-01-26 Advanced Micro Devices Method of forming semiconductor devices using gate electrode length and spacer width for controlling drivecurrent strength
US6921982B2 (en) * 2003-07-21 2005-07-26 International Business Machines Corporation FET channel having a strained lattice structure along multiple surfaces
US7335959B2 (en) * 2005-01-06 2008-02-26 Intel Corporation Device with stepped source/drain region profile
US7429775B1 (en) * 2005-03-31 2008-09-30 Xilinx, Inc. Method of fabricating strain-silicon CMOS
US7226820B2 (en) * 2005-04-07 2007-06-05 Freescale Semiconductor, Inc. Transistor fabrication using double etch/refill process
US7696537B2 (en) * 2005-04-18 2010-04-13 Toshiba America Electronic Components, Inc. Step-embedded SiGe structure for PFET mobility enhancement
JP4630728B2 (ja) * 2005-05-26 2011-02-09 株式会社東芝 半導体装置及びその製造方法
US7442618B2 (en) * 2005-07-16 2008-10-28 Chartered Semiconductor Manufacturing, Ltd Method to engineer etch profiles in Si substrate for advanced semiconductor devices
DE102005051994B4 (de) * 2005-10-31 2011-12-01 Globalfoundries Inc. Verformungsverfahrenstechnik in Transistoren auf Siliziumbasis unter Anwendung eingebetteter Halbleiterschichten mit Atomen mit einem großen kovalenten Radius
US7696019B2 (en) * 2006-03-09 2010-04-13 Infineon Technologies Ag Semiconductor devices and methods of manufacturing thereof
DE102006015075A1 (de) * 2006-03-31 2007-10-11 Advanced Micro Devices, Inc., Sunnyvale Technik zur Bereitstellung von Verspannungsquellen in MOS-Transistoren in unmittelbarer Nähe zu einem Kanalgebiet
JP2007281038A (ja) * 2006-04-03 2007-10-25 Toshiba Corp 半導体装置
US8207523B2 (en) * 2006-04-26 2012-06-26 United Microelectronics Corp. Metal oxide semiconductor field effect transistor with strained source/drain extension layer
US7554110B2 (en) * 2006-09-15 2009-06-30 Taiwan Semiconductor Manufacturing Company, Ltd. MOS devices with partial stressor channel
US7504301B2 (en) * 2006-09-28 2009-03-17 Advanced Micro Devices, Inc. Stressed field effect transistor and methods for its fabrication
US7534689B2 (en) * 2006-11-21 2009-05-19 Advanced Micro Devices, Inc. Stress enhanced MOS transistor and methods for its fabrication
US7750338B2 (en) * 2006-12-05 2010-07-06 Taiwan Semiconductor Manufacturing Company, Ltd. Dual-SiGe epitaxy for MOS devices
US7989901B2 (en) * 2007-04-27 2011-08-02 Taiwan Semiconductor Manufacturing Company, Ltd. MOS devices with improved source/drain regions with SiGe
JP5211647B2 (ja) * 2007-11-01 2013-06-12 富士通セミコンダクター株式会社 半導体装置及びその製造方法
US7875520B2 (en) * 2008-03-27 2011-01-25 United Microelectronics Corp. Method of forming CMOS transistor

Also Published As

Publication number Publication date
KR20120030033A (ko) 2012-03-27
US8466520B2 (en) 2013-06-18
KR101537079B1 (ko) 2015-07-16
DE102008063427B4 (de) 2013-02-28
CN102362344B (zh) 2014-03-19
DE102008063427A1 (de) 2010-07-08
CN102362344A (zh) 2012-02-22
WO2010076017A1 (en) 2010-07-08
JP2012514317A (ja) 2012-06-21
US20120223363A1 (en) 2012-09-06
US20100164020A1 (en) 2010-07-01
US8202777B2 (en) 2012-06-19

Similar Documents

Publication Publication Date Title
JP5795260B2 (ja) 段階的な形状の構造を有する埋め込み歪誘起材質を伴うトランジスタ
JP4937263B2 (ja) Ｎｍｏｓトランジスタおよびｐｍｏｓトランジスタに凹んだ歪みのあるドレイン／ソース領域を形成する技術
JP5795735B2 (ja) チャネル領域への減少させられたオフセットを有する埋め込みＳｉ／Ｇｅ材質を伴うトランジスタ
JP4937253B2 (ja) コンタクト絶縁層および異なる特性を有するシリサイド領域を形成するための技法
JP5204645B2 (ja) 強化した応力伝送効率でコンタクト絶縁層を形成する技術
JP5571693B2 (ja) 歪誘起合金及び段階的なドーパントプロファイルを含むその場で形成されるドレイン及びソース領域
KR101148138B1 (ko) 리세스된 드레인 및 소스 영역을 갖는 ｎｍｏｓ 트랜지스터와 드레인 및 소스 영역에 실리콘/게르마늄 물질을 갖는 ｐｍｏｓ 트랜지스터를 포함하는 ｃｍｏｓ 디바이스
US8772878B2 (en) Performance enhancement in PMOS and NMOS transistors on the basis of silicon/carbon material
TWI387009B (zh) 藉由偏斜式預非晶形化而減少受應變之電晶體中之晶體缺陷之技術
KR101811796B1 (ko) 급경사 접합 프로파일을 갖는 소스/드레인 영역들을 구비하는 반도체 소자 및 그 제조방법
US8735237B2 (en) Method for increasing penetration depth of drain and source implantation species for a given gate height
US7569437B2 (en) Formation of transistor having a strained channel region including a performance enhancing material composition utilizing a mask pattern
JP2010532572A (ja) トランジスタのゲート電極のプレアモルファス化のブロッキング
JP5614184B2 (ja) 半導体装置の製造方法
US20100163939A1 (en) Transistor device comprising an embedded semiconductor alloy having an asymmetric configuration
JP5798923B2 (ja) 基板全域にわたって高められた均一性を有する埋め込みＳｉ／Ｇｅ材質を伴うトランジスタ
US8999803B2 (en) Methods for fabricating integrated circuits with the implantation of fluorine
US7951662B2 (en) Method of fabricating strained silicon transistor
JP2008066548A (ja) 半導体装置および半導体装置の製造方法
TW201431007A (zh) 半導體裝置結構及形成互補式金屬氧化物半導體積體電路結構之方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121212

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121212

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140307

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140326

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140626

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140703

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140724

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150120

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20150420

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150518

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150721

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150812

R150 Certificate of patent or registration of utility model

Ref document number: 5795260

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250