JP5795221B2 - パターン形成方法 - Google Patents
パターン形成方法 Download PDFInfo
- Publication number
- JP5795221B2 JP5795221B2 JP2011208745A JP2011208745A JP5795221B2 JP 5795221 B2 JP5795221 B2 JP 5795221B2 JP 2011208745 A JP2011208745 A JP 2011208745A JP 2011208745 A JP2011208745 A JP 2011208745A JP 5795221 B2 JP5795221 B2 JP 5795221B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- pattern
- film
- surface energy
- group
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/26—Processing photosensitive materials; Apparatus therefor
- G03F7/40—Treatment after imagewise removal, e.g. baking
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/26—Processing photosensitive materials; Apparatus therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
- H01L21/0276—Photolithographic processes using an anti-reflective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
- Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
Description
本発明の別の実施形態によれば、第1の表面エネルギーを有しシリコン化合物を含む層の上に、前記第1の表面エネルギーとは異なる第2の表面エネルギーを有するパターンを形成する工程と、前記層およびパターンの上に、ブロックポリマーを形成する工程と、前記ブロックポリマーをミクロ相分離させて、配列した複数のポリマーを含むラメラ構造またはシリンダー構造のいずれかの構造を形成する工程と、を含むパターン形成方法が提供される。前記層上で、前記ラメラ構造は、前記層の層面に対して垂直に配向し、前記シリンダー構造は、前記層の層面の垂線に平行な軸を有するように配向する。前記第2の表面エネルギーは、前記ブロックポリマーを構成する複数のポリマーのそれぞれの表面エネルギーのうちの最大値以上、または、前記複数のポリマーのそれぞれの前記表面エネルギーのうちの最小値以下である。前記層の下には、被加工膜が形成される。前記パターン形成方法は、前記ミクロ相分離したブロックポリマーの一部のブロックを除去し、前記ブロックポリマーの残存するブロックをマスクに被加工膜をエッチングして被加工膜からなるパターンを形成するパターン形成方法である。前記パターン形成方法は、前記層と被加工膜の間に有機膜を形成する工程と、前記層の上に、光により感光性材料パターンを形成する工程と、前記ブロックポリマーの残存するブロックをマスクに前記層をエッチングする工程と、前記層をマスクに前記有機膜をエッチングする工程と、をさらに含む。前記層と前記有機膜の積層構造が光露光時の反射防止膜になっている。
本発明の別の実施形態によれば、第1の表面エネルギーを有しシリコン化合物を含む層の上に、前記第1の表面エネルギーとは異なる第2の表面エネルギーを有するパターンを形成する工程と、前記層およびパターンの上に、ブロックポリマーを形成する工程と、前記ブロックポリマーをミクロ相分離させて、配列した複数のポリマーを含むラメラ構造またはシリンダー構造のいずれかの構造を形成する工程と、を含むパターン形成方法が提供される。前記層上で、前記ラメラ構造は、前記層の層面に対して垂直に配向し、前記シリンダー構造は、前記層の層面の垂線に平行な軸を有するように配向する。前記第2の表面エネルギーは、前記ブロックポリマーを構成する複数のポリマーのそれぞれの表面エネルギーのうちの最大値以上、または、前記複数のポリマーのそれぞれの前記表面エネルギーのうちの最小値以下である。前記層の下には、被加工膜が形成される。前記パターン形成方法は、前記ミクロ相分離したブロックポリマーの一部のブロックを除去し、前記ブロックポリマーの残存するブロックをマスクに被加工膜をエッチングして被加工膜からなるパターンを形成するパターン形成方法である。前記第2の表面エネルギーを有するパターンは光により形成された感光性材料パターンである。前記パターン形成方法は、前記層と被加工膜の間に有機膜を形成する工程と、前記ブロックポリマーの残存するブロックをマスクに前記層をエッチングする工程と、前記層をマスクに前記有機膜をエッチングする工程と、をさらに含む。前記層と前記有機膜の積層構造が光露光時の反射防止膜になっている。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
図2(a)及び図2(b)は、実施形態に係るパターン形成方法を例示する模式的平面図である。
図1(a)に表したように、実施形態に係るパターン形成方法は、第1の表面エネルギーを有しシリコン化合物を含む層10の上に、層10とは異なる第2の表面エネルギーを有するパターン20を形成する工程(第1ステップ)を備える。被加工膜110については、後述の実施形態において説明する。
本実施例では、Si酸化膜を配向制御層として、ガイドパターンを形成する例について述べる。
nSi(OMe)4+(2n+1.5m)H2O+mMeSi(OMe)3
→(SiO2)n(MeSiO1.5)m+(4n+3m)MeOH
この際の接触角を測定すると、原料物質のMTMSの比率が上がることによって接触角が大きくなり、22°から89°の範囲で変化する。つまり表面エネルギーを有機基の導入量により変えることができる。
本実施例では、Wを被加工膜110とし、Si酸化膜120がSOGの場合を例に取る。W膜上に本実施形態に係るSOGを形成する(図3(a))。SOGにあらかじめ酸発生剤を添加すると、電子ビームでの露光時に酸が発生し、ピニング層が選択的に形成されるので、酸発生剤を添加することが望ましい。
本実施例では、Si配向制御層上に、光露光によりレジストパターンを形成してピニング層を形成する方法について述べる。
はじめに本実施形態に係るケミカルガイドパターンの構成について、図4(d)を参照して説明する。
図5は、実施形態に係るパターン形成方法における反射を例示する模式図である。
反射は界面で生じ、レジスト−Si酸化膜界面313、Si酸化膜−C膜界面312、及び、C膜−被加工膜界面311で生じる。
I=ICR exp(−4πkz/λ) λ:波長
となる。
PS−b−PMMAを用いた場合を例に取り、説明する。ブロックポリマーのミクロ相分離(図7(a))、PMMA162の除去(図7(b))、PS161をマスクにしたSOG(Si酸化膜120)のエッチング(図7(c))までは、第1の実施例と同様である。
図8は、実施形態に係るパターン形成方法に用いられる材料を例示する模式図である。 図8に表したように、たとえばテトラメチルシクロテトラシロキサン(TMCTS)を用いることができる。TMCTS以外にも、(R1R2SiO)nの組成をもち、R1、R2は水素、メチル、エチル、プロピル、ブチル、及び、フェニルのいずれかで、nが3以上であっても良い。
図9(a)は、本実施形態に係るパターン形成方法を適用したレジスト物理ガイドを示す。図9(b)はミクロ相分離後の状態を例示している。この例ではレジストパターン(レジスト物理ガイド170)と第1のポリマー171とに親和性があるので、レジストパターン側に第1のポリマー171がウェット層を形成する。その後、第2のポリマー172と第1のポリマー171とが交互に並ぶ。
図11(a)は、ケミカルガイドパターンを例示している。Si酸化膜120の上に、ピニング層150が形成されている。図11(b)は、ミクロ相分離後の状態を例示している。ブロックコポリマーのホール間の距離をLとすると、ケミカルガイドパターンのピニング層からなるピラー間の距離はLの整数倍となる。図11(a)及び図11(b)は、Lの2倍の場合を示している。
(1+cosθ)γL=WSL
で付着仕事と接触角とを関連付ける。
ここで、γLWは、Lifshitz-van der Waals成分である。γABは、極性相互作用(または水素結合成分)である。
γAB=2(γ+γ−)1/2
ここで、γ+は、電子供与成分であり、γ−は電子受容成分である。
WSL=2{(γS LWγL LW)1/2+(γs +γL −)1/2+(γs −γL +)1/2}
これにより、
(1+cosθ)γL=2{(γS LWγL LW)1/2+(γs +γL −)1/2+(γs −γL +)1/2}
と表される。
WSL=2{(γS dγL d)1/2+(γs PγL P)1/2+(γs HγL H)1/2}
ここで、γdは分散力でありγPは極性力であり、γHは水素結合力である。この式を用いて、同様に、固体の表面張力を求めることができる。
γSL=γS+γL−WSL
ここで、γSLは、固体―液体間の界面エネルギーであり、γSは、固体の表面エネルギーであり、γLは、液体の表面エネルギーである。つまり付着仕事は液体と固体とが付着したことによって低下したエネルギーである。付着仕事が大きいほど、安定化されやすい。つまり、親和性が高いことになる。これについて異なる固体について同一の液体で接触角を測定すれば、固体間の親和性を比較できる。
図10は、実施形態にパターン形成方法を例示する模式的断面図である。
この例においては、レジストスペース部のSi酸化膜にのみ、選択的に膜を形成する。この例では、図4(a)に関して説明したレジストパターン形成後、ピニング層前駆体150aを供給し、Si酸化膜表面の表面水酸基と反応させる(図10)。その後、未反応のピニング層前駆体150aを除去してケミカルガイドパターン(図4(d)に例示したピニング層150)を得る。
Claims (8)
- 第1の表面エネルギーを有しシリコン化合物を含む層の上に、前記第1の表面エネルギーとは異なる第2の表面エネルギーを有するパターンを形成する工程と、
前記層および前記パターンの上に、ブロックポリマーを形成する工程と、
前記ブロックポリマーをミクロ相分離させて、配列した複数のポリマーを含むラメラ構造またはシリンダー構造のいずれかの構造を形成する工程と、
を備え、
前記層上で、前記ラメラ構造は、前記層の層面に対して垂直に配向し、前記シリンダー構造は、前記層の層面の垂線に平行な軸を有するように配向し、
前記第2の表面エネルギーは、前記ブロックポリマーを構成する複数のポリマーのそれぞれの表面エネルギーのうちの最大値以上、または、前記複数のポリマーのそれぞれの前記表面エネルギーのうちの最小値以下であり、
前記層の下には、被加工膜が形成され、前記ミクロ相分離したブロックポリマーの一部のブロックを除去する工程と、
前記ブロックポリマーの残存するブロックをマスクにして前記層をエッチングする工程と、
前記エッチングされた前記層をマスクにして前記層の下に設けられた被加工膜をエッチングして、前記エッチングされた被加工膜のパターンを形成する工程と、
をさらに備えた、パターン形成方法。 - 第1の表面エネルギーを有しシリコン化合物を含む層の上に、前記第1の表面エネルギーとは異なる第2の表面エネルギーを有するパターンを形成する工程と、
前記層および前記パターンの上に、ブロックポリマーを形成する工程と、
前記ブロックポリマーをミクロ相分離させて、配列した複数のポリマーを含むラメラ構造またはシリンダー構造のいずれかの構造を形成する工程と、
を備え、
前記層上で、前記ラメラ構造は、前記層の層面に対して垂直に配向し、前記シリンダー構造は、前記層の層面の垂線に平行な軸を有するように配向し、
前記第2の表面エネルギーは、前記ブロックポリマーを構成する複数のポリマーのそれぞれの表面エネルギーのうちの最大値以上、または、前記複数のポリマーのそれぞれの前記表面エネルギーのうちの最小値以下であり、
前記層の下には、被加工膜が形成され、前記ミクロ相分離したブロックポリマーの一部のブロックを除去し、前記ブロックポリマーの残存するブロックをマスクに被加工膜をエッチングして被加工膜からなるパターンを形成するパターン形成方法であり、
前記層と被加工膜の間に有機膜を形成する工程と、
前記層の上に、光により感光性材料パターンを形成する工程と、
前記ブロックポリマーの残存するブロックをマスクに前記層をエッチングする工程と、
前記層をマスクに前記有機膜をエッチングする工程と、
をさらに備え、
前記層と前記有機膜の積層構造が光露光時の反射防止膜になっている、パターン形成方法。 - 第1の表面エネルギーを有しシリコン化合物を含む層の上に、前記第1の表面エネルギーとは異なる第2の表面エネルギーを有するパターンを形成する工程と、
前記層および前記パターンの上に、ブロックポリマーを形成する工程と、
前記ブロックポリマーをミクロ相分離させて、配列した複数のポリマーを含むラメラ構造またはシリンダー構造のいずれかの構造を形成する工程と、
を備え、
前記層上で、前記ラメラ構造は、前記層の層面に対して垂直に配向し、前記シリンダー構造は、前記層の層面の垂線に平行な軸を有するように配向し、
前記第2の表面エネルギーは、前記ブロックポリマーを構成する複数のポリマーのそれぞれの表面エネルギーのうちの最大値以上、または、前記複数のポリマーのそれぞれの前記表面エネルギーのうちの最小値以下であり、
前記層の下には、被加工膜が形成され、前記ミクロ相分離したブロックポリマーの一部のブロックを除去し、前記ブロックポリマーの残存するブロックをマスクに被加工膜をエッチングして被加工膜からなるパターンを形成するパターン形成方法であり、
前記第2の表面エネルギーを有するパターンは光により形成された感光性材料パターンであり、
前記層と被加工膜の間に有機膜を形成する工程と、
前記ブロックポリマーの残存するブロックをマスクに前記層をエッチングする工程と、
前記層をマスクに前記有機膜をエッチングする工程と、
をさらに備え、
前記層と前記有機膜の積層構造が光露光時の反射防止膜になっている、パターン形成方法。 - 前記層はスピンオングラスで、
原料として、RaSi(ORb)3、Ra2Si(ORb)2、Ra3SiORbの少なくともいずれかの構造を持つ有機アルコキシシラン(Ra=メチル基、エチル基、プロピル基、ブチル基、フェニル基の少なくともいずれか、Rb=メチル、エチル、プロピル、フェニルの少なくともいずれか)、及び、RSiCl3、R2SiCl2、R3SiClの少なくともいずれかの構造を持つアルキルクロロシラン(Rがメチル基、エチル基、プロピル基、ブチル基、フェニル基)の少なくともいずれかを含み、
脱水縮合により形成されることを特徴とする請求項1〜3のいずれか1つに記載のパターン形成方法。 - 前記層はケミカルベーパーデポジションにより形成された酸化膜であり、
原料ガスは、アルキルアルコキシシラン、アルキルクロロシラン、アルキルシクロシロキサンのうちの少なくともいずれかを含み、
前記アルキルアルコキシシラン、アルキルクロロシラン、アルキルシクロシロキサンのアルキル基がメチル基、エチル基、プロピル基、ブチル基、フェニル基の少なくともいずれかから、前記アルキルアルコキシシランのアルコキシ基がメトキシ基、エトキシ基、プロポキシ基、ブトキシ基、フェノキシ基の少なくともいずれかからなる、請求項1〜3のいずれか1つに記載のパターン形成方法。 - 前記原料ガス中に酸素を含んでいることを特徴とする請求項5記載のパターン形成方法。
- 前記原料ガス中にテトラアルコキシシランを含んでいることを特徴とする請求項5記載のパターン形成方法。
- 前記ケミカルベーパーデポジションにより酸化膜を形成する際に、成膜初期には前記アルコキシシランと酸素を原料ガスとして用い、
成膜途中で前記アルキルアルコキシシラン、アルキルクロロシラン、アルキルシクロシロキサンのうちの前記少なくともいずれかを添加することを特徴とする請求項5記載のパターン形成方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011208745A JP5795221B2 (ja) | 2011-09-26 | 2011-09-26 | パターン形成方法 |
US13/623,237 US9017930B2 (en) | 2011-09-26 | 2012-09-20 | Pattern formation method and guide pattern material |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011208745A JP5795221B2 (ja) | 2011-09-26 | 2011-09-26 | パターン形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013068882A JP2013068882A (ja) | 2013-04-18 |
JP5795221B2 true JP5795221B2 (ja) | 2015-10-14 |
Family
ID=48474608
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011208745A Expired - Fee Related JP5795221B2 (ja) | 2011-09-26 | 2011-09-26 | パターン形成方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9017930B2 (ja) |
JP (1) | JP5795221B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20160067739A (ko) * | 2014-12-04 | 2016-06-14 | 도쿄엘렉트론가부시키가이샤 | 기판 처리 방법, 프로그램, 컴퓨터 기억 매체 및 기판 처리 시스템 |
Families Citing this family (37)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5542766B2 (ja) * | 2011-09-26 | 2014-07-09 | 株式会社東芝 | パターン形成方法 |
KR102126787B1 (ko) * | 2012-03-27 | 2020-06-25 | 닛산 가가쿠 가부시키가이샤 | 자기조직화막의 하층막 형성 조성물 |
WO2014208076A1 (en) * | 2013-06-24 | 2014-12-31 | Toyo Gosei Co., Ltd. | Reagent for enhancing generation of chemical species |
JP6393546B2 (ja) * | 2013-07-31 | 2018-09-19 | 東京応化工業株式会社 | 相分離構造を含む構造体の製造方法、パターン形成方法及び微細パターン形成方法 |
JP5924779B2 (ja) * | 2013-09-02 | 2016-05-25 | 日本電信電話株式会社 | パターン形成方法 |
JP6045482B2 (ja) * | 2013-11-29 | 2016-12-14 | 東京エレクトロン株式会社 | 表面処理装置、表面処理方法、プログラム及びコンピュータ記憶媒体 |
US10202480B2 (en) | 2013-12-06 | 2019-02-12 | Lg Chem, Ltd. | Block copolymer |
CN105934456B (zh) | 2013-12-06 | 2018-09-28 | 株式会社Lg化学 | 嵌段共聚物 |
JP6521975B2 (ja) | 2013-12-06 | 2019-05-29 | エルジー・ケム・リミテッド | ブロック共重合体 |
JP6410327B2 (ja) | 2013-12-06 | 2018-10-24 | エルジー・ケム・リミテッド | ブロック共重合体 |
JP6419820B2 (ja) | 2013-12-06 | 2018-11-07 | エルジー・ケム・リミテッド | ブロック共重合体 |
CN105899558B (zh) | 2013-12-06 | 2018-09-18 | 株式会社Lg化学 | 嵌段共聚物 |
JP6402867B2 (ja) | 2013-12-06 | 2018-10-10 | エルジー・ケム・リミテッド | ブロック共重合体 |
EP3078686B1 (en) | 2013-12-06 | 2018-10-31 | LG Chem, Ltd. | Block copolymer |
EP3078691B1 (en) | 2013-12-06 | 2018-04-18 | LG Chem, Ltd. | Block copolymer |
EP3078693B1 (en) | 2013-12-06 | 2021-01-27 | LG Chem, Ltd. | Block copolymer |
CN105899557B (zh) | 2013-12-06 | 2018-10-26 | 株式会社Lg化学 | 嵌段共聚物 |
WO2015084122A1 (ko) | 2013-12-06 | 2015-06-11 | 주식회사 엘지화학 | 블록 공중합체 |
JP6483694B2 (ja) | 2013-12-06 | 2019-03-13 | エルジー・ケム・リミテッド | 単量体およびブロック共重合体 |
JP6496318B2 (ja) | 2013-12-06 | 2019-04-03 | エルジー・ケム・リミテッド | ブロック共重合体 |
JP6262044B2 (ja) * | 2014-03-20 | 2018-01-17 | 株式会社東芝 | パターン形成方法および半導体装置の製造方法 |
CN107075052B (zh) | 2014-09-30 | 2020-05-29 | 株式会社Lg化学 | 嵌段共聚物 |
CN107078026B (zh) | 2014-09-30 | 2020-03-27 | 株式会社Lg化学 | 图案化基底的制备方法 |
US10633533B2 (en) | 2014-09-30 | 2020-04-28 | Lg Chem, Ltd. | Block copolymer |
CN107075054B (zh) | 2014-09-30 | 2020-05-05 | 株式会社Lg化学 | 嵌段共聚物 |
JP6451966B2 (ja) | 2014-09-30 | 2019-01-16 | エルジー・ケム・リミテッド | ブロック共重合体 |
JP6532941B2 (ja) | 2014-09-30 | 2019-06-19 | エルジー・ケム・リミテッド | ブロック共重合体 |
JP6394798B2 (ja) * | 2014-09-30 | 2018-09-26 | エルジー・ケム・リミテッド | ブロック共重合体 |
US10287429B2 (en) | 2014-09-30 | 2019-05-14 | Lg Chem, Ltd. | Block copolymer |
EP3214102B1 (en) | 2014-09-30 | 2022-01-05 | LG Chem, Ltd. | Block copolymer |
JP6633062B2 (ja) | 2014-09-30 | 2020-01-22 | エルジー・ケム・リミテッド | パターン化基板の製造方法 |
TW201729910A (zh) * | 2015-10-23 | 2017-09-01 | Tokyo Electron Ltd | 基板處理方法、程式及電腦記憶媒體 |
WO2017111822A1 (en) * | 2015-12-24 | 2017-06-29 | Intel Corporation | Pitch division using directed self-assembly |
JP6659411B2 (ja) * | 2016-03-07 | 2020-03-04 | 株式会社東芝 | 画像形成方法 |
US10056265B2 (en) * | 2016-03-18 | 2018-08-21 | Taiwan Semiconductor Manufacturing Co., Ltd. | Directed self-assembly process with size-restricted guiding patterns |
JP2018082033A (ja) * | 2016-11-16 | 2018-05-24 | 東芝メモリ株式会社 | パターン形成方法 |
JP7166928B2 (ja) * | 2016-11-21 | 2022-11-08 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像素子、製造方法 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE69716218T2 (de) * | 1996-11-20 | 2003-04-17 | Jsr Corp | Härtbare Harzzusammensetzung und gehärtete Produkte |
US6746825B2 (en) * | 2001-10-05 | 2004-06-08 | Wisconsin Alumni Research Foundation | Guided self-assembly of block copolymer films on interferometrically nanopatterned substrates |
JP5132117B2 (ja) * | 2006-10-10 | 2013-01-30 | キヤノン株式会社 | パターン形成方法 |
CN101627463B (zh) * | 2007-03-13 | 2012-05-30 | 富士通株式会社 | 半导体装置和半导体装置的制造方法 |
US7989026B2 (en) | 2008-01-12 | 2011-08-02 | International Business Machines Corporation | Method of use of epoxy-containing cycloaliphatic acrylic polymers as orientation control layers for block copolymer thin films |
US7521094B1 (en) | 2008-01-14 | 2009-04-21 | International Business Machines Corporation | Method of forming polymer features by directed self-assembly of block copolymers |
JP5178401B2 (ja) * | 2008-08-29 | 2013-04-10 | 株式会社日立製作所 | 微細構造を有する高分子薄膜およびパターン基板の製造方法 |
JP5281386B2 (ja) * | 2008-12-22 | 2013-09-04 | 株式会社日立製作所 | 高分子薄膜及びパターン媒体並びにこれらの製造方法 |
JP2011129874A (ja) * | 2009-11-19 | 2011-06-30 | Toshiba Corp | パターン形成方法及びパターン形成装置 |
US8821978B2 (en) * | 2009-12-18 | 2014-09-02 | International Business Machines Corporation | Methods of directed self-assembly and layered structures formed therefrom |
-
2011
- 2011-09-26 JP JP2011208745A patent/JP5795221B2/ja not_active Expired - Fee Related
-
2012
- 2012-09-20 US US13/623,237 patent/US9017930B2/en not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20160067739A (ko) * | 2014-12-04 | 2016-06-14 | 도쿄엘렉트론가부시키가이샤 | 기판 처리 방법, 프로그램, 컴퓨터 기억 매체 및 기판 처리 시스템 |
KR102498192B1 (ko) * | 2014-12-04 | 2023-02-09 | 도쿄엘렉트론가부시키가이샤 | 기판 처리 방법, 프로그램, 컴퓨터 기억 매체 및 기판 처리 시스템 |
Also Published As
Publication number | Publication date |
---|---|
US20130183828A1 (en) | 2013-07-18 |
US9017930B2 (en) | 2015-04-28 |
JP2013068882A (ja) | 2013-04-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5795221B2 (ja) | パターン形成方法 | |
JP5542766B2 (ja) | パターン形成方法 | |
KR890003264B1 (ko) | 3층 레지스트 및 레지스트 패턴의 형성방법 | |
JP5059608B2 (ja) | リバーストーン処理を利用したリセス構造の形成方法 | |
CN102308260B (zh) | 使用聚硅氮烷形成反色调图像的硬掩模方法 | |
KR101708256B1 (ko) | 나노 임프린트용 레지스트 하층막 형성 조성물 | |
KR102121081B1 (ko) | 유도된 자기-조립을 위한 실리콘 하드마스크 층 | |
KR101295858B1 (ko) | 더블 패터닝 방법 및 물질 | |
US8501394B2 (en) | Superfine-patterned mask, method for production thereof, and method employing the same for forming superfine-pattern | |
CN104364713A (zh) | 利用嵌段共聚物形成图案及制品 | |
JP6810782B2 (ja) | 誘導自己集合体施与のためのケイ素含有ブロックコポリマー | |
KR20080081167A (ko) | 광가교 경화의 레지스트 하층막을 형성하기 위한 규소 함유레지스트 하층막 형성 조성물 | |
Takei et al. | Silicon-containing spin-on underlayer material for step and flash nanoimprint lithography | |
Zanchetta et al. | Novel hybrid organic–inorganic spin‐on resist for electron‐or photon‐based nanolithography with outstanding resistance to dry etching | |
KR102139092B1 (ko) | 헤테로원자를 갖는 환상유기기함유 실리콘함유 레지스트 하층막 형성조성물 | |
KR20150015388A (ko) | 상 분리 구조를 함유하는 구조체의 제조 방법, 패턴 형성 방법 및 미세 패턴 형성 방법 | |
KR102160791B1 (ko) | 블록 공중합체 및 이를 사용한 패턴 형성 방법 | |
CN101770940B (zh) | 叠层底部抗反射结构及刻蚀方法 | |
CN115494567A (zh) | 一种微透镜阵列纳米光栅的复合结构及制备方法、应用 | |
JP5661562B2 (ja) | 微細パターンマスクおよびその製造方法、ならびにそれを用いた微細パターンの形成方法 | |
JP2674589B2 (ja) | レジストパターンの形成方法 | |
WO2006077684A1 (ja) | シリルフェニレン系ポリマーを含有する中間層形成用組成物およびそれを用いたパターン形成方法 | |
KR20090102218A (ko) | 반도체 소자의 패턴 형성 방법 | |
US20180275519A1 (en) | Pattern Formation Method | |
US7300880B2 (en) | Methods for forming fine photoresist patterns |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140203 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150507 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150701 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150717 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150812 |
|
LAPS | Cancellation because of no payment of annual fees |