JP5795172B2 - 半導体製造装置 - Google Patents

半導体製造装置 Download PDF

Info

Publication number
JP5795172B2
JP5795172B2 JP2011059345A JP2011059345A JP5795172B2 JP 5795172 B2 JP5795172 B2 JP 5795172B2 JP 2011059345 A JP2011059345 A JP 2011059345A JP 2011059345 A JP2011059345 A JP 2011059345A JP 5795172 B2 JP5795172 B2 JP 5795172B2
Authority
JP
Japan
Prior art keywords
tray
substrate
semiconductor manufacturing
contact
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011059345A
Other languages
English (en)
Other versions
JP2012195498A (ja
Inventor
中村 真也
真也 中村
宏明 岩澤
宏明 岩澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ulvac Inc
Original Assignee
Ulvac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ulvac Inc filed Critical Ulvac Inc
Priority to JP2011059345A priority Critical patent/JP5795172B2/ja
Publication of JP2012195498A publication Critical patent/JP2012195498A/ja
Application granted granted Critical
Publication of JP5795172B2 publication Critical patent/JP5795172B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Description

本発明は、半導体製造装置に係り、より詳細には、一つのトレイ上に多数枚の基板を並べて配置し、全ての基板に対して同時にプロセス処理を施す半導体製造装置に関する。
近年、半導体デバイスの生産効率を向上させるため、半導体デバイスを搭載する基板(ウェハ)の大口径化が進められている。この傾向に伴い、プロセス処理を行う際に、基板を支持するトレイ(特許文献1)の大口径化も求められる傾向にある。従来のトレイとしては、基板を安定して支持するために、載置される基板よりも面積の大きいものが用いられている。そして、基板とともにトレイを大口径化することにより、基板に多数の半導体デバイスを搭載し、各々の半導体デバイスに対して同時に、プロセス処理を行うことができる。
しかしながら、大口径化したトレイは重量が増加するため、トレイに載置された基板の安定した搬送を妨げる虞がある。したがって、トレイの重量増加に耐えうる強度を備えた搬送ロボット、ゲートバルブを選定する必要があるが、その場合には大規模な装置改造をともなう。
また、載置される基板よりも面積の大きいトレイを用いて処理する場合、トレイの面積に対する処理領域の面積の比率(処理効率)は低くなる。サイズの小さい基板を複数枚載置して、可能な限り処理領域を増やしたとしても、処理効率が劇的に高まることはない。例えば、9枚の3インチ基板を300mmトレイに載置して処理する場合、処理効率は53%程度にとどまる。処理効率が低いことは、処理材料が高い割合で基板以外のものに配され、コストが余計にかかってしまうことを意味する。
特開平9−219440号公報
本発明は、以上のような点を考慮してなされたものであり、基板の非処理面の一部をはみ出させた状態で支持するトレイであって、基板を保持する部位が基板の側面に接して囲むように主面に設けられたトレイを備えた、半導体製造装置の提供を目的とする。
本発明の請求項1に係る半導体製造装置は、プロセス処理を行うチャンバと、前記チャンバ内に配され、平坦な一面を有する支持台と、一方の主面が、前記支持台の前記一面に接して重なるように載置される、一枚の平板状のトレイと、を有し、前記トレイの他方の主面に複数のウェハ状の基板が載置され、各々の前記基板の一部が前記トレイの他方の主面からはみ出すことにより、前記基板は前記トレイとの接触領域および非接触領域を有し、かつ、少なくとも前記基板の重心は前記接触領域に含まれるように、前記トレイの形状が規定され、前記トレイの他方の主面のうち、前記基板の非処理面が接していない領域に、前記基板の側面に接して囲むように前記基板の保持部が設けられている、ことを特徴とする。
本発明の請求項2に係る半導体製造装置は、請求項1において、前記トレイの面積を、前記複数のウェハ状の基板の合計面積よりも小さくするとともに、前記保持部は、前記基
板の側面の半分以上を囲む、ことを特徴とする。


本発明の請求項3に係る半導体製造装置は、請求項1または2において、前記保持部と前記基板の間隔が、前記トレイの他方の主面から遠ざかるにしたがって広くなる形状である、ことを特徴とする。
本発明の請求項4に係る半導体製造装置は、請求項1〜3のいずれかにおいて、前記保持部の高さは、前記基板の厚さに等しい、ことを特徴とする。
本発明の請求項5に係る半導体製造装置は、請求項1または2において、前記保持部は、前記基板の側面に接して囲むように設けられた第一部位と、前記基板の側面を厚み方向に拡張させた曲面に接して囲むように、前記第一部位上に設けられ、前記曲面との間隔が、前記トレイの他方の主面から遠ざかるにしたがって広くなる第二部位とで構成される、ことを特徴とする。
本発明の請求項6に係る半導体製造装置は、請求項1〜5のいずれかにおいて、前記保持部は壁形状である、ことを特徴とする。
本発明の請求項7に係る半導体製造装置は、請求項1、2または4のいずれかにおいて、前記保持部はピン形状である、ことを特徴とする。
本発明の請求項8に係る半導体製造装置は、請求項1または2において、前記トレイの他方の主面のうち、前記基板の非処理面が接している領域は平坦な形状であり、前記基板の非処理面が接していない領域は粗面形状であり、後者は前記保持部として機能する、ことを特徴とする。
本発明の請求項9に係る半導体製造装置は、請求項1〜8のいずれかにおいて、前記保持部は前記トレイと一体である、ことを特徴とする。
本発明に係る半導体製造装置が備えるトレイは、その主面から、各々の一部をはみ出させた状態の複数の基板を支持し、各々の基板の側面を囲んで保持する部位(保持部)が主面に形成されている。この保持部は、基板がトレイの主面上を滑ったり、基板が傾いてその一部がトレイと離間したりするのを防ぐため、基板をトレイに安定して載置させた状態で、プロセス処理を行うことができる。
したがって、本発明の構成によれば、基板がトレイと非接触の領域を有する状態であっても、安定して処理を行うことが可能であるため、トレイに載置する複数の基板の合計面積は、トレイの面積を上回っていてもよい。すなわち、載置可能な複数の基板の合計面積によらず、トレイの面積を小さくすることが可能となる。これにより、トレイを軽量化することができ、基板の安定した搬送を実現することができる。
また、本発明の構成によれば、トレイの面積を、トレイに載置される複数の基板の合計面積よりも小さくすることができるため、トレイの面積に対する処理領域の面積の比率(処理効率)を高くすることが可能である。これにより、基板以外のものに配される処理材料の割合を低くすることができ、余計なコストを抑えることができる。
(a)第一実施形態に係るプロセス処理装置の側面からみた断面図である。(b)プロセス処理装置のうち、基板とその支持トレイ近傍を上面からみた図である。 (a)、(b)第一実施形態に係る基板とトレイの側面からみた断面図である。 (a)、(b)変形例1に係る基板とトレイの側面からみた断面図である。 (a)、(b)変形例2に係る基板とトレイの側面からみた断面図である。 変形例3に係るトレイと、トレイに支持される基板を上面からみた図である。 (a)、(b)変形例3に係る基板とその支持トレイの側面からみた図である。 変形例4に係るトレイと、トレイに支持される基板を上面からみた図である。 (a)、(b)変形例5に係る基板とトレイの側面からみた断面図である。(c)変形例5に係る基板の保持部近傍を拡大し、側面から見た図である。 変形例6に係るトレイと、トレイに支持される基板を上面からみた図である。
以下、好適な実施形態に基づき、図面を参照して本発明を説明する。
<第一実施形態>
図1(a)は第一実施形態に係るプラズマを発生させた状態のプラズマ処理装置100の概略構成を示す図である。プラズマ処理装置100は、チャンバ101と、その内部の底面に配された、被処理基板104が載置されるトレイ103の支持台102と、上部電極106および下部電極をなす支持台102で構成されるプラズマ雰囲気Pを発生させる手段と、チャンバ101の外側に配され、プラズマ雰囲気Pの分布を制御する磁場発生手段Mと、を備える。
支持台102は、少なくともトレイが載置される領域において平坦な形状をなし、その内部に吸着電極対(不図示)を備え、電気的引力によりトレイ103を吸着する。
トレイ103は、少なくとも基板104が接して配される領域においては、一枚の平板状をなす。そしてトレイ103は、その一方の主面103Sが、支持台102の一面102Sに接して重なるように配され、他方の主面103Tが、複数のウェハ状の基板104を、その非処理面104Bに接して重なることにより支持する。図1(b)は、図1(a)における複数の基板104が載置されたトレイ103の近傍の領域Aを拡大し、上面側から見た図である。
各々の基板104の一部は、トレイ103の他方の主面103T上からはみ出すように載置される。すなわち、基板104はトレイ103との接触領域R1および非接触領域R2を有する。接触領域R1と非接触領域R2との面積比に関して制限はないが、基板104のトレイ103からの落下を防ぐために、少なくとも基板104の重心は接触領域R1に含まれている必要がある。
図2(a)、(b)は、それぞれ図1(b)のB−B線、C−C線において切断した断面を示す図である。トレイの他方の主面103Tのうち基板の非処理面104Bが接していない領域R3に、基板の側面104Sに接して囲むように基板を保持する部位105(保持部)が設けられている。上述したように、基板104の重心はトレイ103との接触領域R1に含まれている必要があるため、保持部105は、基板の側面104Sの半分以上を囲むように形成されることが望ましい。基板の側面104Sと保持部105とは、密着していてもよいが、基板104が滑らない程度であれば離間していてもよい。
保持部105は、トレイの他方の主面103Tのうち、基板の非処理面104Bが接する領域R1にマスクを配した状態で成膜処理を行い、基板の非処理面104Bが接しない領域R3のみに、保持部105を構成する材料を積層することによって形成することができる。このとき保持部105を構成する材料は、トレイ103を構成する材料と同じものであってもよいし、異なるものであってもよい。
上記成膜処理による方法においては、トレイの他方の主面103Tを加工する必要がない。したがって、加工によりトレイ103が受けるダメージを、防ぐことができる。
また、保持部105は、トレイの他方の主面103Tのうち、基板の非処理面104Bが接しない領域R3にマスクを配した状態でエッチング処理を行い、基板の非処理面104Bが接する領域R1のみを、トレイ103の厚さ方向に掘り下げることによって形成することもできる。
上記エッチング処理による方法においては、トレイ103のエッチング量を微細制御することにより、載置される基板の厚さ、側面の形状等に合わせて、所望の大きさ、形状の保持部105を形成することができる。
保持部105は、基板の処理面104Uに対するプロセス処理が遮られないように形成される必要がある。したがって、保持部105の、トレイの他方の主面103Tからの高さHは、基板104の厚さと同程度であることが望ましい。
保持部105の高さHを基板104の厚さと同程度とすることにより、基板104の処理面104Uの外周に対する斜め上方からの処理が、保持部105に遮られるのを防ぐことができる。
第一実施形態に係る半導体製造装置が備えるトレイは、その主面から、各々の一部をはみ出させた状態の複数の基板を支持し、各々の基板の側面を囲んで保持する部位(保持部)が形成されている。この保持部は、基板がトレイの主面上を滑ったり、基板が傾いてその一部がトレイと離間したりするのを防ぐため、基板をトレイに安定して載置させた状態で、プロセス処理を行うことができる。
したがって、上記第一実施形態の構成によれば、基板がトレイと非接触の領域を有する状態であっても安定して処理を行うことが可能であるため、トレイに載置する複数の基板の合計面積は、トレイの面積を上回っていてもよい。すなわち、載置可能な複数の基板の合計面積によらず、トレイの面積を小さくすることが可能となる。これにより、トレイを軽量化することができ、チャンバ外とチャンバ内の支持台上との間で、基板の安定した搬送を実現することができる。
また、第一実施形態の構成によれば、トレイの面積を、トレイに載置される複数の基板の合計面積よりも小さくすることができるため、トレイの面積に対する処理領域の面積の比率(処理効率)を高くすることが可能である。これにより、基板以外のものに配される処理材料の割合を低くすることができ、余計なコストを抑えることができる。
[変形例1]
図3(a)、(b)は、それぞれ図1(b)に示す基板を支持するトレイのB−B線、C−C線において切断した断面に相当する図であり、第一実施形態の変形例1を示す図である。図3(a)、(b)に示すように、変形例1における保持部115は、トレイの他方の主面113Tに、基板の側面114Sとの間隔が、トレイの他方の主面113Tから遠ざかるにしたがって広くなる形状を有している。保持部115以外の構成については、第一実施形態と同様の構成となっている。
上記変形例1の構成によれば、基板114をトレイ113に載置する途中に、基板の側面114Sは保持部115に接触しない。したがって、保持部115との接触に伴う基板の側面114Sの破損等のダメージを防ぐことができる。
変形例1に係る半導体製造装置が備えるトレイは、その主面から、各々の一部をはみ出させた状態の複数の基板を支持し、各々の基板の側面を囲んで保持する部位(保持部)が形成されている。この保持部は、基板がトレイの主面上を滑ったり、基板が傾いてその一部がトレイと離間したりするのを防ぐため、基板をトレイに安定して載置させた状態で、プロセス処理を行うことができる。
したがって、変形例1の構成によれば、基板がトレイと非接触の領域を有する状態であっても、安定して処理を行うことが可能であるため、トレイに載置する複数の基板の合計面積は、トレイの面積を上回っていてもよい。すなわち、載置可能な複数の基板の合計面積によらず、トレイの面積を小さくすることが可能となる。これにより、トレイを軽量化することができ、チャンバ外とチャンバ内の支持台上との間で、基板の安定した搬送を実現することができる。
また、変形例1の構成によれば、トレイの面積を、トレイに載置される複数の基板の合計面積よりも小さくすることができるため、トレイの面積に対する処理領域の面積の比率(処理効率)を高くすることが可能である。これにより、基板以外のものに配される処理材料の割合を低くすることができ、余計なコストを抑えることができる。
[変形例2]
図4(a)、(b)は、それぞれ図1(b)に示す基板を支持するトレイのB−B線、C−C線において切断した断面に相当する図であり、第一実施形態の変形例2を示す図である。図4(a)、(b)に示すように、変形例2における保持部125は、第一部位125aと、第一部位125a上に設けられた第二部位125bとで構成される。第一部位125aは、トレイの他方の主面123Tに、基板の側面124Sに接して囲むように設けられる。第二部位125bは、第一部位125a上に、基板の側面124Sを厚さ方向に拡張させた仮想の曲面に接して囲むように、かつ、この曲面との間隔が、トレイの他方の主面123Tから遠ざかるにしたがって広くなるように設けられる。保持部125以外の構成については、第一実施形態と同様の構成となっている。
上記変形例2の構成では、保持部125の高さ(H1+H2)が、第一実施形態の構成による保持部105の高さHよりも大きい。そのため、プロセス処理中や、基板搬送中に、基板124が保持部125に乗り上げにくくすることができる。また、保持部125の高さ(H1+H2)を基板124の厚みより大きくしても、上記第二部位125bの構成により、基板124の処理面124Uの外周に対する斜め上方からの処理が遮られるのを防ぐことができる。
変形例2に係る半導体製造装置が備えるトレイは、その主面から、各々の一部をはみ出させた状態の複数の基板を支持し、各々の基板の側面を囲んで保持する部位(保持部)が形成されている。この保持部は、基板がトレイの主面上を滑ったり、基板が傾いてその一部がトレイと離間したりするのを防ぐため、基板をトレイに安定して載置させた状態で、プロセス処理を行うことができる。
したがって、変形例2の構成によれば、基板がトレイと非接触の領域を有する状態であっても、安定して処理を行うことが可能であるため、トレイに載置する複数の基板の合計面積は、トレイの面積を上回っていてもよい。したがって、載置可能な複数の基板の合計面積によらず、トレイの面積を小さくすることが可能となる。これにより、トレイを軽量化することができ、チャンバ外とチャンバ内の支持台上との間で、基板の安定した搬送を実現することができる。
また、変形例2の構成によれば、トレイの面積を、トレイに載置される複数の基板の合計面積よりも小さくすることができるため、トレイの面積に対する処理領域の面積の比率(処理効率)を高くすることが可能である。これにより、基板以外のものに配される処理材料の割合を低くすることができ、余計なコストを抑えることができる。
[変形例3]
図5は、複数の基板134が載置されたトレイ133の上面側から見た図であり、第一実施形態の変形例3に相当する図である。図6(a)、(b)は、それぞれ図5のD−D線、E−E線において切断した断面を示す図である。図5および6に示すように、変形例3における保持部135は、基板の側面134Sに沿うように設けられた壁の形状をなし、トレイの他方の主面133Tのうち、基板の非処理面134Bが接していない領域R3の一部の領域R4において、保持部135が設けられていない点が第一実施形態と異なる。保持部135以外の構成については、第一実施形態と同様の構成となっている。
変形例3に係る半導体製造装置が備えるトレイは、その主面から、各々の一部をはみ出させた状態の複数の基板を支持し、各々の基板の側面を囲んで保持する部位(保持部)が形成されている。この保持部は、基板がトレイの主面上を滑ったり、基板が傾いてその一部がトレイと離間したりするのを防ぐため、基板をトレイに安定して載置させた状態で、プロセス処理を行うことができる。
したがって、変形例3の構成によれば、基板がトレイと非接触の領域を有する状態であっても、安定して処理を行うことが可能であるため、トレイに載置する複数の基板の合計面積は、トレイの面積を上回っていてもよい。したがって、載置可能な複数の基板の合計面積によらず、トレイの面積を小さくすることが可能となる。これにより、トレイを軽量化することができ、チャンバ外とチャンバ内の支持台上との間で、基板の安定した搬送を実現することができる。
また、変形例3の構成によれば、トレイの面積を、トレイに載置される複数の基板の合計面積よりも小さくすることができるため、トレイの面積に対する処理領域の面積の比率(処理効率)を高くすることが可能である。これにより、基板以外のものに配される処理材料の割合を低くすることができ、余計なコストを抑えることができる。
また、保持部を壁形状とすることにより、第一実施形態の保持部よりも体積を小さくすることができる。したがって、保持部を軽量化することができ、トレイにかかる負担を軽減することができるため、チャンバ外とチャンバ内の支持台上との間で、基板のさらなる安定した搬送を実現することができる。
[変形例4]
図7は、複数の基板144が載置されたトレイ143の上面側から見た図であり、第一実施形態の変形例4に相当する図である。図7に示すように、変形例4における保持部145は、基板の側面144Sに沿うように分布して設けられた複数のピンからなる形状であり、トレイの他方の主面143Tのうち基板の非処理面144Bが接していない領域R3の一部の領域において保持部145が設けられていない点が、第一実施形態と異なる。保持部145以外の構成については、第一実施形態と同様の構成となっている。
変形例4に係る半導体製造装置が備えるトレイは、その主面から、各々の一部をはみ出させた状態の複数の基板を支持し、各々の基板の側面を囲んで保持する部位(保持部)が形成されている。この保持部は、基板がトレイの主面上を滑ったり、基板が傾いてその一部がトレイと離間したりするのを防ぐため、基板をトレイに安定して載置させた状態で、プロセス処理を行うことができる。
したがって、変形例4の構成によれば、基板がトレイと非接触の領域を有する状態であっても、安定して処理を行うことが可能であるため、トレイに載置する複数の基板の合計面積は、トレイの面積を上回っていてもよい。すなわち、載置可能な複数の基板の合計面積によらず、トレイの面積を小さくすることが可能となる。これにより、トレイを軽量化することができ、チャンバ外とチャンバ内の支持台上との間で、基板の安定した搬送を実現することができる。
また、変形例4の構成によれば、トレイの面積を、トレイに載置される複数の基板の合計面積よりも小さくすることができるため、トレイの面積に対する処理領域の面積の比率(処理効率)を高くすることが可能である。これにより、基板以外のものに配される処理材料の割合を低くすることができ、余計なコストを抑えることができる。
また、保持部を複数のピンからなる形状とすることにより、第一実施形態の保持部よりも体積を小さくすることができる。したがって、保持部を軽量化することができ、トレイにかかる負担を軽減することができるため、チャンバ外とチャンバ内の支持台上との間で、基板のさらなる安定した搬送を実現することができる。
[変形例5]
図8(a)、(b)は、それぞれ図1(b)に示す基板を支持するトレイのB−B線、C−C線において切断した断面に相当する図であり、第一実施形態の変形例5を示す図である。図8(c)は、図8(b)に示す基板の側面154S近傍の領域Fを拡大し、変形例5に係る基板の保持部155の形状を説明する図である。保持部155以外の構成については、第一実施形態と同様の構成となっている。
図8(a)、(b)に示すように、変形例5における保持部155は、基板の側面154Sに沿うように設けられている。また、図8(c)に示すように、保持部155は、トレイの他方の主面153Tのうち、基板154が接していない領域R3が、凹凸がランダムに分布した粗面形状となっている。凹凸は、主面153Tのうち粗面形状を有する部分の全体における、保持部の高さH(深さ)の積分がゼロとなるように分布しているのが望ましい。なお、保持部の高さHは、少なくとも基板が滑るのを妨げる程度の高さであることを必要とする。また、図8(a)、(b)では、領域R3全体が粗面形状となっている例を示しているが、少なくとも基板の側面154Sを囲む領域の近傍が、粗面形状となっていればよい。
変形例5に係る半導体製造装置が備えるトレイは、その主面から、各々の一部をはみ出させた状態の複数の基板を支持し、各々の基板の側面を囲んで保持する部位(保持部)が形成されている。この保持部は、基板がトレイの主面上を滑ったり、基板が傾いてその一部がトレイと離間したりするのを防ぐため、基板をトレイに安定して載置させた状態で、プロセス処理を行うことができる。
したがって、変形例5の構成によれば、基板がトレイと非接触の領域を有する状態であっても、安定して処理を行うことが可能であるため、トレイに載置する複数の基板の合計面積は、トレイの面積を上回っていてもよい。すなわち、載置可能な複数の基板の合計面積によらず、トレイの面積を小さくすることが可能となる。これにより、トレイを軽量化することができ、チャンバ外とチャンバ内の支持台上との間で、基板の安定した搬送を実現することができる。
また、変形例5の構成によれば、トレイの面積を、トレイに載置される複数の基板の合計面積よりも小さくすることができるため、トレイの面積に対する処理領域の面積の比率(処理効率)を高くすることが可能である。これにより、基板以外のものに配される処理材料の割合を低くすることができ、余計なコストを抑えることができる。
また、保持部を粗面形状とすることにより、第一実施形態の保持部よりも体積を小さくすることができる。したがって、保持部を軽量化することができ、トレイにかかる負担を軽減することができるため、チャンバ外とチャンバ内の支持台上との間で、基板のさらなる安定した搬送を実現することができる。
[変形例6]
図9は、複数の基板164が載置されたトレイの上面側から見た図であり、第一実施形態の変形例6に相当する図である。基板164の重心がトレイとの接触領域R1に含まれる限りにおいて、図9に示すように、トレイに載置される各基板同士の間隔を空けた構成とすることができる。各基板の側面同士の間隔が空いている点以外の構成については、第一実施形態と同様の構成となっている。
変形例6の構成によれば、各基板の側面同士が接触することによる破損等のダメージを防ぐことができる。また、各々の基板の側面に形成された膜の一部が、他の基板の側面に接触することにより、変形、変質してしまうのを防ぐことができる。さらに、基板の側面に付着した異物が、接触する他の基板の側面に伝搬されるのを防ぐことができる。
変形例6に係る半導体製造装置が備えるトレイは、その主面から、各々の一部をはみ出させた状態の複数の基板を支持し、各々の基板の側面を囲んで保持する部位(保持部)が形成されている。この保持部は、基板がトレイの主面上を滑ったり、基板が傾いてその一部がトレイと離間したりするのを防ぐため、基板をトレイに安定して載置させた状態で、プロセス処理を行うことができる。
したがって、変形例6の構成によれば、基板がトレイと非接触の領域を有する状態であっても、安定して処理を行うことが可能であるため、トレイに載置する複数の基板の合計面積は、トレイの面積を上回っていてもよい。したがって、載置可能な複数の基板の合計面積によらず、トレイの面積を小さくすることが可能となる。これにより、トレイを軽量化することができ、チャンバ外とチャンバ内の支持台上との間で、基板の安定した搬送を実現することができる。
また、変形例6の構成によれば、トレイの面積を、トレイに載置される複数の基板の合計面積よりも小さくすることができるため、トレイの面積に対する処理領域の面積の比率(処理効率)を高くすることが可能である。これにより、基板以外のものに配される処理材料の割合を低くすることができ、余計なコストを抑えることができる。
なお、第一実施形態およびその変形例1〜6では、円形のトレイに基板を3枚載置した例を用いて説明したが、本発明においては、トレイの形状および基板の枚数に関する制限を設けない。
また、第一実施形態およびその変形例1〜6では、トレイを備えたプロセス処理室として、プラズマ処理を行うチャンバを例として用いたが、本発明は、蒸着等のプラズマを用いないプロセス処理を行うチャンバに対しても適用可能である。
本発明は、被処理基板を支持部材に載置した状態において、プロセス処理を行う場合に対し、広く適用することが出来る。
100・・・プラズマ処理装置、101・・・チャンバ、102・・・支持台、
102S・・・一面、103、113、123・・・トレイ、
103S、113S、123S、103T、113T、123T・・・主面、
104、114、124・・・基板、104B、114B、124B・・・非処理面、
104S、114S、124S・・・側面、105、115、125・・・保持部、
106・・・上部電極、H、H1、H2・・・高さP・・・プラズマ雰囲気、R2、R3・・・領域。

Claims (9)

  1. プロセス処理を行うチャンバと、
    前記チャンバ内に配され、平坦な一面を有する支持台と、
    一方の主面が、前記支持台の前記一面に接して重なるように載置される、一枚の平板状のトレイと、を有し、
    前記トレイの他方の主面に複数のウェハ状の基板が載置され、各々の前記基板の一部が前記トレイの他方の主面からはみ出すことにより、前記基板は前記トレイとの接触領域および非接触領域を有し、かつ、少なくとも前記基板の重心は前記接触領域に含まれるように、前記トレイの形状が規定され、
    前記トレイの他方の主面のうち、前記基板の非処理面が接していない領域に、前記基板の側面に接して囲むように前記基板の保持部が設けられている、ことを特徴とする半導体製造装置。
  2. 前記トレイの面積を、前記複数のウェハ状の基板の合計面積よりも小さくするとともに、前記保持部は、前記基板の側面の半分以上を囲む、ことを特徴とする請求項1に記載の半導体製造装置。
  3. 前記保持部と前記基板の間隔が、前記トレイの他方の主面から遠ざかるにしたがって広くなる形状である、ことを特徴とする請求項1または2に記載の半導体製造装置。
  4. 前記保持部の高さは、前記基板の厚さに等しい、ことを特徴とする請求項1〜3のいずれかに記載の半導体製造装置。
  5. 前記保持部は、前記基板の側面に接して囲むように設けられた第一部位と、
    前記基板の側面を厚み方向に拡張させた曲面に接して囲むように、前記第一部位上に設けられ、前記曲面との間隔が、前記トレイの他方の主面から遠ざかるにしたがって広くなる第二部位とで構成される、ことを特徴とする請求項1または2に記載の半導体製造装置。
  6. 前記保持部は壁形状である、ことを特徴とする請求項1〜5のいずれかに記載の半導体製造装置。
  7. 前記保持部はピン形状である、ことを特徴とする請求項1、2または4のいずれかに記載の半導体製造装置。
  8. 前記トレイの他方の主面のうち、前記基板の非処理面が接している領域は平坦な形状であり、前記基板の非処理面が接していない領域は粗面形状であり、後者は前記保持部として機能する、ことを特徴とする請求項1または2のいずれかに記載の半導体製造装置。
  9. 前記保持部は前記トレイと一体である、ことを特徴とする請求項1〜8のいずれかに記載の半導体製造装置。
JP2011059345A 2011-03-17 2011-03-17 半導体製造装置 Active JP5795172B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011059345A JP5795172B2 (ja) 2011-03-17 2011-03-17 半導体製造装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011059345A JP5795172B2 (ja) 2011-03-17 2011-03-17 半導体製造装置

Publications (2)

Publication Number Publication Date
JP2012195498A JP2012195498A (ja) 2012-10-11
JP5795172B2 true JP5795172B2 (ja) 2015-10-14

Family

ID=47087099

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011059345A Active JP5795172B2 (ja) 2011-03-17 2011-03-17 半導体製造装置

Country Status (1)

Country Link
JP (1) JP5795172B2 (ja)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07111395A (ja) * 1993-10-12 1995-04-25 Hitachi Electron Eng Co Ltd Icデバイスの移載装置
JPH08148451A (ja) * 1994-11-18 1996-06-07 Komatsu Electron Metals Co Ltd 半導体ウェーハ自動剥し装置
US6508883B1 (en) * 2000-04-29 2003-01-21 Advanced Technology Materials, Inc. Throughput enhancement for single wafer reactor
JP2001326201A (ja) * 2000-05-16 2001-11-22 Ebara Corp ポリッシング装置
DE102004035336A1 (de) * 2004-07-21 2006-02-16 Schott Ag Reinraumfähige Beschichtungsanlage
JP2007281050A (ja) * 2006-04-04 2007-10-25 Miraial Kk 半導体ウエハのウエハトレイ
JP2008021824A (ja) * 2006-07-13 2008-01-31 Toshiba Corp ボートトレイ及びウェーハ用熱処理炉
JP2010003647A (ja) * 2008-06-23 2010-01-07 Sumco Corp イオン注入装置

Also Published As

Publication number Publication date
JP2012195498A (ja) 2012-10-11

Similar Documents

Publication Publication Date Title
CN101023011A (zh) 气体支撑的基底承载机构
JP2007158286A (ja) 真空処理装置の静電チャック、それを有する真空処理装置、及び静電チャックの製造方法
JP2013214739A (ja) 金属箔から半導体チップを剥離する方法
KR20220087415A (ko) 플라즈마 처리 장치 및 포커스 링
KR20130058312A (ko) 서셉터와 섀도우 프레임 간의 아크 발생 방지 장치
EP1918978A3 (en) Mask etch plasma reactor with cathode providing a uniform distribution of etch rate
KR20170058280A (ko) 웨이퍼 보트 지지대 및 이것을 사용한 열처리 장치
JP2016514369A (ja) 基板用キャリア及び基板搬送方法
JP2009117567A (ja) 真空チャック
KR102544974B1 (ko) 양면 처리를 위한 패터닝된 척
JP5016523B2 (ja) 真空チャック
JP5795172B2 (ja) 半導体製造装置
CN101615574B (zh) 处理装置
KR20170036165A (ko) 기판 지지 유닛 및 이를 포함하는 기판 처리 장치
KR100976369B1 (ko) 반도체 제조에 사용되는 웨이퍼 보트
JP6016174B2 (ja) 太陽電池の製造方法
KR101604555B1 (ko) 진공척 장치
JP2013143518A (ja) 基板の載置構造及びプラズマ処理装置
JP2008112902A (ja) 基板の支持方法及び支持構造
JP2013115352A (ja) 静電チャック及びその製造方法、基板温調固定装置
US20140048994A1 (en) Non-Contact Substrate Chuck and Vertical Type Substrate Supporting Apparatus Using the Same
CN104124185B (zh) 晶片盖板和晶片加工设备
JP5118560B2 (ja) ウエハ収納キャリア
JP2020113574A (ja) ウエハ搬送用トレイ
KR102497494B1 (ko) 기판 배치 유닛

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131226

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141028

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150106

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150202

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150728

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150812

R150 Certificate of patent or registration of utility model

Ref document number: 5795172

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250