JP5792690B2 - 差動出力回路および半導体集積回路 - Google Patents
差動出力回路および半導体集積回路 Download PDFInfo
- Publication number
- JP5792690B2 JP5792690B2 JP2012166150A JP2012166150A JP5792690B2 JP 5792690 B2 JP5792690 B2 JP 5792690B2 JP 2012166150 A JP2012166150 A JP 2012166150A JP 2012166150 A JP2012166150 A JP 2012166150A JP 5792690 B2 JP5792690 B2 JP 5792690B2
- Authority
- JP
- Japan
- Prior art keywords
- pair
- transistor
- current
- output terminal
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018507—Interface arrangements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018507—Interface arrangements
- H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
- Dc Digital Transmission (AREA)
Description
図1は本発明の第1の実施形態に係る差動出力回路1の回路図である。この差動出力回路1は、例えば半導体集積回路内の出力段の回路として用いられるものである。なお、図1の差動出力回路1をディスクリートの回路部品を用いてプリント基板等に実装してもよい。
有効な差動入力信号DIN1,DIN2が差動出力回路1に入力されない場合は、差動出力回路1から出力される差動出力信号DOUT1,DOUT2の電位差をゼロにして、かつ特定の電位に設定することを仕様として求められる場合がある。このような仕様を満たすには、出力端子対OUT1,OUT2にEIDL(Electrical Idle)回路を接続するのが望ましい。
上述した第1および第2の実施形態では、コモン電圧を0Vとして、約400mVの電圧振幅の差動出力信号DOUT1,DOUT2を出力する例を示した。これに対して、コモン電圧を電源電圧Vccとして、電源電圧Vccとそれよりも約400mV低い電圧との間を電圧振幅とする差動出力信号DOUT1,DOUT2を生成することも可能である。
Claims (5)
- 電流源と、
電圧源と、
第1動作モードでは差動入力信号の論理に応じて前記電流源からの電流を出力端子対のいずれに流すかを切り替え、第2動作モードでは常時オフする第1トランジスタ対と、
前記第2動作モードでは前記差動入力信号の論理に応じて前記電圧源の電圧に相関する電圧を前記出力端子対のいずれに印加するかを切り替え、前記第1動作モードでは常時オフする第2トランジスタ対と、
前記第2トランジスタ対の出力電流経路に接続され、前記第2動作モードでは前記差動入力信号の論理に応じて前記出力端子対のいずれかに入力された電流を所定の基準電位側に流し、前記第1動作モードでは常時オンする第3トランジスタ対と、
前記第2トランジスタ対の出力電流経路に各一端が接続され、前記第1トランジスタ対の出力電流経路および前記出力端子対に各他端が接続されるインピーダンス対と、を備えることを特徴とする差動出力回路。 - 前記第1動作モードでは、前記電流源から、前記第1トランジスタ対のいずれか一方を通って前記出力端子対のいずれか一方に電流が流れ、前記出力端子対の他方に入力された電流は、前記インピーダンス対のいずれか一方を通って前記第3トランジスタ対のいずれか一方に流れ、
前記第2動作モードでは、前記電圧源から、前記第2トランジスタ対のいずれか一方の出力電流経路と前記インピーダンス対のいずれか一方とを通って、前記出力端子対のいずれか一方に電流が流れ、前記出力端子対の他方に入力された電流は、前記インピーダンス対の他方と前記第3トランジスタ対の他方の出力電流経路に流れるように、前記第1、第2および第3トランジスタ対を構成する各トランジスタのオンまたはオフを切替制御する切替制御部を備えることを特徴とする請求項1に記載の差動出力回路。 - 前記第1動作モードは、前記出力端子対に接続される負荷を電流駆動するCML(Current Mode Logic)モードであり、前記第2動作モードは、前記出力端子対に接続される負荷を電圧駆動するSLVS(Scalable Low Voltage Signaling)モードであることを特徴とする請求項1または2に記載の差動出力回路。
- 前記第1トランジスタ対は、ソースがいずれも前記電流源に接続される第1導電型の第1および第2トランジスタを有し、
前記第2トランジスタ対は、ドレインがいずれも前記電圧源に接続される第2導電型の第3および第4トランジスタを有し、
前記第3トランジスタ対は、ソースが互いに接続される第2導電型の第5および第6トランジスタを有し、
前記インピーダンス対は、
一端が前記第3トランジスタのソースと前記第5トランジスタのドレインとに接続されて他端が前記出力端子対の一方と前記第1トランジスタのドレインとに接続される第1インピーダンス素子と、
一端が前記第4トランジスタのソースと前記第6トランジスタのドレインとに接続されて他端が前記出力端子対の他方と前記第2トランジスタのドレインとに接続される第2インピーダンス素子と、を有することを特徴とする請求項1乃至3のいずれかに記載の差動出力回路。 - 電流源と、
電圧源と、
出力端子対と、
前記出力端子対に接続されるインピーダンス対と、
前記出力端子対に接続される負荷を電流駆動するCML(Current Mode Logic)回路と、
前記出力端子対に接続される負荷を電圧駆動するSLVS(Scalable Low Voltage Signaling)回路と、
前記CML回路を動作させるか、あるいは前記SLVS回路を動作させるかを切り替える切替制御部と、を備え、
前記CML回路は、前記電流源からの電流を、前記出力端子対、前記負荷および前記インピーダンス対を順に通過させて、基準電位端子まで導くことで、前記負荷を電流駆動し、
前記SLVS回路は、前記電圧源からの電圧を、前記インピーダンス対に印加することで、前記負荷を電圧駆動することを特徴とする半導体集積回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012166150A JP5792690B2 (ja) | 2012-07-26 | 2012-07-26 | 差動出力回路および半導体集積回路 |
US13/768,975 US8841936B2 (en) | 2012-07-26 | 2013-02-15 | Differential output circuit and semiconductor integrated circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012166150A JP5792690B2 (ja) | 2012-07-26 | 2012-07-26 | 差動出力回路および半導体集積回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014027478A JP2014027478A (ja) | 2014-02-06 |
JP5792690B2 true JP5792690B2 (ja) | 2015-10-14 |
Family
ID=49994278
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012166150A Expired - Fee Related JP5792690B2 (ja) | 2012-07-26 | 2012-07-26 | 差動出力回路および半導体集積回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8841936B2 (ja) |
JP (1) | JP5792690B2 (ja) |
Families Citing this family (51)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9288082B1 (en) * | 2010-05-20 | 2016-03-15 | Kandou Labs, S.A. | Circuits for efficient detection of vector signaling codes for chip-to-chip communication using sums of differences |
US9251873B1 (en) | 2010-05-20 | 2016-02-02 | Kandou Labs, S.A. | Methods and systems for pin-efficient memory controller interface using vector signaling codes for chip-to-chip communications |
US9077386B1 (en) | 2010-05-20 | 2015-07-07 | Kandou Labs, S.A. | Methods and systems for selection of unions of vector signaling codes for power and pin efficient chip-to-chip communication |
WO2014140660A1 (en) * | 2013-03-14 | 2014-09-18 | Silicon Image, Inc. | Driving data of multiple protocols through a single set of pins |
CN105379170B (zh) | 2013-04-16 | 2019-06-21 | 康杜实验室公司 | 高带宽通信接口方法和*** |
WO2014210074A1 (en) | 2013-06-25 | 2014-12-31 | Kandou Labs SA | Vector signaling with reduced receiver complexity |
US9806761B1 (en) | 2014-01-31 | 2017-10-31 | Kandou Labs, S.A. | Methods and systems for reduction of nearest-neighbor crosstalk |
US9100232B1 (en) | 2014-02-02 | 2015-08-04 | Kandou Labs, S.A. | Method for code evaluation using ISI ratio |
US9363114B2 (en) | 2014-02-28 | 2016-06-07 | Kandou Labs, S.A. | Clock-embedded vector signaling codes |
US9264263B2 (en) * | 2014-04-21 | 2016-02-16 | Qualcomm Incorporated | Serdes voltage-mode driver with skew correction |
EP3137591A2 (en) | 2014-05-01 | 2017-03-08 | King Abdullah University Of Science And Technology | A microfluidic device that separates cells |
US9509437B2 (en) | 2014-05-13 | 2016-11-29 | Kandou Labs, S.A. | Vector signaling code with improved noise margin |
US9112550B1 (en) | 2014-06-25 | 2015-08-18 | Kandou Labs, SA | Multilevel driver for high speed chip-to-chip communications |
EP3138253A4 (en) | 2014-07-10 | 2018-01-10 | Kandou Labs S.A. | Vector signaling codes with increased signal to noise characteristics |
KR102243423B1 (ko) | 2014-07-21 | 2021-04-22 | 칸도우 랩스 에스에이 | 다분기 데이터 전송 |
EP3175592B1 (en) | 2014-08-01 | 2021-12-29 | Kandou Labs S.A. | Orthogonal differential vector signaling codes with embedded clock |
US9674014B2 (en) | 2014-10-22 | 2017-06-06 | Kandou Labs, S.A. | Method and apparatus for high speed chip-to-chip communications |
EP3314835B1 (en) | 2015-06-26 | 2020-04-08 | Kandou Labs S.A. | High speed communications system |
US10055372B2 (en) | 2015-11-25 | 2018-08-21 | Kandou Labs, S.A. | Orthogonal differential vector signaling codes with embedded clock |
WO2017132292A1 (en) | 2016-01-25 | 2017-08-03 | Kandou Labs, S.A. | Voltage sampler driver with enhanced high-frequency gain |
US10003454B2 (en) | 2016-04-22 | 2018-06-19 | Kandou Labs, S.A. | Sampler with low input kickback |
WO2017185070A1 (en) | 2016-04-22 | 2017-10-26 | Kandou Labs, S.A. | Calibration apparatus and method for sampler with adjustable high frequency gain |
US10153591B2 (en) | 2016-04-28 | 2018-12-11 | Kandou Labs, S.A. | Skew-resistant multi-wire channel |
US10193716B2 (en) | 2016-04-28 | 2019-01-29 | Kandou Labs, S.A. | Clock data recovery with decision feedback equalization |
US10333741B2 (en) | 2016-04-28 | 2019-06-25 | Kandou Labs, S.A. | Vector signaling codes for densely-routed wire groups |
JP6739263B2 (ja) * | 2016-07-07 | 2020-08-12 | 株式会社デンソーテン | 電子部品および接着部材 |
US9906358B1 (en) | 2016-08-31 | 2018-02-27 | Kandou Labs, S.A. | Lock detector for phase lock loop |
US10411922B2 (en) | 2016-09-16 | 2019-09-10 | Kandou Labs, S.A. | Data-driven phase detector element for phase locked loops |
US10200188B2 (en) | 2016-10-21 | 2019-02-05 | Kandou Labs, S.A. | Quadrature and duty cycle error correction in matrix phase lock loop |
US10200218B2 (en) | 2016-10-24 | 2019-02-05 | Kandou Labs, S.A. | Multi-stage sampler with increased gain |
US10372665B2 (en) | 2016-10-24 | 2019-08-06 | Kandou Labs, S.A. | Multiphase data receiver with distributed DFE |
US10116468B1 (en) | 2017-06-28 | 2018-10-30 | Kandou Labs, S.A. | Low power chip-to-chip bidirectional communications |
US10686583B2 (en) | 2017-07-04 | 2020-06-16 | Kandou Labs, S.A. | Method for measuring and correcting multi-wire skew |
US10203226B1 (en) | 2017-08-11 | 2019-02-12 | Kandou Labs, S.A. | Phase interpolation circuit |
US10326623B1 (en) | 2017-12-08 | 2019-06-18 | Kandou Labs, S.A. | Methods and systems for providing multi-stage distributed decision feedback equalization |
KR20190075203A (ko) * | 2017-12-21 | 2019-07-01 | 에스케이하이닉스 주식회사 | 하이브리드 버퍼 회로 |
US10554380B2 (en) | 2018-01-26 | 2020-02-04 | Kandou Labs, S.A. | Dynamically weighted exclusive or gate having weighted output segments for phase detection and phase interpolation |
US10079603B1 (en) | 2018-04-08 | 2018-09-18 | Nxp B.V. | Configurable, multi-functional driver circuit |
US10931249B2 (en) | 2018-06-12 | 2021-02-23 | Kandou Labs, S.A. | Amplifier with adjustable high-frequency gain using varactor diodes |
CN112805972B (zh) | 2018-06-12 | 2024-04-23 | 康杜实验室公司 | 用于多线路总线正交码的无源多输入比较器 |
KR102579595B1 (ko) | 2018-09-10 | 2023-09-18 | 칸도우 랩스 에스에이 | 슬라이서의 동작 전류를 제어하기 위한 안정화된 고주파 피킹을 갖는 프로그래밍 가능한 연속 시간 선형 이퀄라이저 |
US10721106B1 (en) | 2019-04-08 | 2020-07-21 | Kandou Labs, S.A. | Adaptive continuous time linear equalization and channel bandwidth control |
US10680634B1 (en) | 2019-04-08 | 2020-06-09 | Kandou Labs, S.A. | Dynamic integration time adjustment of a clocked data sampler using a static analog calibration circuit |
US10574487B1 (en) | 2019-04-08 | 2020-02-25 | Kandou Labs, S.A. | Sampler offset calibration during operation |
US10608849B1 (en) | 2019-04-08 | 2020-03-31 | Kandou Labs, S.A. | Variable gain amplifier and sampler offset calibration without clock recovery |
KR102656564B1 (ko) * | 2019-09-24 | 2024-04-12 | 주식회사 엘엑스세미콘 | 데이터 전송 회로 |
KR102593336B1 (ko) * | 2021-04-01 | 2023-10-24 | 한양대학교 산학협력단 | 전류 모드 로직 회로 및 이를 포함하는 pam4 구동 회로 |
US11303484B1 (en) | 2021-04-02 | 2022-04-12 | Kandou Labs SA | Continuous time linear equalization and bandwidth adaptation using asynchronous sampling |
US11374800B1 (en) | 2021-04-14 | 2022-06-28 | Kandou Labs SA | Continuous time linear equalization and bandwidth adaptation using peak detector |
US11456708B1 (en) | 2021-04-30 | 2022-09-27 | Kandou Labs SA | Reference generation circuit for maintaining temperature-tracked linearity in amplifier with adjustable high-frequency gain |
KR102605742B1 (ko) * | 2021-12-08 | 2023-11-23 | 한양대학교 산학협력단 | 션트 트랜지스터 기반의 전류 모드 로직 회로 및 테일리스 회로 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6683472B2 (en) * | 2002-02-19 | 2004-01-27 | Rambus Inc. | Method and apparatus for selectably providing single-ended and differential signaling with controllable impedance and transition time |
US6856178B1 (en) * | 2003-07-31 | 2005-02-15 | Silicon Bridge, Inc. | Multi-function input/output driver |
US7893719B2 (en) * | 2005-06-15 | 2011-02-22 | Ati Technologies, Ulc | Apparatus and methods for self-biasing differential signaling circuitry having multimode output configurations for low voltage applications |
JP2007166251A (ja) * | 2005-12-14 | 2007-06-28 | Matsushita Electric Ind Co Ltd | 信号出力回路 |
JP4798618B2 (ja) * | 2006-05-31 | 2011-10-19 | ルネサスエレクトロニクス株式会社 | 出力回路および半導体集積回路装置 |
US7429877B2 (en) * | 2007-02-02 | 2008-09-30 | International Business Machines Corporation | Design structure for a flexible multimode logic element for use in a configurable mixed-logic signal distribution path |
US7551006B2 (en) * | 2007-10-04 | 2009-06-23 | International Business Machines Corporation | Low voltage differential signalling driver |
JP4960833B2 (ja) * | 2007-10-31 | 2012-06-27 | パナソニック株式会社 | シングルエンド伝送及び差動伝送の切替えが可能なインタフェース回路 |
JP2010087545A (ja) | 2008-09-29 | 2010-04-15 | Fujitsu Microelectronics Ltd | 差動出力回路 |
JP4951806B2 (ja) | 2008-12-26 | 2012-06-13 | ソーバス株式会社 | 多値論理ドライバ |
KR101000289B1 (ko) * | 2008-12-29 | 2010-12-13 | 주식회사 실리콘웍스 | 차동전압구동방식의 송신부 및 차동전류구동방식과 차동전압구동방식을 선택적으로 적용할 수 있는 송신부와 수신부 및 인터페이스 시스템 |
EP2427966B1 (en) * | 2009-05-07 | 2016-08-03 | Rambus Inc. | Drive supporting multiple signaling modes |
US7961014B2 (en) * | 2009-10-26 | 2011-06-14 | Analog Devices, Inc. | Apparatus and method for providing multi-mode clock signals |
US8149024B2 (en) * | 2009-12-08 | 2012-04-03 | Advanced Micro Devices, Inc. | Dual function voltage and current mode differential driver |
JP2011223430A (ja) | 2010-04-13 | 2011-11-04 | Renesas Electronics Corp | 半導体装置 |
-
2012
- 2012-07-26 JP JP2012166150A patent/JP5792690B2/ja not_active Expired - Fee Related
-
2013
- 2013-02-15 US US13/768,975 patent/US8841936B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2014027478A (ja) | 2014-02-06 |
US8841936B2 (en) | 2014-09-23 |
US20140028349A1 (en) | 2014-01-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5792690B2 (ja) | 差動出力回路および半導体集積回路 | |
JP4960833B2 (ja) | シングルエンド伝送及び差動伝送の切替えが可能なインタフェース回路 | |
KR20020034884A (ko) | 레벨변환회로 및 반도체집적회로 | |
JP2006129423A (ja) | オンダイターミネーション回路を備えた半導体メモリ装置 | |
JPH1093414A (ja) | インタフェース回路及び信号伝送方法 | |
JP4932328B2 (ja) | 送信回路及びその制御方法 | |
JP4992555B2 (ja) | 低電圧差動信号ドライバ、低電圧差動信号を駆動する方法及びシステム | |
US6847225B2 (en) | CML (current mode logic) OCD (off chip driver)—ODT (on die termination) circuit for bidirectional data transmission | |
KR102287455B1 (ko) | 송신 장치 및 통신 시스템 | |
US7906988B2 (en) | Tolerant buffer circuit and interface | |
JP3743284B2 (ja) | 半導体装置 | |
JP4063982B2 (ja) | レベルシフタ回路およびそれを用いた半導体装置 | |
US7276939B2 (en) | Semiconductor integrated circuit | |
JP6871519B2 (ja) | 半導体集積回路 | |
JP2008147940A (ja) | 半導体集積回路 | |
JP2010087545A (ja) | 差動出力回路 | |
TWI429197B (zh) | 多模態的傳送輸出電路 | |
KR20100133610A (ko) | 전압 레벨 시프터 | |
CN111431522A (zh) | 一种能够兼容输出的mipi驱动电路 | |
JP4603030B2 (ja) | 半導体装置 | |
JP2013118566A (ja) | 信号送信回路 | |
US10897252B1 (en) | Methods and apparatus for an auxiliary channel | |
US20080048758A1 (en) | Output control circuit | |
WO2011135644A1 (ja) | 入出力回路、半導体制御システム、および入出力回路の制御方法 | |
WO2020012928A1 (ja) | 車載電子制御装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140826 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150413 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150424 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150622 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150710 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150806 |
|
LAPS | Cancellation because of no payment of annual fees |