JP5792690B2 - 差動出力回路および半導体集積回路 - Google Patents

差動出力回路および半導体集積回路 Download PDF

Info

Publication number
JP5792690B2
JP5792690B2 JP2012166150A JP2012166150A JP5792690B2 JP 5792690 B2 JP5792690 B2 JP 5792690B2 JP 2012166150 A JP2012166150 A JP 2012166150A JP 2012166150 A JP2012166150 A JP 2012166150A JP 5792690 B2 JP5792690 B2 JP 5792690B2
Authority
JP
Japan
Prior art keywords
pair
transistor
current
output terminal
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012166150A
Other languages
English (en)
Other versions
JP2014027478A (ja
Inventor
村 裕 中
村 裕 中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2012166150A priority Critical patent/JP5792690B2/ja
Priority to US13/768,975 priority patent/US8841936B2/en
Publication of JP2014027478A publication Critical patent/JP2014027478A/ja
Application granted granted Critical
Publication of JP5792690B2 publication Critical patent/JP5792690B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175Coupling arrangements; Interface arrangements
    • H03K19/0185Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507Interface arrangements
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175Coupling arrangements; Interface arrangements
    • H03K19/0185Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507Interface arrangements
    • H03K19/018521Interface arrangements of complementary type, e.g. CMOS

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Dc Digital Transmission (AREA)

Description

本発明の実施形態は、差動入力信号から差動出力信号を生成する差動出力回路および半導体集積回路に関する。
電子機器は、CPU等のLSIチップの高性能化に伴って高速化が進んでおり、また電子機器で扱うデータ量も増え続けている。このような背景から、大容量のデータを高速かつ少ない信号線で伝送する種々の技術が開発されている。
この種の技術のうち、代表的なものは、LVDS(Low Voltage Differential Signal)である。LVDSでは、3Gbps程度の伝送速度は得られるが、最近では、それ以上の高速伝送が要求される場合も多くなってきた。このような要求を受けて、CML(Current Mode Logic)と呼ばれる高速伝送方式も開発されている。
その一方で、伝送速度よりも、伝送時の電圧振幅をできるだけ小さくして、消費電力をできるだけ抑えたいという要望もある。LVDSは、消費電力の低減という観点では、必ずしも最適な伝送方式とは言えない。
高速伝送と消費電力の低減という相反する要望に応えるために、LVDSとCMLを切り替えることができるようにした技術も提案されているが、LVDS自体の消費電力が多いことに加えて、CMLではさらに消費電力が増大してしまうため、消費電力の観点からは、優れた技術とは言えない。
特開2010−87545号公報
本発明は、高速伝送と低消費電力伝送という相反した要求に応えることが可能な差動出力回路および半導体集積回路を提供するものである。
本実施形態によれば、電流源と、電圧源と、第1トランジスタ対と、第2トランジスタ対と、第3トランジスタ対と、インピーダンス対とを備える差動出力回路が提供される。第1トランジスタ対は、第1動作モードでは差動入力信号の論理に応じて前記電流源からの電流を出力端子対のいずれに流すかを切り替え、第2動作モードでは常時オフする。第2トランジスタ対は、前記第2動作モードでは前記差動入力信号の論理に応じて前記電圧源の電圧に相関する電圧を前記出力端子対のいずれに印加するかを切り替え、前記第1動作モードでは常時オフする。第3トランジスタ対は、前記第2トランジスタ対の出力電流経路に接続され、前記第2動作モードでは前記差動入力信号の論理に応じて前記出力端子対のいずれかに入力された電流を所定の基準電位側に流し、前記第1動作モードでは常時オンする。インピーダンス対は、前記第2トランジスタ対の出力電流経路に各一端が接続され、前記第1トランジスタ対の出力電流経路および前記出力端子対に各他端が接続される。
本発明の第1の実施形態に係る差動出力回路1の回路図。 CMLモード時の差動出力回路1の信号の流れを示す図。 SLVSモード時の差動出力回路1の信号の流れを示す図。 第2の実施形態に係る差動出力回路1の回路図。 第3の実施形態に係る差動出力回路1の回路図。 CMLモードで動作する場合の第3の実施形態に係る差動出力回路1の回路図。 SLVSモードで動作する場合の第3の実施形態に係る差動出力回路1の回路図。
以下、図面を参照しながら、本発明の実施形態を説明する。
(第1の実施形態)
図1は本発明の第1の実施形態に係る差動出力回路1の回路図である。この差動出力回路1は、例えば半導体集積回路内の出力段の回路として用いられるものである。なお、図1の差動出力回路1をディスクリートの回路部品を用いてプリント基板等に実装してもよい。
図1の差動出力回路1は、高速伝送が可能なCML(Current Mode Logic)モード(第1動作モード)と、低速だが消費電力を抑制可能なSLVS(Scalable Low Voltage Signaling)モード(第2動作モード)とを任意に切り替えることができることを特徴とする。すなわち、図1の差動出力回路1は、CMLモードで動作するCML回路と、SLVSモードで動作するSLVS回路とが一体に構成されたものである。
CMLモードでは、3Gbps以上の高速伝送を可能とするために、出力端子対OUT1,OUT2に接続された負荷を電流駆動する。これに対して、SLVSでは、3Gbps以下の信号伝送を低消費電力で行うために、出力端子対OUT1,OUT2に接続された負荷を電圧駆動する。
CMLもSLVSも、出力端子対OUT1,OUT2から出力される差動出力信号DOUT1,DOUT2の信号振幅を400mV程度にすることが可能である。また、SLVSモードでは、出力端子対OUT1,OUT2を電圧駆動することから、出力端子対OUT1,OUT2を電流駆動するLVDSモードよりも消費電力を低減できる。
図1の差動出力回路1は、電流源2と、電圧源3と、第1トランジスタ対4と、第2トランジスタ対5と、第3トランジスタ対6と、インピーダンス対7と、切替制御部8とを備えている。
第1トランジスタ対4は、CMLモードでは差動入力信号DIN1,DIN2の論理に応じて電流源2からの電流を出力端子対OUT1,OUT2のいずれに流すかを切り替え、SLVSモードでは常時オフする。第1トランジスタ対4は、ソースがいずれも電流源2に接続されるpMOS型の第1および第2トランジスタQ1,Q2を有する。
第2トランジスタ対5は、SLVSモードでは差動入力信号DIN1,DIN2の論理に応じて電圧源3の電圧に相関する電圧を出力端子対OUT1,OUT2のいずれに印加するかを切り替え、CMLモードでは常時オフする。第2トランジスタ対5は、ドレインがいずれも電圧源3に接続されるnMOS型の第3および第4トランジスタQ3,Q4を有する。
第3トランジスタ対6は、第2トランジスタ対5の出力電流経路に接続され、SLVSモードでは差動入力信号DIN1,DIN2の論理に応じて出力端子対OUT1,OUT2のいずれかに入力された電流を所定の基準電位(例えば接地電位)側に流し、CMLモードでは常時オンする。第3トランジスタ対6は、ソースが互いに接続されるnMOS型の第5および第6トランジスタQ5,Q6を有する。図1の例では、第5および6トランジスタQ5,Q6のソースを接地電位に設定しているが、後述するように、第5および6トランジスタQ5,Q6のソースを別のトランジスタのドレインに接続してもよい。
インピーダンス対7は、第2トランジスタ対5の出力電流経路に各一端が接続され、第1トランジスタ対4の出力電流経路および前記出力端子対OUT1,OUT2に各他端が接続されている。より具体的には、インピーダンス対7の一方(第1インピーダンス素子Z1)の一端は第3トランジスタQ3のソースと第5トランジスタQ5のドレインとに接続され、他端は出力端子対OUT1,OUT2の一方(第1出力端子OUT1)に接続されている。インピーダンス対7の他方(第2インピーダンス素子Z2)の一端は第4トランジスタQ4のソースと第6トランジスタのドレインとに接続され、他端は出力端子対OUT1,OUT2の他方(第2出力端子OUT2)に接続されている。
インピーダンス対7を構成する第1および第2インピーダンス素子Z1,Z2の抵抗値はいずれも50Ωである。
各転送モードの選択による第1トランジスタ対4、第2トランジスタ対5および第3トランジスタ対6を構成する各トランジスタのオンおよびオフの切替は、切替制御部8により行われる。切替制御部8には、差動入力信号DIN1,DIN2と切替制御信号SELが入力される。切替制御部8は、切替制御信号SELの論理により、トランジスタQ1〜Q6のゲート信号G1〜G6の論理を決定する。これにより、トランジスタQ1〜Q6のゲート信号G1〜G6は、差動入力信号DIN1,DIN2のいずれか一方と同論理の信号になったり、ロウレベル信号またはハイレベル信号になる。
図2はCMLモード時の差動出力回路1の信号の流れを示す図である。図2において、破線で示すトランジスタはオフであることを示す。
図2に示すように、CMLモード時には、差動入力信号DIN1,DIN2の論理により、第1トランジスタ対4を構成する第1トランジスタQ1と第2トランジスタQ2のいずれかがオンし、オンになった第1トランジスタQ1または第2トランジスタQ2の出力電流経路(ソース−ドレイン間経路)を通って、電流源2からの電流が出力端子対OUT1,OUT2のいずれかに流れる。
CMLモード時は、第2トランジスタ対5は常時オフで、かつ第3トランジスタ対6は常時オンであることから、出力端子対OUT1,OUT2と接地端子との間にインピーダンス対7が接続されることになる。
出力端子対OUT1,OUT2は、差動線路9を介して、レシーバ10の差動入力端子に接続される。レシーバ10の差動入力端子間には通常、100Ωの終端抵抗11が接続されている。したがって、例えば、第1トランジスタ対4内の第1トランジスタQ1がオンの場合、電流源2からの電流は、第1トランジスタQ1の出力電流経路を介して第1出力端子OUT1から出力され、その後、差動線路9からレシーバ10内の終端抵抗11を通って、再び差動線路9を通って第2出力端子OUT2に流れ込み、その後、第2インピーダンス素子Z2と第6トランジスタの出力電流経路を通って、接地端子に流れ込む。
このように、CMLモード時には、電流源2からの電流が、第1トランジスタ対4、出力端子対OUT1,OUT2、レシーバ10内の終端抵抗11、出力端子対OUT1,OUT2、インピーダンス対7、および第3トランジスタ対6を順に通って接地端子まで流れる。
図3はSLVSモード時の差動出力回路1の信号の流れを示す図である。SLVSモード時は、第1トランジスタ対4は常時オフで、第2トランジスタ対5を構成する第3および第4トランジスタQ3,Q4のいずれかが差動入力信号DIN1,DIN2の論理によりオンし、かつ第3トランジスタ対6を構成する第5および第6トランジスタQ5,Q6のいずれかが差動入力信号DIN1,DIN2の論理によりオンする。
より具体的には、第3トランジスタQ3がオンするときは第6トランジスタがオンする。この場合、電圧源3からの電圧は第1インピーダンス素子Z1の一端に印加され、この電圧による電流が、第1インピーダンス素子Z1から、第1出力端子OUT1、差動線路9、レシーバ10内の終端抵抗11、差動線路9、第2出力端子OUT2、第2インピーダンス素子Z2、および第6トランジスタの出力電流経路を順に通って、接地端子まで流れる。
また、第4トランジスタQ4がオンするときは第5トランジスタQ5がオンする。この場合、電圧源3からの電圧は第2インピーダンス素子Z2の一端に印加され、この電圧による電流が、第2インピーダンス素子Z2から、第2出力端子OUT2、差動線路9、レシーバ10内の終端抵抗11、差動線路9、第1出力端子OUT1、第1インピーダンス素子Z1、および第5トランジスタQ5の出力電流経路を順に通って、接地端子まで流れる。
このように、SLVSモード時には、電圧源3からの電圧が第2トランジスタ対5のいずれかを介してインピーダンス対7のいずれかに印加されるため、出力端子対OUT1,OUT2に接続されたレシーバ10を電圧駆動することになる。
CMLモードとSLVSモードの切替は、切替制御部8により行われる。切替制御部8は、第1〜第3トランジスタ対4〜6の各ゲート電圧を変更することで、CMLモードとSLVSモードを任意のタイミングで切り替えることができる。
図1の差動出力回路1によれば、CMLモードとSLVSモードのいずれでも、コモン電圧を0Vとして、約400mVの電圧振幅の差動出力信号DOUT1,DOUT2を出力できる。これに対して、LVDSで生成する差動出力信号の電圧振幅は約700mVであるため、LVDSよりも小振幅の差動出力信号DOUT1,DOUT2を生成でき、信号伝送時の消費電力を削減できる。
図1の差動出力回路1は、CMLモード時には、電流源2、第1トランジスタ対4およびインピーダンス対7を使用して、出力端子対OUT1,OUT2を電流駆動する。これに対して、SLVSモード時には、電圧源3、第2トランジスタ対5、第3トランジスタ対6およびインピーダンス対7を使用して、出力端子対OUT1,OUT2を電圧駆動する。
このように、インピーダンス対7は、CMLモードとSLVSモードのいずれにおいても共通に使用される。したがって、CMLモード用の差動出力回路1とSLVSモード用の差動出力回路1を別個に設けるよりも、回路規模を縮小でき、本実施形態に係る差動出力回路1を半導体集積回路内に形成する場合に特に好都合である。
また、本実施形態では、CMLモード時には不要な第3トランジスタ対6を、インピーダンス対7を介して第1トランジスタ対4の出力電流経路上に接続し、CMLモード時には第3トランジスタ対6をオン状態にするため、第3トランジスタ対6が第1トランジスタ対4の出力電流経路上に接続されていても、CMLモードでの動作に支障は起きない。むしろ、CML回路とSLVS回路とを一体化することにより、インピーダンス対7を共用化できるだけでなく、配線パターンの数も削減でき、全体的な回路面積を縮小できる。
上述したように、第1の実施形態によれば、高速伝送が可能なCMLモードと低速だが低消費電力のSLVSモードとを、一つの差動出力回路1で任意に切り替えることができるため、LVDSよりも小さい電圧振幅で、高速伝送と低消費電力伝送とを任意に切り替えて行うことができる。
(第2の実施形態)
有効な差動入力信号DIN1,DIN2が差動出力回路1に入力されない場合は、差動出力回路1から出力される差動出力信号DOUT1,DOUT2の電位差をゼロにして、かつ特定の電位に設定することを仕様として求められる場合がある。このような仕様を満たすには、出力端子対OUT1,OUT2にEIDL(Electrical Idle)回路を接続するのが望ましい。
図4は第2の実施形態に係る差動出力回路100の回路図である。差動出力回路100も、例えば半導体集積回路内の出力段の回路として用いることが可能である。
差動出力回路100は、図1の構成に加えて、出力端子対OUT1,OUT2に接続されるEIDL回路12と、第3トランジスタ対6を構成する第5および第6トランジスタQ5,Q6の各ソースと接地端子との間に接続される第7トランジスタQ7とを備えている。この第7トランジスタQ7は、切替制御部8により各転送モードにおけるオンまたはオフが切替制御される。なお、図1に示す差動出力回路1と共通する構成は、同一符号を付し詳しい説明は省略する。
第7トランジスタQ7は、有効な差動入力信号DIN1,DIN2が図4の差動出力回路1に入力されないときに常時オフする。すなわち、第7トランジスタQ7は、差動出力回路1が通常の差動出力動作を行っているときは常時オンし、それ以外では常時オフする。
EIDL回路12は、有効な差動入力信号DIN1,DIN2が差動出力回路100に入力されないとき、すなわち第7トランジスタQ7が常時オフのときに、出力端子対OUT1,OUT2の電位差をゼロにして特定の電位に設定する動作を行う。
第7トランジスタQ7がオフすると、CMLモード時とSLVSモード時のいずれにおいても、インピーダンス対7を通って電流が流れなくなり、差動出力回路100の消費電力を抑制できる。
このように、第2の実施形態によれば、CMLモードとSLVSモードとの任意の切替が可能で、かつEIDL回路12も追加でき、更なる消費電力削減を行うことができる。
(第3の実施形態)
上述した第1および第2の実施形態では、コモン電圧を0Vとして、約400mVの電圧振幅の差動出力信号DOUT1,DOUT2を出力する例を示した。これに対して、コモン電圧を電源電圧Vccとして、電源電圧Vccとそれよりも約400mV低い電圧との間を電圧振幅とする差動出力信号DOUT1,DOUT2を生成することも可能である。
図5は第3の実施形態に係る差動出力回路200の回路図である。差動出力回路200は、電源電圧Vccとそれよりも約400mV低い電圧との間を電圧振幅とする差動出力信号DOUT1,DOUT2を生成するものである。
差動出力回路200は、電源電圧Vccと接地電圧との間に接続される各回路素子の接続関係が図1とは逆になっており、またトランジスタの導電型も逆になっている。なお、図1に示す差動出力回路1と共通する構成は、同一符号を付し詳しい説明は省略する。
電流源2の一端は接地電圧に設定され、第3トランジスタ対6のソースは電源電圧Vccに設定されている。第1トランジスタ対4を構成する第1および第2トランジスタQ1,Q2はnMOS型であり、第2トランジスタ対5を構成する第3および第4トランジスタQ3,Q4と、第3トランジスタ対6を構成する第5および第6トランジスタQ5,Q6とはpMOS型である。
図6はCMLモードで動作する場合の差動出力回路200の回路図である。この場合、図2と同様に、差動入力信号DIN1,DIN2の論理に応じて、第1トランジスタ対4のいずれかがオンし、電流源2からの電流が出力端子対OUT1,OUT2に流れる。CMLモード時は第2トランジスタ対5は常時オフで、第3トランジスタ対6は常時オンである。
図7はSLVSモードで動作する場合の第3の実施形態に係る差動出力回路1の回路図である。この場合、図3と同様に、差動入力信号DIN1,DIN2の論理に応じて、第2トランジスタ対5のいずれかと第3トランジスタ対6のいずれかとがオンし、出力端子対OUT1,OUT2は電圧駆動される。SLVSモード時は第1トランジスタ対4はオフである。
このように、第3の実施形態では、コモン電圧が電源電圧Vccの場合であっても、コモン電圧から約400mV低い電圧との間を電圧振幅とする差動出力信号DOUT1,DOUT2を生成できる。
上述したように、第1〜第3の実施形態に係る差動出力回路は、半導体集積回路に内蔵することも可能だし、ディスクリート部品で構成することも可能であり、種々の用途(例えば、通信装置の通信データの伝送用や画像データの伝送用、メモのデータ伝送用など)に幅広く適用可能である。
上述した第1〜第3の実施形態では、CMLモードとSLVSモードを任意に切り替える例を説明したが、これら2つのモード以外のモード(例えばLVDSモード)を加えて、3つ以上のモード間での切替を行うようにしてもよい。
本発明の態様は、上述した個々の実施形態に限定されるものではなく、当業者が想到しうる種々の変形も含むものであり、本発明の効果も上述した内容に限定されない。すなわち、特許請求の範囲に規定された内容およびその均等物から導き出される本発明の概念的な思想と趣旨を逸脱しない範囲で種々の追加、変更および部分的削除が可能である。
1 差動出力回路、2 電流源、3 電圧源、4 第1トランジスタ対、5 第2トランジスタ対、6 第3トランジスタ対、7 インピーダンス対、8 切替制御部、9 差動経路、10 レシーバ、11 終端抵抗

Claims (5)

  1. 電流源と、
    電圧源と、
    第1動作モードでは差動入力信号の論理に応じて前記電流源からの電流を出力端子対のいずれに流すかを切り替え、第2動作モードでは常時オフする第1トランジスタ対と、
    前記第2動作モードでは前記差動入力信号の論理に応じて前記電圧源の電圧に相関する電圧を前記出力端子対のいずれに印加するかを切り替え、前記第1動作モードでは常時オフする第2トランジスタ対と、
    前記第2トランジスタ対の出力電流経路に接続され、前記第2動作モードでは前記差動入力信号の論理に応じて前記出力端子対のいずれかに入力された電流を所定の基準電位側に流し、前記第1動作モードでは常時オンする第3トランジスタ対と、
    前記第2トランジスタ対の出力電流経路に各一端が接続され、前記第1トランジスタ対の出力電流経路および前記出力端子対に各他端が接続されるインピーダンス対と、を備えることを特徴とする差動出力回路。
  2. 前記第1動作モードでは、前記電流源から、前記第1トランジスタ対のいずれか一方を通って前記出力端子対のいずれか一方に電流が流れ、前記出力端子対の他方に入力された電流は、前記インピーダンス対のいずれか一方を通って前記第3トランジスタ対のいずれか一方に流れ、
    前記第2動作モードでは、前記電圧源から、前記第2トランジスタ対のいずれか一方の出力電流経路と前記インピーダンス対のいずれか一方とを通って、前記出力端子対のいずれか一方に電流が流れ、前記出力端子対の他方に入力された電流は、前記インピーダンス対の他方と前記第3トランジスタ対の他方の出力電流経路に流れるように、前記第1、第2および第3トランジスタ対を構成する各トランジスタのオンまたはオフを切替制御する切替制御部を備えることを特徴とする請求項1に記載の差動出力回路。
  3. 前記第1動作モードは、前記出力端子対に接続される負荷を電流駆動するCML(Current Mode Logic)モードであり、前記第2動作モードは、前記出力端子対に接続される負荷を電圧駆動するSLVS(Scalable Low Voltage Signaling)モードであることを特徴とする請求項1または2に記載の差動出力回路。
  4. 前記第1トランジスタ対は、ソースがいずれも前記電流源に接続される第1導電型の第1および第2トランジスタを有し、
    前記第2トランジスタ対は、ドレインがいずれも前記電圧源に接続される第2導電型の第3および第4トランジスタを有し、
    前記第3トランジスタ対は、ソースが互いに接続される第2導電型の第5および第6トランジスタを有し、
    前記インピーダンス対は、
    一端が前記第3トランジスタのソースと前記第5トランジスタのドレインとに接続されて他端が前記出力端子対の一方と前記第1トランジスタのドレインとに接続される第1インピーダンス素子と、
    一端が前記第4トランジスタのソースと前記第6トランジスタのドレインとに接続されて他端が前記出力端子対の他方と前記第2トランジスタのドレインとに接続される第2インピーダンス素子と、を有することを特徴とする請求項1乃至3のいずれかに記載の差動出力回路。
  5. 電流源と、
    電圧源と、
    出力端子対と、
    前記出力端子対に接続されるインピーダンス対と、
    前記出力端子対に接続される負荷を電流駆動するCML(Current Mode Logic)回路と、
    前記出力端子対に接続される負荷を電圧駆動するSLVS(Scalable Low Voltage Signaling)回路と、
    前記CML回路を動作させるか、あるいは前記SLVS回路を動作させるかを切り替える切替制御部と、を備え、
    前記CML回路は、前記電流源からの電流を、前記出力端子対、前記負荷および前記インピーダンス対を順に通過させて、基準電位端子まで導くことで、前記負荷を電流駆動し、
    前記SLVS回路は、前記電圧源からの電圧を、前記インピーダンス対に印加することで、前記負荷を電圧駆動することを特徴とする半導体集積回路。
JP2012166150A 2012-07-26 2012-07-26 差動出力回路および半導体集積回路 Expired - Fee Related JP5792690B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2012166150A JP5792690B2 (ja) 2012-07-26 2012-07-26 差動出力回路および半導体集積回路
US13/768,975 US8841936B2 (en) 2012-07-26 2013-02-15 Differential output circuit and semiconductor integrated circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012166150A JP5792690B2 (ja) 2012-07-26 2012-07-26 差動出力回路および半導体集積回路

Publications (2)

Publication Number Publication Date
JP2014027478A JP2014027478A (ja) 2014-02-06
JP5792690B2 true JP5792690B2 (ja) 2015-10-14

Family

ID=49994278

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012166150A Expired - Fee Related JP5792690B2 (ja) 2012-07-26 2012-07-26 差動出力回路および半導体集積回路

Country Status (2)

Country Link
US (1) US8841936B2 (ja)
JP (1) JP5792690B2 (ja)

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9288082B1 (en) * 2010-05-20 2016-03-15 Kandou Labs, S.A. Circuits for efficient detection of vector signaling codes for chip-to-chip communication using sums of differences
US9251873B1 (en) 2010-05-20 2016-02-02 Kandou Labs, S.A. Methods and systems for pin-efficient memory controller interface using vector signaling codes for chip-to-chip communications
US9077386B1 (en) 2010-05-20 2015-07-07 Kandou Labs, S.A. Methods and systems for selection of unions of vector signaling codes for power and pin efficient chip-to-chip communication
WO2014140660A1 (en) * 2013-03-14 2014-09-18 Silicon Image, Inc. Driving data of multiple protocols through a single set of pins
CN105379170B (zh) 2013-04-16 2019-06-21 康杜实验室公司 高带宽通信接口方法和***
WO2014210074A1 (en) 2013-06-25 2014-12-31 Kandou Labs SA Vector signaling with reduced receiver complexity
US9806761B1 (en) 2014-01-31 2017-10-31 Kandou Labs, S.A. Methods and systems for reduction of nearest-neighbor crosstalk
US9100232B1 (en) 2014-02-02 2015-08-04 Kandou Labs, S.A. Method for code evaluation using ISI ratio
US9363114B2 (en) 2014-02-28 2016-06-07 Kandou Labs, S.A. Clock-embedded vector signaling codes
US9264263B2 (en) * 2014-04-21 2016-02-16 Qualcomm Incorporated Serdes voltage-mode driver with skew correction
EP3137591A2 (en) 2014-05-01 2017-03-08 King Abdullah University Of Science And Technology A microfluidic device that separates cells
US9509437B2 (en) 2014-05-13 2016-11-29 Kandou Labs, S.A. Vector signaling code with improved noise margin
US9112550B1 (en) 2014-06-25 2015-08-18 Kandou Labs, SA Multilevel driver for high speed chip-to-chip communications
EP3138253A4 (en) 2014-07-10 2018-01-10 Kandou Labs S.A. Vector signaling codes with increased signal to noise characteristics
KR102243423B1 (ko) 2014-07-21 2021-04-22 칸도우 랩스 에스에이 다분기 데이터 전송
EP3175592B1 (en) 2014-08-01 2021-12-29 Kandou Labs S.A. Orthogonal differential vector signaling codes with embedded clock
US9674014B2 (en) 2014-10-22 2017-06-06 Kandou Labs, S.A. Method and apparatus for high speed chip-to-chip communications
EP3314835B1 (en) 2015-06-26 2020-04-08 Kandou Labs S.A. High speed communications system
US10055372B2 (en) 2015-11-25 2018-08-21 Kandou Labs, S.A. Orthogonal differential vector signaling codes with embedded clock
WO2017132292A1 (en) 2016-01-25 2017-08-03 Kandou Labs, S.A. Voltage sampler driver with enhanced high-frequency gain
US10003454B2 (en) 2016-04-22 2018-06-19 Kandou Labs, S.A. Sampler with low input kickback
WO2017185070A1 (en) 2016-04-22 2017-10-26 Kandou Labs, S.A. Calibration apparatus and method for sampler with adjustable high frequency gain
US10153591B2 (en) 2016-04-28 2018-12-11 Kandou Labs, S.A. Skew-resistant multi-wire channel
US10193716B2 (en) 2016-04-28 2019-01-29 Kandou Labs, S.A. Clock data recovery with decision feedback equalization
US10333741B2 (en) 2016-04-28 2019-06-25 Kandou Labs, S.A. Vector signaling codes for densely-routed wire groups
JP6739263B2 (ja) * 2016-07-07 2020-08-12 株式会社デンソーテン 電子部品および接着部材
US9906358B1 (en) 2016-08-31 2018-02-27 Kandou Labs, S.A. Lock detector for phase lock loop
US10411922B2 (en) 2016-09-16 2019-09-10 Kandou Labs, S.A. Data-driven phase detector element for phase locked loops
US10200188B2 (en) 2016-10-21 2019-02-05 Kandou Labs, S.A. Quadrature and duty cycle error correction in matrix phase lock loop
US10200218B2 (en) 2016-10-24 2019-02-05 Kandou Labs, S.A. Multi-stage sampler with increased gain
US10372665B2 (en) 2016-10-24 2019-08-06 Kandou Labs, S.A. Multiphase data receiver with distributed DFE
US10116468B1 (en) 2017-06-28 2018-10-30 Kandou Labs, S.A. Low power chip-to-chip bidirectional communications
US10686583B2 (en) 2017-07-04 2020-06-16 Kandou Labs, S.A. Method for measuring and correcting multi-wire skew
US10203226B1 (en) 2017-08-11 2019-02-12 Kandou Labs, S.A. Phase interpolation circuit
US10326623B1 (en) 2017-12-08 2019-06-18 Kandou Labs, S.A. Methods and systems for providing multi-stage distributed decision feedback equalization
KR20190075203A (ko) * 2017-12-21 2019-07-01 에스케이하이닉스 주식회사 하이브리드 버퍼 회로
US10554380B2 (en) 2018-01-26 2020-02-04 Kandou Labs, S.A. Dynamically weighted exclusive or gate having weighted output segments for phase detection and phase interpolation
US10079603B1 (en) 2018-04-08 2018-09-18 Nxp B.V. Configurable, multi-functional driver circuit
US10931249B2 (en) 2018-06-12 2021-02-23 Kandou Labs, S.A. Amplifier with adjustable high-frequency gain using varactor diodes
CN112805972B (zh) 2018-06-12 2024-04-23 康杜实验室公司 用于多线路总线正交码的无源多输入比较器
KR102579595B1 (ko) 2018-09-10 2023-09-18 칸도우 랩스 에스에이 슬라이서의 동작 전류를 제어하기 위한 안정화된 고주파 피킹을 갖는 프로그래밍 가능한 연속 시간 선형 이퀄라이저
US10721106B1 (en) 2019-04-08 2020-07-21 Kandou Labs, S.A. Adaptive continuous time linear equalization and channel bandwidth control
US10680634B1 (en) 2019-04-08 2020-06-09 Kandou Labs, S.A. Dynamic integration time adjustment of a clocked data sampler using a static analog calibration circuit
US10574487B1 (en) 2019-04-08 2020-02-25 Kandou Labs, S.A. Sampler offset calibration during operation
US10608849B1 (en) 2019-04-08 2020-03-31 Kandou Labs, S.A. Variable gain amplifier and sampler offset calibration without clock recovery
KR102656564B1 (ko) * 2019-09-24 2024-04-12 주식회사 엘엑스세미콘 데이터 전송 회로
KR102593336B1 (ko) * 2021-04-01 2023-10-24 한양대학교 산학협력단 전류 모드 로직 회로 및 이를 포함하는 pam4 구동 회로
US11303484B1 (en) 2021-04-02 2022-04-12 Kandou Labs SA Continuous time linear equalization and bandwidth adaptation using asynchronous sampling
US11374800B1 (en) 2021-04-14 2022-06-28 Kandou Labs SA Continuous time linear equalization and bandwidth adaptation using peak detector
US11456708B1 (en) 2021-04-30 2022-09-27 Kandou Labs SA Reference generation circuit for maintaining temperature-tracked linearity in amplifier with adjustable high-frequency gain
KR102605742B1 (ko) * 2021-12-08 2023-11-23 한양대학교 산학협력단 션트 트랜지스터 기반의 전류 모드 로직 회로 및 테일리스 회로

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6683472B2 (en) * 2002-02-19 2004-01-27 Rambus Inc. Method and apparatus for selectably providing single-ended and differential signaling with controllable impedance and transition time
US6856178B1 (en) * 2003-07-31 2005-02-15 Silicon Bridge, Inc. Multi-function input/output driver
US7893719B2 (en) * 2005-06-15 2011-02-22 Ati Technologies, Ulc Apparatus and methods for self-biasing differential signaling circuitry having multimode output configurations for low voltage applications
JP2007166251A (ja) * 2005-12-14 2007-06-28 Matsushita Electric Ind Co Ltd 信号出力回路
JP4798618B2 (ja) * 2006-05-31 2011-10-19 ルネサスエレクトロニクス株式会社 出力回路および半導体集積回路装置
US7429877B2 (en) * 2007-02-02 2008-09-30 International Business Machines Corporation Design structure for a flexible multimode logic element for use in a configurable mixed-logic signal distribution path
US7551006B2 (en) * 2007-10-04 2009-06-23 International Business Machines Corporation Low voltage differential signalling driver
JP4960833B2 (ja) * 2007-10-31 2012-06-27 パナソニック株式会社 シングルエンド伝送及び差動伝送の切替えが可能なインタフェース回路
JP2010087545A (ja) 2008-09-29 2010-04-15 Fujitsu Microelectronics Ltd 差動出力回路
JP4951806B2 (ja) 2008-12-26 2012-06-13 ソーバス株式会社 多値論理ドライバ
KR101000289B1 (ko) * 2008-12-29 2010-12-13 주식회사 실리콘웍스 차동전압구동방식의 송신부 및 차동전류구동방식과 차동전압구동방식을 선택적으로 적용할 수 있는 송신부와 수신부 및 인터페이스 시스템
EP2427966B1 (en) * 2009-05-07 2016-08-03 Rambus Inc. Drive supporting multiple signaling modes
US7961014B2 (en) * 2009-10-26 2011-06-14 Analog Devices, Inc. Apparatus and method for providing multi-mode clock signals
US8149024B2 (en) * 2009-12-08 2012-04-03 Advanced Micro Devices, Inc. Dual function voltage and current mode differential driver
JP2011223430A (ja) 2010-04-13 2011-11-04 Renesas Electronics Corp 半導体装置

Also Published As

Publication number Publication date
JP2014027478A (ja) 2014-02-06
US8841936B2 (en) 2014-09-23
US20140028349A1 (en) 2014-01-30

Similar Documents

Publication Publication Date Title
JP5792690B2 (ja) 差動出力回路および半導体集積回路
JP4960833B2 (ja) シングルエンド伝送及び差動伝送の切替えが可能なインタフェース回路
KR20020034884A (ko) 레벨변환회로 및 반도체집적회로
JP2006129423A (ja) オンダイターミネーション回路を備えた半導体メモリ装置
JPH1093414A (ja) インタフェース回路及び信号伝送方法
JP4932328B2 (ja) 送信回路及びその制御方法
JP4992555B2 (ja) 低電圧差動信号ドライバ、低電圧差動信号を駆動する方法及びシステム
US6847225B2 (en) CML (current mode logic) OCD (off chip driver)—ODT (on die termination) circuit for bidirectional data transmission
KR102287455B1 (ko) 송신 장치 및 통신 시스템
US7906988B2 (en) Tolerant buffer circuit and interface
JP3743284B2 (ja) 半導体装置
JP4063982B2 (ja) レベルシフタ回路およびそれを用いた半導体装置
US7276939B2 (en) Semiconductor integrated circuit
JP6871519B2 (ja) 半導体集積回路
JP2008147940A (ja) 半導体集積回路
JP2010087545A (ja) 差動出力回路
TWI429197B (zh) 多模態的傳送輸出電路
KR20100133610A (ko) 전압 레벨 시프터
CN111431522A (zh) 一种能够兼容输出的mipi驱动电路
JP4603030B2 (ja) 半導体装置
JP2013118566A (ja) 信号送信回路
US10897252B1 (en) Methods and apparatus for an auxiliary channel
US20080048758A1 (en) Output control circuit
WO2011135644A1 (ja) 入出力回路、半導体制御システム、および入出力回路の制御方法
WO2020012928A1 (ja) 車載電子制御装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140826

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150413

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150424

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150622

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150710

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150806

LAPS Cancellation because of no payment of annual fees