JP5791529B2 - メモリ制御装置及び制御方法並びに情報処理装置 - Google Patents
メモリ制御装置及び制御方法並びに情報処理装置 Download PDFInfo
- Publication number
- JP5791529B2 JP5791529B2 JP2012009186A JP2012009186A JP5791529B2 JP 5791529 B2 JP5791529 B2 JP 5791529B2 JP 2012009186 A JP2012009186 A JP 2012009186A JP 2012009186 A JP2012009186 A JP 2012009186A JP 5791529 B2 JP5791529 B2 JP 5791529B2
- Authority
- JP
- Japan
- Prior art keywords
- memory
- data
- cache
- hit
- request
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
- G06F12/0811—Multiuser, multiprocessor or multiprocessing cache systems with multilevel cache hierarchies
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0877—Cache access modes
- G06F12/0884—Parallel mode, e.g. in parallel with main memory or CPU
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0893—Caches characterised by their organisation or structure
- G06F12/0897—Caches characterised by their organisation or structure with two or more cache hierarchy levels
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1072—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for memories with random access ports synchronised on clock signal pulse trains, e.g. synchronous memories, self timed memories
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0862—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches with prefetch
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Description
所定階層のキャッシュメモリである第1メモリと、
前記第1メモリより少なくとも下位階層のキャッシュメモリである第2メモリと、
前記第2メモリより少なくとも下位階層であり、前記第1メモリ及び前記第2メモリに比べて起動してから実際のデータアクセスまでの遅延時間が長い第3メモリと、
前記第1メモリ、前記第2メモリ及び前記第3メモリに対する入出力の制御を行う制御部と、を備え、
前記第2メモリは、所定数のデータを単位とする複数のデータ列のうち、各データ列の一部のデータを少なくとも格納し、
前記第3メモリは、前記複数のデータ列内の全てのデータを格納し、
前記制御部は、
前記第1メモリにおいてキャッシュミスが発生した場合、前記第2メモリにおけるキャッシュのヒット判定を行うと共に、前記第3メモリへのアクセスを開始し、
前記ヒット判定の結果がキャッシュヒットである場合、当該キャッシュヒットに該当する前記一部のデータを前記第2メモリから読み出して先頭データとし、当該一部のデータが属するデータ列のうち当該一部のデータ以外のデータを前記第3メモリから読み出して当該先頭データの後続データとして応答する。
所定階層のキャッシュメモリである第1メモリと、
前記第1メモリより少なくとも下位階層のキャッシュメモリであり、所定数のデータを単位とする複数のデータ列のうち、各データ列の一部のデータを少なくとも格納する第2メモリと、
前記第2メモリより少なくとも下位階層であり、前記第1メモリ及び前記第2メモリに比べて起動してから実際のデータアクセスまでの遅延時間が長く、前記複数のデータ列内の全てのデータを格納する第3メモリと、
を備えるメモリ制御装置におけるメモリ制御方法であって、
前記第1メモリにおいてキャッシュミスが発生した場合、前記第2メモリにおけるキャッシュのヒット判定を行い、
前記ヒット判定と共に、前記第3メモリへのアクセスを開始し、
前記ヒット判定の結果がキャッシュヒットである場合、当該キャッシュヒットに該当する前記一部のデータを前記第2メモリから読み出して先頭データとし、当該一部のデータが属するデータ列のうち当該一部のデータ以外のデータを前記第3メモリから読み出して当該先頭データの後続データとして応答する。
プロセッサコアと、
所定階層のキャッシュメモリである第1メモリと、
前記第1メモリより少なくとも下位階層のキャッシュメモリである第2メモリと、
前記第2メモリより少なくとも下位階層であり、前記第1メモリ及び前記第2メモリに比べて起動してから実際のデータアクセスまでの遅延時間が長い第3メモリと、
前記第1メモリ、前記第2メモリ及び前記第3メモリに対する入出力の制御を行うメモリ制御部と、を備え、
前記第2メモリは、所定数のデータを単位とする複数のデータ列のうち、各データ列の一部のデータを少なくとも格納し、
前記第3メモリは、前記複数のデータ列内の全てのデータを格納し、
前記メモリ制御部は、
前記プロセッサコアからのアクセス要求により前記第1メモリにおいてキャッシュミスが発生した場合、前記第2メモリにおけるキャッシュのヒット判定を行うと共に、前記第3メモリへのアクセスを開始し、
前記ヒット判定の結果がキャッシュヒットである場合、当該キャッシュヒットに該当する前記一部のデータを前記第2メモリから読み出して先頭データとし、当該一部のデータが属するデータ列のうち当該一部のデータ以外のデータを前記第3メモリから読み出して当該先頭データの後続データとして応答する。
第1キャッシュメモリと、
少なくとも前記第1キャッシュメモリの下位階層である第2キャッシュメモリと、
少なくとも前記第1キャッシュメモリの下位階層である外部メモリと、を備え、
前記第2キャッシュメモリにおけるキャッシュのヒット判定結果がキャッシュヒットである場合、当該第2キャッシュメモリと前記外部メモリとを同一階層のメモリとし、
前記ヒット判定結果がキャッシュミスである場合、前記外部メモリを前記第2キャッシュメモリの下位階層とする。
3以上のメモリ階層を有するメモリ制御装置であって、
上位階層のキャッシュメモリにおいてキャッシュミスであった場合に、当該キャッシュメモリより下位階層である複数の階層のメモリに対して同時にアクセス要求を行い、
データの応答があった順番に応じて前記アクセス要求に対する応答データとする。
図1は、本発明の実施の形態1にかかるメモリ制御装置1の構成を示すブロック図である。メモリ制御装置1は、プロセッサコア11と、L1キャッシュ12と、L2キャッシュ13と、L2HIT/MISS判定部141と、転送回数カウンタ142と、応答データセレクタ143と、SDRAMコントローラ15と、SDRAM16とを備える。メモリ制御装置1は、階層メモリに対するアクセス制御を行うものである。ここでは、階層メモリは、最上位階層のL1キャッシュ12と、その次の階層のL2キャッシュ13と、最下位階層のSDRAM16とを用いて実現されるものとする。
上述した発明の実施の形態1では、L1キャッシュミスが生じた際に、ミスしたラインをL2キャッシュ又は外部メモリから読み出す場合について説明した。一方、書き込みの場合、すなわちL1キャッシュの特定キャッシュラインのデータが主記憶と不一致状態であり、そのキャッシュラインをL1キャッシュから追い出す際にも、外部メモリには、遅延が生じる。この場合も、読み出しの場合同様、Rowアドレスのオープンをした後に、COLアドレス、コマンド発行となるため、この間の時間が遅延時間となり、L1キャッシュからのキャッシュラインの追い出しが遅延させられることになる。
IPコアの一形態である汎用のマイクロプロセッサの中には、キャッシュミスにおける遅延時間短縮のため、必要なデータを最初に転送するようにして、そのデータの到着次第、キャッシュミスが完全に解消していなくても処理を再開するCritical Word First転送を備えたものがある。上述したL2キャッシュ13は、L1キャッシュラインの一部分をキャッシングするものであるが、このような場合には、先頭の数サイクル分だけを保持することに限定する必要はない。ここで、IPコアにおいて、L1キャッシュミスを引き起こすデータ参照のパターンは、再現性がある場合も多い。したがって、Critical Word First転送によるデータ転送のパターンは同じように繰り返される場合もある。よって、本発明の実施の形態3にかかるL2キャッシュ13aに格納されるデータの位置を、この最初に転送される一部分にすることによって、本発明によるレイテンシ短縮の効果を得ることができる。
本発明の実施の形態4では、マルチコア構成でも共有メモリとしてのSDRAMコントローラ、共有L2キャッシュとして利用する場合について説明する。図29は、関連技術にかかるマルチプロセッサにおけるメモリ制御装置2の構成を示すブロック図である。メモリ制御装置94は、IPコア211〜214と、L1キャッシュ221〜224と、L2キャッシュ943と、アービタスケジューラ9440と、L2HIT/MISS判定部9441と、応答データセレクタ9442と、SDRAMコントローラ25と、SDRAM26とを備える。
本発明の実施の形態5では、本発明の必要最小限の構成について説明する。図22は、本発明の実施の形態5にかかるメモリ制御装置3の構成を示すブロック図である。メモリ制御装置3は、所定階層のキャッシュメモリである第1メモリ31と、第1メモリ31より少なくとも下位階層のキャッシュメモリである第2メモリ32と、第2メモリ32より少なくとも下位階層であり、第1メモリ31及び第2メモリ32に比べて起動してから実際のデータアクセスまでの遅延時間が長い第3メモリ33と、第1メモリ31、第2メモリ32及び第3メモリ33に対する入出力の制御を行う制御部34と、を備える。ここで、第2メモリ32は、所定数のデータを単位とする複数のデータ列のうち、各データ列の一部のデータを少なくとも格納する。また、第3メモリ33は、複数のデータ列内の全てのデータを格納する。制御部34は、第1メモリ31においてキャッシュミスが発生した場合、第2メモリ32におけるキャッシュのヒット判定を行うと共に、第3メモリ33へのアクセスを開始する。そして、制御部34は、ヒット判定の結果がキャッシュヒットである場合、当該キャッシュヒットに該当する前記一部のデータを第2メモリ32から読み出して先頭データとし、当該一部のデータが属するデータ列のうち当該一部のデータ以外のデータを第3メモリ33から読み出して当該先頭データの後続データとして応答する。
図23は、本発明の実施の形態6にかかる情報処理装置4の構成を示すブロック図である。情報処理装置4は、プロセッサコア40と、所定階層のキャッシュメモリである第1メモリ41と、第1メモリ41より少なくとも下位階層のキャッシュメモリである第2メモリ42と、第2メモリ42より少なくとも下位階層であり、第1メモリ41及び第2メモリ42に比べて起動してから実際のデータアクセスまでの遅延時間が長い第3メモリ43と、第1メモリ41、第2メモリ42及び第3メモリ43に対する入出力の制御を行うメモリ制御部44と、を備える。ここで、第2メモリ42は、所定数のデータを単位とする複数のデータ列のうち、各データ列の一部のデータを少なくとも格納する。第3メモリ43は、複数のデータ列内の全てのデータを格納する。メモリ制御部44は、プロセッサコア40からのアクセス要求により第1メモリ41においてキャッシュミスが発生した場合、第2メモリ42におけるキャッシュのヒット判定を行うと共に、第3メモリ43へのアクセスを開始する。ヒット判定の結果がキャッシュヒットである場合、当該キャッシュヒットに該当する前記一部のデータを第2メモリ42から読み出して先頭データとし、当該一部のデータが属するデータ列のうち当該一部のデータ以外のデータを第3メモリ43から読み出して当該先頭データの後続データとして応答する。
本発明は、階層キャッシュメモリを備えるプロセッサおよびプロセッサや他のハードウェアIPを集積したSoC(System on a Chip)に対して適用可能である。
1a メモリ制御装置
11 プロセッサコア
12 L1キャッシュ
13 L2キャッシュ
13a L2キャッシュ
131 タグ
132 部分データアレイ
133 部分タグ
141 L2HIT/MISS判定部
141a L2HIT/MISS判定部
142 転送回数カウンタ
143 応答データセレクタ
15 SDRAMコントローラ
151 シーケンサ
152 ROWアドレス生成部
153 COLアドレス生成部
154 同期化バッファ
16 SDRAM
2 メモリ制御装置
211 IPコア
212 IPコア
213 IPコア
214 IPコア
221 L1キャッシュ
222 L1キャッシュ
223 L1キャッシュ
224 L1キャッシュ
23 L2キャッシュ
231 タグ
232 部分データアレイ
240 アービタスケジューラ
241 L2HIT/MISS判定部
242 転送回数カウンタ
2431 応答データセレクタ
2432 応答データセレクタ
25 SDRAMコントローラ
26 SDRAM
270 応答バス
271 応答バス
272 応答バス
x1 アクセス要求
x2 判定結果
x3 転送回数
x4 選択指示
x5 応答データ
x51 応答データ
x52 応答データ
x6 アクセス要求
RD1 データ群
RD2 データ群
RD3 データ群
RD4 データ群
RD5 データ群
RD6 データ群
RD11 データ群
RD12 データ群
RD21 データ群
RD22 データ群
RD31 データ群
RD32 データ群
3 メモリ制御装置
31 第1メモリ
32 第2メモリ
33 第3メモリ
34 制御部
4 情報処理装置
40 プロセッサコア
41 第1メモリ
42 第2メモリ
43 第3メモリ
44 メモリ制御部
T1 レイテンシ
T2 RASレイテンシ
T2a RASレイテンシ
T2b RASレイテンシ
T3 CASレイテンシ
T3a CASレイテンシ
T3b CASレイテンシ
T4 転送空きサイクル
T5 RAS発行調整サイクル
T6 転送空きサイクル
T7 転送空きサイクル
DA0 データ列
DA1 データ列
DA2 データ列
DA3 データ列
DA4 データ列
DA5 データ列
DAN データ列
L1DA データアレイ
L2DA データアレイ
L2DAa 部分データアレイ
L3DA データアレイ
L1D データ集合
L2D データ集合
L3D データ集合
L1T タグ
L2T タグ
Ls1 ラインサイズ
Ls2 ラインサイズ
Ls2a ラインサイズ
Ld1 アレイ数
Ld2 アレイ数
WD1 データ群
WD2 データ群
WD3 データ群
91 キャッシュメモリ制御装置
9101 コア
9102 制御部
9103 WBDQ
9104 MIDQ
9105 セレクタ
9106 データメモリ
9107 セレクタ
9108 セレクタ
9109 データバス
9110 MIポート
9111 セレクタ
9112 タグメモリ
9113 MIバッファ
9114 MODQ
9115 MAC
LO ライン
921 プロセッサコア
922 SRAM
923 下層ダイ
924 DRAM
925 上層ダイ
93 メモリ制御装置
931 プロセッサコア
932 L1キャッシュ
933 L2キャッシュ
9331 タグ
9332 データアレイ
9341 L2HIT/MISS判定部
9342 応答データセレクタ
935 SDRAMコントローラ
9351 シーケンサ
9352 ROWアドレス生成部
9353 COLアドレス生成部
9354 同期化バッファ
936 SDRAM
94 メモリ制御装置
943 L2キャッシュ
9440 アービタスケジューラ
9441 L2HIT/MISS判定部
9442 応答データセレクタ
945 SDRAMコントローラ
946 SDRAM
Claims (9)
- 所定階層のキャッシュメモリである第1メモリと、
前記第1メモリより少なくとも下位階層のキャッシュメモリである第2メモリと、
前記第2メモリより少なくとも下位階層であり、前記第1メモリ及び前記第2メモリに比べて起動してから実際のデータアクセスまでの遅延時間が長い第3メモリと、
前記第1メモリ、前記第2メモリ及び前記第3メモリに対する入出力の制御を行う制御部と、を備え、
前記第2メモリは、所定数のデータを単位とする複数のデータ列のうち、各データ列の一部のデータを少なくとも格納し、
前記第3メモリは、前記複数のデータ列内の全てのデータを格納し、
前記制御部は、
前記第1メモリにおいてキャッシュミスが発生した場合、前記第2メモリにおけるキャッシュのヒット判定を行い、
前記ヒット判定の結果がキャッシュヒットである場合、当該キャッシュヒットに該当する前記一部のデータを前記第2メモリから読み出して先頭データとし、当該一部のデータが属するデータ列のうち当該一部のデータ以外のデータを前記第3メモリから読み出して当該先頭データの後続データとして応答し、
特定のデータ列を書き込む要求に応じて、当該特定のデータ列のうち一部のデータを前記第2メモリへ書き込み、当該特定のデータ列のうち当該一部のデータ以外のデータを前記第3メモリへ書き込み、
当該第3メモリへの書き込み後、前記第2メモリへ書き込まれた一部のデータを前記第3メモリへ書き込む
メモリ制御装置。 - 前記一部のデータは、前記第3メモリにおけるアクセス開始から最初のデータが読み出されるまでの間に、前記第2メモリから読み出し続けられるデータ量であることを特徴とする請求項1に記載のメモリ制御装置。
- 前記第2メモリは、各データ列の全てのデータを格納した場合に比べて多くのデータ列についての前記一部のデータを格納することを特徴とする請求項1又は2に記載のメモリ制御装置。
- 前記第3メモリは、アクセスを開始するための第1要求と、前記データ列内で当該アクセスにおける読み出し対象のデータ位置を指定する第2要求とに基づいてデータを読み出すものであり、
前記制御部は、
前記第2メモリにおける前記ヒット判定と同時に、前記第3メモリに対して前記第1要求を発行し、
前記ヒット判定の結果がキャッシュヒットである場合、前記第3メモリに対して、当該キャッシュヒットに該当するデータ列のうち前記一部のデータ以後のデータを前記データ位置として指定して前記第2要求を発行し、
前記ヒット判定の結果がキャッシュミスである場合、前記第3メモリに対して、当該キャッシュミスに該当するデータ列の全てを前記データ位置として指定して前記第2要求を発行する
ことを特徴とする請求項1乃至3のいずれか1項に記載のメモリ制御装置。 - 前記第2メモリは、前記一部のデータについての前記データ列内でのデータ位置を示す部分タグ情報をさらに格納し、
前記制御部は、
データ列内で優先して出力すべき特定のデータ位置の指定を含むアクセス要求に応じて、前記ヒット判定において前記部分タグ情報が当該指定されたデータ位置に該当する場合にキャッシュヒットと判定し、
前記ヒット判定の結果がキャッシュヒットである場合、当該キャッシュヒットに該当する前記部分タグ情報に対応する前記一部のデータを前記第2メモリから読み出して前記先頭データとする、
ことを特徴とする請求項1乃至4のいずれか1項に記載のメモリ制御装置。 - 前記制御部は、
第1のプロセッサコアから第1のアクセス要求を受け付けた後に第2のプロセッサコアから受け付けた第2のアクセス要求に応じて前記ヒット判定を行い、
当該第2のアクセス要求に応じた前記ヒット判定の結果がキャッシュヒットである場合、前記第3メモリからデータを読み出して当該第1のプロセッサコアに対して出力している最中に、前記第2メモリから当該第2のアクセス要求に基づく前記一部のデータを読み出して当該第2のプロセッサコアに対して出力する
ことを特徴とする請求項1乃至5のいずれか1項に記載のメモリ制御装置。 - 前記第3メモリは、DRAMであることを特徴とする請求項1乃至6のいずれか1項に記載のメモリ制御装置。
- 所定階層のキャッシュメモリである第1メモリと、
前記第1メモリより少なくとも下位階層のキャッシュメモリであり、所定数のデータを単位とする複数のデータ列のうち、各データ列の一部のデータを少なくとも格納する第2メモリと、
前記第2メモリより少なくとも下位階層であり、前記第1メモリ及び前記第2メモリに比べて起動してから実際のデータアクセスまでの遅延時間が長く、前記複数のデータ列内の全てのデータを格納する第3メモリと、
を備えるメモリ制御装置におけるメモリ制御方法であって、
前記第1メモリにおいてキャッシュミスが発生した場合、前記第2メモリにおけるキャッシュのヒット判定を行い、
前記ヒット判定の結果がキャッシュヒットである場合、当該キャッシュヒットに該当する前記一部のデータを前記第2メモリから読み出して先頭データとし、当該一部のデータが属するデータ列のうち当該一部のデータ以外のデータを前記第3メモリから読み出して当該先頭データの後続データとして応答し、
特定のデータ列を書き込む要求に応じて、当該特定のデータ列のうち一部のデータを前記第2メモリへ書き込み、当該特定のデータ列のうち当該一部のデータ以外のデータを前記第3メモリへ書き込み、
当該第3メモリへの書き込み後、前記第2メモリへ書き込まれた一部のデータを前記第3メモリへ書き込む
メモリ制御方法。 - プロセッサコアと、
所定階層のキャッシュメモリである第1メモリと、
前記第1メモリより少なくとも下位階層のキャッシュメモリである第2メモリと、
前記第2メモリより少なくとも下位階層であり、前記第1メモリ及び前記第2メモリに比べて起動してから実際のデータアクセスまでの遅延時間が長い第3メモリと、
前記第1メモリ、前記第2メモリ及び前記第3メモリに対する入出力の制御を行うメモリ制御部と、を備え、
前記第2メモリは、所定数のデータを単位とする複数のデータ列のうち、各データ列の一部のデータを少なくとも格納し、
前記第3メモリは、前記複数のデータ列内の全てのデータを格納し、
前記メモリ制御部は、
前記プロセッサコアからのアクセス要求により前記第1メモリにおいてキャッシュミスが発生した場合、前記第2メモリにおけるキャッシュのヒット判定を行い、
前記ヒット判定の結果がキャッシュヒットである場合、当該キャッシュヒットに該当する前記一部のデータを前記第2メモリから読み出して先頭データとし、当該一部のデータが属するデータ列のうち当該一部のデータ以外のデータを前記第3メモリから読み出して当該先頭データの後続データとして応答し、
特定のデータ列を書き込む要求に応じて、当該特定のデータ列のうち一部のデータを前記第2メモリへ書き込み、当該特定のデータ列のうち当該一部のデータ以外のデータを前記第3メモリへ書き込み、
当該第3メモリへの書き込み後、前記第2メモリへ書き込まれた一部のデータを前記第3メモリへ書き込む
情報処理装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012009186A JP5791529B2 (ja) | 2012-01-19 | 2012-01-19 | メモリ制御装置及び制御方法並びに情報処理装置 |
US13/745,781 US20130191587A1 (en) | 2012-01-19 | 2013-01-19 | Memory control device, control method, and information processing apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012009186A JP5791529B2 (ja) | 2012-01-19 | 2012-01-19 | メモリ制御装置及び制御方法並びに情報処理装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015153853A Division JP2016006662A (ja) | 2015-08-04 | 2015-08-04 | メモリ制御装置及び制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013149091A JP2013149091A (ja) | 2013-08-01 |
JP5791529B2 true JP5791529B2 (ja) | 2015-10-07 |
Family
ID=48798200
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012009186A Expired - Fee Related JP5791529B2 (ja) | 2012-01-19 | 2012-01-19 | メモリ制御装置及び制御方法並びに情報処理装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20130191587A1 (ja) |
JP (1) | JP5791529B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20150019788A (ko) * | 2013-08-16 | 2015-02-25 | 에스케이하이닉스 주식회사 | 캐시 장치 및 그 제어 방법 |
US10339077B2 (en) | 2015-08-03 | 2019-07-02 | Marvell World Trade Ltd. | Systems and methods for implementing topology-based identification process in a MoChi environment |
WO2017023681A1 (en) * | 2015-08-03 | 2017-02-09 | Marvell World Trade Ltd. | Systems and methods for aggregating data packets in a mochi system |
CN109660819A (zh) * | 2017-10-10 | 2019-04-19 | ***通信有限公司研究院 | 基于移动边缘计算的业务缓存方法、装置及服务基站 |
CN115244521A (zh) * | 2020-05-06 | 2022-10-25 | 阿里巴巴集团控股有限公司 | 用于存储数据的分级方法和*** |
KR20230011595A (ko) * | 2021-07-14 | 2023-01-25 | 에스케이하이닉스 주식회사 | 시스템 및 시스템의 동작 방법 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61273644A (ja) * | 1985-05-30 | 1986-12-03 | Fujitsu Ltd | 磁気デイスク装置アクセス方式 |
JPH02188848A (ja) * | 1989-01-17 | 1990-07-24 | Fujitsu Ltd | バッファメモリ方式を使用したデータ処理方式 |
US6587964B1 (en) * | 2000-02-18 | 2003-07-01 | Hewlett-Packard Development Company, L.P. | Transparent software emulation as an alternative to hardware bus lock |
CA2327134C (en) * | 2000-11-30 | 2010-06-22 | Mosaid Technologies Incorporated | Method and apparatus for reducing latency in a memory system |
US6832294B2 (en) * | 2002-04-22 | 2004-12-14 | Sun Microsystems, Inc. | Interleaved n-way set-associative external cache |
US20080010417A1 (en) * | 2006-04-28 | 2008-01-10 | Zeffer Hakan E | Read/Write Permission Bit Support for Efficient Hardware to Software Handover |
US7908439B2 (en) * | 2007-06-25 | 2011-03-15 | International Business Machines Corporation | Method and apparatus for efficient replacement algorithm for pre-fetcher oriented data cache |
US20090198910A1 (en) * | 2008-02-01 | 2009-08-06 | Arimilli Ravi K | Data processing system, processor and method that support a touch of a partial cache line of data |
US8261019B2 (en) * | 2009-02-13 | 2012-09-04 | Oracle America, Inc. | Conveying critical data in a multiprocessor system |
US8683160B2 (en) * | 2011-06-22 | 2014-03-25 | International Business Machines Corporation | Method and apparatus for supporting memory usage accounting |
-
2012
- 2012-01-19 JP JP2012009186A patent/JP5791529B2/ja not_active Expired - Fee Related
-
2013
- 2013-01-19 US US13/745,781 patent/US20130191587A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
JP2013149091A (ja) | 2013-08-01 |
US20130191587A1 (en) | 2013-07-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11221772B2 (en) | Self refresh state machine mop array | |
KR102442078B1 (ko) | 고속 메모리 인터페이스들을 위한 명령 중재 | |
US8412885B2 (en) | Searching a shared cache by using search hints and masked ways | |
CN109863481B (zh) | 用于平台裕度调节和调试的软件模式寄存器访问 | |
JP5791529B2 (ja) | メモリ制御装置及び制御方法並びに情報処理装置 | |
WO2009005694A1 (en) | Cache memory having configurable associativity | |
KR102615693B1 (ko) | Dram을 위한 리프레시 관리 | |
EP3270294B1 (en) | Command arbitration for high-speed memory interfaces | |
KR20230158571A (ko) | 멀티-큐 메모리 컨트롤러를 위한 크레딧 스킴 | |
KR20240022655A (ko) | 하이브리드 dram/영구 메모리 채널 중재 기능을 갖는 메모리 제어기 | |
KR20230160854A (ko) | 메모리 제어기 전력 상태들 | |
JP2016006662A (ja) | メモリ制御装置及び制御方法 | |
US11756606B2 (en) | Method and apparatus for recovering regular access performance in fine-grained DRAM | |
Fang | Architecture support for emerging memory technologies |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140822 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150325 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150407 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150605 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150707 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150804 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5791529 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |