JP5784860B1 - 炭化ケイ素半導体装置 - Google Patents

炭化ケイ素半導体装置 Download PDF

Info

Publication number
JP5784860B1
JP5784860B1 JP2015504450A JP2015504450A JP5784860B1 JP 5784860 B1 JP5784860 B1 JP 5784860B1 JP 2015504450 A JP2015504450 A JP 2015504450A JP 2015504450 A JP2015504450 A JP 2015504450A JP 5784860 B1 JP5784860 B1 JP 5784860B1
Authority
JP
Japan
Prior art keywords
silicon carbide
insulating layer
type silicon
layer
conductivity type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015504450A
Other languages
English (en)
Other versions
JPWO2016046984A1 (ja
Inventor
俊一 中村
俊一 中村
昭彦 菅井
昭彦 菅井
徹人 井上
徹人 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Application granted granted Critical
Publication of JP5784860B1 publication Critical patent/JP5784860B1/ja
Publication of JPWO2016046984A1 publication Critical patent/JPWO2016046984A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

第一導電型炭化ケイ素層１２と、第一導電型炭化ケイ素層１２上に、水平方向で複数設けられた第二導電型炭化ケイ素層１３と、第二導電型炭化ケイ素層１３内に形成された第一導電型のソース領域１７と、を備えている。第二導電型炭化ケイ素層１３及びソース領域１７上には、第一絶縁層２１が設けられ、第二導電型炭化ケイ素層１３上であってソース領域１７上には位置しない箇所には、第二絶縁層２２が設けられている。第一絶縁層２１内にゲート電極３１が設けられ、第二絶縁層２２内にはゲート電極３１が設けられていない。水平方向において、第一絶縁層２１の隣に第二絶縁層２２が配置されている。第二絶縁層２２の下方に位置する第二導電型炭化ケイ素層の間の第二距離Ｌ２は、第一絶縁層２１の下方に位置する第二導電型炭化ケイ素層の間の第一距離Ｌ１よりも長くなっている。

Description

本発明は、炭化ケイ素を用いた炭化ケイ素半導体装置に関する。
ＭＯＳＦＥＴを用いてモータ等の誘導性負荷を駆動した場合、定格電圧以上の電圧が半導体装置に印加され、アバランシェ降伏を起こし、半導体装置を破壊してしまうことがある。特に、炭化ケイ素半導体装置では、絶縁破壊強度が高いことから、絶縁膜にかかる電界強度が高くなる。このため、ＳｉＣ−ＭＯＳＦＥＴにおいては、炭化ケイ素半導体装置がアバランシェ降伏を起こす前に、ゲート絶縁膜の絶縁破壊が起こり、半導体装置を破壊してしまうことがある。
この点、ゲート絶縁膜にかかる電界を緩和するために、Ｐボディ間の間隔を狭くしたり、Ｐボディを深くしたりすることで、ゲート絶縁膜にかかる電界強度を緩和することが考えられる。
また、アバランシェ降伏を起こした場合には、寄生バイポーラトランジスタ動作によって半導体装置が破壊されることがある。このような寄生バイポーラトランジスタ動作を防止するために、深いＰボディを形成し、寄生バイポーラトランジスタ動作を抑制することが考えられる。
なお、上述のように深いＰボディを形成することは、例えば特許文献１、特許文献２等で開示されている。しかしながら、炭化ケイ素は不純物の拡散係数が小さいことから、不純物を拡散することによって深いＰボディを形成することができない。また、イオン注入だけで深いＰボディを形成することは困難である。このように深いＰボディを形成することが困難であることから、炭化ケイ素半導体装置では、Ｐボディを深くすることでゲート絶縁膜にかかる電界強度を緩和することや、Ｐボディを深くすることで寄生バイポーラトランジスタ動作を抑制することが困難なものとなっている。
特開平１１−３３００９１号公報（例えば図１参照） 特開昭６３−１２８７５７号公報（例えば第２図参照）
本発明は、このような点を鑑みてなされたものであり、炭化ケイ素半導体装置において寄生バイポーラトランジスタ動作を抑制し、その結果、高いアバランシェ耐量を有する炭化ケイ素半導体装置を提供する。
本発明による炭化ケイ素半導体装置は、
第一導電型炭化ケイ素層と、
前記第一導電型炭化ケイ素層上に、水平方向で複数設けられた第二導電型炭化ケイ素層と、
前記第二導電型炭化ケイ素層内に形成された第一導電型のソース領域と、
隣り合った第二導電型炭化ケイ素層の間に位置する前記第一導電型炭化ケイ素層上に設けられた絶縁層と、
を備え、
前記絶縁層が、前記第二導電型炭化ケイ素層及び前記ソース領域上に位置する第一絶縁層と、前記第二導電型炭化ケイ素層上に位置し、前記ソース領域上には位置しない第二絶縁層と、を有し、
前記第一絶縁層内にゲート電極が設けられ、
前記第二絶縁層内にはゲート電極が設けられておらず、
水平方向において、前記第一絶縁層の隣に前記第二絶縁層が配置され、
前記第二絶縁層の下方に位置する第二導電型炭化ケイ素層の間の第二距離Ｌ２が、前記第一絶縁層の下方に位置する第二導電型炭化ケイ素層の間の第一距離Ｌ１よりも長くなっている。
本発明による炭化ケイ素半導体装置では、
水平方向において、前記第一絶縁層と前記第二絶縁層とが交互に配置されてもよい。
本発明による炭化ケイ素半導体装置では、
水平方向において、ある第一絶縁層の隣に前記第二絶縁層が配置され、当該第二絶縁層の隣に別の第一絶縁層が配置されるという周期で、前記第一絶縁層と前記第二絶縁層とが配置されてもよい。
本発明による炭化ケイ素半導体装置において、
前記第一絶縁層の厚みから前記ゲート電極の厚みを差し引いた厚みと前記第二絶縁層の厚みは同じ厚さとなってもよい。
本発明による炭化ケイ素半導体装置において、
前記絶縁層が複数設けられ、
隣り合った前記絶縁層の間の水平方向の距離の各々が等しくなってもよい。
本発明による炭化ケイ素半導体装置において、
前記第一絶縁層及び前記第二絶縁層が複数設けられ、
隣り合った前記第一絶縁層と前記第二絶縁層との間の水平方向の距離の各々が等しくなってもよい。
本発明による炭化ケイ素半導体装置において、
前記第二距離Ｌ２は、前記第一距離Ｌ１の１．２５倍以上２倍以下となってもよい。
本発明による炭化ケイ素半導体装置において、
前記第二導電型炭化ケイ素層のうち前記ソース電極と接触する部分は、前記第二導電型炭化ケイ素層のうち前記ソース電極と接触しない部分と比較して不純物の濃度が高くなってもよい。
本発明による炭化ケイ素半導体装置において、
前記第一導電型のソース領域における不純物の濃度は、前記第一導電型炭化ケイ素層における不純物の濃度よりも高くなってもよい。
本発明によれば、内部にゲート電極が設けられていない第二絶縁層の下方に位置する第二導電型炭化ケイ素層の間の第二距離Ｌ２が、内部にゲート電極が設けられている第一絶縁層の下方に位置する第二導電型炭化ケイ素層の間の第一距離Ｌ１よりも長くなっている。また、水平方向において、第一絶縁層の隣に第二絶縁層が配置されている。このため、炭化ケイ素半導体装置に大きな電圧が加わったときに、内部にゲート電極が設けられた第一絶縁層ではなく内部にゲート電極が設けられていない第二絶縁層に電界を集中させることができる。このため、ゲート電極の下方に位置するゲート絶縁膜にかかる電界強度を緩和することができ、大きなアバランシェ耐量を得ることができる。
図１は、本発明の第１の実施の形態による炭化ケイ素半導体装置の断面図である。 図２（ａ）−（ｃ）は、本発明の第１の実施の形態による炭化ケイ素半導体装置を製造する工程を示した断面図である。 図３（ａ）−（ｃ）は、本発明の第１の実施の形態による炭化ケイ素半導体装置を製造する工程を示した断面図であって、図２（ｃ）以降の工程を示した断面図である。 図４は、本発明の第１の実施の形態による炭化ケイ素半導体装置の上方平面図である。 図５は、本発明の第２の実施の形態による炭化ケイ素半導体装置の断面図である。 図６は、本発明の第２の実施の形態による炭化ケイ素半導体装置の上方平面図である。
第１の実施の形態
《構成》
以下、本発明に係る炭化ケイ素半導体装置の第１の実施の形態について、図面を参照して説明する。
本実施の形態の炭化ケイ素半導体装置は、例えばプレーナゲート型の縦型ＭＯＳＦＥＴである。以下では、炭化ケイ素半導体装置としてこのプレーナゲート型の縦型ＭＯＳＦＥＴを用いて説明するが、これはあくまでも半導体装置の一例に過ぎず、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）等のＭＯＳゲートを有する他のデバイス構造にも適用することができることには留意が必要である。
図１に示すように、本実施の形態の炭化ケイ素半導体装置は、高濃度のｎ型の炭化ケイ素半導体基板１１（第一導電型炭化ケイ素基板）と、高濃度のｎ型の炭化ケイ素半導体基板１１上に形成された低濃度のｎ型の炭化ケイ素層１２（特許請求の範囲の「第一導電型炭化ケイ素層」に対応する。）と、低濃度のｎ型の炭化ケイ素層１２上に、水平方向で複数設けられ、Ｐボディを構成する低濃度のｐ型の炭化ケイ素領域１３と、を備えている。
また、本実施の形態の炭化ケイ素半導体装置は、低濃度のｐ型の炭化ケイ素領域１３内に形成された高濃度のｎ型のソース領域１７（特許請求の範囲の「第一導電型のソース領域」に対応する。）と、低濃度のｐ型の炭化ケイ素領域１３内に形成された高濃度のｐ型の炭化ケイ素領域１８も備えている。また、本実施の形態の炭化ケイ素半導体装置は、隣り合ったｐ型の炭化ケイ素領域１３，１８の間に位置するｎ型の炭化ケイ素層１２上に設けられた絶縁層２１，２２を備えている。なお、本実施の形態の低濃度のｐ型の炭化ケイ素領域１３及び高濃度のｐ型の炭化ケイ素領域１８が、特許請求の範囲の「第二導電型炭化ケイ素層」に対応している。
上述の絶縁層２１，２２は、低濃度のｐ型の炭化ケイ素領域１３及びｎ型のソース領域１７上に位置する複数の第一絶縁層２１と、高濃度のｐ型の炭化ケイ素領域１８上に位置し、ソース領域上には位置しない複数の第二絶縁層２２と、を有している。つまり、第一絶縁層２１は隣り合った低濃度のｐ型の炭化ケイ素領域１３の間に位置するｎ型の炭化ケイ素層１２上に設けられ、他方、第二絶縁層２２は隣り合った高濃度のｐ型の炭化ケイ素領域１８の間に位置するｎ型の炭化ケイ素層１２上に設けられている。
第一絶縁層２１内には例えばポリシリコン等からなるゲート電極３１が設けられているが、第二絶縁層２２内にはゲート電極３１が設けられていない。また、水平方向（図１の左右方向）において、第一絶縁層２１が第二絶縁層２２の隣に配置されており、本実施の形態では、その一例として、第二絶縁層２２が第一絶縁層２１の両隣に配置されており、第一絶縁層２１と第二絶縁層２２とが交互に配置されている。また、本実施の形態では、隣り合った第一絶縁層２１と第二絶縁層２２との間の水平方向の距離の各々が等しくなっている。
ところで、本願において、第一絶縁層２１の隣に第二絶縁層２２が配置されるとは、第一絶縁層２１の一側方又は両側方に第一絶縁層２１ではなく第二絶縁層２２が配置されることを意味する。第一絶縁層２１の一側方に第二絶縁層２２が配置されている態様においては、第一絶縁層２１の一側方には第二絶縁層２２が配置されるが、第一絶縁層２１の他側方には第一絶縁層２１が配置されることとなる（後述する第２の実施の形態参照）。他方、第一絶縁層２１の両側方に第二絶縁層２２が配置されている態様においては、例えば本実施の形態のように、第一絶縁層２１と第二絶縁層２２とが交互に配置されることとなる。
また、絶縁層２１，２２、高濃度のｎ型のソース領域１７及び高濃度のｐ型の炭化ケイ素領域１８上にはソース電極３２が設けられている。また、高濃度のｎ型の炭化ケイ素半導体基板１１の裏面にはドレイン電極３６が設けられている。
また、第二絶縁層２２の下方に位置する隣り合ったｐ型の炭化ケイ素領域１８の間の第二距離Ｌ２は、第一絶縁層２１の下方に位置する隣り合ったｐ型の炭化ケイ素領域１３の間の第一距離Ｌ１よりも長くなっており、Ｌ２＞Ｌ１となっている。
本実施の形態では、第一絶縁層２１の厚みからゲート電極３１の厚みを差し引いた厚みと第二絶縁層２２の厚みは同じ厚さとなっている。なお、本実施の形態に関する図１乃至図３（ａ）−（ｃ）及び第２の実施の形態に関する図５では、第一絶縁層２１の厚みと第二絶縁層２２の厚みが同じ厚みとなっているようにして示されているが、これは、これらの図面が構成の概略を示しているに過ぎないためである。実際には、第一絶縁層２１の厚みからゲート電極３１の厚みを差し引いた厚みと第二絶縁層２２の厚みは同じ厚さとなっている。また、本実施の形態では、第一絶縁層２１の幅と第二絶縁層２２の幅は同じ長さとなっている。
ところで、第二絶縁層２２の下方に位置する隣り合ったｐ型の炭化ケイ素領域１８の間の第二距離Ｌ２は、第一絶縁層２１の下方に位置する隣り合ったｐ型の炭化ケイ素領域１３の間の第一距離Ｌ１の例えば１．２５倍以上２倍以下となっていることが好ましい。
本実施の形態では、ｐ型の炭化ケイ素領域１３，１８のうちソース電極３２と接触する部分は、ｐ型の炭化ケイ素領域１３，１８のうちソース電極３２と接触しない部分と比較して不純物の濃度が高くなっている。つまり、ｐ型の炭化ケイ素領域１３，１８のうちソース電極３２と接触する部分は高濃度のｐ型の炭化ケイ素領域１８となり、ｐ型の炭化ケイ素領域１３，１８のうちソース電極３２と接触しない部分は低濃度のｐ型の炭化ケイ素領域１３となっている。また、ｎ型のソース領域１７における不純物の濃度は、ｎ型の炭化ケイ素層１２における不純物の濃度よりも高くなっている。
図４は、本実施の形態による炭化ケイ素半導体装置の第一絶縁層２１及び第二絶縁層２２を上方から見た上方平面図である。この図４に示すように、本実施の形態では、第一絶縁層２１及び第二絶縁層２２はストライプ形状となっている。
《製造工程》
次に、上述した構成からなる本実施の形態の炭化ケイ素半導体装置の製造工程の一例について、主に図２（ａ）−（ｃ）及び図３（ａ）−（ｃ）を用いて説明する。
まず、高濃度のｎ型の炭化ケイ素半導体基板１１を準備する（図２（ａ）参照）。
次に、高濃度のｎ型の炭化ケイ素半導体基板１１上に、エピタキシャル成長によって低濃度のｎ型の炭化ケイ素層１２を形成する（図２（ａ）参照）。
次に、例えば酸化膜等からなるマスクが低濃度のｎ型の炭化ケイ素層１２の表面一面に積層される。次に、このマスクの所定の箇所に開口が設けられ、この開口を介してＰ型不純物イオンを注入することによって低濃度のｐ型の炭化ケイ素領域１３が形成される（図２（ｂ）参照）。なお、この低濃度のｐ型の炭化ケイ素領域１３はストライプ形状で形成されており（図４参照）、後ほど形成される第二絶縁層２２の下方に位置することとなるｐ型の炭化ケイ素領域１３の間の第二距離Ｌ２は、後ほど形成される第一絶縁層２１の下方に位置することとなるｐ型の炭化ケイ素領域１３の間の第一距離Ｌ１よりも長くなっている。このように低濃度のｐ型の炭化ケイ素領域１３が形成されると、その後でマスクが除去される。
次に、例えば酸化膜等からなるマスクが低濃度のｎ型の炭化ケイ素層１２及び低濃度のｐ型の炭化ケイ素領域１３の表面一面に積層される。次に、このマスクの所定の箇所に開口が設けられ、この開口を介してｐ型の不純物イオンを注入することによって高濃度のｐ型の炭化ケイ素領域１８が形成される（図２（ｃ）参照）。なお、この高濃度のｐ型の炭化ケイ素領域１８は、第二絶縁層２２の下方に位置することとなるｐ型の炭化ケイ素領域１３に形成され、隣り合った高濃度のｐ型の炭化ケイ素領域１８の間の距離が第二距離Ｌ２となる。このように高濃度のｐ型の炭化ケイ素領域１８が形成されると、その後でマスクが除去される。
次に、例えば酸化膜等からなるマスクが低濃度のｎ型の炭化ケイ素層１２、高濃度のｐ型の炭化ケイ素領域１８及び低濃度のｐ型の炭化ケイ素領域１３の表面一面に積層される。次に、このマスクの所定の箇所に開口が設けられ、この開口を介してｎ型の不純物イオンを注入することによって高濃度のｎ型のソース領域１７が形成される（図２（ｃ）参照）。なお、この高濃度のｎ型のソース領域１７は高濃度のｐ型の炭化ケイ素領域１８に隣接するように形成される。このように高濃度のｎ型のソース領域１７が形成されると、その後でマスクが除去される。
次に、例えばアルゴン等の不活性ガスの雰囲気内で活性化アニールが行われる。
次に、図２（ｃ）に示された低濃度のｎ型の炭化ケイ素層１２、高濃度のｎ型の炭化ケイ素層１７及び高濃度のｐ型の炭化ケイ素領域１８の表面一面に酸化膜２９が積層される。
次に、ポリシリコンを酸化膜２９の表面に積層し、その後で、パターニングして、ゲート電極３１となる箇所のポリシリコンのみを残す（図３（ａ）参照）。
次に、酸化膜２９及びゲート電極３１の表面一面に酸化膜を積層し、その後で、パターニングして第一絶縁層２１及び第二絶縁層２２が配置される箇所の酸化膜のみを残す（図３（ｂ）参照）。このことによって、第一絶縁層２１及び第二絶縁層２２が形成される。
次に、第一絶縁層２１、第二絶縁層２２、高濃度のｎ型の炭化ケイ素層１７及び高濃度のｐ型の炭化ケイ素領域１８の表面一面に、ソース電極３２を積層し、高濃度のｎ型の炭化ケイ素半導体基板１１の裏面にドレイン電極３６を設ける（図３（ｃ）参照）。以上のようにして炭化ケイ素半導体装置が製造される。
《効果》
次に、上述した構成からなる本実施の形態によって達成される効果であって、まだ述べていない効果又はとりわけ重要な効果について説明する。
理解を助けるために、以下では、電気力線を電流に用いられる用語を用いて説明する。電圧をかけて電気力線がドレイン電極３６側（図１の下側）から流入した場合には、当該電気力線はｐ型の炭化ケイ素領域１３，１８に向かって流れる。そして、ｐ型の炭化ケイ素領域１３，１８が設けられていない箇所の下方から流入した電気力線は、ｐ型の炭化ケイ素領域１３，１８の下方側の角又はｐ型の炭化ケイ素領域１３，１８の側方からｐ型の炭化ケイ素領域１３，１８内に流入される。一般には、炭化ケイ素においては横方向（図１の横方向）に流れる電気力線に対して絶縁破壊が起きやすくなっている。この点、本実施の形態では、第二絶縁層２２の下方に位置するｐ型の炭化ケイ素領域１８の間の第二距離Ｌ２は、第一絶縁層２１の下方に位置するｐ型の炭化ケイ素領域１３の間の第一距離Ｌ１よりも長くなっていることから、第二絶縁層２２の下方に位置するｐ型の炭化ケイ素領域１８の間の下方から流入される電気力線の本数は、第一絶縁層２１の下方に位置するｐ型の炭化ケイ素領域１３の間の下方から流入される電気力線の本数よりも多くなる。以上述べたことから、本実施の形態の態様では、第二絶縁層２２の下方に位置するｐ型の炭化ケイ素領域１８の間の下方から流入される電気力線によって絶縁破壊が最も発生しやすくなる。
このため、本実施の形態によれば、ゲート電極３１の下方のゲート絶縁膜２１ａの電界が高くなる前に、第二絶縁層２２の下方に位置する高濃度のｐ型の炭化ケイ素領域１８でアバランシェ降伏を起こさせることができ、アバランシェ電流をｎ型のソース領域１７の下方を通らずにソース電極３２に流れ込ませることができる。このため、アバランシェ電流による低濃度のｐ型の炭化ケイ素領域１３での電圧降下が小さくなり、寄生バイポーラトランジスタの動作が抑制され、アバランシェ破壊耐量を向上させることができる。このように、本実施の形態によれば、ゲート電極３１の下方のゲート絶縁膜２１ａにかかる電界強度を緩和することができ、アバランシェ破壊耐量を向上させることができる。なお、本実施の形態によれば、従来技術のようにｐ型の炭化ケイ素領域の間隔を狭くしたりｐ型の炭化ケイ素領域を深くしたりする、必要がない。
また、本実施の形態では、水平方向において、第一絶縁層２１の隣に第二絶縁層２２が配置されている。このため、第一絶縁層２１の下方に位置するｐ型の炭化ケイ素領域１３ではなく第二絶縁層２２の下方に位置するｐ型の炭化ケイ素領域１８に電界を集中させることができる。特に本実施の形態では、水平方向において、第一絶縁層２１と第二絶縁層２２とが交互に配置されており、第一絶縁層２１の両隣には必ず第二絶縁層２２が配置されることとなる。このため、炭化ケイ素半導体装置に大きな電圧が加わった際に、ゲート電極３１が含まれる第一絶縁層２１ではなくゲート電極３１が含まれない第二絶縁層２２に電界をより確実に集中させることができる。したがって、ゲート絶縁膜２１ａにかかる電界強度をより確実に緩和することができ、アバランシェ破壊耐量をより確実に向上させることができる。
また、本実施の形態によれば、既に述べたように従来技術のようにｐ型の炭化ケイ素領域を深くする必要がないので、ゲート絶縁膜２１ａの下方に形成されるＪＦＥＴ構造（ジャンクションＦＥＴ構造）によるオン抵抗の増加を抑制することができ、オン抵抗を小さくすることができる。
また、このようにｐ型の炭化ケイ素領域を深くする必要がないので、ｐ型不純物イオンを打ち込むために大きなエネルギーを必要としない。このため、本実施の形態によれば、結晶欠陥領域を少なくすることができ、リーク電流の増大を抑えることができる。
ちなみに、第二距離Ｌ２は第一距離Ｌ１の１．２５倍以上２倍以下となっていることが好ましい。仮に第一距離Ｌ１が２μｍであるとすると、第二距離Ｌ２は２．５μｍ〜４．０μｍとなっていることが好ましい。第二距離Ｌ２の長さと第一距離Ｌ１の長さがあまりに近い長さとなっていると、ゲート電極３１が含まれる第一絶縁層２１ではなくゲート電極３１が含まれない第二絶縁層２２に電界を集中させるという効果を得にくいことから第二距離Ｌ２は第一距離Ｌ１の１．２５倍以上であることが好ましい。他方、第二距離Ｌ２の長さを長くすると必然的に第二絶縁層２２の幅を長くする必要がある。この点、第二絶縁層２２にはゲート電極３１が設けられないことから、電流を流すうえでは無駄な領域となる。したがって、第二絶縁層２２が占める領域の大きさは極力抑える方がよく、第二距離Ｌ２は第一距離Ｌ１の２倍以下であることが好ましい。
また、本実施の形態では、第一絶縁層２１の厚みからゲート電極３１の厚みを差し引いた厚みと第二絶縁層２２の厚みは同じ厚さとなっている。これは、上述したように、第一絶縁層２１と第二絶縁層２２を同様の手法によって形成した結果である。このように第一絶縁層２１と第二絶縁層２２を同様の手法によって形成することによって、製造方法を簡便にすることができる。
また、本実施の形態では、隣り合った第一絶縁層２１と第二絶縁層２２との間の水平方向の距離の各々が等しくなっている。このため、炭化ケイ素半導体装置に大きな電圧が加わっても、発生した電界を均等に各第二絶縁層２２に集中させることができる。このため、ムラ無く確実に、ゲート絶縁膜２１ａにかかる電界強度を緩和することができる。
また、本実施の形態では、ソース電極３２と接触する部分は高濃度のｐ型の炭化ケイ素領域１８となっている。このため、この高濃度のｐ型の炭化ケイ素領域１８において、ソース電極３２とのオーミック接触を十分に取ることができる。また、ｎ型のソース領域１７における不純物の濃度が高くなっていることから、ｎ型のソース領域１７においても、ソース電極３２とのオーミック接触を十分に取ることができる。
第２の実施の形態
次に、主に図５及び図６を用いて、本発明の第２の実施の形態について説明する。
第１の実施の形態では、水平方向において、第一絶縁層２１の隣に第二絶縁層２２が配置されていることの一例として、第一絶縁層２１と第二絶縁層２２とが交互に配置される態様を用いて説明したが、第２の実施の形態では、図５及び図６に示すように、水平方向において、ある第一絶縁層２１の隣に第二絶縁層２２が配置され、当該第二絶縁層２２の隣に別の第一絶縁層２１が配置されるという周期で、第一絶縁層２１と第二絶縁層２２とが配置される態様を用いて説明する。
第２の実施の形態において、その他の構成は、第１の実施の形態と略同一の態様となっている。第２の実施の形態において、第１の実施の形態と同一部分には同一符号を付して詳細な説明は省略する。
本実施の形態でも、第１の実施の形態と同様の効果を奏することができる。第１の実施の形態で詳細に説明したことから、本実施の形態における効果の説明は固有な部分に留める。
本実施の形態では、水平方向において、ある第一絶縁層２１（例えば図５及び図６の左から２つ目の第一絶縁層２１）の隣に第二絶縁層２２が配置され、当該第二絶縁層２２の隣に別の第一絶縁層２１（例えば図５及び図６の最も右に位置する第一絶縁層２１）が配置されるという周期で、第一絶縁層２１と第二絶縁層２２とが配置される。つまり、以降、左から順番に、第一絶縁層２１、第二絶縁層２２、第一絶縁層２１、第一絶縁層２１、第二絶縁層２２、第一絶縁層２１、・・・と繰り返されることとなる。このため、各第一絶縁層２１の隣には必ず一つの第二絶縁層２２が配置されることとなる。この結果、炭化ケイ素半導体装置に大きな電圧が加わった際に、ゲート電極３１が含まれる第一絶縁層２１ではなくゲート電極３１が含まれない第二絶縁層２２に電界を集中させることができる。このため、各ゲート絶縁膜２１ａにかかる電界強度を緩和することができ、アバランシェ破壊耐量を向上させることを期待することができる。
また、本実施の形態によれば第二絶縁層２２の数を減らすことができる。上述したように、第二絶縁層２２にはゲート電極３１が設けられないことから、電流を流すうえでは無駄な領域となる。この点、本実施の形態によれば、第二絶縁層２２の占める領域を小さくすることができるので、電流を流すうえで無駄な領域を減らすことができる。
最後になったが、上述した各実施の形態の記載及び図面の開示は、特許請求の範囲に記載された発明を説明するための一例に過ぎず、上述した実施の形態の記載又は図面の開示によって特許請求の範囲に記載された発明が限定されることはない。
１１ 炭化ケイ素半導体基板（第一導電型炭化ケイ素基板）
１２ ｎ型の炭化ケイ素層（第一導電型炭化ケイ素層）
１３ ｐ型の炭化ケイ素領域（第二導電型炭化ケイ素層）
１７ ｎ型のソース領域（第一導電型のソース領域）
１８ 高濃度のｐ型の炭化ケイ素領域（第二導電型炭化ケイ素層）
２１ 第一絶縁層
２１ａ ゲート絶縁膜
２２ 第二絶縁層
３１ ゲート電極
３２ ソース電極
３６ ドレイン電極

Claims (9)

  1. 第一導電型炭化ケイ素層と、
    前記第一導電型炭化ケイ素層上に、水平方向で複数設けられた第二導電型炭化ケイ素層と、
    前記第二導電型炭化ケイ素層内に形成された第一導電型のソース領域と、
    隣り合った第二導電型炭化ケイ素層の間に位置する前記第一導電型炭化ケイ素層上に設けられた絶縁層と、
    を備え、
    前記絶縁層は、前記第二導電型炭化ケイ素層及び前記ソース領域上に位置する第一絶縁層と、前記第二導電型炭化ケイ素層上に位置し、前記ソース領域上には位置しない第二絶縁層と、を有し、
    前記第一絶縁層内にゲート電極が設けられ、
    前記第二絶縁層内にはゲート電極が設けられておらず、
    水平方向において、前記第一絶縁層の隣に前記第二絶縁層が配置され、
    前記第二絶縁層の下方に位置する第二導電型炭化ケイ素層の間の第二距離Ｌ２は、前記第一絶縁層の下方に位置する第二導電型炭化ケイ素層の間の第一距離Ｌ１よりも長くなっていることを特徴とする炭化ケイ素半導体装置。
  2. 水平方向において、前記第一絶縁層と前記第二絶縁層とが交互に配置されることを特徴とする請求項１に記載の炭化ケイ素半導体装置。
  3. 水平方向において、ある第一絶縁層の隣に前記第二絶縁層が配置され、当該第二絶縁層の隣に別の第一絶縁層が配置されるという周期で、前記第一絶縁層と前記第二絶縁層とが配置されることを特徴とする請求項１に記載の炭化ケイ素半導体装置。
  4. 前記第一絶縁層の厚みから前記ゲート電極の厚みを差し引いた厚みと前記第二絶縁層の厚みは同じ厚さとなっていることを特徴とする請求項１乃至３のいずれか１項に記載の炭化ケイ素半導体装置。
  5. 前記絶縁層が複数設けられ、
    隣り合った前記絶縁層の間の水平方向の距離の各々が等しくなっていることを特徴とする請求項１乃至４のいずれか１項に記載の炭化ケイ素半導体装置。
  6. 前記第一絶縁層及び前記第二絶縁層が複数設けられ、
    隣り合った前記第一絶縁層と前記第二絶縁層との間の水平方向の距離の各々が等しくなっていることを特徴とする請求項２に記載の炭化ケイ素半導体装置。
  7. 前記第二距離Ｌ２は、前記第一距離Ｌ１の１．２５倍以上２倍以下となっていることを特徴とする請求項１乃至６のいずれか１項に記載の炭化ケイ素半導体装置。
  8. 前記第二導電型炭化ケイ素層のうち前記ソース電極と接触する部分は、前記第二導電型炭化ケイ素層のうち前記ソース電極と接触しない部分と比較して不純物の濃度が高くなっていることを特徴とする請求項１乃至７のいずれか１項に記載の炭化ケイ素半導体装置。
  9. 前記第一導電型のソース領域における不純物の濃度は、前記第一導電型炭化ケイ素層における不純物の濃度よりも高くなっていることを特徴とする請求項１乃至８のいずれか１項に記載の炭化ケイ素半導体装置。
JP2015504450A 2014-09-26 2014-09-26 炭化ケイ素半導体装置 Active JP5784860B1 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2014/075720 WO2016046984A1 (ja) 2014-09-26 2014-09-26 炭化ケイ素半導体装置

Publications (2)

Publication Number Publication Date
JP5784860B1 true JP5784860B1 (ja) 2015-09-24
JPWO2016046984A1 JPWO2016046984A1 (ja) 2017-04-27

Family

ID=54200796

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015504450A Active JP5784860B1 (ja) 2014-09-26 2014-09-26 炭化ケイ素半導体装置

Country Status (2)

Country Link
JP (1) JP5784860B1 (ja)
WO (1) WO2016046984A1 (ja)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02281662A (ja) * 1989-04-21 1990-11-19 Mitsubishi Electric Corp 半導体装置
JP2692350B2 (ja) * 1990-04-02 1997-12-17 富士電機株式会社 Ｍｏｓ型半導体素子
JP2000294770A (ja) * 1999-04-09 2000-10-20 Rohm Co Ltd 半導体装置

Also Published As

Publication number Publication date
JPWO2016046984A1 (ja) 2017-04-27
WO2016046984A1 (ja) 2016-03-31

Similar Documents

Publication Publication Date Title
JP4900662B2 (ja) ショットキーダイオードを内蔵した炭化ケイ素ｍｏｓ電界効果トランジスタおよびその製造方法
CN103928519B (zh) 半导体元件
JP5586887B2 (ja) 半導体装置及びその製造方法
US7928505B2 (en) Semiconductor device with vertical trench and lightly doped region
JP5776610B2 (ja) 炭化珪素半導体装置およびその製造方法
JP7180402B2 (ja) 半導体装置
US20170110571A1 (en) Semiconductor device and method of manufacturing semiconductor device
US9653595B2 (en) Semiconductor device and semiconductor device fabrication method
JP5693851B2 (ja) 半導体装置
JP6224242B2 (ja) 炭化珪素半導体装置
JP6740986B2 (ja) 炭化珪素半導体装置およびその製造方法
JP6415749B2 (ja) 炭化珪素半導体装置
JP2012074441A (ja) 電力用半導体装置
US20180040687A1 (en) Semiconductor device and method of manufacturing semiconductor device
JP4698767B2 (ja) 半導体装置
JP7278914B2 (ja) 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
KR101360070B1 (ko) 반도체 소자 및 그 제조 방법
JP6338134B2 (ja) 炭化ケイ素縦型ｍｏｓｆｅｔ及びその製造方法
JP2006261562A (ja) 半導体装置
JP5680460B2 (ja) 電力用半導体装置
JP2014187200A (ja) 半導体装置の製造方法
JP5784860B1 (ja) 炭化ケイ素半導体装置
KR101339277B1 (ko) 반도체 소자 및 그 제조 방법
JP2017098371A (ja) 半導体装置およびその製造方法
JP7119922B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150623

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150722

R150 Certificate of patent or registration of utility model

Ref document number: 5784860

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150