JP5771737B2

JP5771737B2 - 微小信号検出方法及びシステム

Info

Publication number: JP5771737B2
Application number: JP2014500129A
Authority: JP
Inventors: ▲ウェン▼ 李; 久亮金井; 植松　裕; 裕植松; 幕内　雅巳; 雅巳幕内
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 2012-02-17
Filing date: 2013-01-21
Publication date: 2015-09-02
Anticipated expiration: 2033-01-21
Also published as: WO2013121831A1; US20150012249A1; JPWO2013121831A1

Description

本発明は、微小信号を検出する方法及びシステムに関するものである。

従来の信号検出方法及びシステムとして、雑音から信号を検出するため、空間或いは時間的な平均加算などでデータ処理により雑音レベルを低減し、信号対ノイズ比を向上して微小信号を検出する。
例えば、半導体検査・計測装置は、計測および検査対象のウエハにレーザや光、電子ビーム等を照射し、発生する散乱光や二次電子から計測や検出信号を生成し、計測や検出信号に基づいて、計測および検査を行う装置である。この半導体検査・計測装置を用いて、半導体製造を検査する場合には、製造過程における異常や不良の発生を早期に、あるいは事前に検知するため、各製造工程の終了時において半導体ウエハ上のパターン計測および検査が行われる。前記半導体検査・計測装置の信号検出系は、一般的に検査対象から発生した光や電子信号を検出する検出器と前記信号を電気信号に変換・増幅・処理回路から構成する。この検出器や検出回路には様々なノイズが入り、これらのノイズは、一般的にランダムノイズである。有効な信号を感度よく検出するために、例えばノイズのランダム性を利用して、平均化処理を行うものがある。例えば、特許文献１では「ある入力信号に対して応答する信号を検出対象とし、特に時間的に変化する複数の応答信号を検出する多チャンネルの微弱信号検出系において、入力信号を時分割多重すると共に、多重化の条件を最適化し、応答信号に対して２段階の平均化処理を施すことにより、微弱信号を高いＳＮ比で検出する。」と記載されている。（特許文献１参照）

特開２００８−２８６７３６号公報

但し近年、半導体プロセスの微細化に伴い、検査計測装置のセンサ出力信号は小さくなってきており、信号対ノイズ比（ＳｉｇｎａｌｔｏＮｏｉｓｅＲａｔｉｏ：ＳＮＲ）が信号検出限界である１以下となる。ＳＮＲが１以下の信号を検出するために、膨大な加算チャネルによってノイズを低減することは、巨大な物理サイズ制約と膨大なコストが必要となり、現実的に困難である。

医療装置や分析装置では高性能化、高スループット化、ポータブル化など小型化を実現するために、そこでもＳＮＲが1以下となる微小信号の検出技術の要求が高まっている。さらに現在高度成長しているヘルスケアや体内埋め込み機器や生体信号応用機器など分野でも、ノイズ環境の悪いところで使用されると共に、省電力化のため微弱な信号のやり取りが必要である。これらの信号検出システムにおいても、従来の多チャネル加算方式や長時間平均演算方式では、処理データの大量化によりサイズの膨大化、コストアップ、消費電力の増加に繋がって、低コスト化、省電力化、小型化の実現が困難である。

本発明はこのような状況に鑑みてなされたものであり、上記課題を解決する微小信号検出方法およびそれを実現するシステムを提供するものである。

上記課題を解決するために、特許請求の範囲に記載の構成をとるものである。例えば、本発明による微小信号検出システムは、入力信号を変換・増幅する回路と、前記増幅回路によって変換・増幅された入力信号から微小信号の有り無しを判別するとともに、微小信号の有無の情報をイベント信号として出力する非線形アナログフロントエンド回路と、前記非線形アナログフロントエンド回路によって出力されたイベント信号に基づき動作モード制御を駆動し、前記変換・増幅された入力信号をアナログデジタル変換するアナログデジタル変換回路と、前記イベント信号により動作モード制御を駆動し、前記アナログデジタル変換された信号を転送するデータ転送回路と、前記イベント信号により動作モード制御を駆動し、前記データ転送回路より転送された信号をデジタル信号処理・検出するデジタル信号処理回路と、前記非線形アナログフロントエンド回路の特性パラメータを微小信号とノイズの特性に応じて制御するパラメータ制御回路と、を有する。

本発明によれば、低コスト化、省電力化、小型化を可能にする微小信号検出方法及びシステムを実現することができる。

一般的微小信号検出システムの概略構成を示す図である。本発明の実施形態による微小信号検出システムの概略構成を示す図である。本発明の実施形態による双安定系システムの回路実現の概略を示す図である。本発明の実施形態による低信号対ノイズ比の微小信号検出のシミュレーションのシステム構成図である。本発明の実施形態による低信号対ノイズ比の微小信号検出のシミュレーション結果を示す図である。双安定系システムの概念図である。確立共鳴の物理的イメージである。一般的並列処理微小信号検出システムの概略構成を示す図である。第２の実施形態による微小信号検出システムの概略構成を示す図である。双安定系システムにおいて、パラメータが最適値でない場合でも信号検出率を改善可能な改良型双安定系システムの回路構成を示す図である。リセット信号生成部の回路構成の一例を示す図である。信号整形部の回路構成の一例を示す図である。ローパスフィルタと比較器を適用した改良型双安定系システムの回路構成を示す図である。双安定系システムにおいて、システムパラメータが最適値から外れた場合の低信号対ノイズ比の微小信号検出のシミュレーション結果を示す図である。改良型双安定系システムを適用した場合の低信号対ノイズ比の微小信号検出のシミュレーション結果を示す図である。システムパラメータと信号検出率の関係を示す。

以下、添付図面を参照して本発明の実施形態について説明する。添付図面では、機能的に同じ要素は同じ番号で表示される場合もある。なお、添付図面は本発明の原理に則った具体的な実施形態と実装例を示しているが、これらは本発明の理解のためのものであり、決して本発明を限定的に解釈するために用いられるものではない。

本実施形態では、当業者が本発明を実施するのに十分詳細にその説明がなされているが、他の実装・形態も可能で、本発明の技術的思想の範囲と精神を逸脱することなく構成・構造の変更や多様な要素の置き換えが可能であることを理解する必要がある。従って、以降の記述をこれに限定して解釈してはならない。

まず初めに、一般的な微小信号検出システムの構成について説明する。
図１は、一般的な信号を検出システムの構成を示す図である。信号変換・増幅回路１０１は入力信号２０１（ノイズを含む信号）を必要な物理量、例えば電流から電圧に変換して、後段の処理が必要なレベルに増幅する。アナログデジタル信号変換回路１０２は、増幅されたアナログ信号をデジタル信号に変換して、データ転送回路１０３に経由して、高機能なデジタル信号処理回路１０４に入力される。デジタル信号処理回路１０４で様々な信号処理手法に用いて、ノイズを含む信号から有効な信号を分離・検出する。

産業社会用異常監視システム、半導体欠陥・異物検査装置や、医療機器、生体信号監視装置等システム・装置の場合は、信号がなくてもバックグランドノイズが常に存在する。信号対ノイズ比（ＳＮＲ）が低い場合は、特にＳＮＲ＜1の場合において、ノイズから信号を検出するために、常にフィルタや積算処理など大量データの転送と処理が必要である。

例えば特許文献１に示す手法のように、周期信号に対して、時間軸で信号周期毎データをフレームに分けて、フレーム加算によりランダムノイズ分を低減して、信号対ノイズ比を向上して信号検出する。

一般的に、ガウス分布ランダムノイズの場合は、ＳＮＲが向上する倍率Ｋと、加算処理回数Ｍの間に、Ｍ＝Ｋ＾２の関係がある。例えば、検査装置で信号検出が必要なＳＮＲが６以上に達成するために、ＳＮＲが１の場合が３６回の加算が必要である。
一方、ＳＮＲが０．５の場合は、加算回数が１４４回になる。ＳＮＲは０．２まで劣化すると、必要な加算回数が９００回まで膨大化する。このような低信号対ノイズ比の信号を検出するために、図１に示した従来の検出方式は低コスト、省電力での実現は困難である。
［第１の実施形態］

図２は、本発明の第１の実施形態による微小信号検出システムの構成を示す図である。
図２の構成を採用すれば、信号対ノイズ比（ＳＮＲ）が劣化した環境でも低コスト、省電力システム構成で微小信号の検出ができるようになる。

図２に示すように、微小信号検出システムは、ノイズによって信号対ノイズ比が低くなり、ノイズに埋められた信号である微小信号を必要な物理量に変換・増幅する信号変換・増幅回路１０１と、ノイズに埋められた微小信号の有無を検出できる非線形装システムアナログフロントエンド（ＡＦＥ）回路１１１と、アナログデジタル信号変換器1１２と、データ転送回路1１３と、デジタル信号処理回路1１４と、アナログフロントエンド回路１１１の特性パラメータを最適化制御するパラメータ制御回路１１５と、を有する。

ノイズに埋められた微小信号を含む入力信号２０１がアナログフロントエンド回路１１１に入力されると、アナログフロントエンド回路１１１が該入力信号に対して微小信号の有り無し状態をアナログフロントエンド回路のパラメータ最適化で高い確率で検出する。

そして、微小信号の有り無しを検出した後、検出結果に基づいてアナログフロントエンド回路１１１から微小信号の有り無し情報を含むイベント信号２０５が出力され、このイベント信号２０５は後段のアナログデジタル信号変換回路１１２と、データ信号転送回路１１３と、デジタル信号処理回路１１４に入力される。アナログデジタル信号変換回路１１２と、データ転送回路１１３と、デジタル信号処理回路１１４は、基本的にイベント駆動処理回路であり、これらの回路の動作モードはイベント信号２０５に含まれる信号の有り無しの情報により制御される。

イベント信号２０５が信号無しの情報である時は、アナログデジタル信号変換回路１１２と、データ転送回路１１３と、デジタル信号処理回路１１４は休止モードあるいは省電力モード状態になり、電力の消費を低減する。

イベント信号２０５が信号有りの情報である時は、アナログデジタル信号変換回路１１２と、データ転送回路１１３と、デジタル信号処理回路１１４は動作モードに切り替えられ、信号変換・増幅回路１０１で処理された入力信号２０２に対し、アナログデジタル変換、必要最小量のデータ転送と信号処理をして、微小信号の検出を行う。

本実施形態の微小信号検出システムを実現するために、ノイズに埋められた微小信号の有り無しを判別できるアナログフロントエンド回路１１１の実現が重要である。

線形アナログフロントエンド回路では信号とノイズが同じ倍率で増幅するから、信号対ノイズ比の向上に対して効果はない。そこで本発明では、非線形アナログフロントエンドシステムの採用で上記問題を解決するものである。

図３は、本発明で採用する非線形アナログフロントエンド回路の一実施形態の回路構成図を示す。
本アナログフロントエンド回路の数学モデルは自然界や生命界に存在する一つ非線形システムである。本モデルの数学式は式（１）で表す。

上記の式を用いた非線形システムは双安定系システムである。双安定系システムは図６に示すように二つの安定状態を有する。二つ安定状態の間に、ポテンシャル壁が存在する。このような双安定系システムにおいて、確率共鳴現象が起こる可能性がある。

確率共鳴の物理的イメージを図７に示す。この図は系の緩やかな傾動とノイズの印加による粒子の跳躍の状態を示す。一つのポテンシャルの井戸に粒子が存在すると仮定する。微弱かつ緩やかな周期振動でこの系全体を傾動させる。

この傾動のサイクルを図に示す。しかし、この状況では粒子はポテンシャルの井戸の底を左右に移動するだけである。この粒子が井戸の底から飛び出た時初めて、この系の運動を検知できるものとする。ノイズを付加したときこの系の微弱な周期信号は常識的には隠されてしまうと考えられる。しかし、系が非線形系の場合には状況が異なってくる。

ここでは（数１）に示すような場合にノイズと微弱な周期振動が合致して粒子が飛び出ることが可能になる。ノイズが微弱な周期信号を励起するためである。このときノイズ強度のある範囲で，周期信号とノイズが共鳴する。これらが確率共鳴と呼ばれる現象であり、粒子の飛び出る頻度をもとにして微弱な周期信号を検知できその情報を得ることができる。ここで重要なことは確率共鳴が生じるには付加されるノイズのレベルに適当な閾値があることである。

上記システムにおいて、微小信号を含む入力信号（ノイズを含む）が双安定系モデルのシステムパラメータと相関一致した場合に、双安定系の安定状態が信号の有り無し状態に応じて確率共鳴現象は発生する。すなわち確率共鳴現象とは、ある非線形システム（双安定系、単安定系等）において、ノイズに埋もれた微小信号が、ノイズの大きさで信号が強まって検出可能となる現象のことである。
本実施形態では、図３に示した回路構成によって、確率共鳴現象が起こりやすい双安定系システムを実現する。（数１）に基づく双安定系システムの基本回路構成は、安定状態と出力信号との情報を表す信号２１３が二つの経路に分かれて入力信号にフィードバックされるシステムである。

入力信号と出力からのフィードバック信号（帰還量）の和を積分回路１１１２で積分して、出力信号２１３を生成する。二つの経路に分かれる帰還量の一つは、ゲインa１１１３で増幅される。また帰還量の他の一つは、３次自乗回路１１１４で増幅され、さらにゲインｂ１１１５で増幅されるとともに位相が反転するように構成される。

二つの帰還量が加算回路１１１６で加算され、さらに加算回路１１１１で入力信号と合計して、出力信号を生成する積分回路１１１２の入力となる。以上のように構成した回路を、図２の実施形態１のアナログフロントエンド回路として用いることにより、ノイズに埋められた微小信号の有り無しを確立共鳴現象の発生で検出することができる。

そして、微小信号の有り無しを検出した後、検出結果に基づいてアナログフロントエンド回路１１１から微小信号の有り無し情報を含むイベント信号２０５が出力され、このイベント信号２０５は後段のアナログデジタル信号変換回路１１２と、データ信号転送回路１１３と、デジタル信号処理回路１１４に入力される。

アナログデジタル信号変換回路１１２と、データ転送回路１１３と、デジタル信号処理回路１１４は、基本的にイベント駆動処理回路であり、これらの回路の動作モードはイベント信号２０５に含まれる信号の有り無しの情報により制御される。

次に、上記の双安定系モデルを用いたアナログフロントエンド回路による微小信号検出システムについて、シミュレーション結果を説明する。図４にそのシミュレーションのシステム構成図を示す。

ランダムパルスで構成した信号２０５とランダムノイズ２０６の合計で構成した入力信号２１１が１１１１〜１１１６で構成した双安定系回路を経由して、確率共鳴現象が発生する条件を満足した場合は、従来のランダムパルス信号２０５とくらべ８割以上の微小信号が出力された。

図５は信号対ノイズ比(ＳＮＲ)を三つの条件に分けて実施した、アナログフロントエンド回路の信号検出シミュレーション結果である。ＳＮＲは信号の大きさとノイズ標準偏差の３倍の比で定義される。ここでは、信号の大きさは６Ｖとする。

図５（a）の場合は、ノイズの標準偏差＝１．１６Ｖ、ＳＮＲ＝１．７２である。図５（ｂ）の場合は、ノイズの標準偏差＝４Ｖ、ＳＮＲ＝０．５である。図５（ｃ）の場合は、ノイズの標準偏差＝９．８Ｖ、ＳＮＲ＝０．２である。

図５（a）、（ｂ）、（ｃ）の３条件のシミュレーションではランダム２０５は同じである。ノイズ信号２０６の標準偏差が異なることにより、ノイズ＋信号で構成されたＡＦＥ回路の入力信号はそれぞれ２１１１、２１１２、２１１３である。対応する出力信号（検出された信号）は２１３１、２１３２、と２１３３である。図５（a）のＳＮＲが大きい場合と図５（ｃ）のＳＮＲがとても小さい場合は、入力信号と出力信号の誤差が大きく、信号検出率が低い。一方、図５（ｂ）のＳＮＲ＝０．５の場合は、入力と出力信号がほぼ一致であり、検出率が高い結果であった。

この理由としては、双安定系システムの信号検出率は、確立共鳴現象を発生するため信号＋ノイズの特性とシステムパラメータ、特に数式（１）でのゲインパラメータａ、ｂの値と強い相関関係があるためである。

また、信号検出率が向上するためには、入力信号に応じて、システムパラメータの最適化設定が必要である。そのため、本実施形態では図２に示したようにシステムパラメータの最適化制御機能を有するパラメータ制御回路１１５を設けている。これにより、いろんな分野・装置において、様々の信号・ノイズタイプに対応でき、本発明の汎用性を確保できる。

ここで詳細に述べないが、シミュレーションにより、適切なパラメータ制御で、本実施形態で示した回路構成は、ＳＮＲが０．３〜１．５の範囲で、信号検出率８割以上を確保することができる。ＳＮＲ＞１．５の場合に対しては、従来の方式と組合わせて対応することが可能である。

このようにして、本発明は、通常の信号処理方式に比べ、信号の検出が必要なデータ量が少なく、データの処理時間を少なくすることができる。よって、大量データの処理に必要なハード規模も小さくて済む。これにより、本発明の微小信号検出システムは低コスト、省電力で実現できる。
［第２の実施形態］

図８は、従来の信号検出システムの別の構成を示す図である。このシステムは、ノイズを含んだ信号３０１が非周期信号の場合において、時間軸に沿って繰り返し加算により信号対ノイズ比向上が困難である場合に、検出回路としてセンサ３０２及び信号変換・増幅回路３０３を並列化させて信号検出回路３０４で検出する構成とし、ＳＮＲを向上させるものである。

ＳＮＲの向上率と必要な回路並列数は２乗の関係にあり、例えば、ＳＮＲが４倍向上させるためには、検出系回路の並列数を１６倍に増加させる必要があり、回路規模、コスト及び消費電力も線形的に増大する。本発明の第２の実施形態では、さらに上記問題を解決することができる。

図９は本発明の第２実施形態の構成を示す図である。本実施形態におけるアナログフロントエンド回路３０５の単一部分の構成は第１の実施形態と同様であり、重複する部分についての詳細説明は省略する。

本実施形態は、図８の従来方式と同じ並列回路構成によりＳＮＲの向上を実現するが、双安定系アナログフロントエンド回路３０５の使用により、必要な回路並列数が大幅に低減できる。図５のシミュレーションで示すように、双安定系システムのアナログフロントエンド回路の利用で、ＳＮＲ＝０．５の場合でも通常のＳＮＲ＞２の条件と同じ信号検出をすることができるから、ＳＮＲの向上が４倍以上の効果がある。これにより、本実施形態の場合は、図８に示す従来の回路方式と比較し、回路規模、コスト、消費電力は１０倍以上低減可能である。
［第３の実施形態］

前記の双安定系システムは、入力信号のＳＮＲに応じて、システムパラメータを最適化することで、イベント信号の検出率を向上することができる一方、システムパラメータが最適値から外れると、信号検出率が著しく低下する。

図１６に、システムパラメータと信号検出率の関係を示す。システムパラメータが最適値の場合は、双安定系システムを適用することで、非適用時に比べて信号検出率が改善することがわかる。一方、システムパラメータが最適値から外れると検出率が著しく低下し、双安定系システムを適用しない場合よりも信号検出率が低下する。

図１４に、前記双安定系システムにおいて、システムパラメータが最適でない場合の低信号対ノイズ比の微小信号検出のシミュレーション結果を示す。双安定系システムでは、イベント信号１４０１にランダムノイズが重畳された入力信号１４０２から、積分回路と増幅回路、３次自乗回路、加算回路を介して、出力信号１４０３を生成する。システムパラメータが最適でない場合、特にフィードバック量が最適値より小さい場合には、出力信号１４０３の立上り/立下り時間が遅くなり、信号検出を判定する符号判定レベル１４０４を超えることが出来ず、双安定系システムを介さない場合に比べて信号検出率が低下する。前記パラメータ制御回路により、システムパラメータを最適化することが可能であるが、ランダムノイズの大きさが時々刻々と変わるようなシステムの場合、ランダムノイズの大きさに応じてシステムパラメータを最適化する必要が生じるため、装置スループットが低下する可能性がある。

このような課題を解決する改良型双安定系システムの回路構成を図１０に示す。改良型双安定系システムは、前記双安定系システムに対して、リセット信号１００６が入力されると積分した値をリセットするリセット付き積分回路１００４と、リセット付き積分回路１００４から出力される積分信号１００７からリセット信号１００６を生成するリセット信号生成部１００３と、積分信号１００７を整形して出力する信号整形部１００５とを有することを特徴とする。

リセット信号生成部１００３は、リセット付き積分回路１００４から出力された積分信号１００６において、所定の値を超過した場合に、リセット付き積分回路１００４にリセット信号１００６を出力するように構成される。また、信号整形部１００５は、積分信号１００７を矩形波形信号に整形するブロックである。

図１１に、リセット信号生成部の回路構成の一例を示す。リセット信号生成部は、積分信号１１０２としきい値１１０３ａを入力信号として積分信号１１０２がしきい値１１０３ａよりも小さい場合にリセット信号１１０４ａを出力する比較器１１０１aと、積分信号１１０２としきい値１１０３ｂを入力信号とし積分信号１１０２がしきい値１１０３ｂよりも大きい場合にリセット信号１１０４ｂを出力する比較器１１０１ｂと、それぞれの比較器１１０１ａ，１１０１ｂから出力されたリセット信号１１０４ａ，１１０４ｂを加算して出力する加算回路１１０５で構成される。

図１２には、信号整形部の回路構成の一例を示す。信号整形部１２０７は、積分信号１２０１とセレクタ出力信号１２０８を入力信号として積分信号１２０１がセレクタ出力信号１２０８より大きい場合に１を、小さい場合に０を出力する比較器１２０３と、比較器１２０３の出力信号１２０２に応じて２つの入力信号１２０４，１２０５を切り替えて出力するセレクタ１２０６とで構成される。本回路は、一般的にシュミットトリガー回路と呼ばれる回路であり、比較器１２０３の出力信号１２０２の符号に応じて信号の符号を判定する符号判定レベルが切り替わるヒステリシス特性を持つことが特徴である。

図１５に、改良型双安定系システムを適用した場合の低信号対ノイズ比の微小信号検出のシミュレーション結果を示す。イベント信号１５０１にランダムノイズが重畳した入力信号１５０２は、リセット付き積分回路と増幅回路や乗算回路で構成されるフィードバック回路を介して積分信号１５０３になる。積分信号１５０３は、信号整形部により信号整形され出力信号１５０４として出力される。リセット付き積分回路と信号整形部により、積分信号の立上り/立下り時間を等価的に速くすることができるため、システムパラメータが最適でない場合でも、イベント信号検出率を改善することが可能となる。本実施例によれば、システムパラメータを最適でない場合でも信号検出率を改善することができることから、ランダムノイズの大きさが時々刻々と変化するシステムにおいても装置スループットを低下させることなく微小信号を検出することが可能となる。
［第４の実施形態］

図１３に、改良型双安定系システムのもう一つの実施形態を示す。本実施形態は、積分回路１１１２から出力される積分信号１３０１の低周波数成分を通過させるローパスフィルタ１３０２と、積分信号１３０１とローパスフィルタ１３０２の出力信号とを入力としその大小を評価する比較器１３０３とで構成される。

前述のように、双安定系システムにおいてシステムパラメータが最適でない場合、積分信号１３０１の立上り/立下り時間が遅くなり、信号検出を判定する符号判定レベルを超えず信号検出率が低下する。本実施形態は、ローパスフィルタ１３０３の出力を信号検出判定の符号判定レベルに利用することで、等価的に積分信号１３０１の立上り/立下り時間を速くするものである。

従って、ローパスフィルタに限らず、積分信号１３０１から符号判定レベルを決定する機能を有する回路、あるいは、積分信号１３０１の立上り/立下り時間を等価的に速くするものであれば、同様の効果を得ることができる。

以上、本発明の実施形態について詳細に説明した。ただし、明細書に記載された具体例は典型的なものに過ぎず、本発明の範囲と精神は後続する請求範囲で示される。また、実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の態様が形成できる。さらに、上述の実施形態において、制御線や情報線は説明上必要と考えられるものを示しており、製品上必ずしも全ての制御線や情報線を示しているとは限らない。全ての構成が相互に接続されていても良い。加えて、本技術分野の通常の知識を有する者には、本発明のその他の実装がここに開示された本発明の明細書及び実施形態の考察から明らかになるものである。

１０１…信号変換・増幅回路
１０２、１１２…アナログデジタル変換回路
１０３、１１３…データ転送回路
１０４、１１４…デジタル信号処理回路
１１５…パラメータ制御回路
１１１…非線形アナログフロントエンド回路（ＡＦＥ）
１１１１、１１１６…双安定系アナログフロントエンドにおける加算回路
１１１２…双安定系アナログフロントエンドにおける積分回路
１１１３、１１１５…双安定系アナログフロントエンドにおける増幅回路
１１１４…双安定系アナログフロントエンドにおける乗算回路
２０１…入力信号（ノイズとノイズに埋められる信号）
２０２…信号変換・増幅回路１０１で処理された入力信号（検出システムに転送される入力信号）
２０３…検出された信号
２０４…本発明の実施形態１における信号検出の中間結果
２０５…本発明の実施形態１におけるシミュレーション用信号
２０６…本発明の実施形態１におけるシミュレーション用ノイズ
２１１、２１１１、２１１２、２１１３、…本発明の実施形態１におけるアナログフロントエンド回路の入力信号
２１３，２１３１，２１３２，２１３２…本発明の実施形態１におけるアナログフロントエンド回路の出力信号
３０１…本発明の実施形態２における信号とノイズの合計
３０２…本発明の実施形態２における物理信号の検出センサ
３０３…本発明の実施形態２における信号変換と増幅回路
３０４…本発明の実施形態２における信号検出処理回路
３０５…本発明の実施形態２におけるアナログフロントエンド回路
１００１、１３０４…双安定系システムの入力信号
１００２、１２０２、１３０５…双安定系システムの出力信号
１００３…リセット信号生成部
１００４…リセット付き積分回路
１００５、１２０７…波形整形部
１００６、１１０４ａ、１１０４ｂ…リセット信号
１００７、１１０２、１２０１、１３０１…積分信号
１１０１ａ、１１０１ｂ、１２０３、１３０３…比較器
１１０３ａ、１１０３ｂ…しきい値
１１０５…加算回路
１２０４、１２０５…セレクタの入力信号
１２０６…セレクタ
１２０８…セレクタの出力信号
１３０２…ローパスフィルタ
１４０１、１５０１…イベント信号
１４０２、１５０２…イベント信号にランダムノイズが重畳された双安定系システムの入力信号
１４０３…システムパラメータが最適でない場合の双安定系システムの出力信号
１４０４…信号検出を判定する符号判定レベル
１５０３…改善型双安定系システムの積分信号
１５０４…改善型双安定系システムの出力信号

Claims

入力信号を変換・増幅する回路と、
前記増幅回路によって変換・増幅された入力信号から微小信号の有り無しを判別するとともに、微小信号の有無の情報をイベント信号として出力する非線形アナログフロントエンド回路と、
前記非線形アナログフロントエンド回路によって出力されたイベント信号に基づき動作モード制御を駆動し、前記変換・増幅された入力信号をアナログデジタル変換するアナログデジタル変換回路と、
前記イベント信号により動作モード制御を駆動し、前記アナログデジタル変換された信号を転送するデータ転送回路と、
前記イベント信号により動作モード制御を駆動し、前記データ転送回路より転送された信号をデジタル信号処理・検出するデジタル信号処理回路と、
前記非線形アナログフロントエンド回路の特性パラメータを微小信号とノイズの特性に応じて制御するパラメータ制御回路と、を有することを特徴とする微小信号検出システム。
請求項１に記載の微小信号検出システムであって、
前記非線形アナログフロントエンド回路は、
入力信号を積分する積分回路と、
積分回路の出力信号を一定のゲインで増幅する増幅回路と、
前記積分回路の出力信号を３次自乗する乗算回路と、
前記３次自乗された信号を増幅且つ位相反転する増幅・位相反転回路と、
前記増幅された信号と増幅且つ位相反転された信号を加算する回路と、
前記加算された信号と入力信号を加算する加算回路と、から構成される回路であることを特徴とする微小信号検出システム。
請求項１または２に記載の微小信号検出システムであって、
前記信号変換・増幅回路と
前記信号変換・増幅回路に接続された前記非線形アナログフロントエンド回路とのセットを複数個有し、それらを並列接続させたことを特徴とする微小信号検出システム。
請求項１に記載の微小信号検出システムであって、
前記非線形アナログフロントエンド回路は、
入力信号を積分し且つリセット信号により積分値をリセット可能な積分回路と、
前記積分された信号からリセット信号を生成するリセット信号生成回路と、
前記積分された信号を増幅する増幅回路と、
前記積分された信号を３次自乗する乗算回路と、
前記３次自乗された信号を増幅且つ位相反転する増幅・位相反転回路と、
前記増幅された信号と増幅且つ位相反転された信号を加算する回路と、
前記加算された信号と入力信号を加算する加算回路と、
前記積分された信号を矩形波形に整形する信号整形回路と、から構成される回路であることを特徴とする微小信号検出システム。
請求項４に記載の微小信号検出システムであって、
前記リセット信号生成回路は、
前記積分された信号と任意のしきい値を入力信号として積分された信号がしきい値よりも小さい場合にリセット信号を出力する比較器と、
前記積分された信号と前記任意のしきい値と異なるしきい値を入力信号とし積分信号がしきい値よりも大きい場合にリセット信号を出力する比較器と、
それぞれの比較器から出力されたリセット信号を加算して出力する加算回路と、から構成される回路であることを特徴とする微小信号検出システム。
請求項１に記載の微小信号検出システムであって、
前記非線形アナログフロントエンド回路は、
入力信号を積分する積分回路と、
前記積分された信号を増幅する増幅回路と、
前記積分された信号を３次自乗する乗算回路と、
前記３次自乗された信号を増幅且つ位相反転する増幅・位相反転回路と、
前記増幅された信号と前記増幅且つ位相反転された信号を加算する回路と、
前記加算された信号と入力信号を加算する加算回路と、
前記積分された信号から符号判定レベルを決定する符号判定レベル生成回路、
前記積分された信号と前記符号判定レベルとを比較する比較器と、で構成される回路であることを特徴とする微小信号検出システム。
請求項６に記載の微小信号検出システムであって、
前記符号判定レベル生成回路は、ローパスフィルタで構成されたことを特徴とする微小信号検出システム。
入力信号を変換・増幅する工程と、
変換・増幅された入力信号から微小信号の有り無しを判別する工程と、
微小信号の有り無しの情報に基づいて、前記変換・増幅された入力信号をアナログ信号からデジタル信号に変換する工程と、
前記変換されたデジタル信号を信号処理し、ノイズを含む微小信号から有効な信号を分離・検出する工程と、を有することを特徴とする微小信号検出方法。
請求項８に記載の微小信号検出方法であって、
前記変換・増幅された入力信号から微小信号の有り無しを判別する工程は、
前記変換・増幅された入力信号を積分する工程と、
前記積分された信号を一定のゲインで増幅する工程と、
前記積分された信号を３次自乗する工程と、
前記３次自乗された信号を増幅且つ位相反転する増幅・位相反転回路と、
前記一定のゲインで増幅された信号と前記増幅且つ位相反転された信号を加算する工程と、
前記加算された信号と前記入力信号を加算する加算する工程と、を有することを特徴とする微小信号検出方法。