JP4568196B2 - プロセッサ、コンピュータシステムおよび認証方法 - Google Patents

Description

本発明は、プロセッサ、コンピュータシステムおよび認証方法に関するものである。

デジタルカメラ、デジタルテレビ、ＤＶＤプレーヤ、ＤＶＤ／ＨＤＤレコーダ、ゲーム機、携帯電話、携帯型オーディオプレーヤ、自動車の制御など、数多くの機器にコンピュータが組み込まれている。このようなコンピュータを組み込んだ機器やシステムは、著作権保護されたコンテンツの処理を行っている。また、個人情報や課金情報などの重要な情報を扱っている。

このような機器においては、機器を不正に改造して、暗号を解いた後のコンテンツを不正にコピーしたり、不正なプログラムを実行させて個人情報を取り出したり、課金情報を改竄するなどの不正行為が問題となっている。

このような不正行為ができないように機器を保護する方法として、従来は、機器を構成するＬＳＩチップを搭載した基板を樹脂等で覆ったり、機器の筐体を分解しにくく作る方法が知られている。これにより、改造を困難にしていた。

また、ＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）が内部ＲＯＭから読み出されたブートソフトウェアがデバイスおよびメーカ識別コードによる認証を行い、認証に成功した場合にのみブートを行う方法が知られている（例えば「特許文献１」参照）。

また、書き換えられた不正なプログラムコードが実行されるのを防止するために、セキュアブートによって、認証された正しいプログラムコード以外の実行を阻止する方式も用いられている。セキュアブートを実現するためには、ＴＰＭ（Ｔｒｕｓｔｅｄ Ｐｌａｔｆｏｒｍ Ｍｏｄｕｌｅ）と呼ばれるセキュリティチップを用いる方法が知られている。

特開２００３−１０８２５７号公報

しかしながら、樹脂で覆ったり筐体を強固にする方法は、製造コストが増えるのに加え、特殊な加工技術によって回避されやすい。

一方、セキュアブートはＴＰＭなどの特殊なハードウェアモジュールを必要とする。また、各機器のＴＰＭはそれぞれ異なる固有の暗号鍵を持っている。このため、実行するプログラムのアップデートが発生すると各機器ごとに異なる暗号鍵を使って認証されるようにしたプログラムを配布しなければならない。したがって、メンテナンスのコストが膨大になる。

また、セキュアブートは、あらかじめ決められたプログラムが起動したことは確認できるが、そのプログラムの漏洩や、ハードウェア的な改造を検出することは困難である。

本発明は、上記に鑑みてなされたものであって、低コストで、コンピュータへの不正アクセス等の不正行為を防止することのできるプロセッサ、コンピュータシステムおよび認証方法を提供することを目的とする。

上述した課題を解決し、目的を達成するために、本発明は、プロセッサであって、不揮発性の第１メモリおよび不揮発性の第２メモリに格納された情報を利用して演算を行う演算手段と、電力供給の停止によって前記第１メモリ及び前記第２メモリにおける動作が停止する場合、前記第１メモリを認証するための第１メモリ認証用情報および前記第２メモリを認証するための第２メモリ認証用情報を生成するメモリ認証用情報生成手段と、前記演算手段と一体に形成され、前記第１メモリ認証用情報および前記第２メモリ認証用情報を保持するプロセッサ側メモリ認証用情報保持手段と、電力供給が再開された場合、前記第１メモリから前記第１メモリ認証用情報を取得し、さらに前記第２メモリから前記第２メモリ認証情報を取得するメモリ認証用情報取得手段と、前記メモリ認証用情報取得手段が前記第１メモリから取得した前記第１メモリ認証用情報と、前記プロセッサ側メモリ認証用情報保持手段が保持する前記第１メモリ認証用情報とを比較して前記第１メモリを認証し、さらに前記メモリ認証用情報取得手段が前記第２メモリから取得した前記第２メモリ認証用情報と、前記プロセッサ側メモリ認証用情報保持手段が保持する前記第２メモリ認証用情報とを比較して前記第２メモリを認証するメモリ認証手段と、前記メモリ認証手段による認証結果に基づいて、前記第１メモリおよび前記第２メモリへのアクセスを制御するアクセス制御手段とを備えたことを特徴とする。

また、本発明の他の形態は、プロセッサであって、不揮発性の第１メモリおよび不揮発性の第２メモリに格納された情報を利用して演算を行う演算手段と、電力供給の停止によって前記第１メモリ及び前記第２メモリにおける動作が停止する場合、前記第１メモリおよび前記第２メモリを認証するためのメモリ認証用情報を生成するメモリ認証用情報生成手段と、前記演算手段と一体に形成され、前記メモリ認証用情報を保持するプロセッサ側メモリ認証用情報保持手段と、電力供給が再開された場合、前記第１メモリから前記メモリ認証用情報を取得し、さらに前記第２メモリから前記メモリ認証情報を取得するメモリ認証用情報取得手段と、前記メモリ認証用情報取得手段が前記第１メモリから取得した前記メモリ認証用情報と、前記プロセッサ側メモリ認証用情報保持手段が保持する前記メモリ認証用情報とを比較して前記第１メモリを認証し、さらに前記メモリ認証用情報取得手段が前記第２メモリから取得した前記メモリ認証用情報と、前記プロセッサ側メモリ認証用情報保持手段が保持する前記メモリ認証用情報とを比較して前記第２メモリを認証するメモリ認証手段と、前記メモリ認証手段による認証結果に基づいて、前記第１メモリおよび前記第２メモリへのアクセスを制御するアクセス制御手段とを備えたことを特徴とする。

また、本発明の他の形態は、プロセッサと、当該プロセッサにより利用される情報を保持する第１メモリおよび第２メモリとを備えたコンピュータシステムであって、前記第１メモリは、前記プロセッサが利用する情報を保持する第１不揮発性記憶素子と、前記第１不揮発性記憶素子と一体に形成され、前記第１不揮発性記憶素子の認証に利用される第１メモリ認証用情報を保持する第１メモリ側メモリ認証用情報保持手段とを有し、前記第２メモリは、前記プロセッサが利用する情報を保持する第２不揮発性記憶素子と、前記第２不揮発性記憶素子と一体に形成され、前記第２不揮発性記憶素子の認証に利用される第２メモリ認証用情報を保持する第２メモリ側メモリ認証用情報保持手段とを有し、前記プロセッサは、前記第１不揮発性記素子および前記第２不揮発性記憶素子に保持されている情報を利用して演算を行う演算手段と、電力供給の停止によって前記第１メモリ及び前記第２メモリにおける動作が停止する場合、前記第１メモリを認証するための第１メモリ認証用情報および前記第２メモリを認証するための第２メモリ認証用情報を生成するメモリ認証用情報生成手段と、前記演算手段と一体に形成され、前記第１メモリ認証用情報および前記第２メモリ認証用情報を保持するプロセッサ側メモリ認証用情報保持手段と、電力供給が再開された場合、前記第１メモリ側メモリ認証用情報保持手段が保持する前記第１メモリ認証用情報を取得し、さらに前記第２メモリ側メモリ認証用情報保持手段が保持する前記第２メモリ認証用情報を取得するメモリ認証用情報取得手段と、前記メモリ認証用情報取得手段が前記第１メモリ側メモリ認証用情報保持手段から取得した前記第１メモリ認証用情報と、前記プロセッサ側メモリ認証用情報保持手段が保持する前記第１メモリ認証用情報とを比較して前記第１メモリを認証し、さらに前記メモリ認証用情報取得手段が前記第２メモリ側メモリ認証用情報保持手段から取得した前記第２メモリ認証用情報と、前記プロセッサ側メモリ認証用情報保持手段が保持する前記第２メモリ認証用情報とを比較して前記第２メモリを認証するメモリ認証手段と、前記メモリ認証手段による認証結果に基づいて、前記第１メモリおよび前記第２メモリへのアクセスを制御するアクセス制御手段とを有することを特徴とする。

また、本発明の他の形態は、プロセッサと、当該プロセッサにより利用される情報を保持する第１メモリおよび第２メモリとを備えたコンピュータシステムであって、前記第１メモリは、前記プロセッサが利用する情報を保持する第１不揮発性記憶素子と、前記第１不揮発性記憶素子と一体に形成され、前記第１不揮発性記憶素子の認証に利用されるメモリ認証用情報を保持する第１メモリ側メモリ認証用情報保持手段とを有し、前記第２メモリは、前記プロセッサが利用する情報を保持する第２不揮発性記憶素子と、前記第２不揮発性記憶素子と一体に形成され、前記第２不揮発性記憶素子の認証に利用されるメモリ認証用情報を保持する第２メモリ側メモリ認証用情報保持手段とを有し、前記プロセッサは、前記第１不揮発性記素子および前記第２不揮発性記憶素子に保持されている情報を利用して演算を行う演算手段と、電力供給の停止によって前記第１メモリ及び前記第２メモリにおける動作が停止する場合、前記第１不揮発性記憶素子および前記第２不揮発性記憶素子を認証するためのメモリ認証用情報を生成するメモリ認証用情報生成手段と、前記演算手段と一体に形成され、前記メモリ認証用情報を保持するプロセッサ側メモリ認証用情報保持手段と、電力供給が再開された場合、前記第１メモリ側メモリ認証用情報保持手段が保持する前記メモリ認証用情報を取得し、さらに前記第２メモリ側メモリ認証用情報保持手段が保持する前記メモリ認証用情報を取得するメモリ認証用情報取得手段と、前記メモリ認証用情報取得手段が前記第１メモリ側メモリ認証用情報保持手段から取得した前記メモリ認証用情報と、前記プロセッサ側メモリ認証用情報保持手段が保持する前記メモリ認証用情報とを比較して前記第１メモリを認証し、さらに前記メモリ認証用情報取得手段が前記第２メモリ側メモリ認証用情報保持手段から取得した前記メモリ認証用情報と、前記プロセッサ側メモリ認証用情報保持手段が保持する前記メモリ認証用情報とを比較して前記第２メモリを認証するメモリ認証手段と、前記メモリ認証手段による認証結果に基づいて、前記第１メモリおよび前記第２メモリへのアクセスを制御するアクセス制御手段とを有することを特徴とする。

また、本発明の他の形態は、メモリ認証用情報生成手段と、メモリ認証用情報取得手段と、メモリ認証手段と、アクセス制御手段とを備えるプロセッサで実行される認証方法であって、前記メモリ認証用情報生成手段が、電力供給の停止によって不揮発性の第１メモリ及び不揮発性の第２メモリにおける動作が停止する場合、前記第１メモリを認証するための第１メモリ認証用情報および前記第２メモリを認証するための第２メモリ認証用情報を生成するメモリ認証用情報生成ステップと、前記メモリ認証用情報取得手段が、電力供給が再開された場合、前記第１メモリから、前記第１メモリ認証用情報を取得し、さらに前記第２メモリから、前記第２メモリ認証用情報を取得するメモリ認証用情報取得ステップと、前記メモリ認証手段が、前記第１メモリおよび前記第２メモリに格納された情報を利用して演算を行う演算手段と一体に形成され、前記メモリ認証用情報生成ステップで生成された前記第１メモリ認証用情報および前記第２メモリ認証用情報を保持するプロセッサ側メモリ認証用情報保持手段が保持する第１メモリ認証用情報と、前記メモリ認証用情報取得ステップにおいて前記第１メモリから取得した前記第１メモリ認証用情報とを比較して前記第１メモリを認証し、さらに前記メモリ認証用情報取得ステップにおいて前記第２メモリから取得した前記第２メモリ認証用情報と、前記プロセッサ側メモリ認証用情報保持手段が保持する前記第２メモリ認証用情報とを比較して前記第２メモリを認証するメモリ認証ステップと、前記アクセス制御手段が、前記メモリ認証ステップにおける認証結果に基づいて、前記第１メモリおよび前記第２メモリへのアクセスを制御するアクセス制御ステップとを有することを特徴とする。

また、本発明の他の形態は、メモリ認証用情報生成手段と、メモリ認証用情報取得手段と、メモリ認証手段と、アクセス制御手段とを備えるプロセッサで実行される認証方法であって、前記メモリ認証用情報生成手段が、電力供給の停止によって不揮発性の第１メモリ及び不揮発性の第２メモリにおける動作が停止する場合、前記第１メモリおよび前記第２メモリをそれぞれ認証するためのメモリ認証用情報を生成するメモリ認証用情報生成ステップと、前記メモリ認証用情報取得手段が、電力供給が再開された場合、前記第１メモリからおよび前記第２メモリから、前記メモリ認証用情報を取得するメモリ認証用情報取得ステップと、前記メモリ認証手段が、前記第１メモリおよび前記第２メモリに格納された情報を利用して演算を行う演算手段と一体に形成され、前記メモリ認証用情報生成ステップで生成された前記メモリ認証用情報を保持するプロセッサ側メモリ認証用情報保持手段が保持するメモリ認証用情報と、前記メモリ認証用情報取得ステップにおいて前記第１メモリから取得した前記メモリ認証用情報とを比較して前記第１メモリを認証し、さらに前記メモリ認証用情報取得ステップにおいて前記第２メモリから取得した前記メモリ認証用情報と、前記プロセッサ側メモリ認証用情報保持手段が保持する前記メモリ認証用情報とを比較して前記第２メモリを認証するメモリ認証ステップと、前記アクセス制御手段が、前記メモリ認証ステップにおける認証結果に基づいて、前記第１メモリおよび前記第２メモリへのアクセスを制御するアクセス制御ステップとを有することを特徴とする。

本発明にかかるプロセッサは、不揮発性の第１メモリおよび第２メモリから取得したメモリ認証用情報を利用して、第１メモリおよび第２メモリのそれぞれを認証するので、プロセッサに不正なメモリを接続した場合には、認証に失敗し、当該メモリへのアクセスは許可されないので、不正行為を防止することができるという効果を奏する。

以下に、本発明にかかるプロセッサ、メモリ、コンピュータシステムおよび認証方法の実施の形態を図面に基づいて詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。

（実施の形態１）
図１は、実施の形態１にかかるコンピュータシステム１の全体構成を示す図である。コンピュータシステム１は、プロセッサ１０と、第１メモリ２０ａと、第２メモリ２０ｂと、電源ユニット５０と、バス４０とを備えている。

プロセッサ１０は、記憶制御装置１１と、演算装置１２と、制御装置１３と、起動停止制御装置１４と、メモリ認証用情報生成部１５と、認証用情報記憶部１６とを有している。記憶制御装置１１は、第１メモリ２０ａおよび第２メモリ２０ｂからプログラムやデータを読み込む。また、第１メモリ２０ａおよび第２メモリ２０ｂにデータを書き込む。演算装置１２は、一時的にデータを記憶するレジスタを有している。演算装置１２は、第１メモリ２０ａおよび第２メモリ２０ｂからデータを取得し、レジスタを利用してデータの加工を行う。制御装置１３は、演算装置１２におけるプログラムの実行を管理する。

起動停止制御装置１４は、プロセッサ１０の動作開始時および動作停止時の処理を行う。具体的には、メモリ認証用情報生成部１５および認証用情報記憶部１６を管理し、動作開始時には第１メモリ２０ａおよび第２メモリ２０ｂの認証を行う。また動作停止時には第１メモリ２０ａを認証するための第１メモリ認証用情報、および第２メモリ２０ｂを認証するための第２メモリ認証用情報の生成を行う。また、バス４０を介して、第１メモリ２０ａとの間および第２メモリ２０ｂとの間で情報を送受信する。

このように、起動停止制御装置１４は、メモリ認証用情報取得手段、メモリ認証手段、アクセス制御手段、および転送手段として機能する。

メモリ認証用情報生成部１５は、起動停止制御装置１４からの指示により、第１メモリ２０ａを認証するための第１メモリ認証用情報、および第２メモリ２０ｂを認証するための第２メモリ認証用情報を生成する。認証用情報記憶部１６はプロセッサ側認証用情報記憶表１７を有している。プロセッサ側認証用情報記憶表１７には、第１メモリ２０ａから取得した第１プロセッサ認証用情報および第２メモリ２０ｂから取得した第２プロセッサ認証用情報が記憶される。認証用情報記憶表１７にはまた、メモリ認証用情報生成部１５が生成した第１メモリ認証用情報および第２メモリ認証用情報も記憶される。ここで、第１プロセッサ認証用情報とは、第１メモリ２０ａがプロセッサ１０を認証するための情報である。第２プロセッサ認証用情報とは、第２メモリ２０ｂがプロセッサ１０を認証するための情報である。また、第１メモリ認証用情報とは、プロセッサ１０が第１メモリ２０ａを認証するための情報である。第２メモリ認証用情報とは、プロセッサ１０が第２メモリ２０ｂを認証するための情報である。

なお、第１メモリ認証用情報、第２メモリ認証用情報、第１プロセッサ認証用情報および第２プロセッサ認証用情報は、プロセッサ１０と第１メモリ２０ａの間またはプロセッサ１０と第２メモリ２０ｂの間で相互認証するための秘密情報である。したがって、プロセッサ１０、第１メモリ２０ａおよび第２メモリ２０ｂ以外は、知り得ない情報である必要がある。

認証用情報記憶部１６は、不揮発性の記憶素子である。したがって、電力供給が停止した場合であっても、認証用情報記憶部１６に記憶されているデータは消去されずに保持される。不揮発性記憶素子としては、例えばＥＥＰＲＯＭやフラッシュメモリなどがある。なお、不揮発性記憶素子であればよく、その種類は本実施の形態に限定されるものではない。

プロセッサ１０の各部は一体に形成されている。具体的には、プロセッサ１０の各部は１チップに搭載されている。また、他の例としては、プロセッサ１０の各部は、１パッケージ化されている。このように、プロセッサ１０の各部が一体に形成されているとは、物理的に一体に形成されていることを意味する。仮にプロセッサ１０の各部が分離された場合には、各部が機能しなくなるように形成されているのが好ましい。

第１メモリ２０ａは、第１不揮発性記憶素子２１ａと、第１起動停止制御装置２４ａと、第１プロセッサ認証用情報生成部２５ａと、第１認証用情報記憶部２６ａとを有している。

第１不揮発性記憶素子２１ａは、高速のメモリである。具体的には、ＭＲＡＭ（Ｍａｇｎｅｔｉｃ ＲＡＭ）、ＦｅＲＡＭ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ ＲＡＭ）、ＰＲＡＭ（Ｐｈａｓｅ−Ｃｈａｎｇｅ ＲＡＭ）などである。したがって、電力供給が停止した場合であっても、第１不揮発性記憶素子２１ａに記憶されているデータは消去されずに保持される。したがって、第１不揮発性記憶素子２１ａに電力停止時の状態を記憶させておくことができる。これにより、電力供給開始時には、電力停止時の状態から動作を再開することができる。

第１不揮発性記憶素子２１ａは、バス４０でプロセッサ１０と接続されている。第１起動停止制御装置２４ａは、第１メモリ２０ａの動作開始時および動作停止時の処理を行う。具体的には、第１プロセッサ認証用情報生成部２５ａおよび第１認証用情報記憶部２６ａを管理し、動作開始時にはプロセッサ１０の認証を行い、また動作停止時にはプロセッサ１０の認証のためのプロセッサ認証用情報生成を行う。また、バス４０を介してプロセッサ１０との間で情報を送受信する。

第１プロセッサ認証用情報生成部２５ａは、第１起動停止制御装置２４ａからの指示によりプロセッサ１０を認証するための第１プロセッサ認証用情報を生成する。第１認証用情報記憶部２６ａは、第１プロセッサ認証用情報生成部２５ａが生成した第１プロセッサ認証用情報を記憶する。第１プロセッサ認証用情報生成部２５ａはまた、第１メモリ認証用情報を記憶する。第１メモリ認証用情報は、第１起動停止制御装置２４ａがプロセッサ１０から取得する。第１認証用情報記憶部２６ａは、認証用情報記憶部１６と同様不揮発性の記憶素子である。プロセッサ１０と同様、第１メモリ２０ａの各部は一体に形成されている。

第２メモリ２０ｂは、第２不揮発性記憶素子２１ｂと、第２起動停止制御装置２４ｂと、第２プロセッサ認証用情報生成部２５ｂと、第２認証用情報記憶部２６ｂとを有している。各部の機能構成は、第１メモリ２０ａの各部の機能構成と同様である。

バス４０上には、記憶素子を指定する「アドレス」、指定したアドレスに対応する「データ」、読み書きを指示する「コントロール」の３種類の信号が流れる。これらの信号は、具体的には、複数の信号線を介して流れる。

電源ユニット５０は、電源５１と、電源制御装置５２と、蓄電装置５３とを有している。蓄電装置５３は、電源５１から供給される電力を蓄える。なお、蓄電装置５３は、プロセッサ１０、第１メモリ２０ａおよび第２メモリ２０ｂが停止処理を行うのに十分な時間だけプロセッサ１０、第１メモリ２０ａおよび第２メモリ２０ｂに電力を供給するのに十分な容量を有している。なお、停止処理については後述する。また、電源制御装置５２は、電源５１および蓄電装置５３を制御する。

コンピュータシステム１は、これ以外にもさらに図示せぬ各種の入出力装置を備えている。入出力装置には、例えば、第１メモリ２０ａ上に展開されている映像データをディスプレイ装置に表示するビデオプロセッサなどがある。

図２は、プロセッサ側認証用情報記憶表１７のデータ構成を模式的に示す図である。このように、プロセッサ側認証用情報記憶表１７は、第１メモリ２０ａおよび第２メモリ２０ｂを識別するメモリ識別子「メモリ０１」，「メモリ０２」と、各メモリ２０ａ，２０ｂに記憶されているプロセッサ認証用情報の各メモリ２０ａ，２０ｂそれぞれにおける格納場所を示すプロセッサ認証用情報格納場所情報「Ｘ」，「Ｙ」と、各メモリ２０ａ，２０ｂそれぞれが前記プロセッサ認証用情報格納場所に記憶している、プロセッサ１０を認証するために使用するプロセッサ認証用情報「Ｋｅｙ１」，「Ｋｅｙ２」と、メモリ認証用情報生成部１５が生成した、第１メモリ２０ａを認証するための第１メモリ認証用情報「Ｋｅｙ３」，第２メモリ２０ｂを認証するための第２メモリ認証用情報「Ｋｅｙ４」とを対応付けて記憶している。

プロセッサ認証用情報格納場所情報は、具体的には、各メモリ２０ａ，２０ｂそれぞれが保持している第１プロセッサ認証用情報および第２プロセッサ認証用情報にアクセスするためのアドレスである。

ここで、アドレスは、各不揮発性記憶素子２１ａ，２１ｂの内部の実際のアドレスであってもよく、また他の例としては、各メモリ２０ａ，２０ｂにアクセスするための特別なアドレスであってもよい。このように、各プロセッサ認証用情報の格納場所を特定できる情報であればよく、その内容は実施の形態に限定されるものではない。

また、プロセッサ側認証用情報記憶表１７は、第１プロセッサ認証用情報「Ｋｅｙ１」および第２プロセッサ認証用情報「Ｋｅｙ２」を記憶しているが、これにかえてプロセッサ側認証用情報記憶表１７は、認証用情報記憶部１６における各プロセッサ認証用情報の格納場所を示す情報のみを記憶してもよい。同様に、プロセッサ側認証用情報記憶表１７は、第１メモリ認証用情報「Ｋｅｙ３」および第２メモリ認証用情報「Ｋｅｙ４」を記憶しているが、これにかえてプロセッサ側認証用情報記憶表１７は、認証用情報記憶部１６における各メモリ認証用情報の格納場所を示す情報のみを記憶してもよい。

プロセッサ側認証用情報記憶表１７に保持される情報のうち、メモリ識別子およびプロセッサ認証用情報格納場所情報は、システムの初回起動時にシステム構成を検査して設定することができる。

しかし、不正アクセスによる書き換え防止等のセキュリティーの観点からは、メモリ識別子およびプロセッサ認証用情報格納場所情報は、システム製造時や出荷時に予め設定された後は、書き換え不可になっていることが望ましい。また、プロセッサ認証用情報と同様に、プロセッサ側認証用情報記憶表１７も不揮発性記憶素子に記憶させることが望ましい。

図３は、実施の形態１にかかるコンピュータシステム１において、電力供給が停止した場合に実行される停止処理を示すフローチャートである。

電源制御装置５２が電源切断、すなわち電源ユニット５０からの電力供給の停止を検出すると（ステップＳ１００）、蓄電装置５３に蓄えている電気をプロセッサ１０、第１メモリ２０ａおよび第２メモリ２０ｂに供給する（ステップＳ１０１）。これにより、プロセッサ１０、第１メモリ２０ａおよび第２メモリ２０ｂにおける動作を継続させる。さらに、電源制御装置５２は、起動停止制御装置１４、第１起動停止制御装置２４ａおよび第２起動停止制御装置２４ｂに対し、電力供給停止情報を送る（ステップＳ１０２）。

起動停止制御装置１４、第１起動停止制御装置２４ａおよび第２起動停止制御装置２４ｂは、電源制御装置５２から電力供給停止情報を受け付けると、電力供給が停止したことを認識し、電力供給停止情報を受け付けたときに進行していた通常動作を停止させる（ステップＳ１１０，ステップＳ１２０，ステップＳ１３０）。

そして、次回電源が入ったときに、電力供給停止情報を受け付けたときと同じ状態から通常動作を再開できる状態、すなわち安定した状態になるまで待機する（ステップＳ１１１，ステップＳ１２１，ステップＳ１３１）。

例えば、メモリアクセスサイクルを実行している最中であった場合には、そのサイクルが完了するまで待機する。また例えば、プロセッサのパイプラインの途中に入っている命令を実行している最中であった場合には、当該命令が完了するまで待機する。

さらに、プロセッサ１０が有するレジスタやキャッシュメモリなどの記憶手段が揮発性記憶素子である場合には、レジスタやキャッシュメモリなどの内部状態を第１メモリ２０ａまたは第２メモリ２０ｂに退避させ、次回の動作開始に備える。

プロセッサ１０、第１メモリ２０ａおよび第２メモリ２０ｂが通常動作を停止し、安定な状態になると、次に、メモリ認証用情報生成部１５は、起動停止制御装置１４からの指示により、第１メモリ認証用情報および第２メモリ認証用情報を新たに生成する（ステップＳ１１２）。第１プロセッサ認証用情報生成部２５ａは、第１起動停止制御装置２４ａからの指示により第１プロセッサ認証用情報を新たに生成する（ステップＳ１２２）。

同様に、第２プロセッサ認証用情報生成部２５ｂは、第２起動停止制御装置２４ｂからの指示により第２プロセッサ認証用情報を新たに生成する（ステップＳ１３２）。

次に、認証用情報記憶部１６は、メモリ認証用情報生成部１５が生成した第１メモリ認証用情報および第２メモリ認証用情報を記憶する（ステップＳ１１３）。具体的には、第１メモリ認証用情報を、第１メモリ２０ａを示すメモリ識別子「メモリ０１」に対応付けて認証用情報記憶部１６のプロセッサ側認証用情報記憶表１７に記憶する。すなわち、第１メモリ２０ａの識別子「メモリ０１」で識別されるエントリのメモリ認証用情報の欄に書き込む。

また、認証用情報記憶部１６は、メモリ認証用情報静西部１５が生成した第２メモリ認証用情報を、第２メモリ２０ｂを示すメモリ識別子「メモリ０２」に対応付けて認証用情報記憶部１６のプロセッサ側認証用情報記憶表１７に記憶する。すなわち、第２メモリ２０ｂの識別子「メモリ０２」で識別されるエントリのメモリ認証用情報の欄に書き込む。第１認証用情報記憶部２６ａは、第１プロセッサ認証用情報生成部２５ａが生成した第１プロセッサ認証用情報を記憶する（ステップＳ１２３）。第２認証用情報記憶部２６ｂは、第２プロセッサ認証用情報生成部２５ｂが生成した第２プロセッサ認証用情報を記憶する（ステップＳ１３３）。

次に、プロセッサ１０と第１メモリ２０ａの間で第１プロセッサ認証用情報および第１メモリ認証用情報を共有し、さらにプロセッサ１０と第２メモリ２０ｂの間で第２プロセッサ認証用情報および第２メモリ認証用情報を共有する（ステップＳ１１４，ステップＳ１２４，ステップＳ１３４）。

具体的には、起動停止制御装置１４は、認証用情報記憶部１６のプロセッサ側認証用情報記憶表１７に第１メモリ２０ａのメモリ識別子「メモリ０１」に対応付けられて記憶されている第１メモリ認証用情報「Ｋｅｙ３」を、バス４０を介して第１起動停止制御装置２４ａに送る。同様に、起動停止制御装置１４は、認証用情報記憶部１６のプロセッサ側認証用情報記憶表１７に第２メモリ２０ｂのメモリ識別子「メモリ０２」に対応付けられて記憶されている第２メモリ認証用情報「Ｋｅｙ４」を、バス４０を介して第２起動停止制御装置２４ｂに送る。第１起動停止制御装置２４ａは、起動停止制御装置１４より取得した第１メモリ認証用情報を第１認証用情報記憶部２６ａに記憶する。第２起動停止制御装置２４ｂは、起動停止制御装置１４より取得した第２メモリ認証用情報を第２認証用情報記憶部２６ｂに記憶する。

第１起動停止制御装置２４ａは、第１認証用情報記憶部２６ａに記憶されている第１プロセッサ認証用情報を、バス４０を介して起動停止制御装置１４に送る。起動停止制御装置１４は、第１起動停止制御装置２４ａより取得した第１プロセッサ認証用情報を、第１メモリ２０ａを示すメモリ識別子「メモリ０１」に対応付けて認証用情報記憶部１６のプロセッサ側認証用情報記憶表１７に記憶する。

また、第２起動停止制御装置２４ｂは、第２認証用情報記憶部２６ｂに記憶されている第２プロセッサ認証用情報を、バス４０を介して起動停止制御装置１４に送る。起動停止制御装置１４は、第２起動停止制御装置２４ｂより取得した第２プロセッサ認証用情報を、第２メモリ２０ｂを示すメモリ識別子「メモリ０２」に対応付けて認証用情報記憶部１６のプロセッサ側認証用情報記憶表１７に記憶する。

すなわち、第１メモリ２０ａから取得した第１プロセッサ認証用情報を、プロセッサ側認証用情報記憶表１７の第１メモリ２０ａの識別子「メモリ０１」で識別されるエントリのプロセッサ認証用情報の欄に書き込む。また、第２メモリ２０ｂから取得した第２プロセッサ認証用情報を、プロセッサ側認証用情報記憶表１７の第２メモリ２０ｂの識別子「メモリ０２」で識別されるエントリのプロセッサ認証用情報の欄に書き込む。

以上の処理により、プロセッサ１０と第１メモリ２０ａの間で第１プロセッサ認証用情報および第１メモリ認証用情報が共有され、プロセッサ１０と第２メモリ２０ｂの間で第２プロセッサ認証用情報および第２メモリ認証用情報が共有される。次に、プロセッサ１０、第１メモリ２０ａおよび第２メモリ２０ｂは、動作を停止する（ステップＳ１１５，ステップＳ１２５，ステップＳ１３５）。以上で停止処理が完了する。

なお、第１プロセッサ認証用情報、第２プロセッサ認証用情報、第１メモリ認証用情報および第２メモリ認証用情報の転送には、安全な通信手段を用いる。不正な信号のモニターなどにより外部に漏れるのを防止する観点である。具体的には、認証用情報を暗号化して転送してもよい。

また、他の例としては、秘密鍵を利用してもよい。すなわち、プロセッサ１０と第１メモリ２０ａとの間およびプロセッサ１０と第２メモリ２０ｂとの間で、あらかじめ秘密鍵を共有する。そして、共有している秘密鍵を利用して認証用情報を暗号化して転送する。

また他の例としては、公開鍵暗号を利用してもよい。すなわち、プロセッサ１０と第１メモリ２０ａのそれぞれが自分の秘密鍵と相手の公開鍵を保持する。そして、認証用情報を相手の公開鍵で暗号化して転送する。また、プロセッサ１０と第２メモリ２０ｂのそれぞれが自分の秘密鍵と相手の公開鍵を保持する。そして、認証用情報を相手の公開鍵で暗号化して転送する。

図４は、実施の形態１にかかるコンピュータシステム１において、電力供給が停止した後再び電力供給が開始した場合に行う認証処理を示すフローチャートである。プロセッサ１０は、電力供給が開始されると、電力供給停止処理において第１メモリ２０ａと共有した第１メモリ認証用情報および第１プロセッサ認証用情報を、バス４０を介して交換する（ステップＳ２１０，ステップＳ２２０）。

さらに、プロセッサ１０は、電力供給が開始されると、電力供給停止処理において第２メモリ２０ｂと共有した第２メモリ認証用情報および第２プロセッサ認証用情報を、バス４０を介して交換する（ステップＳ２１０，ステップＳ２３０）。

具体的には、起動停止制御装置１４は、プロセッサ側認証用情報記憶表１７において第１メモリ２０ａの識別子「メモリ０１」に対応付けて記憶されているプロセッサ認証用情報、すなわち第１プロセッサ認証用情報を、バス４０を介して第１起動停止制御装置２４ａに送る。また、プロセッサ側認証用情報記憶表１７において第２メモリ２０ｂの識別子「メモリ０２」に対応付けて記憶されているプロセッサ認証用情報、すなわち第２プロセッサ認証用情報を、バス４０を介して第２起動停止制御装置２４ｂに送る。

一方、第１起動停止制御装置２４ａは、第１認証用情報記憶部２６ａに記憶しておいた第１メモリ認証用情報をバス４０を介して起動停止制御装置１４に送る。第２起動停止制御装置２４ｂは、第２認証用情報記憶部２６ｂに記憶しておいた第２メモリ認証用情報をバス４０を介して起動停止制御装置１４に送る。なお、この場合も暗号化など安全な手段を用いて第１メモリ認証用情報、第２メモリ認証用情報、第１プロセッサ認証用情報および第２プロセッサ認証用情報を転送する。

次に、起動停止制御装置１４は、第１メモリ２０ａおよび第２メモリ２０ｂの認証を行う。具体的には、まず第１起動停止制御装置２４ａから受け取った第１メモリ認証用情報と、メモリ認証用情報生成部１５が生成し、認証用情報記憶部１６のプロセッサ側認証用情報記憶表１７に第１メモリ２０ａのメモリ識別子「メモリ０１」と対応付けられて記憶されている第１メモリ認証用情報とを比較する（ステップＳ２１１）。２つの第１メモリ認証用情報が一致した場合には、第１メモリ２０ａの認証に成功したと判断する（ステップＳ２１２，Ｙｅｓ）。

さらに、起動停止制御装置１４は、第２起動停止制御装置２４ｂから受け取った第２メモリ認証用情報と、メモリ認証用情報生成部１５が生成し、認証用情報記憶部１６のプロセッサ側認証用情報記憶表１７に第２メモリ２０ｂのメモリ識別子「メモリ０２」と対応付けられて記憶されている第２メモリ認証用情報とを比較する（ステップＳ２１１）。

２つの第２メモリ認証用情報が一致した場合には、第２メモリ２０ｂの認証に成功したと判断する（ステップＳ２１２，Ｙｅｓ）。以上のように、第１メモリ２０ａおよび第２メモリ２０ｂの認証に成功できた場合には、通常動作を再開する（ステップＳ２１３）。すなわち、プロセッサ１０から第１メモリ２０ａおよび第２メモリ２０ｂへのアクセスが許可され、第１メモリ２０ａおよび第２メモリ２０ｂからのデータの読み出しおよび書込みが開始される。

一方、第１起動停止制御装置２４ａから取得した第１メモリ認証用情報と認証用情報記憶部１６のプロセッサ側認証用情報記憶表１７に第１メモリ２０ａのメモリ識別子「メモリ０１」と対応付けられて記憶されている第１メモリ認証用情報が一致しない場合には、第１メモリ２０ａの認証に失敗したと判断し（ステップＳ２１２，Ｎｏ）、動作を停止する（ステップＳ２１４）。

２つのメモリ認証用情報が一致しない場合、第１メモリ２０ａは電力停止前とは異なる状態になっている。すなわち、悪意の第三者により不正にアクセスされているなど不正行為が行われている可能性がある。または、他のメモリ装置に取り替えられている可能性がある。このような場合には、プロセッサ１０は動作を停止する。すなわち、第１メモリ２０ａへのアクセスを行わない。これにより、第１メモリ２０ａを介したプロセッサ１０への不正な侵入等の不正行為を防止することができる。

同様に、第２起動停止制御装置２４ｂから取得した第２メモリ認証用情報と、認証用情報記憶部１６のプロセッサ側認証用情報記憶表１７に第２メモリ２０ｂのメモリ識別子「メモリ０２」と対応付けられて記憶されている第２メモリ認証用情報が一致しない場合には、第２メモリ２０ｂの認証に失敗したと判断し（ステップＳ２１２，Ｎｏ）、動作を停止する（ステップＳ２１４）。このように、第２メモリ２０ｂが電力停止前と異なる状態になっている場合には、プロセッサ１０は動作を停止することにより、第２メモリ２０ｂを介したプロセッサ１０への不正行為を防止することができる。

第１メモリ２０ａの第１起動停止制御装置２４ａは、認証用情報を交換した後、起動停止制御装置１４から受け取った第１プロセッサ認証用情報と、第１プロセッサ認証用情報生成部２５ａが生成し、第１認証用情報記憶部２６ａに記憶されている第１プロセッサ認証用情報とを比較する（ステップＳ２２１）。

２つの第１プロセッサ認証用情報が一致した場合には、プロセッサ１０の認証に成功したと判断し（ステップＳ２２２，Ｙｅｓ）、通常動作を再開する（ステップＳ２２３）。すなわち、プロセッサ１０からのアクセスが許可され、プロセッサ１０からのデータの読み出しおよび書込みが開始される。

一方、２つの第１プロセッサ認証用情報が一致しない場合には、プロセッサ１０の認証に失敗したと判断し（ステップＳ２２２，Ｎｏ）、動作を停止する（ステップＳ２２４）。以上で、認証処理が完了する。

第２メモリ２０ｂの第２起動停止制御装置２４ｂは、認証用情報を交換した後、起動停止制御装置１４から受け取った第２プロセッサ認証用情報と、第２プロセッサ認証用情報生成部２５ｂが生成し、第２認証用情報記憶部２６ｂに記憶されている第２プロセッサ認証用情報とを比較する（ステップＳ２３１）。

２つの第２プロセッサ認証用情報が一致した場合には、プロセッサ１０の認証に成功したと判断し（ステップＳ２３２，Ｙｅｓ）、通常動作を再開する（ステップＳ２３３）。すなわち、プロセッサ１０からのアクセスが許可され、プロセッサ１０からのデータの読み出しおよび書込みが開始される。

一方、２つの第２プロセッサ認証用情報が一致しない場合には、プロセッサ１０の認証に失敗したと判断し（ステップＳ２３２，Ｎｏ）、動作を停止する（ステップＳ２３４）。以上で、認証処理が完了する。

このように、認証処理においては、プロセッサ１０が、第１メモリ２０ａの認証および第２メモリ２０ｂの認証に成功し、さらに第１メモリ２０ａおよび第２メモリ２０ｂがそれぞれプロセッサ１０の認証に成功した場合に、プロセッサ１０から第１メモリ２０ａへのアクセスおよびプロセッサ１０から第２メモリ２０ｂへのアクセスが許可される。

２つの第１プロセッサ認証用情報が一致しない場合、プロセッサ１０は電力停止前とは異なる状態になっている。すなわち、悪意の第三者により不正にアクセスされているなど不正行為が行われている可能性がある。または、他のプロセッサに取り替えられている可能性がある。

このような場合には、第１メモリ２０ａは、動作を停止する。すなわち、以後プロセッサ１０からのアクセスを受け付けない。これにより、プロセッサ１０を介した第１メモリ２０ａへの不正な侵入等の不正行為を防止することができる。

同様に２つの第２プロセッサ認証用情報が一致しない場合には、第２メモリ２０ｂは、動作を停止する。すなわち、以後プロセッサ１０からのアクセスを受け付けない。これにより、プロセッサ１０を介した第２メモリ２０ｂへの不正な侵入等の不正行為を防止することができる。

以上、本発明を実施の形態を用いて説明したが、上記実施の形態に多様な変更または改良を加えることができる。

そうした第１の変更例としては、本実施の形態においては、プロセッサ１０において生成された情報を第１メモリ認証用情報とし、第１メモリ２０ａにおいて生成された情報を第１プロセッサ認証用情報としたが、これらは、プロセッサ１０および第１メモリ２０ａそれぞれが互いを認証するための情報として利用されればよい。

プロセッサ１０と第２メモリ２０ｂとの間の認証においても同様であり、プロセッサ１０において生成された情報および第２メモリ２０ｂにおいて生成された情報は、それぞれ互いを認証するための情報として利用されればよい。

以下、第１の変更例にかかるプロセッサ１０と第１メモリ２０ａとの間の認証について説明する。なお、プロセッサ１０と第２メモリ２０ｂとの間の認証についても同様である。

例えば、第１メモリ２０ａは第１メモリ認証用情報を利用して、すなわちプロセッサ１０において生成された情報を利用してプロセッサ１０の認証を行ってもよい。また、プロセッサ１０は、第１プロセッサ認証用情報を利用して、すなわちメモリにおいて生成された情報を利用して第１メモリ２０ａの認証を行ってもよい。

また、他の例としては、プロセッサ１０は、第１プロセッサ認証用情報と第１メモリ認証用情報の両方を利用して第１メモリ２０ａの認証を行ってもよい。同様に、第１メモリ２０ａは、第１プロセッサ認証用情報と第１メモリ認証用情報の両方を利用してプロセッサ１０の認証を行ってもよい。

さらに、プロセッサ１０および第１メモリ２０ａのうちいずれか一方のみがプロセッサ１０および第１メモリ２０ａの間での認証のための情報を生成し、この情報によりプロセッサ１０と第１メモリ２０ａの間の認証を行うこととしてもよい。

図５は、プロセッサ１０のみが認証用情報を生成する場合のコンピュータシステム１の全体構成を示す図である。この場合には、プロセッサ１０のメモリ認証用情報生成部１５が生成した第１メモリ認証用情報および第２メモリ認証用情報を認証用情報記憶部１６のプロセッサ側認証用情報記憶表１７に記憶する。また、第１メモリ２０ａの第１起動停止制御装置２４ａは、起動停止制御装置１４から取得した第１メモリ認証用情報を第１認証用情報記憶部２６ａに記憶する。

そして、電力供給開始時には、プロセッサ１０は、第１認証用情報記憶部２６ａに記憶されている第１メモリ認証用情報を取得する。認証に成功した場合に通常動作を開始する。同様に、第１メモリ２０ａは、認証用情報記憶部１６のプロセッサ側認証用情報記憶表１７に記憶されている第１メモリ認証用情報を取得する。そして、認証に成功した場合に通常動作を開始する。

また他の例としては、第１メモリ２０ａのみがプロセッサ１０と第１メモリ２０ａの間で認証を行うための情報を生成することとしてもよい。この場合、第１メモリ２０ａが生成した認証用情報により、第１メモリ２０ａとプロセッサ１０の間の認証を行う。具体的には、第１メモリ２０ａは、第１メモリ２０ａが生成した認証用情報を利用してプロセッサ１０の認証を行う。また、プロセッサ１０も、第１メモリ２０ａが生成した認証用情報を利用して第１メモリ２０ａの認証を行う。

なお、プロセッサ１０および第１メモリ２０ａの双方が認証用情報を生成する場合であっても、プロセッサ１０および第１メモリ２０ａのうちいずれか一方のみが認証用情報を生成する場合であっても生成した認証用情報を相手装置に送り双方で認証用情報を共有しておく。

また、第２の変更例としては、本実施の形態においては、起動停止制御装置１４がプロセッサ１０に接続されているメモリ、すなわち第１メモリ２０ａを認証し、かつ第１起動停止制御装置２４ａが第１メモリ２０ａに接続されているプロセッサ１０を認証するが、これにかえていずれか一方のみが認証を行うこととしてもよい。同様に、プロセッサ１０と第２メモリ２０ｂとの間の認証においても、プロセッサ１０および第２メモリ２０ｂのいずれか一方のみが認証を行うこととしてもよい。

例えば、起動停止制御装置１４が第１メモリ２０ａの認証を行うのみであってもよい。この場合、起動停止制御装置１４は、認証用情報記憶部１６のプロセッサ側認証用情報記憶表１７に記憶されている第１メモリ認証用情報と第１認証用情報記憶部２６ａに記憶されている第１メモリ認証用情報とを比較して、第１メモリ２０ａを認証するが、第１メモリ２０ａは、プロセッサ１０の認証を行わなくともよい。

すなわち、第１起動停止制御装置２４ａは、第１認証用情報記憶部２６ａに記憶されている第１プロセッサ認証用情報と認証用情報記憶部１６のプロセッサ側認証用情報記憶表１７に記憶されている第１プロセッサ認証用情報との比較処理を行わなくともよい。そして、起動停止制御装置１４が第１メモリ２０ａの認証に成功した場合には、プロセッサ１０だけでなく、第１メモリ２０ａも通常動作を開始する。

また、第３の変更例としては、本実施の形態においては、第１プロセッサ認証用情報、第２プロセッサ認証用情報、第１メモリ認証用情報および第２メモリ認証用情報の転送は、バス４０を介して行われるが、これにかえて、コンピュータシステム１は、認証用情報転送専用の信号線をさらに備えてもよい。この場合、認証用情報転送専用の信号線を介して第１プロセッサ認証用情報、第２プロセッサ認証用情報、第１メモリ認証用情報および第２メモリ認証用情報を転送してもよい。

また、第４の変更例としては、本実施の形態にかかるコンピュータシステム１においては、第１メモリ２０ａにおいては、第１プロセッサ認証用情報および第１メモリ認証用情報は第１認証用情報記憶部２６ａに記憶されていたが、これにかえて、第１メモリ２０ａを構成する第１不揮発性記憶素子２１ａの一部の領域に記憶されてもよい。

同様に、第２メモリ２０ｂにおいては、第２プロセッサ認証用情報および第２メモリ認証用情報は、第２メモリ２０ｂを構成する第２不揮発性記憶素子２１ｂの一部の領域に記憶されてもよい。

また、第５の変更例としては、本実施の形態においては、コンピュータシステム１は、２つのメモリ２０ａ，２０ｂを備えたが、メモリの数はこれに限定されるものではなく、３つ以上のメモリを備えてもよい。

また、第６の変更例としては、実施の形態１にかかるコンピュータシステム１においては、プロセッサ１０はまずすべてのメモリ２０ａ，２０ｂとの間で認証用情報を交換し、すべての交換処理が完了した後に、認証処理を行うこととしたが、これにかえて、認証用情報の交換を行いながら同時に認証処理を行うこととしてもよい。すなわち、所定のメモリとの間で認証用情報の交換が完了した場合には、他のメモリとの間での認証用情報の交換が完了したか否かにかかわらず、交換が完了したメモリとの間の認証処理を開始してもよい。これにより、多くのメモリを搭載した場合には、より早いタイミングにおいて認証に失敗したことを検出することができる。

また、第７の変更例としては、実施の形態１にかかるコンピュータシステム１においては、メモリ認証用情報生成部１５が生成した第１メモリ認証用情報を第１メモリ２０ａとの間で共有し、またメモリ認証用情報生成部１５が生成した第２メモリ認証用情報を第２メモリ２０ｂとの間で共有し、プロセッサ１０は、この第１メモリ認証用情報に基づいて第１メモリ２０ａの認証を行い、第２メモリ認証用情報に基づいて第２メモリ２０ｂの認証を行ったが、これにかえて、プロセッサ１０は、第１メモリ２０ａの認証および第２メモリ２０ｂの認証に同一のメモリ認証用情報を使用してもよい。

この場合、電力供給停止時にプロセッサ１０においては、起動停止制御装置１４からの指示により、メモリ認証用情報生成部１５は、第１メモリ２０ａおよび第２メモリ２０ｂを認証するための１つのメモリ認証用情報のみを生成する。そして、このメモリ認証用情報を認証用情報記憶部１６のプロセッサ側認証用情報記憶表１７に記憶する。

すなわち、プロセッサ側認証用情報記憶表１７の、第１メモリ２０ａの識別子「メモリ０１」に対応付けられたエントリのメモリ認証用情報の欄に記憶されるメモリ認証用情報「Ｋｅｙ３」と、第２メモリ２０ｂの識別子「メモリ０２」に対応付けられたエントリのメモリ認証用情報の欄に記憶されるメモリ認証用情報「Ｋｅｙ４」は同一の内容となる。そして、起動停止制御装置１４は、電力供給停止時における認証情報交換処理において、第１起動停止制御装置２４ａと第２起動停止制御装置２４ｂに上記メモリ認証用情報を転送する。

このように、複数のメモリを同一のメモリ認証用情報を用いて認証することにより、搭載するメモリの数が増加しても、不正アクセスを防止するという目的を達成しながら、生成するメモリ認証用情報の数を削減することができる。これにより、メモリ認証用情報生成にかかる時間を削減することができる。

また、プロセッサ側認証用情報記憶表１７において、メモリ認証用情報の欄をメモリ認証用情報の格納場所を示す情報のみを記憶するように構成すれば、全てのメモリのエントリにおけるメモリ認証用情報の欄は同じ格納場所を指し示すことになり、メモリ認証用情報を記憶するために必要な記憶領域を削減することができる。

なお、さらに本例においては、各メモリに対するメモリ認証用情報を識別する必要はないので、上述のように第１メモリ２０ａの識別子「メモリ０１」および第２メモリ２０ｂの識別子「メモリ０２」それぞれに同一のメモリ認証用情報を対応付けて保持するのにかえて、単にメモリ認証用情報を保持することとしてもよい。

（実施の形態２）
図６は、実施の形態２にかかるコンピュータシステム１の全体構成を示す図である。実施の形態２にかかるコンピュータシステム１においては、プロセッサ１０と、第１不揮発性記憶素子２１ａ、第２不揮発性記憶素子２１ｂ、およびバス４０は、いずれも同数のデータ線を備えている。本実施の形態においては、いずれもＮ本のデータ線を備えている。すなわち、プロセッサ１０が備えるデータ線は、バス４０が備えるデータ線と１対１で接続している。第１不揮発性記憶素子２１ａが備えるデータ線は、バス４０が備えるデータ線と１対１で接続している。第２不揮発性記憶素子２１ｂが備えるデータ線は、バス４０が備えるデータ線と１対１で接続している。すなわち、プロセッサ１０のデータ幅、バス４０のデータ幅、第１不揮発性記憶素子２１ａのデータ幅、そして第２不揮発性記憶素子２１ｂのデータ幅は、すべて等しく、Ｎビットである。

図７は、実施の形態２にかかるコンピュータシステム１におけるアドレスと各不揮発性記憶素子２１ａ，２１ｂの対応関係を示すアドレス空間６００を示す図である。アドレス空間６００は、実施の形態１のコンピュータシステム１における各メモリ２０ａ，２０ｂ、およびバス４０の接続方式から決定されている。

第１不揮発性記憶素子２１ａは、アドレス空間６００のアドレスＡ〜アドレスＢに対応している。また、第２不揮発性記憶素子２１ｂは、アドレス空間６００のアドレスＣ〜アドレスＤに対応している。つまり、プロセッサ１０がアドレスＡ〜アドレスＢに対する読み書きを行うと、その読み書きは第１不揮発性記憶素子２１ａに対する読み書きとなる。同様に、プロセッサ１０が、アドレスＣ〜アドレスＤに対する読み書きを行うと、その読み書きは第２不揮発性記憶素子２１ｂに対する読み書きとなる。

図８は、実施の形態２にかかるコンピュータシステム１において、プロセッサ１０の認証用情報記憶部１６が有するプロセッサ側認証用情報記憶表１７のデータ構成を示す図である。実施の形態２にかかるプロセッサ側認証用情報記憶表１７は、実施の形態１にかかるプロセッサ側認証用情報記憶表１７に記憶されているデータに加えて、さらにプロセッサ認証用情報長、メモリ認証用情報長およびバス情報をメモリ識別子に対応付けて記憶している。

ここで、プロセッサ認証用情報長とは、プロセッサ認証用情報のデータ長である。本実施の形態にかかる第１プロセッサ認証用情報および第２プロセッサ認証用情報のデータ長は、ともにＮビットである。いずれもデータ幅と等しい。

同様に、メモリ認証用情報長とは、メモリ認証用情報のデータ長である。本実施の形態にかかる第１メモリ認証用情報および第２メモリ認証用情報のデータ長は、ともにＮビットである。いずれもデータ幅と等しい。

また、バス情報は、データ幅と、接続情報とを含んでいる。データ幅とは、メモリ識別子で識別されるメモリとバスが接続しているデータ線の本数である。本実施の形態においては、第１メモリ２０ａおよび第２メモリ２０ｂはいずれもデータ幅はＮビットであるので、データ幅にはＮが記憶されている。また、接続情報とは、メモリと接続しているデータ線を識別する識別情報である。

本実施の形態においては、プロセッサ１０は、第１メモリ２０ａおよび第２メモリ２０ｂのいずれともＮ本のデータ線すべてにより接続している。したがって、第１メモリ２０ａおよび第２メモリ２０ｂともに接続情報にはＮが記憶されている。

なお、本実施の形態では、使用している第１プロセッサ認証用情報、第２プロセッサ認証用情報、第１メモリ認証用情報および第２メモリ認証用情報のデータ長は共にＮビットとするが、これは説明を簡潔にするためであり、認証用情報のデータ長は本実施の形態に限定されるものではない。認証用情報のデータ長は本来、システムが備えるべきセキュリティーの強度等によって決定されるのが好ましい。

なお、プロセッサ認証用情報格納場所情報としてプロセッサ側認証用情報記憶表１７に記憶されているアドレスＸは、アドレスＡ〜アドレスＢの間のアドレスである。また、アドレスＹは、アドレスＣからアドレスＤの間のアドレスである。

次に、実施の形態２にかかるコンピュータシステム１において、電力供給が停止した場合に実行される停止処理について説明する。なお、ここでは実施の形態１にかかるコンピュータシステム１における停止処理と異なる部分のみ説明する。なお、ステップＳ１００〜ステップＳ１１３、ステップＳ１２０〜ステップＳ１２３、ステップＳ１３０〜ステップＳ１３３の処理は、それぞれ実施の形態１において図３を参照しつつ説明したステップＳ１００〜ステップＳ１１３、ステップＳ１２０〜ステップＳ１２３、ステップＳ１３０〜ステップＳ１３３の処理と同様である。

図９は、実施の形態２にかかるコンピュータシステム１のプロセッサ１０による、すべてのメモリとの認証用情報共有処理（ステップＳ１１４）を示すフローチャートである。これは、実施の形態１において図３を参照しつつ説明した認証用情報共有の処理にかえて行われる。

起動停止制御装置１４は、第１メモリ認証用情報を第１起動停止制御装置２４ａに転送するために、そして第２メモリ認証用情報を第２起動停止制御装置２４ｂに転送するために、プロセッサ側認証用情報記憶表１７に記憶されているすべてのメモリに対して以下の処理を行う。

まず、プロセッサ側認証用情報記憶表１７から第１メモリ認証用情報のメモリ認証用情報長すなわちデータ長と、第１メモリ２０ａのバス情報、すなわちデータ幅および接続情報を抽出する（ステップＳ３００）。次に、抽出したデータ幅と、第１メモリ認証用情報のデータ長を比較する。そして、バス４０を使用した場合に、第１メモリ認証用情報を１回で転送可能か否かを判断する。

具体的には、データ幅が第１メモリ認証用情報のサイズ以上である場合には、第１メモリ認証用情報を１回で転送可能であると判断し、データ幅が第１メモリ認証用情報のサイズよりも小さい場合には、第１メモリ認証用情報を１度に転送することはできないと判断する。

１回のデータ転送で転送可能であると判断した場合には（ステップＳ３０１，Ｙｅｓ）、ステップＳ３００においてプロセッサ側認証用情報記憶表１７から抽出した接続情報に基づいて、第１メモリ認証用情報の配置位置を決定する（ステップＳ３０２）。

ここで、配置位置とは、プロセッサ１０に接続されているＮ本のデータ線中のいずれのデータ線にデータを置くかを示すものである。すなわち、ステップＳ３０２においては、Ｎ本のデータ線のうちいずれのデータ線に第１メモリ認証用情報を配置するかを決定する。

次に、決定した配置位置に第１メモリ認証用情報を配置して、転送用データを作成する。そして、転送用データ、すなわち第１メモリ認証用情報をバス４０を介して第１メモリ２０ａの第１起動停止制御装置２４ａに転送する（ステップＳ３０３）。

ステップＳ３０１において、１回のデータ転送ではすべてのデータを転送することはできないと判断した場合には（ステップＳ３０１，Ｎｏ）、バス情報および第１メモリ認証用情報のデータ長に基づいて、第１メモリ認証用情報の分割数を算出する（ステップＳ３１０）。この分割数は、第１メモリ認証用情報をバス４０を介して転送するのに必要な転送回数となる。

次に、転送すべき第１メモリ認証用情報を、ステップＳ３１０において算出した分割数に分割する（ステップＳ３１１）。次に、接続情報に基づいて、分割後の第１メモリ認証用情報の配置位置を決定する（ステップＳ３１２）。次に、決定した配置位置に、分割後の第１メモリ認証用情報をそれぞれ配置してデータを作成し、バス４０を介して第１メモリ２０ａの第１起動停止制御装置２４ａに転送する（ステップＳ３１３）。プロセッサ１０は、以上の処理を第２メモリ２０ｂとの間においても、転送する認証用情報を第２メモリ認証用情報として行う。

実施の形態２にかかるコンピュータシステム１においては、第１メモリ認証用情報および第２メモリ認証用情報のサイズはＮビットである。また、バス４０のデータ幅はＮビットであり、第１メモリ２０ａおよび第２メモリ２０ｂのデータ幅もＮビットである。

このため、バス４０を使用した場合には、１回のデータ転送で第１メモリ認証用情報を第１起動停止制御装置２４ａに、また第２メモリ認証用情報を第２起動停止制御装置２４ｂに転送することができる。したがって、１回のデータ転送で転送することができるので（ステップＳ３０１，Ｙｅｓ）、ステップＳ３０２およびステップＳ３０３の処理が行われる。

第１メモリ２０ａおよび第２メモリ２０ｂのデータ幅はＮビットであるので、バス４０のデータ線全体にメモリ認証用情報を配置することにより、第１起動停止制御装置２４ａに第１メモリ認証情報を転送でき、さらに第２起動停止制御装置２４ｂに第２メモリ認証用情報を転送できる。すなわち、起動停止制御装置１４は、バス４０に流すＮビットのデータ全体にＮビットの第１メモリ認証用情報を配置し、第１起動停止制御装置２４ａに転送する。同様に、起動停止制御装置１４は、バス４０に流すＮビットのデータ全体にＮビットの第２メモリ認証用情報を配置し、第２起動停止制御装置２４ｂに第２メモリ認証用情報を転送する。

転送に際し、起動停止制御装置１４は、プロセッサ側認証用情報記憶表１７に記憶されている、プロセッサ認証用情報格納場所情報をアドレスとして指定する。これにより、バス４０上で第１起動停止制御装置２４ａおよび第２起動停止制御装置２４ｂをデータ転送先として指定することができる。

図１０は、起動停止制御装置１４から第１起動停止制御装置２４ａおよび第２起動停止制御装置２４ｂへ、第１メモリ認証用情報または第２メモリ認証用情報を転送する際の、バス４０の使用状況を模式的に示す図である。

起動停止制御装置１４は、サイクルｎにおいて、アドレスにＸ、データに第１メモリ認証用情報を指定し、コントロール信号に書き込み命令（ＷＲＩＴＥ）を指定する。これにより、第１起動停止制御装置２４ａへ第１メモリ認証用情報を転送する。さらに、サイクルｎ＋１において、アドレスにＹ、データに第２メモリ認証用情報を指定し、コントロール信号に書き込み命令（ＷＲＩＴＥ）を指定する。これにより、第２起動停止制御装置２４ｂへ第２メモリ認証用情報を転送する。

再び説明を図９に戻す。転送が完了すると（ステップＳ３０３，ステップＳ３１３）、次に、起動停止制御装置１４は、第１メモリ２０ａから第１プロセッサ認証用情報「Ｋｅｙ１」を受信する（ステップＳ３２０）。具体的には、第１起動停止制御装置２４ａから転送されてくるデータを第１プロセッサ認証用情報「Ｋｅｙ１」のデータサイズになるまで受信する。

次に、受信した第１プロセッサ認証用情報「Ｋｅｙ１」が、複数に分割されて転送されてきたかどうか判断する。分割されている場合には（ステップＳ３２１，Ｙｅｓ）、転送されてきたデータのうち、プロセッサ側認証用情報記憶表１７において第１メモリ２０ａのメモリ識別子に対応付けられている接続情報により識別される位置、すなわちデータ線から、分割された第１プロセッサ認証用情報「Ｋｅｙ１」を取り出す。

そして、取り出した第１プロセッサ認証用情報「Ｋｅｙ１」を再構築する（ステップＳ３２２）。次に、再構築した第１プロセッサ認証用情報「Ｋｅｙ１」を、プロセッサ側認証用情報記憶表１７の第１メモリ２０ａのメモリ識別子に対応付けられているエントリのプロセッサ認証用情報の欄に記憶する（ステップＳ３２３）。

ステップＳ３２１において、第１プロセッサ認証用情報「Ｋｅｙ１」が分割されていない場合には（ステップＳ３２１，Ｎｏ）、転送されてきた第１プロセッサ認証用情報「Ｋｅｙ１」を、プロセッサ側認証用情報記憶表１７の第１メモリ２０ａのメモリ識別子に対応付けられているエントリのプロセッサ認証用情報の欄に記憶する（ステップＳ３２３）。プロセッサ１０は、上記処理を第２メモリ２０ｂとの間においても行い、第２プロセッサ認証用情報「Ｋｅｙ２」をプロセッサ側認証用情報記憶表１７の第２メモリ２０ｂのメモリ識別子に対応付けられているエントリのプロセッサ認証用情報の欄に記憶する。

図１１は、実施の形態２にかかるコンピュータシステム１の第１メモリ２０ａによる、プロセッサ１０との認証用情報交換処理（ステップＳ１２４）を示すフローチャートである。これは、実施の形態１において図３を参照しつつ説明したプロセッサ１０との認証用情報交換処理（ステップＳ１２４）にかえて行われる。

第１起動停止制御装置２４ａは、起動停止制御装置１４から転送されてくるデータを、第１メモリ認証用情報のサイズになるまで受信する（ステップＳ３３０）。次に、第１起動停止制御装置２４ａは、起動停止制御装置１４から転送された第１メモリ認証用情報「Ｋｅｙ３」が分割されているかどうか判断する。分割されている場合は（ステップＳ３３１、Ｙｅｓ）、分割されて送信されてきた第１メモリ認証用情報を再構築する（ステップＳ３３２）。次に、再構築した第１メモリ認証用情報を第１認証用情報記憶部２６ａに記憶する（ステップＳ３３３）。

一方、起動停止制御装置１４から転送された第１メモリ認証用情報が分割されていない場合には（ステップＳ３３１，Ｎｏ）、転送されたデータを第１メモリ認証用情報として第１認証用情報記憶部２６ａに記憶する（ステップＳ３３３）。

次に、第１プロセッサ認証用情報「Ｋｅｙ１」のデータ長と、バス４０と第１メモリ２０ａに接続されているデータ線の本数、すなわちデータ幅に基づいて、第１プロセッサ認証用情報「Ｋｅｙ１」をバス４０を介して１回のデータ転送で転送できるか否か判定する。

１回のデータ転送で転送可能であると判断した場合には（ステップＳ３３４，Ｙｅｓ）、第１プロセッサ認証用情報「Ｋｅｙ１」をバス４０を介してプロセッサ１０の起動停止制御装置１４に転送する（ステップＳ３３６）。

ステップＳ３３４において、１回のデータ転送で転送可能でないと判断した場合には（ステップＳ３３４，Ｎｏ）、バス情報および第１プロセッサ認証用情報「Ｋｅｙ１」のデータ長に基づいて、第１プロセッサ認証用情報「Ｋｅｙ１」の分割数を算出する（ステップＳ３４０）。この分割数は、第１プロセッサ認証用情報「Ｋｅｙ１」をバス４０を介して転送するのに必要な転送回数となる。

次に、転送すべき第１プロセッサ認証用情報「Ｋｅｙ１」を、ステップＳ３４０において算出した分割数に分割する（ステップＳ３４１）。

次に、分割後の第１プロセッサ認証用情報「Ｋｅｙ１」から転送用データを作成する。そして、転送用データをバス４０を介してプロセッサ１０の起動停止制御装置１４に転送する（ステップＳ３４３）。以上でプロセッサ１０との認証用情報の共有の処理（ステップＳ１２４）における第１メモリ２０ａの処理が完了する。

なお、第２メモリ２０ｂによる、プロセッサ１０との認証用情報共有処理（ステップＳ１３４）は、図１１を参照しつつ説明した第１メモリ２０ａによるプロセッサ１０との認証用情報共有処理（ステップＳ１２４）と同様である。この処理により第２メモリ２０ｂは、プロセッサ１０から第２メモリ認証用情報を取得し、第２メモリ認証用情報を第２認証用情報記憶部２６ｂに記憶する。さらに、プロセッサ１０に第２プロセッサ認証用情報を転送する。

本実施の形態においては、第１プロセッサ認証用情報および第２プロセッサ認証用情報のサイズは共にＮビットである。また、バス４０、第１メモリ２０ａおよび第２メモリ２０ｂのデータ幅もいずれもＮビットである。したがって、バス４０を使用した場合、１回のデータ転送で、第１プロセッサ認証用情報および第２プロセッサ認証用情報を起動停止制御装置１４に転送することができる。このように、１回のデータ転送で転送することができるので（ステップＳ３３４，Ｙｅｓ）、ステップＳ３３６へ進む。

図１２は、第１起動停止制御装置２４ａから起動停止制御装置１４に第１プロセッサ認証用情報が転送され、第２起動停止制御装置２４ｂから起動停止制御装置１４に第２プロセッサ認証用情報が転送される際のバス４０の使用状況を模式的に示す図である。

起動停止制御装置１４は、サイクルｎにおいてアドレスにＸ、コントロール信号に読み出し命令（ＲＥＡＤ）を指定する。これに対し、第１起動停止制御装置２４ａは、第１プロセッサ認証用情報を起動停止制御装置１４に転送する。起動停止制御装置１４は、さらにサイクルｎ＋１においてアドレスにＹ、コントロール信号に読み出し命令（ＲＥＡＤ）を指定する。これに対して第２起動停止制御装置２４ｂは、第２プロセッサ認証用情報を転送する。以上の処理により、プロセッサ１０は、第１メモリ２０ａおよび第２メモリ２０ｂのそれぞれから第１プロセッサ認証用情報および第２プロセッサ認証用情報を取得する。

図１３は、実施の形態２にかかるコンピュータシステム１のプロセッサ１０による、電力供給再開時のすべてのメモリとの認証用情報交換処理（ステップＳ２１０）を示すフローチャートである。これは、実施の形態１において図４を参照しつつ説明した認証用情報交換処理（ステップＳ２１０）にかえて行われる。

起動停止制御装置１４は、プロセッサ側認証用情報記憶表１７に記憶されているすべてのメモリに対応するプロセッサ認証用情報を転送すべく、以下の処理を行う。本実施の形態においては、プロセッサ１０に接続されているすべてのメモリ、すなわち第１起動停止制御装置２４ａおよび第２起動停止制御装置２４ｂのそれぞれに対し第１プロセッサ認証用情報「Ｋｅｙ１」および第２プロセッサ認証用情報「Ｋｅｙ２」を転送すべく以下の処理を行う。

まず、プロセッサ側認証用情報記憶表１７から第１メモリ２０ａに対応付けて記憶されているプロセッサ認証用情報、すなわち第１プロセッサ認証用情報「Ｋｅｙ１」、第１プロセッサ認証用情報のプロセッサ認証用情報長すなわちデータ長、およびバス情報を抽出する（ステップＳ３５０）。次に、抽出したバス情報に含まるデータ幅と、第１プロセッサ認証用情報「Ｋｅｙ１」のデータ長を比較する。そして、バス４０を使用した場合に、第１プロセッサ認証用情報「Ｋｅｙ１」を１回で転送可能か否かを判断する。

１回のデータ転送で転送可能であると判断した場合には（ステップＳ３５１，Ｙｅｓ）、バス情報に含まれる接続情報に基づいて、第１プロセッサ認証用情報「Ｋｅｙ１」の配置位置を決定する（ステップＳ３５２）。次に、決定した配置位置に、第１プロセッサ認証用情報「Ｋｅｙ１」を配置して転送データを作成する。

作成した転送データ、すなわち第１プロセッサ認証用情報「Ｋｅｙ１」をバス４０を介して第１メモリ２０ａの第１起動停止制御装置２４ａに転送する（ステップＳ３５３）。プロセッサ側認証用情報記憶表１７に示されているプロセッサ認証用情報格納場所情報をアドレスとして指定することにより、バス４０上で第１メモリ２０ａを指定する。

ステップＳ３５１において、１回のデータ転送で転送可能でないと判断した場合には（ステップＳ３５１，Ｎｏ）、接続情報および第１プロセッサ認証用情報「Ｋｅｙ１」のデータ長に基づいて、第１プロセッサ認証用情報「Ｋｅｙ１」の分割数を算出する（ステップＳ３６０）。この分割数は、第１プロセッサ認証用情報「Ｋｅｙ１」をバス４０を介して転送するのに必要な転送回数となる。

次に、転送すべき第１プロセッサ認証用情報「Ｋｅｙ１」を、ステップＳ３６０において算出した分割数に分割する（ステップＳ３６１）。次に、接続情報に基づいて、バス４０に流すデータにおける、分割後の第１プロセッサ認証用情報「Ｋｅｙ１」の配置位置を決定する（ステップＳ３６２）。次に、決定した配置位置に、分割後の第１プロセッサ認証用情報「Ｋｅｙ１」をそれぞれ配置し、バス４０を介して第１メモリ２０ａの第１起動停止制御装置２４ａに転送する（ステップＳ３６３）。

プロセッサ１０は、以上の処理を第２メモリ２０ｂとの間においても行い、プロセッサ側認証用情報記憶表１７において第２メモリ２０ｂのメモリ識別子「メモリ０２」に対応付けて記憶されている第２プロセッサ認証用情報「Ｋｅｙ２」を第２メモリ２０ｂに転送する。

実施の形態２にかかるコンピュータシステム１においては、プロセッサ認証用情報「Ｋｅｙ１」，「Ｋｅｙ２」のサイズはＮビットである。また、バス４０のデータ幅はＮビットであり、第１メモリ２０ａおよび第２メモリ２０ｂのデータ幅もＮビットである。このため、バス４０を使用した場合には、１回のデータ転送でプロセッサ認証用情報「Ｋｅｙ１」，「Ｋｅｙ２」をそれぞれ第１起動停止制御装置２４ａおよび第２起動停止制御装置２４ｂに転送することができる。

このように、１回のデータ転送で転送することができるので（ステップＳ３５１，Ｙｅｓ）、第１起動停止制御装置２４ａおよび第２起動停止制御装置２４ｂのいずれに対しても、ステップＳ３５２、ステップＳ３５３の処理が行われる。

なお、第１メモリ２０ａのデータ幅はＮビットであるので、バス４０のデータ線全体に第１プロセッサ認証用情報「Ｋｅｙ１」を配置することにより、第１起動停止制御装置２４ａに第１プロセッサ認証用情報「Ｋｅｙ１」を転送できる。

すなわち、起動停止制御装置１４は、バス４０のデータ線全体にＮビットの第１プロセッサ認証用情報「Ｋｅｙ１」を配置し、第１起動停止制御装置２４ａに第１プロセッサ認証用情報「Ｋｅｙ１」を転送する。同様に、バス４０のデータ線全体にＮビットの第２プロセッサ認証用情報「Ｋｅｙ２」を配置し、第２起動停止制御装置２４ｂに第２プロセッサ認証用情報「Ｋｅｙ２」を転送する。

なお、転送に際し、起動停止制御装置１４は、プロセッサ側認証用情報記憶表１７に記憶されている、プロセッサ認証用情報格納場所情報をアドレスとして指定する。これにより、バス４０上で第１起動停止制御装置２４ａおよび第２起動停止制御装置２４ｂをデータ転送先として指定することができる。

転送が完了すると（ステップＳ３５３，ステップＳ３６３）、次に、メモリ認証用情報のデータサイズになるまでメモリ認証用情報を受信する（ステップＳ３７０）。次に、受信したメモリ認証用情報が、複数に分割されて転送されているか否かを判断する。

分割されている場合には（ステップＳ３７１，Ｙｅｓ）、転送されてきたデータのうち、プロセッサ側認証用情報記憶表１７に記憶されている接続情報により定まる配置位置から、分割されたメモリ認証用情報を取り出し、メモリ認証用情報を再構築する（ステップＳ３７２）。次に、再構築したメモリ認証用情報を認証用情報記憶部１６の、プロセッサ側認証用情報記憶表１７の当該メモリを識別するメモリ識別子に対応付けられたエントリの、メモリ認証用情報の欄に格納する（ステップＳ３７３）。

ステップＳ３７１において、メモリ認証用情報が分割されていない場合には（ステップＳ３７１，Ｎｏ）、転送されてきたメモリ認証用情報を認証用情報記憶部１６のプロセッサ側認証用情報記憶表１７の当該メモリを識別するメモリ識別子に対応付けられたエントリのメモリ認証用情報の欄に記憶する（ステップＳ３７３）。

プロセッサ１０は、以上の処理（ステップＳ３７０からステップＳ３７３）を第１起動停止制御装置２４ａとの間および第２起動停止制御装置２４ｂとの間においてそれぞれ行う。その結果、プロセッサ１０は、第１起動停止制御装置２４ａから第１メモリ認証用情報を取得し、第２起動停止制御装置２４ｂから第２メモリ認証用情報を取得する。

図１４は、起動停止制御装置１４が第１起動停止制御装置２４ａおよび第２起動停止制御装置２４ｂにプロセッサ認証用情報を転送する際の、バス４０の使用状況を模式的に示す図である。

起動停止制御装置１４は、サイクルｎにおいてアドレスにＸ、データに第１プロセッサ認証用情報を指定し、コントロール信号に書き込み命令（ＷＲＩＴＥ）を指定する。これにより、第１起動停止制御装置２４ａへ第１プロセッサ認証用情報「Ｋｅｙ１」を転送する。また、サイクルｎ＋１においてアドレスにＹ、データに第２プロセッサ認証用情報を指定し、コントロール信号に書き込み命令（ＷＲＩＴＥ）を指定する。これにより、第２起動停止制御装置２４ｂへ第２プロセッサ認証用情報「Ｋｅｙ２」を転送する。

図１５は、実施の形態２にかかるコンピュータシステム１において、電力供給再開時に行われる、第１メモリ２０ａによるプロセッサ１０との認証用情報交換処理（ステップＳ２２０）を示すフローチャートである。実施の形態１において図４を参照しつつ説明した認証用情報交換処理（ステップＳ２２０）にかえて行われる。

第１起動停止制御装置２４ａは、起動停止制御装置１４から転送されてくるデータを、第１プロセッサ認証用情報「Ｋｅｙ１」のサイズになるまで受信する（ステップＳ３８０）。次に、第１起動停止制御装置２４ａは、起動停止制御装置１４から転送された第１プロセッサ認証用情報「Ｋｅｙ１」が分割されているか否か判断する。

分割されている場合は（ステップＳ３８１、Ｙｅｓ）、分割されて送信されてきた第１プロセッサ認証用情報「Ｋｅｙ１」を再構築する（ステップＳ３８２）。次に、再構築した第１プロセッサ認証用情報「Ｋｅｙ１」を第１認証用情報記憶部２６ａに記憶する（ステップＳ３８３）。

一方、起動停止制御装置１４から転送された第１プロセッサ認証用情報「Ｋｅｙ１」が分割されていない場合には（ステップＳ３８１，Ｎｏ）、転送されたデータを第１プロセッサ認証用情報「Ｋｅｙ１」として第１認証用情報記憶部２６ａに記憶する（ステップＳ３８３）。

次に、第１認証用情報記憶部２６ａに記憶されている第１メモリ認証用情報のデータ長と、第１メモリ２０ａとバス４０の間の接続情報から、第１認証用情報記憶部２６ａに記憶されている第１メモリ認証用情報をバス４０を介して１回のデータ転送でプロセッサ１０に転送できるか否かを判断する。

１回のデータ転送で転送可能であると判断した場合には（ステップＳ３８４，Ｙｅｓ）、第１メモリ認証用情報をバス４０を介してプロセッサ１０の起動停止制御装置１４に転送する（ステップＳ３８６）。

ステップＳ３８４において、１回のデータ転送で転送可能でないと判断した場合には（ステップＳ３８４，Ｎｏ）、接続情報および第１メモリ認証用情報のサイズに基づいて、第１メモリ認証用情報の分割数を算出する（ステップＳ３９０）。この分割数は、第１メモリ認証用情報をバス４０を介して転送するのに必要な転送回数となる。

次に、転送すべき第１メモリ認証用情報を、ステップＳ３９０において算出した分割数に分割する（ステップＳ３９１）。次に、分割した第１メモリ認証用情報からデータを作成し、バス４０を介してプロセッサ１０の起動停止制御装置１４に転送する（ステップＳ３９３）。

第２メモリ２０ｂは、プロセッサ１０との間で上記処理を行い、第２プロセッサ認証用情報「Ｋｅｙ２」を取得して、第２認証用情報記憶部２６ｂに記憶する。さらに第２認証用情報記憶部２６ｂに記憶されている第２メモリ認証用情報をプロセッサ１０に転送する。

なお、実施の形態２における第２メモリ２０ｂによるプロセッサ１０との認証用情報共有処理（ステップＳ２３０）は、実施の形態２における第１メモリ２０ａによるプロセッサ１０との認証用情報の共有処理（ステップＳ２２０）と同様である。

本実施例においては、第１メモリ認証用情報および第２メモリ認証用情報のサイズはＮビット、バス４０のデータ幅はＮビット、第１メモリ２０ａおよび第２メモリ２０ｂのデータ幅もＮビットである。したがって、バス４０を使用した場合、１回のデータ転送で、第１メモリ認証用情報および第２メモリ認証用情報を起動停止制御装置１４に転送することができる。このように、１回のデータ転送で転送することができるので（ステップＳ３８４，Ｙｅｓ）、ステップＳ３８６へ進む。

図１６は、第１起動停止制御装置２４ａから起動停止制御装置１４へ第１メモリ認証用情報を転送し、第２起動停止制御装置２４ｂから起動停止制御装置１４に第２メモリ認証用情報を転送する際のバス４０の使用状況を模式的に示す図である。

起動停止制御装置１４は、サイクルｎにおいて、アドレスにＸ、コントロール信号に読み出し命令（ＲＥＡＤ）を指定する。これに対して第１起動停止制御装置２４ａが第１メモリ認証用情報を転送する。また、サイクルｎ＋１において、アドレスにＹ、コントロール信号に読み出し信号（ＲＥＡＤ）を指定する。これに対して第２起動停止制御装置２４ｂが第２メモリ認証用情報を転送する。以上の処理により、プロセッサ１０と第１メモリ２０ａの間およびプロセッサ１０と第２メモリ２０ｂの間でのメモリ認証用情報の共有が終了する。

なお、実施の形態２にかかるコンピュータシステム１のこれ以外の構成および処理は、実施の形態１にかかるコンピュータシステム１の構成および処理と同様である。

実施の形態２にかかるコンピュータシステム１の変更例としては、本実施の形態にかかる認証用情報共有処理（ステップＳ１１４）においては、図９に示すようにステップＳ３０１において転出すべき認証用情報を分割すべきか否かを判断し、ステップＳ３２１において転送されてくる認証用情報が分割されているか否かを判断している。

ただし、本実施の形態のように装置製造時にバス４０とプロセッサ１０、第１メモリ２０ａおよび第２メモリ２０ｂとの間の接続状態から認証用情報は分割されずに１回の転送で転送されてくることがわかっている場合には、ステップＳ３０１およびステップＳ３２１の判断は行わなくともよい。この場合には、ステップＳ３００からステップＳ３０２へ進む。また、ステップＳ３２０からステップＳ３２３へ進む。

同様に、認証用情報共有処理（ステップＳ１２４）においても、図１１に示すように、ステップＳ３３１およびステップＳ３３４において認証用情報の分割の有無について判断しているが、これにかえて、ステップＳ３３０からステップＳ３３３へ進み、さらにステップＳ３３３からステップＳ３３６へ進むこととしてもよい。

また、認証用情報交換処理（ステップＳ２１０）においても、図１３に示すようにステップＳ３５１およびステップＳ３７１を省略し、ステップＳ３５０からステップＳ３５２へ進み、さらにステップＳ３７０からステップＳ３７３へ進むこととしてもよい。

また、認証用情報交換処理（ステップＳ２２０）においても、図１５に示すようにステップＳ３８１およびステップＳ３８４を省略し、ステップＳ３８０からステップＳ３８３へ進み、さらにステップＳ３８３からステップＳ３８６へ進むこととしてもよい。

（実施の形態３）
図１７は、実施の形態３にかかるコンピュータシステム１の全体構成を示す図である。実施の形態３にかかるコンピュータシステム１においては、バス４０のデータ線はＮ本である。すなわち，バスのデータ幅はＮビットである。

プロセッサ１０とバス４０はＮ本のデータ線で接続されている。ただし、第１不揮発性記憶素子２１ａおよび第２不揮発性記憶素子２１ｂは、それぞれバス４０とＮ／２本のデータ線で接続されている。すなわち、バス４０においては、第１不揮発性記憶素子２１ａおよび第２不揮発性記憶素子２１ｂに接続されたデータ線の本数は、プロセッサ１０に接続されたデータ線の本数の半分である。

さらに、第１不揮発性記憶素子２１ａに接続しているデータ線は、バス４０のＮ本のデータ線のうち上位Ｎ／２ビットのデータ線であり、プロセッサ１０がバス４０と接続しているＮ本のデータ線のうち上位Ｎ／２ビットのデータ線である。また第２不揮発性記憶素子２１ｂに接続しているデータ線は、バス４０のＮ本のデータ線のうち下位Ｎ／２ビットのデータ線であり、プロセッサ１０がバス４０と接続しているＮ本のデータ線のうち下位Ｎ／２ビットのデータ線である。

図１８は、実施の形態３にかかるコンピュータシステム１におけるアドレス空間６１０を示す図である。アドレス空間６１０は、各メモリ２０ａ，ｂおよびバス４０の接続方式から決定されている。

アドレス空間６１０においては、図１８のように、データ幅方向にＮ／２ビットずつのアドレス範囲がそれぞれ第１不揮発性記憶素子２１ａおよび第２不揮発性記憶素子２１ｂに割り当てられている。

このように、第１不揮発性記憶素子２１ａおよび第２不揮発性記憶素子２１ｂのデータ線の本数がバス４０のデータ線の本数以下である場合には、各第１不揮発性記憶素子２１ａ，第２不揮発性記憶素子２１ｂのアドレス範囲をデータ幅方向に対してデータ線の本数に対応するデータ幅ずつ割り当てることとする。

また、実施の形態３にかかるコンピュータシステム１においては、各不揮発性記憶素子２１ａ，ｂはそれぞれバス４０の上位Ｎ／２ビットおよび下位Ｎ／２ビットと接続しているので、プロセッサ１０からＮビットのデータがバス４０に流された場合には、第１不揮発性記憶素子２１ａには、転送されたデータの上位Ｎ／２ビットのみが転送される。また同様に、第２不揮発性記憶素子２１ｂには、転送されたデータの下位Ｎ／２ビットのみが転送される。

また、第１不揮発性記憶素子２１ａがバス４０に流したＮ／２ビットのデータは、バス４０上ではＮビットデータのうち上位Ｎ／２ビットに配置されている。したがって、プロセッサ１０が正しく受け取るには、バス４０に流れるデータの上位Ｎ／２ビットを選択して抽出する必要がある。同様に、第２不揮発性記憶素子２１ｂがバス４０に流したＮ／２ビットのデータは、バス４０上ではＮビットデータのうち下位Ｎ／２ビットに配置されている。

したがって、プロセッサ１０が正しく受け取るには、バス４０に流れるデータの下位Ｎ／２ビットを選択して抽出する必要がある。本実施の形態にかかるプロセッサ１０は、上位Ｎ／２ビットまたは下位Ｎ／２ビットを選択して抽出することができる。

図１９は、実施の形態３にかかるコンピュータシステム１において、プロセッサ１０の認証用情報記憶部１６が有するプロセッサ側認証用情報記憶表１７のデータ構成を示す図である。実施の形態３にかかるプロセッサ側認証用情報記憶表１７は、実施の形態２にかかるプロセッサ側認証用情報記憶表１７と同様のデータ構成である。

ただし、実施の形態３にかかる第１メモリ２０ａと第２メモリ２０ｂは、図１８を参照しつつ説明したようにバス４０の接続状態が実施の形態２にかかる第１メモリ２０ａと第２メモリ２０ｂとは異なっている。このため、このバス４０の接続状態に対応してプロセッサ側認証用情報記憶表１７に記憶されるバス情報の内容が異なっている。

具体的には、図１９に示すように、実施の形態３にかかるプロセッサ側認証用情報記憶表１７に記憶されているデータ幅は、第１メモリ２０ａおよび第２メモリ２０ｂともにＮ／２である。また、第１メモリ２０ａに対する接続情報は、上位Ｎ／２であり、第２メモリ２０ｂに対する接続情報は、下位Ｎ／２である。

次に、実施の形態３にかかるコンピュータシステム１の電力供給停止時の、プロセッサ１０による認証用情報共有処理（ステップＳ１１４）について説明する。これは、実施の形態１において図３を参照しつつ説明した認証用情報共有処理（ステップＳ１１４）にかえて行われる。ここでは、図９を参照しつつ説明する。

起動停止制御装置１４は、ステップＳ３００において、プロセッサ側認証用情報記憶表１７からバス情報および第１メモリ認証用情報のメモリ認証用情報長すなわちデータ長を抽出する。実施の形態３においては、バス４０のデータ幅はＮビットであり、第１メモリ２０ａのデータ幅はＮ／２ビットであり、第１メモリ認証用情報のデータ長はＮビットである。したがって、バス４０を用いた１回のデータ転送では、第１起動停止制御装置２４ａに第１メモリ認証用情報を転送することができないので（ステップＳ３０１，Ｎｏ）、第１メモリ認証用情報の分割数を算出する（ステップＳ３１０）。

具体的には、第１メモリ認証用情報のデータ長がＮビットであり、第１メモリ２０ａのデータ幅がＮ／２ビットである。すなわち、第１メモリ認証用情報は、第１メモリ２０ａのデータ幅の２倍のビット数である。したがって、第１メモリ認証用情報の分割数が「２」と算出される。次に、実際に第１メモリ認証用情報が２分割される（ステップＳ３１１）。

次に、第１メモリ認証用情報の配置位置を決定する（ステップＳ３１２）。具体的には、第１起動停止制御装置２４ａにデータを転送するためのデータ配置位置を決定する。第１起動停止制御装置２４ａは、バス４０の上位Ｎ／２ビットと接続しているので、第１起動停止制御装置２４ａにデータを転送すべく、バス４０に流すＮビットのデータの上位Ｎ／２ビットを第１メモリ認証用情報の配置位置として決定する（ステップＳ３１２）。次に、分割した第１メモリ認証用情報を上位Ｎ／２ビットの位置に配置したＮビットのデータをそれぞれ生成し、生成したデータをすべて転送する（ステップＳ３１３）。

プロセッサ１０は、以上の処理を第２メモリ２０ｂとの間においても行い、第２メモリ認証用情報を第２メモリ２０ｂに転送する。

なお、バス４０上で、第１起動停止制御装置２４ａをデータ転送先として指定するために、プロセッサ側認証用情報記憶表１７において、第１メモリ２０ａに対応付けて記憶されているプロセッサ認証用情報格納場所情報をアドレスとして指定する。また、バス４０に流すＮビットのデータのうち、データが格納されない下位Ｎ／２ビットは、セキュリティーの観点から０で埋めるのが望ましい。

次に、起動停止制御装置１４は、第１起動停止制御装置２４ａからバス４０を介して転送されてきた第１プロセッサ認証用情報「Ｋｅｙ１」に対して以下の処理を行う。すなわち、プロセッサ側認証用情報記憶表１７において第１メモリ２０ａに対応付けて記憶されているプロセッサ認証用情報長に基づいて、第１プロセッサ認証用情報「Ｋｅｙ１」のデータ長がＮビットであることを特定する。さらに、プロセッサ側認証用情報記憶表１７において第１メモリ２０ａに対応付けて記憶されているデータ幅から第１メモリ２０ａのデータ幅がＮ／２ビットであることを特定する。

これらの情報から、第１プロセッサ認証用情報「Ｋｅｙ１」は１回の転送では転送が完了せず、２回の転送により第１プロセッサ認証用情報「Ｋｅｙ１」の転送が完了すると判断し、２回の転送から第１プロセッサ認証用情報「Ｋｅｙ１」を受信する（ステップＳ３２０）。

第１プロセッサ認証用情報「Ｋｅｙ１」は２分割されているので（ステップＳ３２１、Ｙｅｓ）、次に、第１プロセッサ認証用情報「Ｋｅｙ１」を再構築する（ステップＳ３２２）。

具体的には、プロセッサ側認証用情報記憶表１７において第１メモリ２０ａに対応付けて記憶されている接続情報に基づいて、第１メモリ２０ａから転送される第１プロセッサ認証用情報「Ｋｅｙ１」は、バス４０を流れるＮビットのデータの上位Ｎ／２ビットに配置されていると判断し、受信したＮビットのデータ中の上位Ｎ／２ビットから分割された第１プロセッサ認証用情報「Ｋｅｙ１」を抽出して再構築する。

次に、再構築された第１プロセッサ認証用情報「Ｋｅｙ１」をプロセッサ側認証用情報記憶表１７の、第１メモリ２０ａのメモリ識別子「メモリ０１」で示されるエントリのプロセッサ認証用情報の欄に記憶する（ステップＳ３２３）。

プロセッサ１０は、以上の処理を第２メモリ２０ｂとの間においても行い、第２プロセッサ認証用情報を「Ｋｅｙ２」を第２起動停止制御装置２４ｂから取得し、プロセッサ側認証用情報記憶表１７の第２メモリ２０ｂのメモリ識別子「メモリ０２」で示されるエントリのプロセッサ認証用情報の欄に記憶する。

図２０は、起動停止制御装置１４から第１起動停止制御装置２４ａに第１メモリ認証用情報を、そして第２起動停止制御装置２４ｂに第２メモリ認証用情報を転送する際の、バス４０の使用状況を模式的に示す図である。

起動停止制御装置１４は、サイクルｎからサイクルｎ＋１に渡り、アドレスにＸ、コントロール信号に書き込み命令を指定し、データには２分割した第１メモリ認証用情報をそれぞれＮビット中の上位Ｎ／２ビット部分に配置したＮビットデータを指定する。これにより、第１メモリ認証用情報を第１起動停止制御装置２４ａに転送する。同様に、サイクルｎ＋２からサイクルｎ＋３に渡り、アドレスにＹ、コントロール信号に書き込み命令を指定し、データには２分割した第２メモリ認証用情報をそれぞれＮビット中の下位Ｎ／２ビット部分に配置されたＮビットデータを指定する。

以上の処理により、プロセッサ１０と第１メモリ２０ａの間での第１メモリ認証用情報の共有、およびプロセッサ１０と第２メモリ２０ｂの間での第２メモリ認証用情報の共有が終了する。

次に、実施の形態３にかかるコンピュータシステム１における電力供給停止時の、第１メモリ２０ａによるプロセッサ１０との認証用情報共有処理（ステップＳ１２４）について説明する。これは、実施の形態１において図３を参照しつつ説明した認証用情報共有処理（ステップＳ１２４）にかえて行われる。ここでは、図１１を参照しつつ説明する。

第１起動停止制御装置２４ａは、バス４０を使用したデータ転送では１回の転送でＮ／２ビットしか受信できない。そこで、Ｎビットの第１メモリ認証用情報を受け取るまで、バス４０から転送されてくるデータを受信する（ステップＳ３３０）。次に、第１起動停止制御装置２４ａは、起動停止制御装置１４から転送された第１メモリ認証用情報が分割されているか否かを判断する。

第１メモリ認証用情報のデータ長はＮビットであり、第１メモリ２０ａのデータ幅はＮ／２ビットであることから、第１メモリ認証用情報が分割されていると判断し（ステップＳ３３１，Ｙｅｓ）、受信したデータから第１メモリ認証用情報を再構築する（ステップＳ３３２）。そして再構築されたデータを第１メモリ認証用情報として第１認証用情報記憶部２６ａに記憶する（ステップＳ３３３）。

次に、起動停止制御装置１４と第１起動停止制御装置２４ａの間のプロセッサ認証用情報の共有が行われる。すなわち、まず第１プロセッサ認証用情報「Ｋｅｙ１」をバス４０を介して１回のデータ転送で転送可能か否かを判断する。

第１プロセッサ認証用情報「Ｋｅｙ１」のデータ長がＮビットであり、第１メモリ２０ａのデータ幅がＮ／２ビットであることから、第１プロセッサ認証用情報「Ｋｅｙ１」はバス４０を介して１回のデータ転送で転送できないと判断する（ステップＳ３３４，Ｎｏ）。

次に、第１プロセッサ認証用情報「Ｋｅｙ１」の分割数を算出する（ステップＳ３４０）。具体的には、第１プロセッサ認証用情報「Ｋｅｙ１」のデータ長（Ｎビット）と、第１メモリ２０ａのデータ幅（Ｎ／２ビット）から、分割数「２」を得る。次に、第１プロセッサ認証用情報「Ｋｅｙ１」を２分割する（ステップＳ３４１）。次に、２分割したプロセッサ認証用情報を、２回に分けて起動停止制御装置１４に対して転送する（ステップＳ３４３）。

なお、実施の形態３にかかる第２メモリ２０ｂによるプロセッサ１０との認証用情報の共有処理（ステップＳ１３４）は、実施の形態３にかかる第１メモリ２０ａによるプロセッサ１０との認証用情報の共有処理（ステップＳ１２４）と同様である。

図２１は、第１起動停止制御装置２４ａおよび第２起動停止制御装置２４ｂから起動停止制御装置１４に第１プロセッサ認証用情報「Ｋｅｙ１」および第２プロセッサ認証用情報「Ｋｅｙ２」を転送する際のバス４０の使用状況を模式的に示す図である。

起動停止制御装置１４は、サイクルｎからサイクルｎ＋１に渡って、アドレスにＸ、コントロール信号に読み出し命令を指定する。そして、これに対して第１起動停止制御装置２４ａが２分割された第１プロセッサ認証用情報「Ｋｅｙ１」を転送する。また、サイクルｎ＋２からサイクルｎ＋３に渡って、アドレスにＹ、コントロール信号に読み出し信号を指定する。そして、これに対して第２起動停止制御装置２４ｂが２分割された第２プロセッサ認証用情報「Ｋｅｙ２」を転送する。起動停止制御装置１４は、これらの分割されたデータを受信して再構築して、第１プロセッサ認証用情報「Ｋｅｙ１」および第２プロセッサ認証用情報「Ｋｅｙ２」を得る。

以上により、プロセッサ１０と第１メモリ２０ａの間での第１プロセッサ認証用情報「Ｋｅｙ１」の共有が終了し、プロセッサ１０と第２メモリ２０ｂの間での第２プロセッサ認証用情報「Ｋｅｙ２」の共有が終了する。

次に、実施の形態３にかかるコンピュータシステム１の電力供給再開時における、プロセッサ１０による第１メモリ２０ａとの認証用情報交換処理（ステップＳ２１０）について説明する。これは、実施の形態１において図４を参照しつつ説明した認証用情報交換処理（ステップＳ２１０）にかえて行われる。ここでは、図１３を参照しつつ説明する。

まず、起動停止制御装置１４は、認証用情報記憶部１６に記憶されている第１プロセッサ認証用情報「Ｋｅｙ１」を第１メモリ２０ａに転送するために、以下の処理を行う。

具体的には、プロセッサ側認証用情報記憶表１７において第１メモリ２０ａに対応付けて記憶されているバス情報を抽出する（ステップＳ３５０）。さらに、プロセッサ側認証用情報記憶表１７において第１メモリ２０ａに対応付けて記憶されているプロセッサ認証用情報長を抽出する。そして、これらの情報に基づいて、第１プロセッサ認証用情報「Ｋｅｙ１」を１回のデータ転送で転送可能か否かを判断する。

本実施の形態においては、第１プロセッサ認証用情報のデータ長がＮビット、第１メモリ２０ａのバス幅がＮ／２ビット、バス４０のデータ幅がＮビットである。したがって、バス４０を使用した場合には、１回の転送では第１プロセッサ認証用情報「Ｋｅｙ１」を転送できないと判断し（ステップＳ３５１，Ｎｏ）、ステップＳ３６０へ進む。

次に、第１プロセッサ認証用情報「Ｋｅｙ１」のデータ長がＮビット、メモリ２０のデータ幅がＮ／２ビットであることから、第１プロセッサ認証用情報「Ｋｅｙ１」の分割数が２と算出される（ステップＳ３６０）。そこで、第１プロセッサ認証用情報「Ｋｅｙ１」を実際に２分割する（ステップＳ３６１）。

次に、プロセッサ側認証用情報記憶表１７において第１メモリ２０ａに対応付けられているバス情報に基づいて、第１プロセッサ認証用情報「Ｋｅｙ１」の配置位置を決定する（ステップＳ３６２）。

具体的には、バス情報から第１メモリ２０ａはバス４０の上位Ｎ／２ビットと接続していることがわかる。したがって、第１起動停止制御装置２４ａにデータを転送すべく、バス４０に流すＮビットのデータのうち上位Ｎ／２ビットをデータの配置位置として決定する。

次に、２分割した第１プロセッサ認証用情報「Ｋｅｙ１」をそれぞれ上位Ｎ／２ビットに配置したＮビットのデータを作成し、２回に分けてバス４０を介して第１起動停止制御装置２４ａに転送する（ステップＳ３６３）。プロセッサ１０は、以上の処理を第２メモリ２０ｂとの間においても行う。

転送が完了すると（ステップＳ３６３）、起動停止制御装置１４は、第１メモリ認証用情報のデータサイズになるまで第１メモリ認証用情報を受信する（ステップＳ３７０）。次に、第１メモリ認証用情報が、複数に分割されて転送されているか否かを判断する。

具体的には、プロセッサ側認証用情報記憶表１７より、メモリ認証用情報生成部１５が生成した第１メモリ認証用情報のデータ長はＮビットであり、また、プロセッサ側認証用情報記憶表１７において第１メモリ２０ａのデータ幅がＮ／２ビットであることから、２回に分けて第１メモリ認証用情報が転送されてくると判断する（ステップＳ３７１，Ｙｅｓ）。

さらに、第１起動停止制御装置２４ａから転送されたデータはバス４０のＮビットのデータ中の上位Ｎ／２ビットに配置されていると判断する。そして、受信したＮビットのデータ中の上位Ｎ／２ビットから第１メモリ認証用情報を抽出する。こうして取得した第１メモリ認証用情報を再構築する（ステップＳ３７２）。

次に、再構築した第１メモリ認証用情報を認証用情報記憶部１６のプロセッサ側認証用情報記憶表１７の、メモリ２０ａの識別子「メモリ０１」で識別されるエントリのメモリ認証用情報の欄に格納する（ステップＳ３７３）。プロセッサ１０は、同様の処理を第２起動停止制御装置２４ｂとの間において行い、第２プロセッサ認証用情報と第２メモリ認証用情報を共有する。

図２２は、実施の形態３にかかるコンピュータシステム１の起動停止制御装置１４が第１起動停止制御装置２４ａに第１プロセッサ認証用情報を、そして第２起動停止制御装置２４ｂに第２プロセッサ認証用情報を転送する際の、バス４０の使用状況を模式的に示す図である。

起動停止制御装置１４は、サイクルｎからサイクルｎ＋１に渡って、アドレスにＸ、コントロール信号に書き込み命令を指定し、データには上位Ｎ／２ビットに分割した第１プロセッサ認証用情報「Ｋｅｙ１」を格納したＮビットデータを指定することで、第１起動停止制御装置２４ａへ第１プロセッサ認証用情報「Ｋｅｙ１」を転送している。

また、サイクルｎ＋２からサイクルｎ＋３に渡って、アドレスにＹ、コントロール信号に書き込み命令を指定し、データには下位Ｎ／２ビットに分割した第２プロセッサ認証用情報「Ｋｅｙ２」を格納したＮビットデータを指定することで、第２起動停止制御装置２４ｂへ第２プロセッサ認証用情報「Ｋｅｙ２」を転送している。

次に、実施の形態３にかかるコンピュータシステム１の電力供給再開時における、第１メモリ２０ａによるプロセッサ１０との認証用情報交換処理（ステップＳ２２０）について説明する。これは、実施の形態１において図４を参照しつつ説明した認証用情報交換処理（ステップＳ２２０）にかえて行われる。ここでは、図１５を参照しつつ説明する。

まず、第１起動停止制御装置２４ａは、起動停止制御装置１４から転送されてくる第１プロセッサ認証用情報「Ｋｅｙ１」を受信するために、以下の処理を行う。具体的には、第１起動停止制御装置２４ａは、バス４０を使用したデータ転送では１回の転送でＮ／２ビットしか受信できないので、Ｎビットの第１プロセッサ認証用情報「Ｋｅｙ１」を受け取るまで、バス４０から転送されるデータを受信する（ステップＳ３８０）。

次に、第１プロセッサ認証用情報「Ｋｅｙ１」のデータ長はＮビットであり、第１メモリ２０ａのデータ幅はＮ／２ビットであるから、起動停止制御装置１４から転送された第１プロセッサ認証用情報「Ｋｅｙ１」は２分割されていると判断し（ステップＳ３８１、Ｙｅｓ）、受信したデータから第１プロセッサ認証用情報「Ｋｅｙ１」を再構築する（ステップＳ３８２）。次に、再構築した第１プロセッサ認証用情報「Ｋｅｙ１」を第１認証用情報記憶部２６ａに記憶させる（ステップＳ３８３）。

次に、第１メモリ認証用情報のデータ長と、第１メモリ２０ａとバス４０の間の接続情報に基づいて、第１メモリ認証用情報をバス４０を介して１回で転送可能か否かを判断する。本実施の形態においては、第１メモリ認証用情報のデータ長がＮビットであり、第１メモリ２０ａのデータ幅がＮ／２ビットであることから、第１メモリ認証用情報はバス４０を介して１回のデータ転送で転送できないと判断する（ステップＳ３８４、Ｎｏ）。

そこで、第１メモリ認証用情報のデータ長（Ｎビット）と、第１メモリ２０ａのデータ幅（Ｎ／２ビット）から、第１メモリ認証用情報の分割数２を算出する（ステップＳ３９０）。次に、第１メモリ認証用情報を２分割する（ステップＳ３９１）。そして２回に分けて起動停止制御装置１４に対して転送する（ステップＳ３９３）。

第２メモリ２０ｂも同様の処理をプロセッサ１０との間において行う。実施の形態３における第２メモリ２０ｂによるプロセッサ１０との認証用情報交換処理（ステップＳ２３０）は、実施の形態３における第１メモリ２０ａによるプロセッサ１０との認証用情報交換処理（ステップＳ２２０）と同様である。

図２３は、第１起動停止制御装置２４ａから起動停止制御装置１４へ第１メモリ認証用情報を、そして第２起動停止制御装置２４ｂから起動停止制御装置１４へ第２メモリ認証用情報を転送する際のバス４０の使用状況を模式的に示す図である。

起動停止制御装置１４は、サイクルｎからサイクルｎ＋１に渡って、アドレスにＸ、コントロール信号に読み出し命令を指定し、これに対して第１起動停止制御装置２４ａが上位Ｎ／２ビットに分割された第１メモリ認証用情報を配置したＮビットデータを２回転送する。また、サイクルｎ＋２からサイクルｎ＋３に渡って、アドレスにＹ、コントロール信号に読み出し信号を指定する。これに対して第２起動停止制御装置２４ｂが階Ｎ／２ビットに分割された第２メモリ認証用情報を格納したＮビットデータを２回転送する。

なお、実施の形態３にかかるコンピュータシステム１のこれ以外の構成および処理は、実施の形態２にかかるコンピュータシステム１の構成および処理と同様である。

図２４は、実施の形態３の第１の変更例にかかるコンピュータシステム１において、第１起動停止制御装置２４ａから起動停止制御装置１４へ第１プロセッサ認証用情報「Ｋｅｙ１」を、そして第２起動停止制御装置２４ｂから起動停止制御装置１４に第２プロセッサ認証用情報「Ｋｅｙ２」を転送する際のバス４０の使用状況を示す図である。実施の形態３において図２１を参照しつつ説明したバス４０の使用状況において使用されていなかったデータ線、すなわち下位Ｎ／２ビットに第２プロセッサ認証用情報「Ｋｅｙ２」を配置している。

すなわち、サイクルｎからサイクルｎ＋１に渡り、コントロール信号に読み出し命令（ＲＥＡＤ）を指定する。そして、データのうちＮビット中の上位Ｎ／２部分に第１起動停止制御装置２４ａから転送された第１プロセッサ認証用情報「Ｋｅｙ１」が配置され、Ｎビットのうち下位Ｎ／２ビット部分に第２起動停止制御装置２４ｂから転送された第２プロセッサ認証用情報「Ｋｅｙ２」が配置されている。

このように、Ｎビット中の上位Ｎ／２ビットおよび下位Ｎ／２ビットそれぞれに第１プロセッサ認証用情報「Ｋｅｙ１」，「Ｋｅｙ２」を配置した場合でも、起動停止制御装置１４はプロセッサ側認証用情報記憶表１７に記憶されている接続情報に基づいて、Ｎビットのデータのうちいずれのデータが第１メモリ２０ａから転送されたデータであって、いずれのデータが第２メモリ２０ｂから転送されたデータであるかを特定することができので、正しく第１プロセッサ認証用情報と第２プロセッサ認証用情報を抽出して取得することができる。これにより、バスの利用効率を向上させ、第１プロセッサ認証用情報「Ｋｅｙ１」，「Ｋｅｙ２」の交換のためのサイクル数を削減することができる。

なお、この認証用情報の交換の際も、アドレスにはプロセッサ側認証用情報記憶表１７に記憶されているプロセッサ認証用情報格納場所情報を使用することが可能である。

または、第１メモリ２０ａおよび第２メモリ２０ｂにアクセスするための専用の特別なアドレスであってもよい。このように、アドレスには第１メモリ２０ａおよび第２メモリ２０ｂが認証用情報の交換処理であることを判断できる情報であればよく、その内容は実施の形態に限定されるのもではない。

図２５は、実施の形態３の第２の変更例にかかるコンピュータシステム１において、第１起動停止制御装置２４ａから起動停止制御装置１４に第１プロセッサ認証用情報「
Ｋｅｙ１」を、そして第２起動停止制御装置２４ｂから起動停止制御装置１４に第２プロセッサ認証用情報「Ｋｅｙ２」を転送する際のバス４０の使用状況を示す図である。第１の変更例と同様に、実施の形態３において使用していなかったデータ線に第１プロセッサ認証用情報「Ｋｅｙ１」，「Ｋｅｙ２」を配置している。ただし、第２の変更例においては、第１プロセッサ認証用情報「Ｋｅｙ１」，「Ｋｅｙ２」はいずれもデータ長がＮ／２ビットである。

図２５に示すように、起動停止制御装置１４は、サイクルｎにおいてコントロール信号に読み出し命令を指定する。そして、サイクルｎにおけるデータには、Ｎビット中の上位Ｎ／２部分に第１起動停止制御装置２４ａから第１プロセッサ認証用情報「Ｋｅｙ１」が配置され、Ｎビット中の下位Ｎ／２ビット部分に第２起動停止制御装置２４ｂから第２プロセッサ認証用情報「Ｋｅｙ２」が配置される。第１プロセッサ認証用情報「Ｋｅｙ１」，「Ｋｅｙ２」は、いずれもデータ長がＮ／２ビットであるので、図２４とは異なり１サイクルで転送が完了し、この場合さらに認証情報の交換にかかるサイクル数を削減することができる。

さらに、起動停止制御装置１４は、２つのＮ／２ビットのプロセッサ認証用情報「Ｋｅｙ１」，「Ｋｅｙ２」をまとめてＮビットのプロセッサ認証用情報１つとして扱ってもよい。このように、２つのメモリ２０ａ，２０ｂにより生成された第１プロセッサ認証用情報と第２プロセッサ認証用情報をあわせて１つのプロセッサ認証用情報として扱うことにより、プロセッサ認証用情報の共有および交換時に、プロセッサ認証用情報の分割処理や再構築の処理を不要とすることができる。

また、実施の形態３の第３の変更例としては、起動停止制御装置１４は、メモリ２０ａおよびメモリ２０ｂをまとめて１つのメモリとして扱ってもよい。この場合、メモリ認証用情報生成部１５が生成するメモリ認証用情報は１つになる。

図２６は、実施の形態３の第３の変更例にかかるコンピュータシステム１において、電力供給停止時に、起動停止制御装置１４が第１起動停止制御装置２４ａおよび第２起動停止制御装置２４ｂへメモリ認証用情報を転送する際の、バス４０の使用状況を示す模式図である。

起動停止制御装置１４は、コンピュータシステム１が搭載するメモリは１つだと認識しているため１つのＮビットのメモリ認証用情報を転送するが、第１起動停止制御装置２４ａと第２起動停止制御装置２４ｂへはそれぞれ上位Ｎ／２ビットと下位Ｎ／２ビットが転送され、第１起動停止制御装置２４ａと第２起動停止制御装置２４ｂは、そのＮ／２ビットの情報を第１メモリ認証用情報および第２メモリ認証用情報として第１認証用情報記憶部２６ａと第２認証用情報記憶部２６ｂに記憶する。

そして、電力供給再開時には、図２７のようにして第１起動停止制御装置２４ａと第２起動停止制御装置２４ｂからＮ／２ビットずつ、あわせてＮビットのメモリ認証用情報が起動停止制御装置１４へ転送される。

起動停止制御装置１４はコンピュータシステム１が搭載しているメモリは一つとして扱っているので、第１メモリ２０ａおよび第２メモリ２０ｂを個別に判断することなく、転送されてきたＮビットのメモリ認証用情報と、認証用情報記憶部１６に保持しているメモリ認証用情報とが一致するか否かに基づいて、第１メモリ２０ａおよび第２メモリ２０ｂの認証を行うことができる。すなわち、両者のメモリ認証用情報が一致した場合には、第１メモリ２０ａおよび第２メモリ２０ｂの認証に成功したと判断し、第１メモリ２０ａおよび第２メモリ２０ｂのいずれのメモリへのアクセスも許可する。

また、両者のメモリ認証用情報が一致しない場合には、第１メモリ２０ａおよび第２メモリ２０ｂの認証に失敗したと判断し、第１メモリ２０ａおよび第２メモリ２０ｂのいずれのメモリへのアクセスも禁止する。

このようにすることで、起動停止制御装置１４はメモリ認証用情報生成部１５が生成するＮビットのメモリ認証用情報１つで、第１メモリ２０ａと第２メモリ２０ｂの両方を１つのメモリとみなして認証することができる。これにより、認証は行いながらも認証情報共有処理にかかるサイクル数の削減や認証処理の軽減を図ることができる。

第２の変更例および第３の変更例のいずれにおいても、第１の変更例同様、認証用情報の交換の際に、アドレスにはプロセッサ側認証用情報記憶表１７に記憶されているプロセッサ認証用情報格納場所情報を使用することが可能である。または、第１メモリ２０ａおよび第２メモリ２０ｂにアクセスするための専用の特別なアドレスであってもよい、このように、アドレスには第１メモリ２０ａおよび第２メモリ２０ｂが認証用情報の交換処理であることを判断できる情報であればよく、その内容は実施の形態に限定されるのもではない。

また、第４の変更例としては、本実施の形態においては、第１メモリ２０ａおよび第２メモリ２０ｂは、いずれもバス４０とＮ／２本のデータ線と接続したが、各メモリ２０ａ，２０ｂに接続するデータ線の数はこれに限定されるものではない。第１メモリ２０ａがバス４０と接続するデータ線の数をｊとし、第２メモリ２０ｂがバス４０と接続するデータ線の数をｋとした場合に以下の式（１）が満たされればよい。この場合には、ｊおよびｋの値に基づいて、接続情報が定まる。

また、コンピュータシステム１が３つ以上のメモリを備えている場合には、各メモリに接続するデータ線の合計がバスのデータ線の本数Ｎと等しくなればよく、この条件のもとにおいては、各メモリに接続されるデータ線の数は任意である。

また、第５の変更例としては、本実施の形態にかかる認証用情報共有処理（ステップＳ１１４）においては、図９を参照しつつ説明したようにステップＳ３０１において転出すべき認証用情報を分割すべきか否かを判断し、ステップＳ３２１において転送されてくる認証用情報が分割されているか否かを判断している。

ただし、本実施の形態のように装置製造時にバス４０とプロセッサ１０、第１メモリ２０ａおよび第２メモリ２０ｂとの間の接続状態から認証用情報が分割されて転送されてくることがわかっている場合には、ステップＳ３０１およびステップＳ３２１の判断は行わなくともよい。この場合には、ステップＳ３００からステップＳ３１０へ進む。また、ステップＳ３２０からステップＳ３２２へ進む。

同様に、認証用情報共有処理（ステップＳ１２４）においても、図１１を参照しつつ説明したようにステップＳ３３１およびステップＳ３３４において認証用情報の分割の有無について判断しているが、これにかえて、ステップＳ３３０からステップＳ３３２へ進み、さらにステップＳ３３３からステップＳ３４０へ進むこととしてもよい。

また、認証用情報交換処理（ステップＳ２１０）においても、図１３を参照しつつ説明したようにステップＳ３５１およびステップＳ３７１を省略し、ステップＳ３５０からステップＳ３６０へ進み、さらにステップＳ３７０からステップＳ３７２へ進むこととしてもよい。

また、認証用情報交換処理（ステップＳ２２０）においても、図１５を参照しつつ説明したようにステップＳ３８１およびステップＳ３８４を省略し、ステップＳ３８０からステップＳ３８２へ進み、さらにステップＳ３８３からステップＳ３９０へ進むこととしてもよい。

（実施の形態４）
図２８は、実施の形態４にかかるコンピュータシステム１の全体構成を示すブロック図である。実施の形態４にかかるコンピュータシステム１は、複数のプロセッサを備えている。すなわち、実施の形態４にかかるコンピュータシステム１は、第１プロセッサ１０ａと、第２プロセッサ１０ｂと、メモリ２０と、電源ユニット５０と、バス４０とを備えている。

そして、第１プロセッサ１０ａおよび第２プロセッサ１０ｂは、それぞれメモリ２０との間で認証を行う。すなわち、第１プロセッサ１０ａおよび第２プロセッサ１０ｂの認証相手はメモリ２０のみである。したがって、第１プロセッサ１０ａおよび第２プロセッサ１０ｂはいずれもプロセッサ側認証用情報記憶表１７は備えなくてもよい。

一方、メモリ２０は、第１プロセッサ１０ａおよび第２プロセッサ１０ｂのいずれとの間においても認証を行う。したがって、メモリ２０の認証用情報記憶部２６は、メモリ側認証用情報記憶表２７を有している。メモリ側認証用情報記憶表２７を利用することにより、第１プロセッサ１０ａが生成した第１メモリ認証用情報と第２プロセッサ１０ｂが生成した第２メモリ認証用情報を区別することができる。また，第１プロセッサ１０ａを認証するための第１プロセッサ認証用情報と、第２プロセッサ１０ｂを認証するための第２プロセッサ認証用情報を区別することができる。

図２９は、メモリ側認証用情報記憶表２７のデータ構成を模式的に示す図である。プロセッサを識別するためのプロセッサ識別子「プロセッサ０１」，「プロセッサ０２」と各プロセッサ１０ａ，１０ｂにより生成された第１メモリ認証用情報「Ｋｅｙ１１」および第２メモリ認証用情報「Ｋｅｙ１２」、さらにプロセッサ認証用情報生成部２５が生成した第１プロセッサ認証用情報「Ｋｅｙ１３」および第２プロセッサ認証用情報「Ｋｅｙ１４」が対応付けて記憶されている。

プロセッサ識別子は、コンピュータシステム１上において、各プロセッサ１０ａ，１０ｂを識別するための信号の内容である。例えば、プロセッサの製造会社名と製造番号とを組み合わせたものが好ましい。

また、メモリ側認証用情報記憶表２７にメモリ認証用情報自体を格納するのにかえて、メモリ認証用情報が記憶されている場所を特定するための情報を格納することとしてもよい。同様に、メモリ側認証用情報記憶表２７にプロセッサ認証用情報自体を格納するのにかえて、プロセッサ認証用情報が記憶されている場所を特定するための情報を格納することとしてもよい。

メモリ側認証用情報記憶表２７に記憶されている情報のうち、メモリ認証用情報およびプロセッサ認証用情報以外の内容は、コンピュータシステム１の初回起動時にシステム構成を検査して設定することができる。

しかし、不正アクセスによる書き換え防止等のセキュリティーの観点から、システム製造時や出荷時にあらかじめ設定しておき、後から書き換えられないようにすることが望ましい。また、メモリ認証用情報やプロセッサ認証用情報と同様に、メモリ側認証用情報記憶表２７も不揮発性記憶素子に記憶させることが望ましい。

実施の形態４にかかるコンピュータシステム１におけるバス４０のように、バスが複数の装置に共有されている場合には、一般的に、現在どの装置がバスを使用しているかを示す情報（以降、「バスマスタ情報」と称する）が流れている。例えば、第１プロセッサ１０ａがメモリ２０の内容をバス４０を介して読み出そうとしている時には、「第１プロセッサ１０ａが使用している」という内容の情報がバス４０に流れている。起動停止制御装置２４は、認証用情報を交換する際に、このバスマスタ情報に基づいて、いずれのプロセッサ１０ａ，１０ｂが認証用情報の交換を求めているかを特定する。

さらにメモリ２０は、認証用情報の交換命令が転送されてきた場合には、バスマスタ情報を参照することにより、第１プロセッサ１０ａおよび第２プロセッサ１０ｂのうちいずれのプロセッサが転送元であるかを特定することができる。

図３０は、実施の形態４にかかるコンピュータシステム１において、電力供給が停止した場合に実行される停止処理を示すフローチャートである。電源ユニット５０の電源制御装置５２が電力供給停止を検出し（ステップＳ１００）、蓄電装置５３から第１プロセッサ１０ａ、第２プロセッサ１０ｂおよびメモリ２０への電力供給を開始する（ステップＳ１０１）。そして、電力供給停止情報を第１起動停止制御装置１４ａ、第２起動停止制御装置１４ｂおよび起動停止制御装置２４に送信する（ステップＳ１０２）。

第１プロセッサ１０ａは、蓄電装置５３から電力供給停止情報を受け付けると、電力供給停止情報を受け付けたときに進行していた通常動作を停止させる（ステップＳ１１０）。以下、ステップＳ１１１〜ステップＳ１１３までの処理は、実施の形態１において図３を参照しつつ説明したステップＳ１１１〜ステップＳ１１３までの処理と同様である。

同様に、第２プロセッサ１０ｂは、蓄電装置５３から電力供給停止情報を受け付けると、電力供給停止情報を受け付けたときに進行していた通常動作を停止させる（ステップＳ１４０）。以下、ステップＳ１４１からステップＳ１４３までの処理は、第１プロセッサ１０ａにおけるステップＳ１１１からステップＳ１１３までの処理と同様である。

一方、メモリ２０は、電源ユニット５０の電源制御装置５２から電力供給停止情報を受け付けると、電力供給停止情報を受け付けたときに進行していた通常動作を停止させる（ステップＳ１２０）。そして、次回電源が入ったときに、電力供給停止情報を受け付けたときと同じ状態から通常動作を再開できる状態、すなわち安定した状態になるまで待機する（ステップＳ１２１）。

次に、プロセッサ認証用情報生成部２５は、起動停止制御装置２４からの指示により、第１プロセッサ１０ａを認証するための第１プロセッサ認証用情報と、第２プロセッサ１０ｂを認証するための第２プロセッサ認証用情報を生成する（ステップＳ１２２）。そして、生成した第１プロセッサ認証用情報と第２プロセッサ認証用情報を、認証用情報記憶部２６のメモリ側認証用情報記憶表２７に記憶する（ステップＳ１２３）。

具体的には、第１プロセッサ認証用情報を、第１プロセッサ１０ａを示すプロセッサ識別子「プロセッサ０１」に対応付けて認証用情報記憶部２６のメモリ側認証用情報記憶表２７に記憶する。すなわち、第１プロセッサ１０ａの識別子「プロセッサ０１」で識別されるエントリのプロセッサ認証用情報の欄に書き込む。また、第２プロセッサ認証用情報を、第２プロセッサ１０ｂを示すプロセッサ識別子「プロセッサ０２」に対応付けて認証用情報記憶部２６のメモリ側認証用情報記憶表２７に記憶する。すなわち、第２プロセッサ１０ｂの識別子「プロセッサ０２」で識別されるエントリのプロセッサ認証用情報の欄に書き込む。

そして、ステップＳ１１４，１２４において第１プロセッサ１０ａとメモリ２０は、認証用情報共有処理を行う。また、ステップＳ１４４，１２４において第２プロセッサ１０ｂとメモリ２０は、認証用情報共有処理を行う。

具体的には、第１起動停止制御装置１４ａは、第１メモリ認証用情報生成部１５ａにより生成された第１メモリ認証用情報「Ｋｅｙ１１」をバス４０を介して起動停止制御装置２４に送る。起動停止制御装置２４は、第１起動停止制御装置１４ａから取得した第２メモリ認証用情報「Ｋｅｙ１１」を、バスマスタ情報から取得したプロセッサ識別子とともに認証用情報記憶部２６に送る。

そして、認証用情報記憶部２６においては、取得した第１メモリ認証用情報を、メモリ側認証用情報記憶表２７の第１プロセッサ１０ａのプロセッサ識別子「プロセッサ０１」で識別されるエントリのメモリ認証用情報の欄に書き込んで記憶させる。さらに、第１起動停止制御装置１４ａは、起動停止制御装置２４から第１プロセッサ認証用情報を取得し、これを第１認証用情報記憶部１６ａに記憶させる。

また、第２起動停止制御装置１４ｂは、第２メモリ認証用情報生成部１５ｂにより生成された第２メモリ認証用情報「Ｋｅｙ１２」をバス４０を介して起動停止制御装置２４に送る。起動停止制御装置２４は、第２起動停止制御装置１４ｂから取得した第２メモリ認証用情報「Ｋｅｙ１２」を、バスマスタ情報から取得したプロセッサ識別子とともに認証用情報記憶部２６に送る。

そして、認証用情報記憶部２６においては、取得した第２メモリ認証用情報を、メモリ側認証用情報記憶表２７の第２プロセッサ１０ｂのプロセッサ識別子「プロセッサ０２」で識別されるエントリのメモリ認証用情報の欄に書き込んで記憶する。さらに、第２起動停止制御装置１４ｂは、起動停止制御装置２４から第２プロセッサ認証用情報を取得し、これを第２認証用情報記憶部１６ｂに記憶させる。次に、メモリ２０、第１プロセッサ１０ａおよび第２プロセッサ１０ｂは、動作を停止する（ステップＳ１１５，１４５，１２５）。

図３１は、実施の形態４にかかるコンピュータシステム１において、電力供給が停止した後、再び電力供給が開始した場合に行う認証処理を示すフローチャートである。第１プロセッサ１０ａは、電力供給が開始されると、電力供給停止処理においてメモリ２０と共有した第１メモリ認証用情報「Ｋｅｙ１１」および第１プロセッサ認証用情報「Ｋｅｙ１３」を、バス４０を介して交換する（ステップＳ２１０，ステップＳ２２０）。

同様に、第２プロセッサ１０ｂは、電力供給が開始されると、電力供給停止処理においてメモリ２０と共有した第２メモリ認証用情報「Ｋｅｙ１２」および第２プロセッサ認証用「Ｋｅｙ１４」情報を、バス４０を介して交換する（ステップＳ２４０，ステップＳ２２０）。

メモリ認証用情報「Ｋｅｙ１１」，「Ｋｅｙ１２」の交換は、具体的には以下のようにして行われる。すなわち、第１起動停止制御装置１４ａが起動停止制御装置２４に対しコントロール信号として読み出し命令（ＲＥＡＤ）を送出する。同様に、第２起動停止制御装置１４ｂが起動停止制御装置２４に対しコントロール信号として読み出し命令（ＲＥＡＤ）を送出する。

すると、起動停止制御装置２４は、バス４０に流れるバスマスタ情報を検査し、第１プロセッサ１０ａおよび第２プロセッサ１０ｂのいずれのプロセッサからの命令かを特定し、メモリ認証用情報記憶表２７に記憶されている各プロセッサ１０ａ，１０ｂに対するメモリ認証用情報「Ｋｅｙ１１」，「Ｋｅｙ１２」をバス４０に送出する。

また、プロセッサ認証用情報「Ｋｅｙ１３」，「Ｋｅｙ１４」の交換は、具体的には以下のようにして行われる。すなわち、第１起動停止制御装置１４ａおよび第２起動停止制御装置１４ｂは、それぞれバス４０に対してコントロール信号として書き込み命令（ＷＲＩＴＥ）を送出し、データとして第１プロセッサ認証用情報および第２プロセッサ認証用情報を送出する。

起動停止制御装置２４は、バス４０のバスマスタ情報を使用して第１プロセッサ１０ａおよび第２プロセッサ１０ｂのいずれのプロセッサから転送されたプロセッサ認証用情報であるかを特定して取得する。なお、いずれの場合も暗号化など安全な手段を用いてメモリ認証用情報およびプロセッサ認証用情報を転送するのが望ましい。

次に、第１起動停止制御装置１４ａは、起動停止制御装置２４から受け取ったメモリ認証用情報「Ｋｅｙ１１」と、第１メモリ認証用情報生成部１５ａにより生成され第１認証用情報記憶部１６ａに記憶されているメモリ認証用情報「Ｋｅｙ１１」とを比較する（ステップＳ２１１）。２つのメモリ認証用情報「Ｋｅｙ１１」が一致した場合、すなわちメモリ２０の認証に成功した場合には（ステップＳ２１２，Ｙｅｓ）、通常動作を再開する（ステップＳ２１３）。

一方、ステップＳ２１２において２つのメモリ認証用情報「Ｋｅｙ１１」が一致しない場合、すなわち相手のメモリの認証に成功しなかった場合には（ステップＳ２１２，Ｎｏ）、動作を停止する（ステップＳ２１４）。

なお、実施の形態４にかかるコンピュータシステム１における第２起動停止制御装置１４ｂのステップＳ２４１からステップＳ２４４までの処理は、実施の形態４にかかるコンピュータシステム１における第１起動停止制御装置１４ａのステップＳ２１１からステップＳ２１４までの処理と同様である。

一方、起動停止制御装置２４は、認証用情報の交換が完了すると、次に、認証用情報を交換したすべてのプロセッサ、すなわち第１プロセッサ１０ａおよび第２プロセッサ１０ｂの認証を行う。具体的には、まず、第１プロセッサ１０ａおよび第２プロセッサ１０ｂから転送されてきた第１プロセッサ認証用情報および第２プロセッサ認証用情報と、プロセッサ認証用情報生成部２５により生成され認証用情報記憶部２６の認証用情報記憶部２７に記憶されている第１プロセッサ認証用情報および第２プロセッサ認証用情報とを比較する（ステップＳ２２１）。

第１プロセッサ１０ａおよび第２プロセッサ１０ｂのそれぞれについて２つのプロセッサ認証用情報が一致した場合には、すなわち相手のプロセッサの認証に成功した場合には（ステップＳ２２２，Ｙｅｓ）、再びステップＳ２２１に戻り、残りのプロセッサに対しステップＳ２２１以降の処理を行う。すべてのプロセッサの認証に成功すると、ステップＳ２２３へ進む。そして、通常動作を開始する。

一方、いずれかのプロセッサの認証に失敗した場合には（ステップＳ２２２，Ｎｏ）、動作を停止する（ステップＳ２２４）。以上で、電力供給が開始した際に実行される認証処理が完了する。

実施の形態４の第１の変更例としては、実施の形態４にかかるコンピュータシステム１は、メモリは１つのみ設けられていたが、これにかえて、複数のメモリを備えてもよい。すなわち、複数のプロセッサおよび複数のメモリを備えてもよい。この場合には、複数のプロセッサそれぞれが複数のメモリとの間で認証処理を行うこととする。

また、第２の変更例としては、実施の形態４にかかるコンピュータシステム１ではすべてのプロセッサの認証に成功した場合にのみ、メモリ２０は通常動作を開始するとしたが、これにかえて、コンピュータシステム１に存在するプロセッサのうち、どれか１つでも認証に成功した場合メモリ２０が通常動作を開始することにしてもよい。

ただしそのような場合、不正アクセス防止等のセキュリティーの観点から、認証に失敗したプロセッサからメモリ２０へはアクセスできないようにするのが好ましい。このようにすることで、コンピュータシステム１に存在するプロセッサのうち１つが不正アクセスを受けても、システムは不正アクセスを受けていないプロセッサを使用して動作を継続することができる。

また、第３の変更例としては、実施の形態４にかかるコンピュータシステム１においては、プロセッサ認証用情報生成部２５が生成した第１プロセッサ認証用情報を第１プロセッサ１０ａとの間で共有し、プロセッサ認証用情報生成部２５が生成した第２プロセッサ認証用情報を第２プロセッサ１０ｂとの間で共有し、メモリ２０は、この第１プロセッサ認証用情報および第２プロセッサ認証用情報に基づいて、第１プロセッサ１０ａおよび第２プロセッサ１０ｂの認証を行ったが、これにかえて、メモリ２０は、第１プロセッサ１０ａを認証するためのプロセッサ認証用情報と第２プロセッサ１０ｂを認証するためのプロセッサ認証用情報とを同じものにしてもよい。

この場合、電力供給停止時にメモリ２０においては、起動停止制御装置２４からの指示により、メモリ認証用情報生成部２５は、第１プロセッサ１０ａおよび第２プロセッサ１０ｂを認証するためのプロセッサ認証用情報を１つ生成し、認証用情報記憶部２６のメモリ側認証用情報記憶表２７に記憶する。すなわち、メモリ側認証用情報記憶表２７の、第１プロセッサ１０ａの識別子「プロセッサ０１」に対応付けられたエントリのプロセッサ認証用情報の欄に記憶されるプロセッサ認証用情報「Ｋｅｙ１３」と、第２プロセッサ１０ｂの識別子「プロセッサ０２」に対応付けられたエントリのプロセッサ認証用情報の欄に記憶されるプロセッサ認証用情報「Ｋｅｙ１４」は同一の内容となる。そして、第１起動停止制御装置１４ａと第２起動停止制御装置１４ｂに上記プロセッサ認証用情報を転送する。

このように、同一のプロセッサ認証用情報を用いて全てのプロセッサを認証することにより、搭載するプロセッサの数が増加しても、不正アクセスを防止するという目的を達成しながら、生成するプロセッサ認証用情報の数を削減することができ、プロセッサ認証用情報生成にかかる時間を削減することができる。また、認証用情報記憶表２７において、プロセッサ認証用情報の欄をメモリ認証用情報の格納場所を示す情報のみを記憶するように構成すれば、全てのプロセッサのエントリにおけるプロセッサ認証用情報の欄は同じ格納場所を指し示すことになり、プロセッサ認証用情報を記憶するために必要な記憶領域を削減することができる。

なお、さらに本例においては、各プロセッサに対するプロセッサ認証用情報を識別する必要はないので、上述のように第１プロセッサ１０ａの識別子「プロセッサ０１」および第２プロセッサ１０ｂの識別子「プロセッサ０２」それぞれに同一のプロセッサ認証用情報を対応付けて保持するのにかえて、単にプロセッサ認証用情報を保持することとしてもよい。

なお、実施の形態１から実施の形態３においては、１つのプロセッサと複数のメモリを備えたコンピュータシステム１について説明したが、メモリとプロセッサを読み替えて、実施の形態１から実施の形態３にかかるコンピュータシステム１を実施の形態４にかかるコンピュータシステム１に適用してもよいことは言うまでもない。

実施の形態１にかかるコンピュータシステム１の全体構成を示す図である。 プロセッサ側認証用情報記憶表１７のデータ構成を模式的に示す図である。 実施の形態１にかかるコンピュータシステム１において、電力供給が停止した場合に実行される停止処理を示すフローチャートである。 実施の形態１にかかるコンピュータシステム１において、電力供給が停止した後再び電力供給が開始した場合に行う認証処理を示すフローチャートである。 プロセッサ１０のみが認証用情報を生成する場合のコンピュータシステム１の全体構成を示す図である。 実施の形態２にかかるコンピュータシステム１の全体構成を示す図である。 プロセッサ１０におけるアドレスと各不揮発性記憶素子２１ａ，２１ｂの対応関係を示すアドレス空間６００を示す図である。 実施の形態２にかかるコンピュータシステム１において、プロセッサ１０の認証用情報記憶部１６が有するプロセッサ側認証用情報記憶表１７のデータ構成を示す図である。 実施の形態２にかかるプロセッサ１０による、すべてのメモリとの認証用情報共有処理（ステップＳ１１４）を示すフローチャートである。 起動停止制御装置１４から第１起動停止制御装置２４ａおよび第２起動停止制御装置２４ｂへメモリ認証用情報を転送する際の、バス４０の使用状況を模式的に示す図である。 実施の形態２にかかる第１メモリ２０ａによるプロセッサ１０との認証用情報共有処理（ステップＳ１２４）を示すフローチャートである。 第１起動停止制御装置２４ａから起動停止制御装置１４に第１プロセッサ認証用情報が転送され、第２起動停止制御装置２４ｂから起動停止制御装置１４に第２プロセッサ認証用情報が転送される際のバス４０の使用状況を模式的に示す図である。 実施の形態２にかかるプロセッサ１０によるすべてのメモリとの認証用情報交換処理（ステップＳ２１０）を示すフローチャートである。 起動停止制御装置１４が第１起動停止制御装置２４ａおよび第２起動停止制御装置２４ｂにプロセッサ認証用情報を転送する際の、バス４０の使用状況を模式的に示す図である。 実施の形態２にかかる第１メモリ２０ａによるプロセッサ１０との認証用情報交換処理（ステップＳ２２０）を示すフローチャートである。 第１起動停止制御装置２４ａおよび第２起動停止制御装置２４ｂから起動停止制御装置１４にメモリ認証用情報を転送する際のバス４０の使用状況を模式的に示す図である。 実施の形態３にかかるコンピュータシステム１の全体構成を示す図である。 実施の形態３にかかるコンピュータシステム１におけるアドレス空間６１０を示す図である。 実施の形態３にかかるコンピュータシステム１において、プロセッサ１０の認証用情報記憶部１６が有するプロセッサ側認証用情報記憶表１７のデータ構成を示す図である。 起動停止制御装置１４から第１起動停止制御装置２４ａおよび第２起動停止制御装置２４ｂにメモリ認証用情報を転送する際の、バス４０の使用状況を模式的に示す図である。 第１起動停止制御装置２４ａおよび第２起動停止制御装置２４ｂから起動停止制御装置１４に第１プロセッサ認証用情報「Ｋｅｙ１」，「Ｋｅｙ２」を転送する際のバス４０の使用状況を模式的に示す図である。 実施の形態３にかかる起動停止制御装置１４が第１起動停止制御装置２４ａおよび第２起動停止制御装置２４ｂにプロセッサ認証用情報を転送する際の、バス４０の使用状況を模式的に示す図である。 第１起動停止制御装置２４ａおよび第２起動停止制御装置２４ｂから起動停止制御装置１４へメモリ認証用情報を転送する際のバス４０の使用状況を模式的に示す図である。 実施の形態３の第１の変更例にかかるコンピュータシステム１において、第１起動停止制御装置２４ａおよび第２起動停止制御装置２４ｂから起動停止制御装置１４にプロセッサ認証用情報「Ｋｅｙ１」，「Ｋｅｙ２」を転送する際のバス４０の使用状況を示す図である。 実施の形態３の第２の変更例にかかるコンピュータシステム１において、第１起動停止制御装置２４ａおよび第２起動停止制御装置２４ｂから起動停止制御装置１４にプロセッサ認証用情報「Ｋｅｙ１」，「Ｋｅｙ２」を転送する際のバス４０の使用状況を示す図である。 実施の形態３の第３の変更例にかかるコンピュータシステム１において、電力供給停止時に、起動停止制御装置１４が第１起動停止制御装置２４ａおよび第２起動停止制御装置２４ｂへメモリ認証用情報を転送する際の、バス４０の使用状況を示す模式図である。 実施の形態３の第３の変更例にかかるコンピュータシステム１において、電力供給再開時に、第１起動停止制御装置２４ａと第２起動停止制御装置２４ｂから起動停止装置１４へメモリ認証用情報を転送する際の、バス４０の使用状況を示す模式図である。 実施の形態４にかかるコンピュータシステム１の全体構成を示すブロック図である。 メモリ側認証用情報記憶表２７のデータ構成を模式的に示す図である。 実施の形態４にかかるコンピュータシステム１において、電力供給が停止した場合に実行される停止処理を示すフローチャートである。 実施の形態４にかかるコンピュータシステム１において、電力供給が停止した後、再び電力供給が開始した場合に行う認証処理を示すフローチャートである。

符号の説明

１ コンピュータシステム
１０ プロセッサ
１２ 演算装置
１３ 制御装置
１４ 起動停止制御装置
１５ メモリ認証用情報生成部
１６ 認証用情報記憶部
１７ プロセッサ側認証用情報記憶表
２０ メモリ
２１ 不揮発性記憶素子
２４ 起動停止制御装置
２５ プロセッサ認証用情報生成部
２６ 認証用情報記憶部
２７ メモリ側認証用情報記憶表
４０ バス
５０ 電源ユニット
５１ 電源
５２ 電源制御装置
５３ 蓄電装置

Claims (15)

1. 不揮発性の第１メモリおよび不揮発性の第２メモリに格納された情報を利用して演算を行う演算手段と、
   電力供給の停止によって前記第１メモリ及び前記第２メモリにおける動作が停止する場合、前記第１メモリを認証するための第１メモリ認証用情報および前記第２メモリを認証するための第２メモリ認証用情報を生成するメモリ認証用情報生成手段と、
   前記演算手段と一体に形成され、前記第１メモリ認証用情報および前記第２メモリ認証用情報を保持するプロセッサ側メモリ認証用情報保持手段と、
   電力供給が再開された場合、前記第１メモリから前記第１メモリ認証用情報を取得し、さらに前記第２メモリから前記第２メモリ認証情報を取得するメモリ認証用情報取得手段と、
   前記メモリ認証用情報取得手段が前記第１メモリから取得した前記第１メモリ認証用情報と、前記プロセッサ側メモリ認証用情報保持手段が保持する前記第１メモリ認証用情報とを比較して前記第１メモリを認証し、さらに前記メモリ認証用情報取得手段が前記第２メモリから取得した前記第２メモリ認証用情報と、前記プロセッサ側メモリ認証用情報保持手段が保持する前記第２メモリ認証用情報とを比較して前記第２メモリを認証するメモリ認証手段と、
   前記メモリ認証手段による認証結果に基づいて、前記第１メモリおよび前記第２メモリへのアクセスを制御するアクセス制御手段と
   を備えたことを特徴とするプロセッサ。
2. Ｎ本のデータ線に接続されたプロセッサであって、
   前記Ｎ本のデータ線のうちｊ（ｊ＜Ｎ）本のデータ線は、前記第１メモリと接続し、
   前記Ｎ本のデータ線のうち
   

   

   本のデータ線は、前記第２メモリと接続し、
   前記プロセッサは、
   不揮発性の第１メモリおよび不揮発性の第２メモリに格納された情報を利用して演算を行う演算手段と、
   電力供給の停止によって前記第１メモリ及び前記第２メモリにおける動作が停止する場合、前記第１メモリを認証するための第１メモリ認証用情報および前記第２メモリを認証するための第２メモリ認証用情報を生成するメモリ認証用情報生成手段と、
   前記演算手段と一体に形成され、前記第１メモリ認証用情報および前記第２メモリ認証用情報を保持するプロセッサ側メモリ認証用情報保持手段と、
   電力供給が再開された場合、前記第１メモリから前記第１メモリ認証用情報を取得し、さらに前記第２メモリから前記第２メモリ認証情報を取得するメモリ認証用情報取得手段と、
   前記メモリ認証用情報取得手段が前記第１メモリから取得した前記第１メモリ認証用情報と、前記プロセッサ側メモリ認証用情報保持手段が保持する前記第１メモリ認証用情報とを比較して前記第１メモリを認証し、さらに前記メモリ認証用情報取得手段が前記第２メモリから取得した前記第２メモリ認証用情報と、前記プロセッサ側メモリ認証用情報保持手段が保持する前記第２メモリ認証用情報とを比較して前記第２メモリを認証するメモリ認証手段と、
   前記メモリ認証手段による認証結果に基づいて、前記第１メモリおよび前記第２メモリへのアクセスを制御するアクセス制御手段と
   前記第１メモリを識別する第１メモリ識別情報に対応付けて前記ｊ本のデータ線を識別する第１接続情報を記憶し、さらに前記第２メモリを識別する第２メモリ識別情報に対応付けて前記ｋ本のデータ線を識別する第２接続情報を記憶する接続情報記憶手段とを備え、
   前記メモリ認証用情報取得手段は、前記接続情報記憶手段において前記第１メモリ識別情報に対応付けられている前記第１接続情報に基づいて、前記第１メモリからの前記第１メモリ認証用情報として前記ｊ本のデータ線から前記第１メモリ認証用情報を取得し、さらに前記接続情報記憶手段において前記第２メモリ識別情報に対応付けられている前記第２接続情報に基づいて、前記第２メモリからの前記第２メモリ認証用情報として前記ｋ本のデータ線から前記第２メモリ認証用情報を取得する
   ことを特徴とするプロセッサ。
3. 前記第１メモリ認証用情報のデータ長はｍ（ｍ＜Ｎ）ビットであり、前記第２メモリ認証用情報のデータ長は
   

   

   ビットであり、
   前記メモリ認証用情報取得手段は、同一の１サイクルにおいてｍ本のデータ線から前記第１メモリ認証用情報を取得し、かつｎ本のデータ線から前記第２メモリ認証用情報を取得することを特徴とする請求項２に記載のプロセッサ。
4. 前記アクセス制御手段は、前記メモリ認証手段が前記第１メモリの認証に成功した場合に、前記第１メモリへのアクセスを許可することを特徴とする請求項１から３のいずれか一項に記載のプロセッサ。
5. 前記アクセス制御手段は、前記メモリ認証手段が前記第２メモリの認証に成功した場合に、前記第２メモリへのアクセスを許可することを特徴とする請求項１から４のいずれか一項に記載のプロセッサ。
6. 前記アクセス制御手段は、前記メモリ認証手段が前記第１メモリの認証に成功し、かつ前記第２メモリの認証に成功した場合に、前記第１メモリおよび前記第２メモリへのアクセスを許可することを特徴とする請求項１から５のいずれか一項に記載のプロセッサ。
7. 不揮発性の第１メモリおよび不揮発性の第２メモリに格納された情報を利用して演算を行う演算手段と、
   電力供給の停止によって前記第１メモリ及び前記第２メモリにおける動作が停止する場合、前記第１メモリおよび前記第２メモリを認証するためのメモリ認証用情報を生成するメモリ認証用情報生成手段と、
   前記演算手段と一体に形成され、前記メモリ認証用情報を保持するプロセッサ側メモリ認証用情報保持手段と、
   電力供給が再開された場合、前記第１メモリから前記メモリ認証用情報を取得し、さらに前記第２メモリから前記メモリ認証情報を取得するメモリ認証用情報取得手段と、
   前記メモリ認証用情報取得手段が前記第１メモリから取得した前記メモリ認証用情報と、前記プロセッサ側メモリ認証用情報保持手段が保持する前記メモリ認証用情報とを比較して前記第１メモリを認証し、さらに前記メモリ認証用情報取得手段が前記第２メモリから取得した前記メモリ認証用情報と、前記プロセッサ側メモリ認証用情報保持手段が保持する前記メモリ認証用情報とを比較して前記第２メモリを認証するメモリ認証手段と、
   前記メモリ認証手段による認証結果に基づいて、前記第１メモリおよび前記第２メモリへのアクセスを制御するアクセス制御手段と
   を備えたことを特徴とするプロセッサ。
8. プロセッサと、当該プロセッサにより利用される情報を保持する第１メモリおよび第２メモリとを備えたコンピュータシステムであって、
   前記第１メモリは、
   前記プロセッサが利用する情報を保持する第１不揮発性記憶素子と、
   前記第１不揮発性記憶素子と一体に形成され、前記第１不揮発性記憶素子の認証に利用される第１メモリ認証用情報を保持する第１メモリ側メモリ認証用情報保持手段と
   を有し、
   前記第２メモリは、
   前記プロセッサが利用する情報を保持する第２不揮発性記憶素子と、
   前記第２不揮発性記憶素子と一体に形成され、前記第２不揮発性記憶素子の認証に利用される第２メモリ認証用情報を保持する第２メモリ側メモリ認証用情報保持手段と
   を有し、
   前記プロセッサは、
   前記第１不揮発性記素子および前記第２不揮発性記憶素子に保持されている情報を利用して演算を行う演算手段と、
   電力供給の停止によって前記第１メモリ及び前記第２メモリにおける動作が停止する場合、前記第１メモリを認証するための第１メモリ認証用情報および前記第２メモリを認証するための第２メモリ認証用情報を生成するメモリ認証用情報生成手段と、
   前記演算手段と一体に形成され、前記第１メモリ認証用情報および前記第２メモリ認証用情報を保持するプロセッサ側メモリ認証用情報保持手段と、
   電力供給が再開された場合、前記第１メモリ側メモリ認証用情報保持手段が保持する前記第１メモリ認証用情報を取得し、さらに前記第２メモリ側メモリ認証用情報保持手段が保持する前記第２メモリ認証用情報を取得するメモリ認証用情報取得手段と、
   前記メモリ認証用情報取得手段が前記第１メモリ側メモリ認証用情報保持手段から取得した前記第１メモリ認証用情報と、前記プロセッサ側メモリ認証用情報保持手段が保持する前記第１メモリ認証用情報とを比較して前記第１メモリを認証し、さらに前記メモリ認証用情報取得手段が前記第２メモリ側メモリ認証用情報保持手段から取得した前記第２メモリ認証用情報と、前記プロセッサ側メモリ認証用情報保持手段が保持する前記第２メモリ認証用情報とを比較して前記第２メモリを認証するメモリ認証手段と、
   前記メモリ認証手段による認証結果に基づいて、前記第１メモリおよび前記第２メモリへのアクセスを制御するアクセス制御手段と
   を有することを特徴とするコンピュータシステム。
9. 前記プロセッサは、
   前記演算手段と一体に形成され、前記第１メモリにおいて前記演算手段の認証に利用される第１プロセッサ認証用情報と、前記第２メモリにおいて前記演算手段の認証に利用される第２プロセッサ認証用情報とを保持するプロセッサ側プロセッサ認証用情報保持手段をさらに有し、
   前記第１メモリは、
   前記第１不揮発性記憶素子と一体に形成され、前記演算手段を認証するための第１プロセッサ認証用情報を保持する第１メモリ側プロセッサ認証用情報保持手段と、
   前記プロセッサ側プロセッサ認証用情報保持手段から前記第１プロセッサ認証用情報を取得する第１プロセッサ認証用情報取得手段と、
   前記第１プロセッサ認証用情報取得手段が取得した前記第１プロセッサ認証用情報と、前記第１メモリ側プロセッサ認証用情報保持手段が保持する前記第１プロセッサ認証用情報とを比較して前記演算手段を認証する第１プロセッサ認証手段と、
   前記第１プロセッサ認証手段による認証結果に基づいて、前記演算手段から当該第１メモリへのアクセスを制御する第１アクセス制御手段と
   をさらに有し、
   前記第２メモリは、
   前記第２不揮発性記憶素子と一体に形成され、前記演算手段を認証するための第２プロセッサ認証用情報を保持する第２メモリ側プロセッサ認証用情報保持手段と、
   前記プロセッサ側プロセッサ認証用情報保持手段から前記第２プロセッサ認証用情報を取得する第２プロセッサ認証用情報取得手段と、
   前記第２プロセッサ認証用情報取得手段が取得した前記第２プロセッサ認証用情報と、前記第２メモリ側プロセッサ認証用情報保持手段が保持する前記第２プロセッサ認証用情報とを比較して前記演算手段を認証する第２プロセッサ認証手段と、
   前記第２プロセッサ認証手段による認証結果に基づいて、前記演算手段から当該第２メモリへのアクセスを制御する第２アクセス制御手段と
   をさらに有することを特徴とする請求項８に記載のコンピュータシステム。
10. 前記プロセッサの前記プロセッサ側プロセッサ認証用情報保持手段は、前記第１メモリを識別する第１メモリ識別情報に対応付けて前記第１プロセッサ認証用情報を保持し、さらに前記第２メモリを識別する第２メモリ識別情報に対応付けて前記第２プロセッサ認証用情報を保持し、
    前記第１メモリの前記第１プロセッサ認証用情報取得手段は、前記プロセッサ側プロセッサ認証用情報保持手段が前記第１メモリ識別情報に対応付けて保持している前記第１プロセッサ認証用情報を取得し、
    前記第２メモリの前記第２プロセッサ認証用情報取得手段は、前記プロセッサ側プロセッサ認証用情報保持手段が前記第２メモリ識別情報に対応付けて保持している前記第２プロセッサ認証用情報を取得することを特徴とする請求項９に記載のコンピュータシステム。
11. Ｎ本のデータ線に接続されたプロセッサと、当該プロセッサにより利用される情報を保持する第１メモリおよび第２メモリとを備えたコンピュータシステムであって、
    前記Ｎ本のデータ線のうちｊ（ｊ＜Ｎ）本のデータ線は、前記第１メモリと接続し、
    前記Ｎ本のデータ線のうち
    

    

    本のデータ線は、前記第２メモリと接続し、
    前記第１メモリは、
    前記プロセッサが利用する情報を保持する第１不揮発性記憶素子と、
    前記第１不揮発性記憶素子と一体に形成され、前記第１不揮発性記憶素子の認証に利用される第１メモリ認証用情報を保持する第１メモリ側メモリ認証用情報保持手段と、
    前記第１不揮発性記憶素子と一体に形成され、前記演算手段を認証するための第１プロセッサ認証用情報を保持する第１メモリ側プロセッサ認証用情報保持手段と、
    前記プロセッサ側プロセッサ認証用情報保持手段から前記第１プロセッサ認証用情報を取得する第１プロセッサ認証用情報取得手段と、
    前記第１プロセッサ認証用情報取得手段が取得した前記第１プロセッサ認証用情報と、前記第１メモリ側プロセッサ認証用情報保持手段が保持する前記第１プロセッサ認証用情報とを比較して前記演算手段を認証する第１プロセッサ認証手段と、
    前記第１プロセッサ認証手段による認証結果に基づいて、前記演算手段から当該第１メモリへのアクセスを制御する第１アクセス制御手段と
    を有し、
    前記第２メモリは、
    前記プロセッサが利用する情報を保持する第２不揮発性記憶素子と、
    前記第２不揮発性記憶素子と一体に形成され、前記第２不揮発性記憶素子の認証に利用される第２メモリ認証用情報を保持する第２メモリ側メモリ認証用情報保持手段と
    前記第２不揮発性記憶素子と一体に形成され、前記演算手段を認証するための第２プロセッサ認証用情報を保持する第２メモリ側プロセッサ認証用情報保持手段と、
    前記プロセッサ側プロセッサ認証用情報保持手段から前記第２プロセッサ認証用情報を取得する第２プロセッサ認証用情報取得手段と、
    前記第２プロセッサ認証用情報取得手段が取得した前記第２プロセッサ認証用情報と、前記第２メモリ側プロセッサ認証用情報保持手段が保持する前記第２プロセッサ認証用情報とを比較して前記演算手段を認証する第２プロセッサ認証手段と、
    前記第２プロセッサ認証手段による認証結果に基づいて、前記演算手段から当該第２メモリへのアクセスを制御する第２アクセス制御手段と
    を有し、
    前記プロセッサは、
    前記第１不揮発性記素子および前記第２不揮発性記憶素子に保持されている情報を利用して演算を行う演算手段と、
    電力供給の停止によって前記第１メモリ及び前記第２メモリにおける動作が停止する場合、前記第１メモリを認証するための第１メモリ認証用情報および前記第２メモリを認証するための第２メモリ認証用情報を生成するメモリ認証用情報生成手段と、
    前記演算手段と一体に形成され、前記第１メモリ認証用情報および前記第２メモリ認証用情報を保持するプロセッサ側メモリ認証用情報保持手段と、
    電力供給が再開された場合、前記第１メモリ側メモリ認証用情報保持手段が保持する前記第１メモリ認証用情報を取得し、さらに前記第２メモリ側メモリ認証用情報保持手段が保持する前記第２メモリ認証用情報を取得するメモリ認証用情報取得手段と、
    前記メモリ認証用情報取得手段が前記第１メモリ側メモリ認証用情報保持手段から取得した前記第１メモリ認証用情報と、前記プロセッサ側メモリ認証用情報保持手段が保持する前記第１メモリ認証用情報とを比較して前記第１メモリを認証し、さらに前記メモリ認証用情報取得手段が前記第２メモリ側メモリ認証用情報保持手段から取得した前記第２メモリ認証用情報と、前記プロセッサ側メモリ認証用情報保持手段が保持する前記第２メモリ認証用情報とを比較して前記第２メモリを認証するメモリ認証手段と、
    前記メモリ認証手段による認証結果に基づいて、前記第１メモリおよび前記第２メモリへのアクセスを制御するアクセス制御手段と、
    前記演算手段と一体に形成され、前記第１メモリにおいて前記演算手段の認証に利用される第１プロセッサ認証用情報と、前記第２メモリにおいて前記演算手段の認証に利用される第２プロセッサ認証用情報とを保持するプロセッサ側プロセッサ認証用情報保持手段と
    前記第１メモリ識別情報に対応付けて前記ｊ本のデータ線を識別する第１接続情報を記憶し、さらに前記第２メモリ識別情報に対応付けて前記ｋ本のデータ線を識別する第２接続情報を記憶する接続情報記憶手段と、
    前記第１プロセッサ認証用情報を前記接続情報記憶手段において前記第１メモリ識別情報に対応付けられている前記ｊ本のデータ線に送出し、さらに前記第２プロセッサ認証用情報を、前記接続情報保持手段において前記第２メモリ識別情報に対応付けられている前記ｋ本のデータ線に送出する転送手段と
    を有し、
    前記プロセッサの前記プロセッサ側プロセッサ認証用情報保持手段は、前記第１メモリを識別する第１メモリ識別情報に対応付けて前記第１プロセッサ認証用情報を保持し、さらに前記第２メモリを識別する第２メモリ識別情報に対応付けて前記第２プロセッサ認証用情報を保持し、
    前記第１メモリの前記第１プロセッサ認証用情報取得手段は、前記プロセッサ側プロセッサ認証用情報保持手段が前記第１メモリ識別情報に対応付けて保持している前記第１プロセッサ認証用情報を取得するものであって、前記転送手段により前記ｊ本のデータ線に送出された前記第１プロセッサ認証用情報を取得し、
    前記第２メモリの前記第２プロセッサ認証用情報取得手段は、前記プロセッサ側プロセッサ認証用情報保持手段が前記第２メモリ識別情報に対応付けて保持している前記第２プロセッサ認証用情報を取得するものであって、前記転送手段により前記ｋ本のデータ線に送出された前記第２プロセッサ認証用情報を取得する
    することを特徴とするコンピュータシステム。
12. 前記第１プロセッサ認証情報のデータ長はｍ（ｍ＜Ｎ）ビットであり、前記第２プロセッサ認証用情報のデータ長は
    

    

    ビットであり、
    前記メモリ認証用情報取得手段は、同一の１サイクルにおいてｍ本のデータ線から前記第１プロセッサ認証用情報を取得し、さらにｎ本のデータ線から前記第２プロセッサ認証用情報を取得することを特徴とする請求項１１に記載のコンピュータシステム。
13. プロセッサと、当該プロセッサにより利用される情報を保持する第１メモリおよび第２メモリとを備えたコンピュータシステムであって、
    前記第１メモリは、
    前記プロセッサが利用する情報を保持する第１不揮発性記憶素子と、
    前記第１不揮発性記憶素子と一体に形成され、前記第１不揮発性記憶素子の認証に利用されるメモリ認証用情報を保持する第１メモリ側メモリ認証用情報保持手段と
    を有し、
    前記第２メモリは、
    前記プロセッサが利用する情報を保持する第２不揮発性記憶素子と、
    前記第２不揮発性記憶素子と一体に形成され、前記第２不揮発性記憶素子の認証に利用されるメモリ認証用情報を保持する第２メモリ側メモリ認証用情報保持手段と
    を有し、
    前記プロセッサは、
    前記第１不揮発性記素子および前記第２不揮発性記憶素子に保持されている情報を利用して演算を行う演算手段と、
    電力供給の停止によって前記第１メモリ及び前記第２メモリにおける動作が停止する場合、前記第１不揮発性記憶素子および前記第２不揮発性記憶素子を認証するためのメモリ認証用情報を生成するメモリ認証用情報生成手段と、
    前記演算手段と一体に形成され、前記メモリ認証用情報を保持するプロセッサ側メモリ認証用情報保持手段と、
    電力供給が再開された場合、前記第１メモリ側メモリ認証用情報保持手段が保持する前記メモリ認証用情報を取得し、さらに前記第２メモリ側メモリ認証用情報保持手段が保持する前記メモリ認証用情報を取得するメモリ認証用情報取得手段と、
    前記メモリ認証用情報取得手段が前記第１メモリ側メモリ認証用情報保持手段から取得した前記メモリ認証用情報と、前記プロセッサ側メモリ認証用情報保持手段が保持する前記メモリ認証用情報とを比較して前記第１メモリを認証し、さらに前記メモリ認証用情報取得手段が前記第２メモリ側メモリ認証用情報保持手段から取得した前記メモリ認証用情報と、前記プロセッサ側メモリ認証用情報保持手段が保持する前記メモリ認証用情報とを比較して前記第２メモリを認証するメモリ認証手段と、
    前記メモリ認証手段による認証結果に基づいて、前記第１メモリおよび前記第２メモリへのアクセスを制御するアクセス制御手段と
    を有することを特徴とするコンピュータシステム。
14. メモリ認証用情報生成手段と、メモリ認証用情報取得手段と、メモリ認証手段と、アクセス制御手段とを備えるプロセッサで実行される認証方法であって、
    前記メモリ認証用情報生成手段が、電力供給の停止によって不揮発性の第１メモリ及び不揮発性の第２メモリにおける動作が停止する場合、前記第１メモリを認証するための第１メモリ認証用情報および前記第２メモリを認証するための第２メモリ認証用情報を生成するメモリ認証用情報生成ステップと、
    前記メモリ認証用情報取得手段が、電力供給が再開された場合、前記第１メモリから、前記第１メモリ認証用情報を取得し、さらに前記第２メモリから、前記第２メモリ認証用情報を取得するメモリ認証用情報取得ステップと、
    前記メモリ認証手段が、前記第１メモリおよび前記第２メモリに格納された情報を利用して演算を行う演算手段と一体に形成され、前記メモリ認証用情報生成ステップで生成された前記第１メモリ認証用情報および前記第２メモリ認証用情報を保持するプロセッサ側メモリ認証用情報保持手段が保持する第１メモリ認証用情報と、前記メモリ認証用情報取得ステップにおいて前記第１メモリから取得した前記第１メモリ認証用情報とを比較して前記第１メモリを認証し、さらに前記メモリ認証用情報取得ステップにおいて前記第２メモリから取得した前記第２メモリ認証用情報と、前記プロセッサ側メモリ認証用情報保持手段が保持する前記第２メモリ認証用情報とを比較して前記第２メモリを認証するメモリ認証ステップと、
    前記アクセス制御手段が、前記メモリ認証ステップにおける認証結果に基づいて、前記第１メモリおよび前記第２メモリへのアクセスを制御するアクセス制御ステップと
    を有することを特徴とする認証方法。
15. メモリ認証用情報生成手段と、メモリ認証用情報取得手段と、メモリ認証手段と、アクセス制御手段とを備えるプロセッサで実行される認証方法であって、
    前記メモリ認証用情報生成手段が、電力供給の停止によって不揮発性の第１メモリ及び不揮発性の第２メモリにおける動作が停止する場合、前記第１メモリおよび前記第２メモリをそれぞれ認証するためのメモリ認証用情報を生成するメモリ認証用情報生成ステップと、
    前記メモリ認証用情報取得手段が、電力供給が再開された場合、前記第１メモリからおよび前記第２メモリから、前記メモリ認証用情報を取得するメモリ認証用情報取得ステップと、
    前記メモリ認証手段が、前記第１メモリおよび前記第２メモリに格納された情報を利用して演算を行う演算手段と一体に形成され、前記メモリ認証用情報生成ステップで生成された前記メモリ認証用情報を保持するプロセッサ側メモリ認証用情報保持手段が保持するメモリ認証用情報と、前記メモリ認証用情報取得ステップにおいて前記第１メモリから取得した前記メモリ認証用情報とを比較して前記第１メモリを認証し、さらに前記メモリ認証用情報取得ステップにおいて前記第２メモリから取得した前記メモリ認証用情報と、前記プロセッサ側メモリ認証用情報保持手段が保持する前記メモリ認証用情報とを比較して前記第２メモリを認証するメモリ認証ステップと、
    前記アクセス制御手段が、前記メモリ認証ステップにおける認証結果に基づいて、前記第１メモリおよび前記第２メモリへのアクセスを制御するアクセス制御ステップと
    を有することを特徴とする認証方法。

Images