JP5758817B2 - 受信機及び受信信号の復号方法 - Google Patents

Description

本発明は、送信側において符号化されインターリーブ（ビット順序入れ替え）された情報ビットを、受信側において、復調器、デインターリーバ、復号器、インターリーバを用いて繰り返し復号処理を行う無線通信システム、該無線通信システムに用いる受信機、受信信号の復号方法に関するものである。

ＢＩＣＭ−ＩＤ（Bit Interleaved Coded Modulation with Iterative Decoding）方式は、復調器と復号器が、情報ビットの順序を乱数的に入れ替えるインターリーブ処理、及び元の順序に戻すデインターリーブ処理を介して、繰り返し復号を行う事によりＭＡＰ（Maximum a posteriori probability）復号を行う方式である。
近年、ＥＸＩＴ（Extrinsic Information Transfer）解析と呼ばれる、繰り返し復号処理の収束性を解析する手法が提案され、次のことが明らかになっている。すなわち、ＢＩＣＭ−ＩＤにおける符号化方式と変調方式は、それぞれ単体の特性が優れていない場合でも、両者の整合を適切に取ることにより、全体として優れた復号特性を示す。

特許文献１では、本来マッピング可能なビット数よりも多くのビットを割当てる拡張マッピングと、反復符号を組み合わせて優れた特性を得る方法が開示されている。特許文献２では、拡張マッピングに一定の規則性を持たせて演算量を削減しつつ、反復符号と整合を取り、優れた特性を実現可能な規則的拡張マッピングを用いる方法が開示されている。

特開２０１０−１２４３６７号公報 特開２０１０−１３０３９７号公報

特許文献１および特許文献２の手法では、復号処理の演算量の小さい反復符号を符号化方式として用いているため、繰り返し処理における演算量を小さく抑える事ができる。前記のＥＸＩＴ解析によれば、反復符号と整合の良い変調方式は、復号器からの事前情報がない状態では出力される情報量は少なく、復号器からの事前情報の増加に伴い、徐々に出力される情報量が大きくなる方式であり、変調器出力の段階では取り出しえないビット数を割り当てる方法が有効である。

信号処理においては、処理する信号の量が増える程、演算量は増加するため、変復調の段階で取り扱う信号の量を削減する拡張マッピングは有効な手法である。しかし、当然ながら、拡張マッピングの復調処理後は、復調器と復号器の間に挿入されるインターリーバ、デインターリーバにおいて、符号化に用いた符号語ビット数を処理する必要がある。このインターリーバ、デインターリーバにおける処理量が多くなると、インターリーバ、デインターリーバの処理速度が遅くなり、また、回路規模が大きくなるため、インターリーバ、デインターリーバでの処理は実装上のボトルネックになる。

本発明が解決しようとする課題は、復調器と復号器が情報を交換して繰り返し処理を行う無線通信システム、あるいは該無線通信システムに用いる受信機において、復調器と復号器の間に挿入されるインターリーバ、デインターリーバの実装コスト削減やスループット向上を図ることである。

本発明は、復調器と復号器がインターリーバ、デインターリーバを介して繰り返し処理を行う無線通信システム、あるいは該無線通信システムに用いる受信機において、インターリーバ、デインターリーバにおける処理を並列化して行う手段を提供する事を最も主要な特徴とする。

本願は上記課題を解決する手段を複数含んでいるが、本発明の代表的な構成は、次のとおりである。すなわち、
ｇビットの所定ビットから変換されたシンボル列を受信する受信機であって、
前記シンボル列は、前記所定ビットを符号化したのちインターリーブ処理によりビット順序を入れ替えた情報ビットを、ｌ（エル）ビットにつきｍビット（ｍ＜ｌ）に削減し、ｍビットに対して１シンボルを割り当てることで生成されたものであって、
受信された１受信シンボル及び（ｍ−１）ビットの事前情報を用いて１ビットの第１外部情報を出力するシンボルデマッパと、
前記１受信シンボルに対応するｍビットのそれぞれについて前記シンボルデマッパが出力したｍビットの前記第１外部情報及び（ｌ−１）ビットの事前情報を用いて１ビットの第２外部情報を出力するチェックノードデコーダと、
前記シンボル列に対応する複数ビットの第２外部情報を、前記インターリーブ処理の逆処理となるデインターリーブ処理するデインターリーバと、
前記デインターリーバから出力される複数ビットの第２外部情報を事前情報として用いて１ビットの第３外部情報を出力する変数ノードデコーダと、
前記変数ノードデコーダから出力される第３外部情報を、前記デインターリーブ処理の逆処理となるインターリーブ処理するインターリーバとを有し、
前記チェックノードデコーダは、前記インターリーバから出力されるｌ（エル）ビットの前記第３外部情報を事前情報として用いてｍビットの第４外部情報を出力し、
前記第４外部情報は前記シンボルデマッパの事前情報として用いられ、
前記デインターリーバとインターリーバとが、それぞれ並列処理を行うように、複数設けられたことを特徴とする。

本発明の無線通信システム、あるいは該無線通信システムに用いる受信機では、インターリーブ、デインターリーブ処理を並列化して行う事により、インターリーバ、デインターリーバの実装コスト低減やスループット向上を実現できる。

本発明の第１の実施形態におけるＢＩＣＭ−ＩＤの基本構成を示す説明図である。 第１の実施形態において反復符号を用いた場合のＢＩＣＭ−ＩＤの基本構成を示す説明図である。 第１の実施形態において規則的拡張マッピングを行うマッパとデマッピングを行うデマッパの構成例を示す説明図である。 図２の繰り返し復号部の構成例を示す説明図である。 第１の実施形態における並列化した繰り返し復号部の構成の一例を示す説明図である。 本発明の第２の実施形態における並列化した繰り返し復号部の構成の一例を示す説明図である。 本発明の第３の実施形態における相関演算結果を参照して並び替えを行う並列化した繰り返し復号部の構成を示す説明図である。 本発明の第４の実施形態における伝搬路情報に基づいて並び替えを行う並列化した繰り返し復号部の構成を示す説明図である。 本発明の第５の実施形態におけるＩ軸、Ｑ軸に基づいて並び替えを行う並列化した繰り返し復号部の構成を示す説明図である。 本発明の第６の実施形態におけるチャネル行列に基づいて並び替えを行う並列化した繰り返し復号部の構成を示す説明図である。

（第１の実施形態）
以下、第１の実施形態を、図１〜図５を用いて説明する。第１の実施形態では、受信側のインターリーバ／デインターリーバを並列化する事により、インターリーバ／デインターリーバの実装コスト低減やスループット向上を実現する手法を示す。なお、送信側のインターリーバは、必ずしも並列化する必要はない。
図１は、第１の実施形態におけるＢＩＣＭ−ＩＤを用いた送信装置及び受信装置の基本構成を示す図であり、これは従来のＢＩＣＭ−ＩＤの基本構成と同じ構成である。エンコーダ１０とインターリーバ１１と変調器１２とが、送信装置に備えられ、復調器１４とデインターリーバ１５とデコーダ１７とインターリーバ１６とが、受信装置に備えられている。送信装置から無線送信された信号は、無線チャネルである伝搬路１３を介して受信装置で受信される。

送信装置において、エンコーダ１０は入力される所定のひとまとまりの情報ビット（第１の情報ビット、例えばビット数ｇ）を符号化し、インターリーバ１１に出力する。インターリーバ１１は、符号化された全符号語ビット（第２の情報ビット、例えばビット数ｈ）のビット順序を乱数的に入れ替えるインターリーブ処理を行って第３の情報ビットを生成し、変調器１２へ出力する。変調器１２では、伝搬路１３に応じた変調処理を行い、変調信号をアンテナから出力する。

受信装置において、復調器１４では、アンテナから入力された受信信号に対して復調処理を行い、デインターリーバ１５に出力する。デインターリーバ１５では、送信側で符号化されインターリーブされた全符号語ビット（第３の情報ビット）に対応するビット尤度信号を一旦蓄えて、送信側のインターリーバ１１で入れ替えられたビット列の順序を元に戻すデインターリーブ処理を行い、デコーダ１７に出力する。デコーダ１７で復号されたデコーダ出力１７ｂは、インターリーバ１６で再度インターリーブ処理を施され、復調器１４に供給され、復調器１４ではデコーダ１７からの情報を用いて再度復調処理を行う。

このように、復調器１４とデインターリーバ１５とデコーダ１７とインターリーバ１６とから、繰り返し復号部１８が構成される。ＢＩＣＭ−ＩＤでは、繰り返し復号部１８で、前記繰り返し復号処理を繰り返し行い、得られた信号の事後確率を最大化した後に、最終的なデコーダ出力１７ａ（第１の情報ビット）を得る。

図２は、図１のエンコーダ１０として、復号に要する演算量が小さい単純な符号である反復符号を発生させる反復符号器２０を用いた場合のＢＩＣＭ−ＩＤの構成を示している。図１と同じ構成には、同じ符号を用いている。
図２の例では、図１のエンコーダ１０として、任意の次数ｄｖの反復符号、もしくは、複数の次数の反復符号を組み合わせて符号化する反復符号器２０を用いる。例えば、（ａ１，ａ２，ａ３）の３ビットで構成されるひとまとまりの情報ビット（第１の情報ビット）を、２次（ｄｖ＝２）の符号語ビット（ａ１，ａ１，ａ２，ａ２，ａ３，ａ３）に符号化して第２の情報ビットを生成する。インターリーバ１１では、全符号語ビット（ａ１，ａ１，ａ２，ａ２，ａ３，ａ３）のビット順序を乱数的に入れ替えて、第３の情報ビットを生成する。

また、図２の例では、図１の変調器１２に対応する変調器として、変調器２２を用いる、変調器２２には、ＳＮＲ（signal to Noise Ratio）に応じて、ＱＡＭ（Quadrature Amplitude Modulation）、ＡＳＫ（Amplitude Shift Keying）、ＰＳＫ（Phase Shift Keying）、ＦＳＫ（Frequency Shift Keying）等の通常の変調を用いることができる。また、特許文献１及び特許文献２で開示されている拡張マッピングを用いることもでき、これにより、変調多値数の低い変調方式でも多くのビット数を割当て、反復符号と整合の良い変調器を構成する事ができる。図２の例では、変調器２２として、拡張マッピングを行うマッパを用いる。

また、図２の例では、図１の復調器１４に対応する復調器としてデマッパ２４を用い、図１のデコーダ１７に対応するデコーダとして反復符号復号器２７を用いる。デマッパ２４や反復符号復号器２７の詳細は、デマッパ４４や反復符号復号器４７として後述する。図２の例では、デマッパ２４とデインターリーバ１５と反復符号復号器２７とインターリーバ１６とから、繰り返し復号部２８が構成される。

なお、符号化に関しては、前記ＥＸＩＴ解析で得られる復調器と復号器の入出力特性の整合性を高めるために、符号化率の高いＳＰＣ（Single Parity Check）符号を組み合わせる手法も有効である。変調器は前記マッピングを１次変調とし、ＯＦＤＭ（Orthogonal Frequency Division Multiplexing）やスペクトラム拡散を２次変調に用いる構成でも良い。

図３は、図２の構成において、規則的拡張マッピングによる変調処理を行うマッパ、及びその逆の復調処理を行うデマッパの構成の一例を示す図である。図３（ａ）は、送信側のマッパであって、ビット削減処理を行うＸＯＲ（排他的論理和）演算部３１と、変調処理を行う８ＡＳＫマッパ３２とから構成され、これらが、図２におけるマッパ２２に対応する。図３（ｂ）は、受信側のデマッパであって、復調処理を行う８ＡＳＫデマッパ３４と、ビット復調処理を行うチェックノードデコーダ３５とから構成され、これらが、図２におけるデマッパ２４に対応する。図中の□内に＋を記した記号は、排他的論理和（ＸＯＲ：eXclusive OR）演算、及びその排他的論理和演算の逆処理である復調処理を表す。

図３（ａ）に示すように、送信側では、図２の反復符号器２０で符号化され、インターリーバ１１でインターリーブされた情報ビットｂ０〜ｂ５（６ビット）は、ＸＯＲ演算部３１により、８ＡＳＫマッパ３１に必要なビットｍ０〜ｍ２（３ビット）に変換、削減されて、８ＡＳＫマッパ３２で１シンボルにマッピングされる。こうして、図３（ａ）の例では、６ビットの符号語が１シンボルにマッピングされる。
このように、送信装置から送信されるシンボル列は、例えばｇビットの所定ビット（第１の情報ビット）から変換されたものであり、ｇビットの所定ビットを符号化したのちインターリーブ処理によりビット順序を入れ替えた情報ビット（第３の情報ビット）を、ｌ（エル）ビットにつきｍビット（ｍ＜ｌ）に削減し、ｍビットに対して１シンボルを割り当てることで生成されたものである。

図３（ａ）において、ＸＯＲ演算部３１は、インターリーブされた符号語ビット(図３（a）の例では、ｂ０〜ｂ５)に対し、以下の２つの規則にしたがってビット削減処理を行い、削減ビット（図３（a）の例では、ｍ０〜ｍ２）を得る。
（１）符号語ビット（ｂ０〜ｂ５）の少なくとも１ビットは、ビット数を削減するための他のビットと演算することなくそのまま変調を行う。図３（a）の例では、ビットｂ５がこれに該当する。
（２）削減ビット（ｍ０〜ｍ２）は、それぞれ異なるインターリーブされた符号語（ｂ０〜ｂ５）の演算によって得る。図３（a）の例では、ｂ０〜ｂ２のビットはｍ０にのみ、ｂ３〜ｂ４のビットはｍ１にのみ、ｂ５のビットはｍ２にのみ用いられ、各インターリーブされた符号語の同じビットが、削減ビットを得るための複数の演算に用いられることはない。
複数の種類のマッパを用いて反復符号と整合の良い変調器を構成する場合には、１シンボルに用いられる全ての符号語ビット(ｂ０〜ｂ５)が他のビットと演算されるマッパを一部用いても良い。このような事前情報が全く無い場合に出力される情報量が０になるマッパを一部組み合わせる事により、ＢＩＣＭ−ＩＤの繰り返し処理の開始点の相互情報量を調整する事も復調器のＥＸＩＴチャートの形状を調整する上で有効である。

ＸＯＲ演算部３１から出力される削減ビットは、変調器(マッパ)３２に供給され、変調される。ここで、変調器(マッパ)３２の変調処理は、Ｇｒａｙマッピングではなく、非Ｇｒａｙマッピングによる変調を行う。なお、本出願においては、「非Ｇｒａｙマッピング」とは「Ｇｒａｙマッピング」ではないという意味で用いている。非Ｇｒａｙマッピングを使う理由は、受信側で繰り返し復号処理を行うためであり、前述のＥＸＩＴチャートにおいて収束点となるようにする、事前情報がほぼ完全、即ち、復調対象のビット以外のビットが全て確定している状況において出力される情報量が大きくなるようにするためである。
複数の種類のマッパを用いて反復符号と整合の良い変調器を構成する場合には、Ｇｒａｙマッピングを一部用いても良い。Ｇｒａｙマッピングのような事前情報が全く無い場合に出力される情報量が大きいマッピングを一部組み合わせる事により、ＢＩＣＭ−ＩＤの繰り返し処理の開始点の相互情報量を調整する事も復調器のＥＸＩＴチャートの形状を調整する上で有効である。

図３（ｂ）に示すように、受信側では、アンテナから得られた１受信シンボル分の受信信号３２ａから、送信側でのＸＯＲ演算後の符号化された情報ビット（ｍ０〜ｍ２）に対応するビット尤度信号ｍ´０〜ｍ´２（３ビット）を、８ＡＳＫデマッパ３４を用いて取り出し、チェックノードデコーダ３５において、上記ＸＯＲ演算の復調処理を行い、送信側の情報ビットｂ０〜ｂ５に対応するビット尤度信号である情報ビットｂ´０〜ｂ´５（６ビット）を出力する。チェックノードデコーダ３５におけるＸＯＲ演算の復調処理は、Sum-Productアルゴリズムにおけるチェックノードデコーダ処理と同じである。

図４は、図２における繰り返し復号部２８の構成の一例を示す概念図である。図４の例では、デマッパは、２^ｍＱＡＭデマッパ４４で構成され、図３（ｂ）の８ＡＳＫデマッパ３４に対応する。チェックノードデコーダ４５は、図３（ｂ）のチェックノードデコーダ３５に対応する。
図４において、デマッパ４４は、１符号語分のうち第１番目の受信シンボルの受信信号４４ａ（１）をデマッピングするデマッパ４４（１）、１符号語分のうち第２番目の受信シンボルの受信信号４４ａ（２）をデマッピングするデマッパ４４（２）、・・・１符号語分のうち第ｎ番目の受信シンボルの受信信号４４ａ（ｎ）をデマッピングするデマッパ４４（ｎ）から構成される。デマッパ４４（１）・・・デマッパ４４（ｎ）をデマッパ４４と総称する。

また、チェックノードデコーダ４５は、デマッパ４４（１）から出力されるｍビットのビット尤度信号（ｍ＝３の場合は、ｍ´０〜ｍ´２）をｌ（エル）ビットのビット尤度信号に変換するチェックノードデコーダ４５（１）、デマッパ４４（２）から出力されるｍビットのビット尤度信号をｌ（エル）ビットのビット尤度信号に変換するチェックノードデコーダ４５（２）、・・・デマッパ４４（ｎ）から出力されるｍビットのビット尤度信号をｌ（エル）ビットのビット尤度信号に変換するチェックノードデコーダ４５（ｎ）から構成される。チェックノードデコーダ４５（１）・・・チェックノードデコーダ４５（ｎ）をチェックノードデコーダ４５と総称する。

インターリーバ／デインターリーバ４６は、図２におけるデインターリーバ１５とインターリーバ１６の機能を有するもので、デインターリーバ４６ａとインターリーバ４６ｂとから構成される。デインターリーバ４６ａがデインターリーバ１５に対応し、インターリーバ４６ｂがインターリーバ１６に対応する。デインターリーバ４６ａは、チェックノードデコーダ４５からの信号をデインターリーブして反復符号復号器４７へ出力し、インターリーバ４６ｂは、反復符号復号器４７からの信号をインターリーブしてチェックノードデコーダ４５へ出力する。

反復符号復号器４７は、デインターリーバ４６ａから出力されたｄｖ次の反復符号の復号処理を行い、反復符号化前のｇビット長の情報ビットに戻す変数ノードデコーダである。この復号処理は、ＬＬＲ（Log-Likelihood Ratio：対数尤度比）の足し算であり、○内に＋を記した記号で表す。

なお、図４は説明用の概念図であり、実際の回路においては、デマッパ４４やチェックノードデコーダ４５は、図４のように受信シンボルごとに複数設けるようなことはせず、１つのデマッパ４４とチェックノードデコーダ４５を用いて、時系列に処理するのが、回路の大規模化を抑制するうえで好ましい。もちろん、図４のように複数設けるように構成することも可能である。

図４に示すように、デマッパ４４に入力された信号４４ａは、デマッパ４４でデマッピングされた後に、チェックノードデコーダ４５で符号語のビット尤度信号となり、デインターリーバ４６ａで、乱数的に入れ替えられた符号語のビット尤度信号の順序が元に戻され、反復符号復号器４７で復号される。復号された結果と事前情報とから外部情報（図２の２７ｂに相当）を算出し、インターリーバ４６ｂを介して、チェックノードデコーダ４５、ＱＡＭデマッパ４４の事前情報として用い、繰り返し復号を行う。図４において、インターリーバ／デインターリーバ４６は、ひとまとまりの１つの符号語内の全符号語ビットを蓄えており、１つの符号語内の全符号語ビットの順序を入れ替える事が可能である。

例えば、図３のような、６ビットの符号語を３ビットに拡張マッピングする例で説明すると、デマッパ４４に入力された１シンボル分の受信信号４４ａは、デマッパ４４でデマッピングされて３ビットのビット尤度信号（ｍ´０〜ｍ´２）となり、次にチェックノードデコーダ４５で６ビットの符号語のビット尤度信号（ｂ´０〜ｂ´５）となる。デインターリーバ４６ａは、１符号語分の全ビット（例えば前記第２の情報ビットのビット数であるｈビット）を蓄え、乱数的に入れ替えられた符号語のビット尤度信号（ｂ´０・・・、ビット数ｈ）の順序が元に戻され、反復符号復号器４７で復号され、繰り返し復号が行われる。これにより、最終的に、１符号語分の元の前記第１の情報ビット（ｇビット）が得られる。

図４に示す繰り返し復号部の処理を詳しく説明する。
受信された１シンボル分の信号は、まず、ＱＡＭデマッパ４４（１）において、受信信号４４ａ（１）、及び、チェックノードデコーダ４５からの事前(アプリオリ)情報を用いて、ＱＡＭ復調処理を行い、ｍビットの第１外部情報を出力する。この際、あるビットの外部情報を算出する場合には、同一シンボルの当該ビット以外のビット（ｍ-１ビット）の事前情報と受信信号とを用いて、第１外部情報を算出する。第１外部情報は、ＬＬＲの形式で出力するのが一般的である。ＬＬＲは、当該ビットが０である確率と１である確率の比の対数表現であり、(数１)で表すことができる。

なお、Ｐ（ｂ＝０）はｂが０である確率、Ｐ（ｂ＝１）はｂが１である確率を意味する。

同一シンボルの他のビットも同様に復調し、１受信シンボルからｍビット分のＬＬＲを算出して出力する。繰り返しの初回においては、チェックノードデコーダ４５からの事前情報は得られないので、そのＬＬＲを０とする。

１受信シンボルにつきｍビット分のＬＬＲは、チェックノードデコーダ４５（１）に事前情報として供給され、デコード処理が行われる。チェックノードデコーダ４５（１）は、ＱＡＭデマッパ４４（１）から供給される事前情報（第１外部情報）、及びインターリーバ４６ｂから供給される事前情報を用いて、デコード対象のビットの第２外部情報（ｌビット）を出力する。この際、インターリーバ４６ｂから供給される当該ビットについてのＬＬＲは演算に用いず、インターリーバ４６ｂからのその他のビットの事前情報入力（ｌ−１）ビット、及びＱＡＭデマッパ４４（１）から第１外部情報として出力され、事前情報として供給されているｍビットについて（数２）に示す演算を行うことで第２外部情報を算出する。

（数２）において、ｕ_１はＱＡＭデマッパ４４（１）からの出力を示し、ｕ_２、・・・ｕ_ｎは、インターリーバ４６ｂからの出力を示す。（数２）は、ｕ_１、ｕ_２、・・・ｕ_ｎをＸＯＲ演算するものである。
但し、

本処理は、ＬＤＰＣ符号の復号方式として知られるSum-Productアルゴリズムのチェックノードデコーダ処理と同じである。

より具体的には、図３（ａ）に示したＸＯＲ演算部３１に対応する図３（ｂ）のチェックノードデコーダ３５において、ｂ´０に関する第２外部情報の算出には、ｍ´０，ｂ´１，ｂ´２について上記の（数２）の演算を行う。同様にｂ´４に関する第２外部情報の算出には、ｍ´１，ｂ´３の事前情報について（数２）の演算を行う。ｂ´５についての第２外部情報としては、ｍ´２についての事前情報をそのまま出力する。ここで、ｂ´５についてはビット削減の影響を受けないことは、本発明を実施するうえで極めて重要である。すなわち、繰り返し初回においては、インターリーバ４６ｂからは事前情報が供給されない（ＬＬＲが０）ので、インターリーバ４６ｂからの事前情報なしに第２外部情報を出力できるｂ´５が存在しなければ、（数２）の処理の結果が０となってしまい、復調結果が反復符号復号器４７に供給されなくなってしまう。このように、図３（ａ）のＸＯＲ演算部３１の場合は、初回処理においてｂ´５のみの復調結果が反復符号復号器４７に供給されることになる。

以上の処理により、チェックノードデコーダ４５からは一シンボルにつき、ｌ（エル）ビットの第２外部情報が算出され、デインターリーバ４６ａに供給される。デインターリーバ４６ａで全てのシンボル分の第２外部情報が蓄えられた後、デインターリーバ４６ａで順序を入れ替えられた第２外部情報は、反復符号復号器４７に事前情報として供給される。反復符号復号器４７は、送信側エンコーダ１０である反復符号器２０に対応した処理によりデコード処理を行う。反復符号器２０が１ビットをｄｖビットに複製する処理をするとすると、同一信号に対するｄｖ個のＬＬＲが事前情報としてデインターリーバ４６ａより得られるので、反復符号復号器４７のデコード処理は（数５）に示す変数ノードデコーダ(Variable Node Decoder)処理となる。

（数５）において、ｕ_１、ｕ_２、・・・ｕ_ｎは、デインターリーバ４６ａからの出力を示す。（数５）は、ｕ_１、ｕ_２、・・・ｕ_ｎを足し算するものである。

本処理は、ＬＤＰＣ符号の復号方式として知られるSum-Productアルゴリズムの変数ノードデコーダ処理と同じである。この場合も、前記チェックノードデコーダ４５と同様、外部情報の算出対象とするビット以外のビットについての外部情報のみを演算することになるので、（ｄｖ−１）ビット分の事前情報から１ビット分の外部情報を算出する（数５）の演算をｄｖ回実施することで、各複製ビットに対する第３外部情報を算出する。
尚、全ての事前情報を用いて事後情報を算出し、事後情報から算出対象とするビットの事前情報を差し引く事により外部情報を得る手法も一般的に用いられる。

反復符号復号器（変数ノードデコーダ）４７で算出された１ビットにつきｄｖ個の第３外部情報は、インターリーバ４６ｂを介して、再度、チェックノードデコーダ４５に供給される。チェックノードデコーダ４５は、ｌ（エル）ビット分の事前情報（第３外部情報）から、ｍビット分の第４外部情報を算出する。より具体的には、送信側でのビット削減処理の際にＸＯＲ演算が実施された複数ビットの事前情報について、（数２）の演算を行う。例えば、送信側のＸＯＲ演算部が、図３（ａ）でビット削減処理を行うＸＯＲ演算部３１の場合は、ｍ´０についての第４外部情報の算出には、ｂ´０，ｂ´１，ｂ´２の事前情報を用いる。ｍ´１については、ｂ´３，ｂ´４を演算、ｍ´２についてはｂ´５についての事前情報をそのまま出力する。以上により得られた１シンボルにつきｍビット分の第４外部情報は、ＱＡＭデマッパ４４に供給され、先に述べたＱＡＭ復調処理を実施する。

以上、ＱＡＭデマッパ４４、チェックノードデコーダ４５、デインターリーバ４６ａ、反復符号復号器４７、インターリーバ４６ｂの処理を繰り返し実施し、処理が収束するに足る回数の繰り返しの後、反復符号復号器４７は、各変数ノード４７（１）・・・４７（ｇ）における復号結果を算出する。復号結果は、事後確率のＬＬＲによって得られるので、ｄｖビット全ての事前情報を（数５）により演算し、各変数ノード４７でそれぞれ、１ビットの情報ビット出力を得る。

次に、本発明の特徴部分について説明する。
図５は、第１の実施形態における繰り返し復号部の構成の一例を示す図であり、例えば、図２における繰り返し復号部２８の構成の一例を示す図である。図５の繰り返し復号部において、インターリーバ／デインターリーバ５６は、複数個の並列に動作するインターリーバ／デインターリーバに分割されている。このように、インターリーバ／デインターリーバ５６を、複数個の並列に動作するインターリーバ／デインターリーバから構成することが、本発明の特徴の１つである。
なお、インターリーバ／デインターリーバ５６は、図４のインターリーバ／デインターリーバ４６と同様に、デインターリーバ５６ａとインターリーバ５６ｂから構成され、チェックノードデコーダ５５からの信号をデインターリーバ５６ａでデインターリーブして反復符号復号器５７へ出力し、また、反復符号復号器５７からの信号をインターリーバ５６ｂでインターリーブしてチェックノードデコーダ５５へ出力する。

図５において、繰り返し復号部の処理は、ＡＳＫ変調された受信信号５４ａの１受信シンボル単位で行われ、インターリーバ／デインターリーバ５６は、全受信シンボル分、つまり、１符号語を構成する全ビット分の信号を蓄えた後、ビット順序の並び替えを行うものとする。図５において、インターリーバ／デインターリーバ５６は、複数個の並列に動作するインターリーバ／デインターリーバ５６（１）・・・５６（６）に分割されている。インターリーバ／デインターリーバ５６（１）・・・５６（６）を、インターリーバ／デインターリーバ５６と総称する。

送信側で符号化される前の第１の情報ビットのビット数をｇ、１つの符号語の全ビット数（符号化された後の第２の情報ビットのビット数）をｈ、並列に動作するインターリーバ／デインターリーバ５６の数をｋ（図５の例ではｋ＝６）とすると、１個のインターリーバ／デインターリーバが順序を入れ替えるビット尤度信号の数はｈ／ｋとなる。インターリーバ／デインターリーバ５６を分割する事により、インターリーバ／デインターリーバ全体としての動作速度を向上させることができ、また、インターリーバ／デインターリーバ全体の回路規模を小型化できる。しかし、個々のインターリーバ／デインターリーバが入れ替える事のできる符号語ビットは１符号語を構成する全ビット（ｈビット）の一部に限られているので、乱数的なビット順序入れ替えに規則性が表れ易くなり、通信システムの特性（ＢＩＣＭ−ＩＤの収束特性）劣化が発生し得る。

図５において、８ＡＳＫデマッパ５４は、後述するチェックノードデコーダ５５からの事前情報（第４外部情報）と１受信シンボルの受信信号５４ａとから、出力数ｍ＝３のビット尤度信号（ｍ´０〜ｍ´２）を算出し、第１外部情報としてチェックノードデコーダ５５に出力する。
チェックノードデコーダ５５は、８ＡＳＫデマッパ５４からの出力（ｍ´０〜ｍ´２）と、インターリーバ５６ｂからの事前情報とに基づいて、出力数ｌ（エル）＝６の符号語のビット尤度信号（ｂ´０〜ｂ´５）を算出し、第２外部情報としてデインターリーバ５６ａへ出力する。デインターリーバ５６ａでは全体として、１符号語を構成する全ｈビット（全受信シンボル分のビット）のビット尤度信号を蓄え、インターリーブされた上記ｈビットのビット尤度信号の順序を元に戻し、６ビットずつデコーダ５７へ出力する。例えば、デインターリーバ５６ａ（１）では、ビット尤度信号（ｂ´０、ｂ´６、ｂ´１２、・・・）を蓄え、デインターリーバ５６ａ（２）では、ビット尤度信号（ｂ´１、ｂ´７、ｂ´１３、・・・）を蓄え、該蓄えたビット尤度信号の順序を元に戻し、デインターリーバ５６ａ全体で６ビットずつデコーダ５７へ出力する。
デコーダ５７は、図５の例では次数３の反復符号復号器であり、その復号結果から、チェックノードデコーダ５５に事前情報として入力する第３外部情報を算出して、６ビットずつインターリーバ５６ｂに出力する。インターリーバ５６ｂでは全体として、全ｈビット分のビット尤度信号を蓄え、該蓄えたビット尤度信号の順序を元に戻し、チェックノードデコーダ５５に６ビットずつ出力する。チェックノードデコーダ５５は、インターリーバ５６ｂからのインターリーブされた第３外部情報を用いて、第４外部情報を作成して８ＡＳＫデマッパ５４に事前情報として出力する。このようにして繰り返し復号を行う。この繰り返し復号の結果、デコーダ５７から、１シンボル当たり２ビットの最終的なデコーダ出力５７ａを得る。こうして、全受信シンボルについては、前記第１の情報ビット（ビット数ｇ）を得る。

以上説明した第１の実施形態によれば、インターリーバ／デインターリーバを分割することにより、インターリーバ／デインターリーバ全体としての動作速度を向上させることができ、また、インターリーバ／デインターリーバ全体の回路を小型化できる。

ここで、規則的拡張マッピングが行われた符号語ビット（例えばｂ０〜ｂ５）は、それぞれ異なる相互情報量の入出力特性を有しており、ＢＩＣＭ−ＩＤでは、デマッパ処理においてそれらの平均的な特性が得られる前提で繰り返し復号部の収束性が設計される。図５の繰り返し復号部では、特定の符号語ビットが、並列化したそれぞれのインターリーバ／デインターリーバに入力されるため、デマッパ処理における相互情報量の入出力特性は、本来の設計と異なる特性となり、ＢＩＣＭ−ＩＤの収束性が十分でない場合がある。ＢＩＣＭ−ＩＤの収束性を改善する方法を、以下の実施形態で説明する。

（第２の実施形態）
第２の実施形態について、図６を用いて説明する。第２の実施形態は、ＢＩＣＭ−ＩＤの収束性を改善するために、チェックノードデコーダとインターリーバ／デインターリーバとの間に、チェックノードデコーダから出力される符号語ビット、例えば６ビットの符号語ビットｂ´０〜ｂ´５の順序入れ替えを行う置換器を用いる。図６は、図５において置換器６１を用いた場合の、繰り返し復号部の構成を示す図である。図５と同じ構成には、同じ符号を用いている。

置換器６１は、ｌ（エル）入力ｌ（エル）出力のマルチポートセレクタで、複数の異なる入出力の接続状態を実現する。一般に置換器６１は、シフトレジスタやマルチプレクサを用いて構成される。図６に示す例では、入力数及び出力数がいずれもｌ（エル）＝６の置換器６１を用いて、チェックノードデコーダ５５とインターリーバ／デインターリーバ５６とを接続する。

例えば、置換器６１として単純なサイクリックシフトレジスタを用いた場合、それぞれのインターリーバ／デインターリーバ５６には、チェックノードデコーダから出力される符号語ビットが均等に割り振られる事になり、デマッパ処理における相互情報量の入出力特性は、各ビットが有する特性の平均的なものとなる。

従って、インターリーバ／デインターリーバ５６を分割した事により、全符号語ビット中の一部の符号語ビット間の順序入れ替えしかできない事に起因する特性劣化要因は残るものの、十分な長さの符号語を用いれば、設計通りのＢＩＣＭ−ＩＤの収束特性が実現できる。

以上説明した第２の実施形態によれば、チェックノードデコーダから出力される符号語ビットの順序入れ替えを行う置換器を設けたので、チェックノードデコーダから出力される符号語ビットを、各インターリーバ／デインターリーバに均等に割り振ることができる。したがって、反復符号復号器の演算で用いられる符号語ビット間の相関が低くなり、インターリーバ／デインターリーバを分割した際の符号語のビット入れ替えにおいて規則性が表れ易くなる事に起因する、ＢＩＣＭ−ＩＤの収束特性劣化を抑える事が可能となる。

（第３の実施形態）
次に、第３の実施形態について、図７を用いて説明する。第３の実施形態では、インターリーバ／デインターリーバに入力される符号語ビットの特性に偏りを持たせた上で、インターリーバ／デインターリーバと反復符号復号器の接続を適切に設定する事により、インターリーバ／デインターリーバを分割した際におけるＢＩＣＭ−ＩＤの収束特性劣化を抑える手法を示す。

図７は、第３の実施形態における繰り返し復号部を示す図である。図７において、８ＡＳＫデマッパ７４は、２つの８ＡＳＫデマッパ７４（１）と８ＡＳＫデマッパ７４（２）とから構成され、チェックノードデコーダ７５は、２つのチェックノードデコーダ７５（１）とチェックノードデコーダ７５（２）とから構成され、インターリーバ／デインターリーバ７６は、６つのインターリーバ／デインターリーバ７６（１）〜７６（６）から構成され、反復符号復号器７７は、４つの反復符号復号器７７（１）〜７７（４）から構成されている。８ＡＳＫデマッパ７４、チェックノードデコーダ７５、インターリーバ／デインターリーバ７６、反復符号復号器７７のそれぞれの機能は、図５の８ＡＳＫデマッパ５４、チェックノードデコーダ５５、インターリーバ／デインターリーバ５６、反復符号復号器５７の機能と同じである。

図７において、繰り返し復号部の処理は、例えば、２つの８ＡＳＫデマッパ７４により、受信信号の２受信シンボル単位で行われる。繰り返し処理部において並列度を増やす事によりスループットを向上させる事が可能であるが、前述したように、インターリーバ／デインターリーバの並列度を増やすと、符号語のビット入れ替えにおいて規則性が表れ易くなる事に起因するＢＩＣＭ−ＩＤの収束特性劣化が顕著になる。

図７において、置換器７１は、２×ｌ（エル）の入出力を有している。図７の例では、ｌ（エル）＝６である。ここで、第２の実施形態の置換器６１と同様に単純なサイクリックシフトを用いた場合、それぞれのインターリーバ／デインターリーバ７６には、チェックノードデコーダ７５（１），（２）から出力された符号語ビットが均等に割り振られる事になり、デマッパ処理における相互情報量の入出力特性は、各ビットが有する特性の平均的なものとなる。

さらに、図７の繰り返し復号部では、２つのデマッパ７４に入力される信号の歪や雑音の相関を推定する相関推定部７２を有しており、両者の相関が所定の基準よりも低いと相関推定部７２で判断した場合、置換器７１は、それぞれのチェックノードデコーダ７５の出力符号語ビット（６ビット）間のみで符号語ビットの順序を入れ替えて、それらの異なるチェックノードデコーダ７５の出力が、同一のインターリーバ／デインターリーバに入力されないようにする、つまり、同一のチェックノードデコーダ７５の出力が、同一のインターリーバ／デインターリーバに入力されるようにする。例えば、チェックノードデコーダ７５（１）と７５（２）の出力が、同一のインターリーバ／デインターリーバ７６（１）に入力されないようにする。こうすることにより、各インターリーバ／デインターリーバの構成を簡素化でき、また、各インターリーバ／デインターリーバの処理速度を向上することができる。

この場合、各インターリーバ／デインターリーバの出力特性が一様でないと、特定のインターリーバ／デインターリーバ間の出力は、全インターリーバ／デインターリーバが一様な特性を持っている場合に比べて相関が高く、その他のインターリーバ／デインターリーバ間の出力は相関が低くなる。従って、インターリーバ／デインターリーバ７６と反復符号復号器（デコーダ）７７との接続を無作為に選ぶと、一部のデコーダ７７に入力されるビット尤度信号の相関が高くなり、復号特性の劣化が生じ易くなる。

そこで、デコーダ７７に接続される各インターリーバ／デインターリーバの内、少なくとも２つは、異なるチェックノードデコーダ７５の出力からの符号語ビットを含むように、インターリーバ／デインターリーバ７６とデコーダ７７とを接続する。例えば、デコーダ７７（１）には、チェックノードデコーダ７５（１）からの出力のみが入力されるインターリーバ／デインターリーバ７６（１）と、チェックノードデコーダ７５（２）からの出力のみが入力されるインターリーバ／デインターリーバ７６（２）とを接続する。
このように接続することにより、異なるチェックノードデコーダ７５の出力間の相関は低いため、デコーダ７７の演算で用いられる符号語ビット間の相関が低くなり、インターリーバ／デインターリーバ７６を分割した際の符号語のビット入れ替えにおいて規則性が表れ易くなる事に起因する、ＢＩＣＭ−ＩＤの収束特性劣化を抑える事が可能となる。

相関推定部７２が、２つのデマッパ７４に入力されるチャネルの相関が所定の基準以上と判断した場合は、図７の繰り返し復号部は、上述した相関推定部７２の出力に基づく処理を行わない、つまり、相関推定部７２を備えていない図６の繰り返し復号部（第２の実施形態）と同様の処理を行う。

尚、受信側のインターリーバのビット順序入れ替えパターンを変更する際は、送信側のインターリーバでも同一のビット順序入れ替えパターン変更が必要であり、ビット順序入れ替えパターンを動的に変更する場合には、送受信間でインターリーバのビット順序入れ替えパターンの同期を取るようにする。

第３の実施形態では、複数のデマッパに入力される受信信号の歪や雑音の相関を推定する相関推定部を設け、複数のデマッパに入力される受信信号の歪や雑音の相関が所定の基準よりも低いと相関推定部で判断した場合、置換器が、複数のデマッパそれぞれの出力が入力されるチェックノードデコーダの出力符号語ビット間のみで符号語ビットの順序を入れ替えて、それらの異なるチェックノードデコーダの出力が、同一のインターリーバ／デインターリーバに入力されないようにし、さらに、デコーダ（復号器）に接続される各インターリーバ／デインターリーバの内、少なくとも２つは、異なるチェックノードデコーダの出力からの符号語ビットを含むように、インターリーバ／デインターリーバとデコーダとを接続するよう構成した、すなわち、デマッパからの出力を相関の低いビットグループに分け、前記相関の低いビットグループ毎にインターリーブ/デインターリーブ処理を行い、前記ビットグループの少なくとも２つを１つの反復符号復号器の入力として用いるように構成した。
したがって、第３の実施形態によれば、複数のデマッパに入力される受信信号の歪や雑音の相関が低い場合に、インターリーバ／デインターリーバの構成を簡素化でき、また、処理速度を向上できるとともに、インターリーバ／デインターリーバを分割した際におけるＢＩＣＭ−ＩＤの収束特性劣化を抑えることができる。

（第４の実施形態）
次に、第４の実施形態について、図８を用いて説明する。第４の実施形態では、伝搬路の相関に基づいて置換器を操作する。
図８は、図７の繰り返し復号部（第３の実施形態）において、相関推定部７２に代えて、相関推定部８２と伝搬路情報推定部８３とを設けたものであり、相関推定部８２が、伝搬路情報推定部８３からの伝搬路情報を受け取れる場合の構成を示した図である。図８の繰り返し復号部では、複数の伝搬路の歪や雑音の相関を推定する伝搬路情報推定部８３を有しており、シンボルデマッパ７４は、複数の伝搬路の受信シンボルをそれぞれ復調処理する複数のシンボルデマッパで構成されている。図７と同じ構成には、同じ符号を用いている。また、図７と同様に、インターリーバ／デインターリーバ７６とデコーダ７７とを接続するようにしている。

図８の繰り返し復号部では、伝搬路情報推定部８３が推定した伝搬路の情報に基づき、相関推定部８２が、２つのデマッパ７４に入力される信号の歪や雑音の相関を推定し、両者の相関が所定の基準よりも低いと判断した場合、図７と同様に、置換器７１は、それぞれのチェックノードデコーダ７５の出力符号語ビット（６ビット）間のみで符号語ビットの順序を入れ替えて、それらの異なるチェックノードデコーダ７５の出力が、同一のインターリーバ／デインターリーバに入力されないようにする。こうすることにより、各インターリーバ／デインターリーバの構成を簡素化でき、また、各インターリーバ／デインターリーバの処理速度を向上することができる。
さらに、反復符号復号器７７に接続される各インターリーバ／デインターリーバの内、少なくとも２つは、異なるチェックノードデコーダ７５の出力からの符号語ビットを含むように、インターリーバ／デインターリーバと反復符号復号器７７とを接続する。

相関推定部８２が、２つのデマッパ７４に入力される受信信号の歪や雑音の相関が所定の基準以上と判断した場合は、図８の繰り返し復号部は、上述した相関推定部８２と伝搬路情報推定部８３の出力に基づく処理を行わない、つまり、相関推定部８２や伝搬路情報推定部８３を備えていない図６の繰り返し復号部（第２の実施形態）と同様の処理を行う。

第４の実施形態によれば、伝搬路の相関を推定する伝搬路情報推定部が推定した伝搬路の情報に基づき、相関推定部が、複数のデマッパに入力される受信信号の歪や雑音の相関が所定の基準よりも低いと相関推定部で判断した場合、置換器が、それぞれのチェックノードデコーダの出力符号語ビット間のみで符号語ビットの順序を入れ替えて、それらの異なるチェックノードデコーダの出力が、同一のインターリーバ／デインターリーバに入力されないようにし、さらに、デコーダ（復号器）に接続される各インターリーバ／デインターリーバの内、少なくとも２つは、異なるチェックノードデコーダの出力からの符号語ビットを含むように、インターリーバ／デインターリーバとデコーダとを接続するよう構成した。したがって、複数のデマッパに入力される受信信号の歪や雑音の相関が低い場合に、インターリーバ／デインターリーバの構成を簡素化でき、また、処理速度を向上できるとともに、インターリーバ／デインターリーバを分割した際におけるＢＩＣＭ−ＩＤの収束特性劣化を抑えることができる。

（第５の実施形態）
次に、第５の実施形態について、図９を用いて説明する。第５の実施形態では、事前に相関が低い事が期待される受信信号を処理する場合に、置換器を分離して設けるものである。
図９は、第５の実施形態の繰り返し復号部であり、図７の繰り返し復号部（第３の実施形態）において、２つの規則拡張デマッパで処理される受信信号が、直交変調のＩ軸、Ｑ軸である場合の構成を示した図である。Ｉ軸のＩ信号とＱ軸のＱ信号は、歪や雑音の相関が互いに低いことが分かっている。図７と同じ構成には、同じ符号を用いている。また、図７と同様に、インターリーバ／デインターリーバ７６とデコーダ７７とを接続するようにしている。

図９の繰り返し復号部において、受信信号は、直交復調器９０において、互いに直交するＩ信号とＱ信号に分離され、Ｉ信号は８ＡＳＫデマッパ７４（１）へ入力され、Ｑ信号は８ＡＳＫデマッパ７４（２）へ入力される。

置換器９１（１）は、チェックノードデコーダ７５（１）の出力符号語ビット（６ビット）間のみで符号語ビットの順序を入れ替え、置換器９１（２）は、チェックノードデコーダ７５（２）の出力符号語ビット（６ビット）間のみで符号語ビットの順序を入れ替える。こうして、異なるチェックノードデコーダ７５（１）と７５（２）の出力が、同一のインターリーバ／デインターリーバに入力されないようにする。こうすることにより、各インターリーバ／デインターリーバの構成を簡素化でき、また、各インターリーバ／デインターリーバの処理速度を向上することができる。
さらに、反復符号復号器７７に接続される各インターリーバ／デインターリーバの内、少なくとも２つは、異なるチェックノードデコーダ７５の出力からの符号語ビットを含むように、インターリーバ／デインターリーバと反復符号復号器７７とを接続する。

図９のように、事前に相関が低い事が期待される受信信号を、デマッパ７４で並列に処理する場合には、相関推定器からの制御を用いずに、置換器を分離して設ける方法も有効である。

第５の実施形態によれば、複数のデマッパに入力される受信信号の歪や雑音の相関が所定の基準よりも低いと事前に分かっている場合、置換器を各チェックノードデコーダに対応して設け、それぞれのチェックノードデコーダの出力符号語ビット間のみで符号語ビットの順序を入れ替えて、それらの異なるチェックノードデコーダの出力が、同一のインターリーバ／デインターリーバに入力されないようにし、さらに、デコーダ（復号器）に接続される各インターリーバ／デインターリーバの内、少なくとも２つは、異なるチェックノードデコーダの出力からの符号語ビットを含むように、インターリーバ／デインターリーバとデコーダとを接続するよう構成した。したがって、歪や雑音の相関が低いＩ信号とＱ信号を異なるデマッパに入力する場合に、インターリーバ／デインターリーバの構成を簡素化でき、また、処理速度を向上できるとともに、インターリーバ／デインターリーバを分割した際におけるＢＩＣＭ−ＩＤの収束特性劣化を抑えることができる。

（第６の実施形態）
次に、第６の実施形態について、図１０を用いて説明する。第６の実施形態では、ＢＩＣＭ−ＩＤとＭＩＭＯ（Multiple Input Multiple Output）を組み合わせた場合の繰り返し復号部の構成を説明する。図１０は、送信側から、規則的拡張８ＡＳＫマッピングの４シンボルを、ＭＩＭＯで並列に伝送された場合の、受信側の繰り返し復号部の構成を示した図である。８ＡＳＫデマッパ１０４、チェックノードデコーダ１０５、インターリーバ／デインターリーバ１０６、反復符号復号器１０７のそれぞれの機能は、図７（第３の実施形態）の８ＡＳＫデマッパ７４、チェックノードデコーダ７５、インターリーバ／デインターリーバ７６、反復符号復号器７７の機能と同じである。

図１０において、ＭＩＭＯデコーダ（ＭＩＭＯ信号処理部）１００は、伝搬路情報を基に、受信信号を４つのＳＩＳＯ（Single Input Single Output）等価な受信シンボルに分離する機能を有している。ＭＩＭＯデコーダ１００から出力された４つのＳＩＳＯ等価な受信シンボルは、それぞれ、８ＡＳＫデマッパ１０４（１）〜８ＡＳＫデマッパ１０４（４）へ入力される。各８ＡＳＫデマッパ１０４から出力されたビット尤度信号（３ビット）は、それぞれ、チェックノードデコーダ１０５（１）〜チェックノードデコーダ１０５（４）へ入力される。チェックノードデコーダ１０５（１）〜チェックノードデコーダ１０５（４）から出力されたビット尤度信号（６ビット）は、それぞれ、置換器１０１へ入力される。

図１０の繰り返し復号部では、チャネル行列推定部１０３は、通信路（チャネル）情報に基づいて、ＳＩＳＯ等価に分離した４つのチャネルの間のチャネル相関行列を演算する。相関推定部１０２は、チャネル行列推定部１０３が演算したチャネル相関行列に基づき、４つのデマッパ７４に入力されるチャネルの相関を推定する。

相関推定部１０２が、４つのデマッパ１０４に入力されるチャネルの相関が所定の基準よりも低いと判断した場合は、図７の繰り返し復号部と同様に、置換器１０１は、それぞれのチェックノードデコーダ１０５の出力符号語ビット（６ビット）間のみで符号語ビットの順序を入れ替え、上記チャネルに対応する複数のチェックノードデコーダ１０５の出力符号語ビットの間では、ビット順序の入れ替えを行わない。こうすることにより、各インターリーバ／デインターリーバの構成を簡素化でき、また、各インターリーバ／デインターリーバの処理速度を向上することができる。
その上で、チャネル相関の低い通信路の出力同士、つまり、異なるチェックノードデコーダ１０５の出力同士が、異なるインターリーバ／デインターリーバに入るように調整し、それらの異なるインターリーバ／デインターリーバの出力が、可能な限り同じ反復符号復号器の処理に用いられるように、インターリーバ／デインターリーバの出力先を変更する、つまり、インターリーバ／デインターリーバ１０６とデコーダ１０７との接続を変更する。

相関推定部１０２が、４つのデマッパ１０４に入力されるチャネルの相関が所定の基準以上と判断した場合は、図１０の繰り返し復号部は、上述した伝搬路情報推定部１０３と相関推定部１０２の出力に基づく処理を行わない、つまり、伝搬路情報推定部１０３と相関推定部１０２を備えていない図６の繰り返し復号部（第２の実施形態）と同様の処理を行う。

第６の実施形態によれば、複数の通信路（チャネル）の間のチャネル相関行列を演算するチャネル行列推定部が推定したチャネルの情報に基づき、相関推定部が、複数のデマッパに入力されるチャネルの歪や雑音の相関が所定の基準よりも低いと判断した場合、置換器が、それぞれのチェックノードデコーダの出力符号語ビット間のみで符号語ビットの順序を入れ替えて、それらの異なるチェックノードデコーダの出力が、同一のインターリーバ／デインターリーバに入力されないようにし、さらに、デコーダに接続される各インターリーバ／デインターリーバの内、少なくとも２つは、異なるチェックノードデコーダの出力からの符号語ビットを含むように、インターリーバ／デインターリーバとデコーダとを接続するよう構成した。したがって、インターリーバ／デインターリーバの構成を簡素化でき、また、処理速度を向上できるとともに、インターリーバ／デインターリーバを分割した際におけるＢＩＣＭ−ＩＤの収束特性劣化を抑えることができる。

なお、本発明は、上述の実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々に変更が可能であることはいうまでもない。
上述の第２〜第６実施形態では、置換器をインターリーバ／デインターリーバの前段に配置したが、後段に配置するよう構成することも可能である。

１０…エンコーダ、１１…インターリーバ、１２…変調器、１３…伝搬路、１４…復調器、１５…デインターリーバ、１６…インターリーバ、１７…デコーダ、１８…繰り返し復号部、２０…反復符号器、２２…マッパ、２４…デマッパ、２７…反復符号復号器、２８…繰り返し復号部、３１…ＸＯＲ（排他的論理和）演算部、３２…８ＡＳＫマッパ、３４…８ＡＳＫデマッパ、３５…チェックノードデコーダ、４４…２^ｍＱＡＭデマッパ、４５…チェックノードデコーダ、４６…インターリーバ／デインターリーバ、４７…反復符号復号器（変数ノードデコーダ）、５４…８ＡＳＫデマッパ、５５…チェックノードデコーダ、５６…インターリーバ／デインターリーバ、５６ａ…デインターリーバ、５６ｂ…インターリーバ、５７…反復符号復号器、６１…置換器、７１…置換器、７２…相関推定部、７４…８ＡＳＫデマッパ、７５…チェックノードデコーダ、７６…インターリーバ／デインターリーバ、７７…反復符号復号器、８２…相関推定部、８３…伝搬路情報推定部、９０…直交復調器、９１…置換器、１００…ＭＩＭＯデコーダ、１０１…置換器、１０２…相関推定部、１０３…チャネル行列推定部、１０４…８ＡＳＫデマッパ、１０５…チェックノードデコーダ、１０６…インターリーバ／デインターリーバ、１０７…反復符号復号器。

Claims (7)

1. ｇビットの所定ビットから変換されたシンボル列を受信する受信機であって、
   前記シンボル列は、前記所定ビットを符号化したのちインターリーブ処理によりビット順序を入れ替えた情報ビットを、ｌ（エル）ビットにつきｍビット（ｍ＜ｌ）に削減し、ｍビットに対して１シンボルを割り当てることで生成されたものであって、
   受信された１受信シンボル及び（ｍ−１）ビットの事前情報を用いて１ビットの第１外部情報を出力するシンボルデマッパと、
   前記１受信シンボルに対応するｍビットのそれぞれについて前記シンボルデマッパが出力したｍビットの前記第１外部情報及び（ｌ−１）ビットの事前情報を用いて１ビットの第２外部情報を出力するチェックノードデコーダと、
   前記シンボル列に対応する複数ビットの第２外部情報を、前記インターリーブ処理の逆処理となるデインターリーブ処理するデインターリーバと、
   前記デインターリーバから出力される複数ビットの第２外部情報を事前情報として用いて１ビットの第３外部情報を出力する変数ノードデコーダと、
   前記変数ノードデコーダから出力される第３外部情報を、前記デインターリーブ処理の逆処理となるインターリーブ処理するインターリーバとを有し、
   前記チェックノードデコーダは、前記インターリーバから出力されるｌ（エル）ビットの前記第３外部情報を事前情報として用いてｍビットの第４外部情報を出力し、
   前記第４外部情報は前記シンボルデマッパの事前情報として用いられ、
   前記デインターリーバとインターリーバとが、それぞれ並列処理を行うように、複数設けられた受信機において、
   さらに、前記インターリーバと前記デインターリーバの、前段又は後段の少なくとも一方に配置される置換器を有し、
   前記置換器は、前記前段に配置された場合は、前記デインターリーバに入力される前記第２外部情報のビット順序入れ替え及び前記インターリーバから出力される前記第３外部情報のビット順序入れ替えを行い、前記後段に配置された場合は、前記デインターリーバから出力される前記第２外部情報のビット順序入れ替え及び前記インターリーバに入力される前記第３外部情報のビット順序入れ替えを行うことを特徴とする受信機。
2. 請求項１に記載された受信機であって、
   前記シンボルデマッパに入力される複数の受信シンボル間の歪又は雑音の相関を推定する相関推定部を有し、
   前記変数ノードデコーダはｇ個の変数ノードデコーダから構成され、
   前記相関推定部が、複数の受信シンボル間の歪又は雑音の相関が所定の基準よりも低いと判断すると、前記置換器が、同一の受信シンボルに対する前記チェックノードデコーダの出力が同一の前記デインターリーバに入力されるように置換制御し、さらに、前記ｇ個の変数ノードデコーダの１つと接続される前記デインターリーバのうち、少なくとも２つは、異なる受信シンボルに対応するチェックノードデコーダの出力を含むように、前記デインターリーバと前記変数ノードデコーダとが接続されることを特徴とする受信機。
3. 請求項２に記載された受信機であって、
   複数の伝搬路の歪又は雑音の相関を推定する伝搬路情報推定部を有し、
   前記シンボルデマッパは、前記複数の伝搬路の受信シンボルをそれぞれ復調処理する複数のシンボルデマッパで構成され、
   前記相関推定部が、前記伝搬路情報推定部が推定した伝搬路の情報に基づき、前記複数の伝搬路の受信シンボル間の歪又は雑音の相関が所定の基準よりも低いと判断すると、前記置換器が前記置換制御を行うとともに、前記ｇ個の変数ノードデコーダの１つと接続される前記デインターリーバのうち、少なくとも２つは、異なる受信シンボルに対応するチェックノードデコーダの出力を含むように、前記デインターリーバと前記変数ノードデコーダとが接続されることを特徴とする受信機。
4. 請求項３に記載された受信機であって、
   前記シンボル列を受信して互いに直交するＩ信号とＱ信号とを出力する直交復調器を有し、
   前記シンボルデマッパは、Ｉ信号を処理して第１外部情報（Ｉ）を出力するシンボルデマッパ（Ｉ）と、Ｑ信号を処理して第１外部情報（Ｑ）を出力するシンボルデマッパ（Ｑ）とから構成され、
   前記チェックノードデコーダは、第１外部情報（Ｉ）に基づいて第２外部情報（Ｉ）を出力するチェックノードデコーダ（Ｉ）と、第１外部情報（Ｑ）に基づいて第２外部情報（Ｑ）を出力するチェックノードデコーダ（Ｑ）とから構成され、
   前記インターリーバ及び前記デインターリーバの前段に、前記デインターリーバに入力される前記第２外部情報（Ｉ）のビット順序入れ替え、及び前記インターリーバから出力される前記第３外部情報のビット順序入れ替えを行う置換器（Ｉ）を配置し、かつ、前記インターリーバ及び前記デインターリーバの前段に、前記デインターリーバに入力される前記第２外部情報（Ｑ）のビット順序入れ替え、及び前記インターリーバから出力される前記第３外部情報のビット順序入れ替えを行う置換器（Ｑ）を配置したことを特徴とする受信機。
5. 請求項３に記載された受信機であって、
   少なくとも信号を受信する１本以上のアンテナと、受信した信号を複数のＳＩＳＯ等価通信路に分離するＭＩＭＯ信号処理部とを有し、
   前記シンボルデマッパは、前記複数のＳＩＳＯ等価通信路にそれぞれ対応するように複数設けられ、それぞれのシンボルデマッパは、前記ＭＩＭＯ信号処理部からの受信信号を処理して各ＳＩＳＯ等価通信路に対応する第１外部情報を出力し、
   前記チェックノードデコーダは、前記複数のシンボルデマッパに対応するように複数設けられ、それぞれのチェックノードデコーダは、それぞれ、前記第１外部情報に基づいて第２外部情報を出力し、
   前記伝搬路情報推定部が、前記複数のＳＩＳＯ等価通信路間の歪又は雑音の相関を推定し、
   前記相関推定部が、前記伝搬路情報推定部が推定した前記複数のＳＩＳＯ等価通信路間の相関情報に基づき、前記複数のＳＩＳＯ等価通信路間の歪又は雑音の相関が所定の基準よりも低いと判断すると、前記置換器が前記置換制御を行うとともに、前記ｇ個の変数ノードデコーダの１つと接続される前記デインターリーバのうち、少なくとも２つは、異なる受信シンボルに対応するチェックノードデコーダの出力を含むように、前記デインターリーバと前記変数ノードデコーダとが接続されることを特徴とする受信機。
6. ｇビットの所定ビットから変換されたシンボル列を受信する受信機であって、
   前記シンボル列は、前記所定ビットをｄｖ回の繰り返し数で繰り返し符号化した複製ビットを、インターリーブ処理によりビット順序を入れ替えた後、ｌ（エル）ビットにつきｍビット（ｍ＜ｌ）に削減し、ｍビットに対して１シンボルを割り当てることで生成されたものであって、
   受信された１受信シンボル及び（ｍ−１）ビットの事前情報を用いて１ビットの第１外部情報を出力するシンボルデマッパと、
   前記１受信シンボルに対応するｍビットのそれぞれについて前記シンボルデマッパが出力したｍビットの前記第１外部情報及び（ｌ−１）ビットの事前情報を用いて１ビットの第２外部情報を出力するチェックノードデコーダと、
   前記シンボル列に対応する複数ビットの第２外部情報を、前記インターリーブ処理の逆処理となるデインターリーブ処理するデインターリーバと、
   前記デインターリーバから出力される（ｄｖ-１）ビットの第２外部情報を事前情報として用いて１ビットの第３外部情報を出力する変数ノードデコーダと、
   前記変数ノードデコーダから出力される各複製ビットの第３外部情報を、前記デインターリーブの逆処理となるインターリーブ処理するインターリーバとを有し、
   前記チェックノードデコーダは、前記インターリーバから出力されるｌ（エル）ビットの前記第３外部情報を事前情報として用いてｍビットの第４外部情報を出力し、
   前記第４外部情報は前記シンボルデマッパの事前情報として用いられ、
   前記デインターリーバとインターリーバとが、それぞれ並列処理を行うように、複数設けられた受信機において、
   さらに、前記インターリーバと前記デインターリーバの、前段又は後段の少なくとも一方に配置される置換器を有し、
   前記置換器は、前記前段に配置された場合は、前記デインターリーバに入力される前記第２外部情報のビット順序入れ替え及び前記インターリーバから出力される前記第３外部情報のビット順序入れ替えを行い、前記後段に配置された場合は、前記デインターリーバから出力される前記第２外部情報のビット順序入れ替え及び前記インターリーバに入力される前記第３外部情報のビット順序入れ替えを行うことを特徴とする受信機。
7. ｇビットの所定ビットを符号化したのちインターリーブ処理によりビット順序を入れ替えた情報ビットを、ｌ（エル）ビットにつきｍビット（ｍ＜ｌ）に削減し、該ｍビットに対して１シンボルを割り当てて生成されたシンボル列を受信する受信ステップと、
   前記受信ステップで受信された１受信シンボル及び（ｍ−１）ビットの事前情報を用いて１ビットの第１外部情報を生成するシンボルデマップステップと、
   前記１受信シンボルに対応するｍビットのそれぞれについて出力されたｍビットの前記第１外部情報及び（ｌ−１）ビットの事前情報を用いて１ビットの第２外部情報を生成する第１のチェックノードデコードステップと、
   前記シンボル列に対応する複数ビットの第２外部情報に対し、前記インターリーブ処理の逆処理となるデインターリーブ処理を並列に行うデインターリーブステップと、
   前記デインターリーブ処理された複数ビットの第２外部情報を事前情報として用いて１ビットの第３外部情報を生成する変数ノードデコードステップと、
   前記生成された第３外部情報に対し、前記デインターリーブ処理の逆処理となるインターリーブ処理を並列に行うインターリーブステップと、
   前記インターリーブ処理されたｌ（エル）ビットの前記第３外部情報を事前情報として用いてｍビットの第４外部情報を生成する第２のチェックノードデコードステップとを備え、
   前記第４外部情報は前記シンボルデマップステップの事前情報として用いられる受信信号の復号方法であって、
   さらに、前記デインターリーブ処理される前記第２外部情報のビット順序入れ替え及び前記インターリーブ処理された前記第３外部情報のビット順序入れ替えを行うか、又は、前記デインターリーブ処理された前記第２外部情報のビット順序入れ替え及び前記インターリーブ処理される前記第３外部情報のビット順序入れ替えを行う置換ステップを備えることを特徴とする受信信号の復号方法。

Images