JP5754609B2 - 電力変換器及びその制御装置 - Google Patents
電力変換器及びその制御装置 Download PDFInfo
- Publication number
- JP5754609B2 JP5754609B2 JP2014504639A JP2014504639A JP5754609B2 JP 5754609 B2 JP5754609 B2 JP 5754609B2 JP 2014504639 A JP2014504639 A JP 2014504639A JP 2014504639 A JP2014504639 A JP 2014504639A JP 5754609 B2 JP5754609 B2 JP 5754609B2
- Authority
- JP
- Japan
- Prior art keywords
- diode
- bridge circuit
- power converter
- bus
- terminals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
- H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/0048—Circuits or arrangements for reducing losses
- H02M1/0051—Diode reverse recovery losses
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/0048—Circuits or arrangements for reducing losses
- H02M1/0054—Transistor switching losses
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
- H02M7/539—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters with automatic control of output wave form or frequency
- H02M7/5395—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters with automatic control of output wave form or frequency by pulse-width modulation
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Inverter Devices (AREA)
- Dc-Dc Converters (AREA)
Description
本発明は、寄生ダイオードを有するMOSFET(Metal Oxide Semiconductor FieldEffect Transistor)等の半導体スイッチング素子を備えた電力変換器、及びその制御装置に関するものである。
近年、MOSFETはスイッチング時間が短く、オン抵抗の低下が進んでいることにより、高周波駆動、小型化、高効率化の観点から電力変換器用半導体スイッチング素子として広く用いられている。
ここで、MOSFETが有する寄生ダイオードは、逆回復時間が長く、逆回復耐量も小さいため、MOSFETをそのままインバータに使用すると、寄生ダイオードに還流電流が流れ、逆回復時にMOSFETを破壊してしまう恐れがある。このため、MOSFETをインバータに適用する場合には、MOSFETの寄生ダイオードを利用せずに応答速度の速い還流ダイオードをMOSFETに逆並列接続して還流電流の経路を確保することが行われている。
ここで、MOSFETが有する寄生ダイオードは、逆回復時間が長く、逆回復耐量も小さいため、MOSFETをそのままインバータに使用すると、寄生ダイオードに還流電流が流れ、逆回復時にMOSFETを破壊してしまう恐れがある。このため、MOSFETをインバータに適用する場合には、MOSFETの寄生ダイオードを利用せずに応答速度の速い還流ダイオードをMOSFETに逆並列接続して還流電流の経路を確保することが行われている。
図9,図10は、MOSFETを用いた従来のインバータの主回路構成図であり、何れも特許文献1に記載されているものである。
まず、図9のインバータは、4つのMOSFET110,120,130,140からなるフルブリッジ回路を直流電源101の両端に接続して構成されている。MOSFET110,120,130,140は、寄生ダイオード111,121,131,141と浮遊容量112,122,132,142とをそれぞれ有しており、1つのMOSFETと寄生ダイオード及び浮遊容量により、1つの半導体スイッチング素子が構成されている。
まず、図9のインバータは、4つのMOSFET110,120,130,140からなるフルブリッジ回路を直流電源101の両端に接続して構成されている。MOSFET110,120,130,140は、寄生ダイオード111,121,131,141と浮遊容量112,122,132,142とをそれぞれ有しており、1つのMOSFETと寄生ダイオード及び浮遊容量により、1つの半導体スイッチング素子が構成されている。
MOSFET110,120,130,140には、ブロックダイオード113,123,133,143がそれぞれ直列に接続されており、これらのMOSFETとブロックダイオードとの直列接続回路には、還流ダイオード114,124,134,144がそれぞれ逆並列に接続されている。
また、MOSFET110とブロックダイオード123との接続点と、MOSFET130とブロックダイオード143との接続点との間には、誘導性負荷102が接続されている。
また、MOSFET110とブロックダイオード123との接続点と、MOSFET130とブロックダイオード143との接続点との間には、誘導性負荷102が接続されている。
図9の回路では、MOSFET110,120,130,140を適宜オン・オフさせることにより、直流電源101の直流電力を単相交流電力に変換して誘導性負荷102に供給することができる。
例えば、MOSFET140をオン、MOSFET130をオフさせた状態でMOSFET110をオン、MOSFET120をオフさせることにより、直流電源101→ブロックダイオード113→MOSFET110→誘導性負荷102→ブロックダイオード143→MOSFET140→直流電源101の経路で電流が流れる。次に、MOSFET110,120のオン・オフの状態を逆にすると、誘導性負荷102→ブロックダイオード143→MOSFET140→還流ダイオード124→誘導性負荷102の経路で還流電流が流れる。
例えば、MOSFET140をオン、MOSFET130をオフさせた状態でMOSFET110をオン、MOSFET120をオフさせることにより、直流電源101→ブロックダイオード113→MOSFET110→誘導性負荷102→ブロックダイオード143→MOSFET140→直流電源101の経路で電流が流れる。次に、MOSFET110,120のオン・オフの状態を逆にすると、誘導性負荷102→ブロックダイオード143→MOSFET140→還流ダイオード124→誘導性負荷102の経路で還流電流が流れる。
ブロックダイオード123は、このときの還流電流が寄生ダイオード121に流入しないようにするためのものであり、仮にブロックダイオード123がない場合には、寄生ダイオード121は逆回復時の耐量が小さいため、破壊されてしまう。このため、誘導性負荷102からの還流電流をブロックダイオード123により阻止して寄生ダイオード121に流さず、応答速度の速い還流ダイオード124に流れるように回路が構成されている。
他のブロックダイオード113,133,143及び還流ダイオード114,134,144の作用も、上述したブロックダイオード123及び還流ダイオード124と同一である。
他のブロックダイオード113,133,143及び還流ダイオード114,134,144の作用も、上述したブロックダイオード123及び還流ダイオード124と同一である。
さて、前述したように、MOSFET110をオン、MOSFET120をオフさせて直流電源101→ブロックダイオード113→MOSFET110→誘導性負荷102→ブロックダイオード143→MOSFET140→直流電源101の経路で電流が流れるとき、MOSFET120の浮遊容量122は直流電源101の電圧まで充電される。そして、次にMOSFET110がオフするときには還流ダイオード124が導通するので、MOSFET120がオンするまでの期間(MOSFET110,120が何れもオフの期間)には、ブロックダイオード123に浮遊容量122の両端電圧(直流電源101の電圧)が印加されることになる。
従って、ブロックダイオード123には、直流電源電圧に耐えられる高耐圧の素子を使用する必要があり、この点は他のブロックダイオード113,133,143も同様である。
従って、ブロックダイオード123には、直流電源電圧に耐えられる高耐圧の素子を使用する必要があり、この点は他のブロックダイオード113,133,143も同様である。
そこで、図10のインバータでは、図9の構成に加え、ブロックダイオード113,123,133,143にそれぞれ並列に、ツェナーダイオード(定電圧ダイオード)115,125,135,145が接続されている。
図10のように構成することで、例えば、還流ダイオード124が導通しているときに浮遊容量122の両端電圧がブロックダイオード123に印加されるのを防止することができる。従って、ブロックダイオード113,123,133,143には、低耐圧かつ低損失の素子を使用することが可能である。
図10のように構成することで、例えば、還流ダイオード124が導通しているときに浮遊容量122の両端電圧がブロックダイオード123に印加されるのを防止することができる。従って、ブロックダイオード113,123,133,143には、低耐圧かつ低損失の素子を使用することが可能である。
なお、図9に示したように、MOSFETとブロックダイオードとの直列接続回路に対して還流ダイオードを逆並列に接続した回路は、特許文献2にも記載されている。このため、特許文献2に記載された従来技術でも、図9と同様にブロックダイオードの高耐圧化が求められることになる。
図9や図10に示した従来のインバータは、還流電流を寄生ダイオードに流さずに動作可能であるため有用である。しかし、これらの従来技術によると、電力変換器を構成する回路部品の数が多くなり、装置の大型化、高コスト化を招くという問題があった。
そこで、本発明の目的は、少ない部品数で構成可能な電力変換器を提供することにある。また、本発明の他の目的は、コストの低減を可能にした電力変換器を提供することにある。
更に、本発明の別の目的は、上記電力変換器の半導体スイッチング素子をオン・オフ制御するために最適な制御装置を提供することにある。
更に、本発明の別の目的は、上記電力変換器の半導体スイッチング素子をオン・オフ制御するために最適な制御装置を提供することにある。
本発明の電力変換器は、寄生ダイオードを有する4つの半導体スイッチング素子からなるフルブリッジ回路と、4つの還流ダイオードからなるダイオードブリッジ回路と、フルブリッジ回路の直流側とダイオードブリッジ回路の直流側とをそれぞれ接続する正側直流母線及び負側直流母線と、これらの正側,負側直流母線にそれぞれ設けられた第1,第2のブロックダイオードと、フルブリッジ回路の交流側に接続された誘導性負荷と、ダイオードブリッジ回路の直流側に接続された直流電源と、を備えたインバータである。そして、前記フルブリッジ回路及び前記ダイオードブリッジ回路の交流側を接続すると共に、正側直流母線に接続される半導体スイッチング素子の寄生ダイオードに対して第1のブロックダイオードを逆方向に接続し、かつ、負側直流母線に接続される半導体スイッチング素子の寄生ダイオードに対して第2のブロックダイオードを逆方向に接続して構成される。
ここで、前記半導体スイッチング素子は、例えばMOSFETであり、前記還流ダイオードには、SiC(SiliconCarbide)ダイオードのように逆回復時間が短く浮遊容量が小さい素子が用いられる。
ここで、前記半導体スイッチング素子は、例えばMOSFETであり、前記還流ダイオードには、SiC(SiliconCarbide)ダイオードのように逆回復時間が短く浮遊容量が小さい素子が用いられる。
また、本発明の電力変換器は、前記直流電源の代わりに直流負荷を接続し、前記誘導性負荷の代わりに単相交流電源を接続することにより、整流器を構成することもできる。
更に、前記インバータの誘導性負荷と前記整流器の単相交流電源とをそれぞれトランスの一次巻線、二次巻線に置き換えることにより、直流−直流コンバータを構成することもできる。
更に、前記インバータの誘導性負荷と前記整流器の単相交流電源とをそれぞれトランスの一次巻線、二次巻線に置き換えることにより、直流−直流コンバータを構成することもできる。
なお、上記電力変換器を制御する制御装置は、例えばパルス幅変調制御により半導体スイッチング素子をオン・オフ制御するものである。
この制御装置は、電力変換器に対する電圧指令値とキャリアとを比較するコンパレータ等の比較手段と、比較手段の出力信号の論理を反転させる反転手段と、比較手段の出力信号及び反転手段の出力信号を遅延させるオンディレイ回路等の第1,第2の遅延手段とを備えており、第1,第2の遅延手段の出力信号を電力変換器の半導体スイッチング素子の駆動信号として用いるものである。
この制御装置は、電力変換器に対する電圧指令値とキャリアとを比較するコンパレータ等の比較手段と、比較手段の出力信号の論理を反転させる反転手段と、比較手段の出力信号及び反転手段の出力信号を遅延させるオンディレイ回路等の第1,第2の遅延手段とを備えており、第1,第2の遅延手段の出力信号を電力変換器の半導体スイッチング素子の駆動信号として用いるものである。
本発明によれば、図9,図10のように半導体スイッチング素子の各アームにブロックダイオードを設ける必要がなく、電力変換器の正負直流母線のみにブロックダイオードを設ければ済む。また、図10のようにツェナーダイオードを用いずに、半導体スイッチング素子の寄生ダイオードを経由しない還流電流の経路を確保しながら電力変換動作を行うことができる。
このため、回路を構成する部品数を従来よりも少なくすることができ、構成の簡略化、装置の小型化、コストの低減が可能である。
このため、回路を構成する部品数を従来よりも少なくすることができ、構成の簡略化、装置の小型化、コストの低減が可能である。
以下、図に沿って本発明の実施形態を説明する。
図1は、本発明の第1実施形態を示す主回路構成図である。この第1実施形態は、図9,図10と同様に、MOSFETのオン・オフにより直流電源の直流電力を単相交流電力に変換してモータ、トランス等の誘導性負荷に供給するインバータに関するものである。
図1は、本発明の第1実施形態を示す主回路構成図である。この第1実施形態は、図9,図10と同様に、MOSFETのオン・オフにより直流電源の直流電力を単相交流電力に変換してモータ、トランス等の誘導性負荷に供給するインバータに関するものである。
図1において、直流電源1の正極には、正側直流母線100Pを介して第1のブロックダイオード55のアノードが接続され、直流電源1の負極には、負側直流母線100Nを介して第2のブロックダイオード56のカソードが接続されている。ブロックダイオード55のカソードとブロックダイオード56のアノードとは、4つのMOSFET10,20,30,40からなるフルブリッジ回路の一対の直流端子に接続されている。また、このフルブリッジ回路の一対の交流端子の間には、誘導性負荷2が接続されている。
なお、MOSFET10,20,30,40は、寄生ダイオード11,21,31,41及び浮遊容量12,22,32,42をそれぞれ有している。ここで、第1のブロックダイオード55は寄生ダイオード11,31に対して逆方向に接続され、第2のブロックダイオード56は寄生ダイオード21,41に対して逆方向に接続されている。
なお、MOSFET10,20,30,40は、寄生ダイオード11,21,31,41及び浮遊容量12,22,32,42をそれぞれ有している。ここで、第1のブロックダイオード55は寄生ダイオード11,31に対して逆方向に接続され、第2のブロックダイオード56は寄生ダイオード21,41に対して逆方向に接続されている。
更に、還流ダイオード51,52の直列接続回路と還流ダイオード53,54の直列接続回路とが、直流電源1に対して並列に接続されている。これらの還流ダイオード51〜54はダイオードブリッジ回路を構成しており、ダイオードブリッジ回路の一対の直流端子が直流電源1の両端に接続されていることになる。
還流ダイオード51,52の直列接続点はMOSFET10,20の直列接続点に接続され、還流ダイオード53,54の直列接続点はMOSFET30,40の直列接続点に接続されている。すなわち、ダイオードブリッジ回路の一対の交流端子が、MOSFET10,20,30,40からなるフルブリッジ回路の一対の交流端子に接続されていることになる。
なお、還流ダイオード51〜54としては、逆回復時間が短く、浮遊容量も小さいSiC(SiliconCarbide)ダイオードを用いることが望ましい。
還流ダイオード51,52の直列接続点はMOSFET10,20の直列接続点に接続され、還流ダイオード53,54の直列接続点はMOSFET30,40の直列接続点に接続されている。すなわち、ダイオードブリッジ回路の一対の交流端子が、MOSFET10,20,30,40からなるフルブリッジ回路の一対の交流端子に接続されていることになる。
なお、還流ダイオード51〜54としては、逆回復時間が短く、浮遊容量も小さいSiC(SiliconCarbide)ダイオードを用いることが望ましい。
上記のように構成されたインバータは、誘導性負荷2による還流電流の経路を還流ダイオード51,52,53,54によって確保することができる。また、寄生ダイオード11,31に対して逆方向に接続される第1のブロックダイオード55と、寄生ダイオード21,41に対して逆方向に接続される第2のブロックダイオード56とを備えることにより、還流電流が寄生ダイオード11,21,31,41に流れるのを防止し、寄生ダイオード11,21,31,41の逆回復電流によるMOSFET10,20,30,40の破壊を防止することが可能である。
図2は、図1のインバータをパルス幅変調(PWM:Pulse Width Modulation)制御する制御装置の構成図である。
図2において、61はインバータに対する電圧指令値V*と三角波キャリアCAとを比較する比較手段である。比較手段61の出力パルスは、遅延手段としての第1のオンディレイ回路63に直接入力されると共に、反転回路62を介して第2のオンディレイ回路64に入力されている。これらのオンディレイ回路63,64は、入力パルスを時間(デッドタイム)tdだけ遅延させてオンさせるものであり、MOSFET10,20の同時オン、MOSFET30,40の同時オンを防止するために設けられている。第1のオンディレイ回路63の出力パルスはMOSFET10,40のゲート信号として、また、第2のオンディレイ回路64の出力パルスはMOSFET20,30のゲート信号として、それぞれ出力される。
図2において、61はインバータに対する電圧指令値V*と三角波キャリアCAとを比較する比較手段である。比較手段61の出力パルスは、遅延手段としての第1のオンディレイ回路63に直接入力されると共に、反転回路62を介して第2のオンディレイ回路64に入力されている。これらのオンディレイ回路63,64は、入力パルスを時間(デッドタイム)tdだけ遅延させてオンさせるものであり、MOSFET10,20の同時オン、MOSFET30,40の同時オンを防止するために設けられている。第1のオンディレイ回路63の出力パルスはMOSFET10,40のゲート信号として、また、第2のオンディレイ回路64の出力パルスはMOSFET20,30のゲート信号として、それぞれ出力される。
次に、図1のインバータの動作について、図3,図4A〜図4E,図5,図6A〜図6Eを参照しつつ詳述する。
図3は、インバータに対する電圧指令値V*及びキャリアCA、MOSFET10,20,30,40のゲート信号、誘導性負荷2への印加電圧Vo、誘導性負荷2の負荷電流(図1における矢印の方向を正方向とする)Ioを示しており、負荷電流Ioは正方向に流れている。
なお、図4A,図4B,図4C,図4D,図4Eの回路動作は、図3における期間(1),(2),(3),(4),(5)にそれぞれ対応している。
図3は、インバータに対する電圧指令値V*及びキャリアCA、MOSFET10,20,30,40のゲート信号、誘導性負荷2への印加電圧Vo、誘導性負荷2の負荷電流(図1における矢印の方向を正方向とする)Ioを示しており、負荷電流Ioは正方向に流れている。
なお、図4A,図4B,図4C,図4D,図4Eの回路動作は、図3における期間(1),(2),(3),(4),(5)にそれぞれ対応している。
まず、図4A(図3の期間(1))では、MOSFET10,40がターンオンして誘導性負荷2に直流電源1の電圧Edcが印加される(Vo=Edc)。これにより、負荷電流Ioは増加していく。なお、図4A〜図4Eでは、オン状態のMOSFETを○印によって囲んであり、負荷電流Ioの経路を破線にて示している。
次に、図4B(図3の期間(2))では、MOSFET10,40がターンオフする。このとき、MOSFET20,30もオフしているため、期間(2)はデッドタイムtdとなる。従って、誘導性負荷2には直流電源電圧が印加されず、誘導性負荷2に蓄積されたエネルギーは還流ダイオード53、直流電源1、還流ダイオード52を経由して放出され、負荷電流Ioが徐々に減少していく。ここで、寄生ダイオード21に対してブロックダイオード56が逆方向に接続され、寄生ダイオード31に対してブロックダイオード55が逆方向に接続されているので、還流電流が寄生ダイオード21,31に流れることはない。このため、寄生ダイオード21,31に逆回復電流が流れず、MOSFET20,30が破壊される恐れはない。
図4C(図3の期間(3))では、MOSFET20,30がターンオンして誘導性負荷2に直流電源1の電圧(−Edc)が印加され(Vo=−Edc)、負荷電流Ioは更に減少していく。ただし、MOSFET30にはブロックダイオード55が直列に接続され、MOSFET20にはブロックダイオード55が直列に接続されているので、これらのMOSFET20,30を介して還流電流が流れることはない。
図4D(図3の期間(4))では、MOSFET20,30がターンオフする。このとき、MOSFET10,40もオフしているため、この期間(4)はデッドタイムtdとなる。このとき、図4B(図3の期間(2))と同様に、誘導性負荷2には直流電源電圧が印加されず、誘導性負荷2に蓄積されたエネルギーは還流ダイオード53、直流電源1、還流ダイオード52を経由して放出され、負荷電流Ioが更に減少していく。また、ブロックダイオード55,56の作用により、寄生ダイオード21,31には還流電流が流れないため逆回復は発生せず、MOSFET20,30が破壊される恐れはない。
図4E(図3の期間(5))では、MOSFET10,40がターンオンするので、誘導性負荷2に対して直流電源1の電圧Edcが印加される(Vo=Edc)。これにより、負荷電流Ioは増加していく。
ここで、MOSFET10,40のターンオン時には、図4Eに○で囲んだ還流ダイオード52,53がオフするため、これらの還流ダイオード52,53には逆回復電流が流れることになる。しかし、還流ダイオード51〜54に、逆回復時間が短く浮遊容量も小さいSiCダイオードを用いることにより、シリコンダイオードを用いるに比べて逆回復損失を低減することができる。
ここで、MOSFET10,40のターンオン時には、図4Eに○で囲んだ還流ダイオード52,53がオフするため、これらの還流ダイオード52,53には逆回復電流が流れることになる。しかし、還流ダイオード51〜54に、逆回復時間が短く浮遊容量も小さいSiCダイオードを用いることにより、シリコンダイオードを用いるに比べて逆回復損失を低減することができる。
図5は、インバータに対する電圧指令値V*及びキャリアCA、MOSFET10,20,30,40のゲート信号、誘導性負荷2への印加電圧Vo、誘導性負荷2の負荷電流(図1における矢印の方向を正方向とする)Ioを示しており、負荷電流Ioは負方向に流れている。
なお、図6A,図6B,図6C,図6D,図6Eの回路動作は、図5における期間(1),(2),(3),(4),(5)にそれぞれ対応している。
なお、図6A,図6B,図6C,図6D,図6Eの回路動作は、図5における期間(1),(2),(3),(4),(5)にそれぞれ対応している。
まず、図6A(図5の期間(1))では、MOSFET20,30がターンオンして誘導性負荷2に直流電源1の電圧(−Edc)が印加される(Vo=−Edc)。これにより、負荷電流Ioは負方向に増加していく。なお、図6A〜図6Eでは、オン状態のMOSFETを○印によって囲んであり、負荷電流Ioの経路を破線にて示している。
次に、図6B(図5の期間(2))では、MOSFET20,30がターンオフする。このとき、MOSFET10,40もオフしているため、期間(2)はデッドタイムtdとなる。従って、誘導性負荷2には直流電源電圧が印加されず、誘導性負荷2に蓄積されたエネルギーは還流ダイオード51、直流電源1、還流ダイオード54を経由して放出され、負荷電流Ioが徐々に減少していく。ここで、寄生ダイオード11に対してブロックダイオード56が逆方向に接続され、寄生ダイオード41に対してブロックダイオード55が逆方向に接続されているので、還流電流が寄生ダイオード11,41に流れることはない。このため、寄生ダイオード11,41に逆回復電流が流れず、MOSFET10,40が破壊される恐れはない。
図6C(図5の期間(3))では、MOSFET10,40がターンオンして誘導性負荷2に直流電源1の電圧Edcが印加され(Vo=Edc)、負荷電流Ioは更に減少していく。ただし、MOSFET10にはブロックダイオード55が直列に接続され、MOSFET40にはブロックダイオード55が直列に接続されているので、これらのMOSFET10,40を介して還流電流が流れることはない。
図6D(図5の期間(4))では、MOSFET10,40がターンオフする。このとき、MOSFET20,30もオフしているため、この期間(4)はデッドタイムtdとなる。このとき、図6B(図5の期間(2))と同様に、誘導性負荷2には直流電源電圧が印加されず、誘導性負荷2に蓄積されたエネルギーは還流ダイオード51、直流電源1、還流ダイオード54を経由して放出され、負荷電流Ioが更に減少していく。また、ブロックダイオード55,56の作用により、寄生ダイオード11,41には還流電流が流れないため逆回復は発生せず、MOSFET10,40が破壊される恐れはない。
図6E(図5の期間(5))では、MOSFET20,30がターンオンするので、誘導性負荷2に対して直流電源1の電圧(−Edc)が印加される(Vo=−Edc)。これにより、負荷電流Ioは負方向に増加していく。
ここで、MOSFET20,30のターンオン時には、図6Eに○で囲んだ還流ダイオード51,54がオフするため、これらの還流ダイオード51,54には逆回復電流が流れることになる。しかし、還流ダイオード51〜54に、逆回復時間が短く浮遊容量も小さいSiCダイオードを用いることにより、シリコンダイオードを用いるに比べて逆回復損失を低減することができる。
ここで、MOSFET20,30のターンオン時には、図6Eに○で囲んだ還流ダイオード51,54がオフするため、これらの還流ダイオード51,54には逆回復電流が流れることになる。しかし、還流ダイオード51〜54に、逆回復時間が短く浮遊容量も小さいSiCダイオードを用いることにより、シリコンダイオードを用いるに比べて逆回復損失を低減することができる。
以上のように、本実施形態によれば、寄生ダイオード11,21,31,41に逆回復電流を流すことなく動作可能であり、逆回復損失によるMOSFET10,20,30,40の破壊を防止することができる。
次に、図7は、本発明の第2実施形態を示す主回路構成図である。図7において、図1と同じ回路部品には図1と同じ番号を付してあり、以下では図1と異なる部分を中心に説明する。なお、図7では、MOSFET10,20,30,40を簡略化したスイッチにより示しているが、同1と同様に、MOSFET10,20,30,40は寄生ダイオード11,21,31,41及び浮遊容量12,22,32,42をそれぞれ有している。
この第2実施形態では、図1における直流電源1の代わりに直流負荷80が接続され、図1における誘導性負荷2の代わりに単相交流電源70と交流リアクトル111,112が接続されている。すなわち、第2実施形態の電力変換器は、図7のMOSFET10,20,30,40をオン・オフすることにより、単相交流電源70の交流電力を整流して直流電力に変換するPWM整流器を構成している。
この第2実施形態においては、MOSFET10,20,30,40のオン・オフにより単相交流電源70から直流負荷80に供給する直流電圧を調整し、入力力率を1に制御している。また、ブロックダイオード55,56の作用により、単相交流電源70を介して流れる還流電流は第1実施形態と同様にMOSFET10,20,30,40の寄生ダイオードに流れないため、逆回復損失によるMOSFET10,20,30,40の破壊を防止することができる。
図8は、本発明の第3実施形態を示す主回路構成図である。図8において、図1,図7と同じ回路部品にはこれらの図と同じ番号を付してあり、以下では図1,図7と異なる部分を中心に説明する。
この第3実施形態は、図1とほぼ同様に構成された直流−交流変換回路(インバータ)200と、図7とほぼ同様に構成された交流−直流変換回路(PWM整流器)300とをトランス90を介して接続することにより、回路全体として直流−直流コンバータを構成したものである。
この第3実施形態は、図1とほぼ同様に構成された直流−交流変換回路(インバータ)200と、図7とほぼ同様に構成された交流−直流変換回路(PWM整流器)300とをトランス90を介して接続することにより、回路全体として直流−直流コンバータを構成したものである。
すなわち、直流−交流変換回路200の交流出力側にはトランス90の一次巻線91が接続され、その二次巻線92にはMOSFET10A,20A,30A,40Aからなるフルブリッジ回路の一対の交流端子が接続され、かつ、SiCダイオード等の還流ダイオード51A,52A,53A,54Aからなるダイオードブリッジ回路の一対の交流端子が接続されている。また、前記フルブリッジ回路と前記ダイオードブリッジ回路との間の正側直流母線100PA,負側直流母線100NAには、ブロックダイオード55A,56Aがそれぞれ図示の極性で接続され、ダイオードブリッジ回路の一対の直流端子間には直流負荷81が接続されている。
この第3実施形態では、直流−交流変換回路200のMOSFET10,20,30,40のオン・オフにより直流電源1の直流電力を交流電力に変換し、トランス90を介して入力された交流電力を、交流−直流変換回路300のMOSFET10A,20A,30A,40Aのオン・オフにより直流電力に変換して直流負荷81に供給する。この第3実施形態でも、第1,第2実施形態において説明したように、ブロックダイオード55,56,55A,56Aの作用により、還流電流が各MOSFETの寄生ダイオードに流れないため、逆回復損失によるMOSFETの破壊を防止することができる。
なお、第3実施形態において、直流電源1及び直流負荷81を例えば二次電池に置き換えることにより、一方の二次電池の直流高電圧と他方の二次電池の直流低電圧との間で電力変換を行う双方向形の直流−直流コンバータを構成することも可能である。
本発明は、寄生ダイオードを有する半導体スイッチング素子のオン・オフによって直流電力を交流電力に変換し、または、交流電力を直流電力に変換する各種の電力変換器及びその制御装置に利用することができる。
1:直流電源
2:誘導性負荷
10,10A,20,20A,30,30A,40,40A:MOSFET
11,21,31,41:寄生ダイオード
12,22,32,42:浮遊容量
51,51A,52,52A,53,53A,54,54A:還流ダイオード
55,55A,56,56A:ブロックダイオード
61:コンパレータ
62:反転回路
63,64:オンディレイ回路
70:単相交流電源
80,81:直流負荷
90:トランス
91:一次巻線
92:二次巻線
100P,100PA:正側直流母線
100N,100NA:負側直流母線
111,112:交流リアクトル
200:直流−交流変換回路
300:交流−直流変換回路
2:誘導性負荷
10,10A,20,20A,30,30A,40,40A:MOSFET
11,21,31,41:寄生ダイオード
12,22,32,42:浮遊容量
51,51A,52,52A,53,53A,54,54A:還流ダイオード
55,55A,56,56A:ブロックダイオード
61:コンパレータ
62:反転回路
63,64:オンディレイ回路
70:単相交流電源
80,81:直流負荷
90:トランス
91:一次巻線
92:二次巻線
100P,100PA:正側直流母線
100N,100NA:負側直流母線
111,112:交流リアクトル
200:直流−交流変換回路
300:交流−直流変換回路
Claims (10)
- 寄生ダイオードを有する4つの半導体スイッチング素子からなるフルブリッジ回路と、
4つの還流ダイオードからなるダイオードブリッジ回路と、
前記フルブリッジ回路の一対の直流端子と前記ダイオードブリッジ回路の一対の直流端子とをそれぞれ接続する正側直流母線及び負側直流母線と、
前記正側直流母線に設けられた第1のブロックダイオードと、
前記負側直流母線に設けられた第2のブロックダイオードと、
前記フルブリッジ回路の一対の交流端子間に接続された誘導性負荷と、
前記ダイオードブリッジ回路の一対の直流端子間に接続された直流電源と、
を備え、
前記フルブリッジ回路の一対の交流端子と前記ダイオードブリッジ回路の一対の交流端子とを接続すると共に、
前記正側直流母線に接続される半導体スイッチング素子の前記寄生ダイオードに対して第1のブロックダイオードを逆方向に接続し、かつ、前記負側直流母線に接続される半導体スイッチング素子の前記寄生ダイオードに対して第2のブロックダイオードを逆方向に接続したことを特徴とする電力変換器。 - 寄生ダイオードを有する4つの半導体スイッチング素子からなるフルブリッジ回路と、
4つの還流ダイオードからなるダイオードブリッジ回路と、
前記フルブリッジ回路の一対の直流端子と前記ダイオードブリッジ回路の一対の直流端子とをそれぞれ接続する正側直流母線及び負側直流母線と、
前記正側直流母線に設けられた第1のブロックダイオードと、
前記負側直流母線に設けられた第2のブロックダイオードと、
前記フルブリッジ回路の一対の交流端子間に接続された単相交流電源と、
前記ダイオードブリッジ回路の一対の直流端子間に接続された直流負荷と、
を備え、
前記フルブリッジ回路の一対の交流端子と前記ダイオードブリッジ回路の一対の交流端子とを接続すると共に、
前記正側直流母線に接続される半導体スイッチング素子の前記寄生ダイオードに対して第1のブロックダイオードを逆方向に接続し、かつ、前記負側直流母線に接続される半導体スイッチング素子の前記寄生ダイオードに対して第2のブロックダイオードを逆方向に接続したことを特徴とする電力変換器。 - 請求項1における前記誘導性負荷に代えてトランスの一次巻線を接続し、かつ、請求項2における前記単相交流電源に代えて前記トランスの二次巻線を接続したことを特徴とする電力変換器。
- 請求項1〜3の何れか1項に記載した電力変換器において、
前記半導体スイッチング素子がMOSFETであることを特徴とする電力変換器。 - 請求項1〜3の何れか1項に記載した電力変換器において、
前記還流ダイオードとして、逆回復時間が短く浮遊容量が小さいダイオードを用いたことを特徴とする電力変換器。 - 請求項4に記載した電力変換器において、
前記還流ダイオードとして、逆回復時間が短く浮遊容量が小さいダイオードを用いたことを特徴とする電力変換器。 - 請求項5に記載した電力変換器において、
前記還流ダイオードがSiCダイオードであることを特徴とする電力変換器。 - 請求項6に記載した電力変換器において、
前記還流ダイオードがSiCダイオードであることを特徴とする電力変換器。 - 請求項1〜3の何れか1項に記載した電力変換器の前記半導体スイッチング素子をオン・オフ制御する制御装置において、
前記半導体スイッチング素子をパルス幅変調制御する手段を備えたことを特徴とする電力変換器の制御装置。 - 請求項9に記載した制御装置において、
前記電力変換器に対する電圧指令値とキャリアとを比較する比較手段と、
前記比較手段の出力信号を遅延させる第1の遅延手段と、
前記比較手段の出力信号の反転信号を遅延させる第2の遅延手段と、
を備え、
前記第1及び第2の遅延手段の出力信号を前記半導体スイッチング素子の駆動信号として用いることを特徴とする電力変換器の制御装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014504639A JP5754609B2 (ja) | 2012-03-13 | 2012-12-25 | 電力変換器及びその制御装置 |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012055212 | 2012-03-13 | ||
JP2012055212 | 2012-03-13 | ||
PCT/JP2012/083420 WO2013136623A1 (ja) | 2012-03-13 | 2012-12-25 | 電力変換器及びその制御装置 |
JP2014504639A JP5754609B2 (ja) | 2012-03-13 | 2012-12-25 | 電力変換器及びその制御装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP5754609B2 true JP5754609B2 (ja) | 2015-07-29 |
JPWO2013136623A1 JPWO2013136623A1 (ja) | 2015-08-03 |
Family
ID=49160576
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014504639A Expired - Fee Related JP5754609B2 (ja) | 2012-03-13 | 2012-12-25 | 電力変換器及びその制御装置 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP5754609B2 (ja) |
WO (1) | WO2013136623A1 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015126264A1 (en) | 2014-02-21 | 2015-08-27 | Auckland Uniservices Limited | A multilevel converter |
JP2016152710A (ja) * | 2015-02-18 | 2016-08-22 | 田淵電機株式会社 | 高効率インバータ回路およびこれを含む分散型電源システム |
CN115296327B (zh) * | 2022-10-09 | 2023-01-24 | 北京金冠智能电气科技有限公司 | 交直流微电网运行保护电路 |
CN116298753B (zh) * | 2023-02-27 | 2024-01-30 | 佛山市联动科技股份有限公司 | 一种半导体器件反向恢复时间测试装置及方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6252992U (ja) * | 1985-09-24 | 1987-04-02 | ||
JPH0634595B2 (ja) * | 1986-06-25 | 1994-05-02 | 富士電機株式会社 | インバ−タ回路 |
JPH02122592U (ja) * | 1989-03-17 | 1990-10-08 | ||
JP4594477B2 (ja) * | 2000-02-29 | 2010-12-08 | 三菱電機株式会社 | 電力半導体モジュール |
JP2002218743A (ja) * | 2001-01-23 | 2002-08-02 | Meidensha Corp | コンデンサの充電装置 |
JP2002315345A (ja) * | 2001-04-12 | 2002-10-25 | Yaskawa Electric Corp | Pwmインバータ装置の制御方法 |
-
2012
- 2012-12-25 JP JP2014504639A patent/JP5754609B2/ja not_active Expired - Fee Related
- 2012-12-25 WO PCT/JP2012/083420 patent/WO2013136623A1/ja active Application Filing
Also Published As
Publication number | Publication date |
---|---|
JPWO2013136623A1 (ja) | 2015-08-03 |
WO2013136623A1 (ja) | 2013-09-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5260957B2 (ja) | 電力変換装置 | |
US9385624B2 (en) | Rectifier circuit | |
JP6610406B2 (ja) | 電力変換装置 | |
JP6008185B2 (ja) | 3レベル電力変換装置及びその制御方法 | |
WO2011016328A1 (ja) | Dc-dcコンバータ回路 | |
JP6136011B2 (ja) | 半導体装置、および電力変換装置 | |
JP5754609B2 (ja) | 電力変換器及びその制御装置 | |
JP4913395B2 (ja) | 変換器 | |
JP2015061322A (ja) | 電力変換装置 | |
EP2639950A1 (en) | Filter circuit, and bidirectional power conversion apparatus provided with same | |
JP2013247766A (ja) | Dc‐dcコンバータ | |
JP6009003B2 (ja) | Dc/dcコンバータ | |
US8787055B2 (en) | Inverter device | |
JP5382535B2 (ja) | ゲート駆動回路の電源装置 | |
US10924000B2 (en) | DC-DC converter with reduced ripple | |
JP4110477B2 (ja) | Dc−dcコンバータ | |
WO2011058665A1 (ja) | 電力変換装置 | |
JP5734120B2 (ja) | 電力変換装置 | |
JP6602466B2 (ja) | モータ駆動装置 | |
US20240195207A1 (en) | Flipped conversion circuit and photovoltaic power generation system | |
JP2011041339A (ja) | Dc−dcコンバータ回路 | |
JP5423264B2 (ja) | 電力変換装置 | |
JP7030203B2 (ja) | 電力変換装置及び電力変換方法 | |
JP2018121472A (ja) | 電力変換装置 | |
JP2011041340A (ja) | Dc−dcコンバータ回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150430 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150513 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5754609 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |