JP5754328B2 - スイッチ装置およびスイッチ方法 - Google Patents
スイッチ装置およびスイッチ方法 Download PDFInfo
- Publication number
- JP5754328B2 JP5754328B2 JP2011212915A JP2011212915A JP5754328B2 JP 5754328 B2 JP5754328 B2 JP 5754328B2 JP 2011212915 A JP2011212915 A JP 2011212915A JP 2011212915 A JP2011212915 A JP 2011212915A JP 5754328 B2 JP5754328 B2 JP 5754328B2
- Authority
- JP
- Japan
- Prior art keywords
- packet
- switch circuit
- class
- unit
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
- G06F11/2002—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where interconnections or communication control functionality are redundant
- G06F11/2005—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where interconnections or communication control functionality are redundant using redundant communication controllers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/64—Hybrid switching systems
- H04L12/6418—Hybrid transport
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L47/00—Traffic control in data switching networks
- H04L47/10—Flow control; Congestion control
- H04L47/24—Traffic characterised by specific attributes, e.g. priority or QoS
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L47/00—Traffic control in data switching networks
- H04L47/50—Queue scheduling
- H04L47/56—Queue scheduling implementing delay-aware scheduling
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L47/00—Traffic control in data switching networks
- H04L47/50—Queue scheduling
- H04L47/62—Queue scheduling characterised by scheduling criteria
- H04L47/6215—Individual queue per QOS, rate or priority
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/15—Interconnection of switching modules
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/90—Buffering arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Description
図3は、中継装置10の構成の例を示す図である。中継装置10は、QoS(Quality of Service)の複数のクラスに分類されたパケットを中継することができるものとする。例えば、第1のクラスに分類されるパケットと第2のクラスに分類されるパケットを中継するとき、第1のクラスの方が第2のクラスよりも優先度が高いとする。この場合、中継装置10は、第1のクラスのパケットを第2のクラスのパケットに比べて優先的に中継する。以下の例では、高優先クラスと低優先クラスにパケットが分類されている場合について説明するが、パケットが分類されるクラスの数は実装に応じて変更されることがある。また、以下の例では、スイッチ回路30が2枚の場合について説明しているが、実装に応じて、スイッチ回路30の数が変更されることがある。
図6は、中継装置10によりパケットが中継される場合の例を示す。ここでは、スイッチ回路30aがパケットのスイッチングに使用されていて、スイッチ回路30bは予備とされているものとする。つまり、スイッチ回路30aでスイッチングされたパケットがパケット出力部46から出力されるものとする。
ここで、観測レートは、レート監視部43が平均レートの計算が行われる前の最後の周期の間に観測して得られたデータの割合である。Wqは重み係数で、0≦Wq<1を満たす値である。また、nは2以上の任意の整数である。なお、レート監視部43で行われる計算は、実装に応じて任意に変更されることがある。
補正強度=ONタイマの設定時間/(ONタイマの設定時間+OFFタイマの設定時間)
を満たすように、ONタイマとOFFタイマの設定時間を決定する。
第2の実施形態では、補正強度の決定に、シーケンス番号の差分の大きさを用いる。比較部41は、同期が取れていないことを補正強度決定部44に通知する際に、制御クラスとシーケンス番号の差分を通知する。補正強度決定部44は、制御クラスのデータの平均レートと、シーケンス番号の差分の大きさを用いて補正強度を決定する。
なお、本発明は上記の実施形態に限られるものではなく、様々に変形可能である。以下にその例をいくつか述べる。
制御クラスのデータの割合が50%未満 :70%補正
制御クラスのデータの割合が50%以上で75%未満:40%補正
制御クラスのデータの割合が75%以上で90%未満:20%補正
制御クラスのデータの割合が90%以上 :10%補正
等のように、補正強度を決定することもできる。シーケンス番号の差分についても、同様に、複数の閾値に応じて補正強度を決定することもできる。
2 管理モジュール
3 インタフェースカード
4 スイッチ回路
20 入力部
21 パケット入力部
22 シーケンス番号付加部
30 スイッチ回路
31 パケットバッファ
32 高優先パケットバッファ
33 低優先パケットバッファ
34 クロック
35 スイッチング部
40 出力部
41 比較部
42 パケット合流部
43 レート監視部
44 補正強度決定部
45 制御部
46 パケット出力部
51 パケットペイロード
52 パケットヘッダ
53 クラス情報
54 装置内ヘッダ
55 シーケンス番号フィールド
61 メモリ
62 スケジューラ回路
70 インタフェース
71 制御回路
72 ネットワーク接続装置
Claims (5)
- 入力されるパケットを第1のバッファに格納するとともに、入力されたパケットの出力先を複数の出力先から選択する第1のスイッチ回路と、
入力されるパケットを第2のバッファに格納するとともに、入力されたパケットの出力先を前記複数の出力先から選択する第2のスイッチ回路と、
前記第1および第2のバッファから優先的に読み出される高優先クラスに分類されるパケット、および、前記高優先クラスよりも優先度が低い低優先クラスに分類されるパケットを受信し、前記第1および第2のスイッチ回路に入力する入力部と、
前記第1のスイッチ回路から出力される低優先クラスのパケットが、前記第2のスイッチ回路から出力される低優先クラスのパケットよりも後に前記入力部に入力されたパケットである場合、前記高優先クラスのパケットで送受信されるデータの量が多いほど、前記第1のスイッチ回路で前記低優先クラスのパケットの読み出し処理を停止する時間が長くなるように、前記読み出し処理が行われる時間を制御する制御部と、
前記第1または第2のスイッチ回路から出力されたパケットを選択された出力先に出力するパケット出力部
を備えることを特徴とするスイッチ装置。 - 前記読み出し処理を停止する時間の計算に用いられる補正強度を、前記高優先クラスのパケットを用いて送受信されているデータの量が多いほど、大きくなるように決定する補正強度決定部をさらに備え、
前記制御部は、前記第1のスイッチ回路で前記読み出し処理が停止される時間を、前記第2のスイッチ回路で中継処理が行われる時間と前記補正強度の積とする
ことを特徴とする請求項1に記載のスイッチ装置。 - 前記第1のスイッチ回路から出力されたパケットと前記第2のスイッチ回路から出力されたパケットをクラスごとに比較する比較部と、
前記クラスごとに、受信された順序を表すシーケンス番号を受信されたパケットに付加するシーケンス番号付加部をさらに備え、
前記入力部は、前記シーケンス番号が付加されたパケットを、前記第1および第2のスイッチ回路に出力し、
前記比較部は、
前記クラスごとに、前記第1のスイッチ回路から出力されたパケットに付加されている第1のシーケンス番号と、前記第1のシーケンス番号が付加されたパケットが出力されたときに、前記第2のスイッチ回路から出力されたパケットに付されている第2のシーケンス番号の差分を求め、
前記差分が閾値よりも大きい場合に、前記第1および第2のスイッチ回路が同期していないと判定する
ことを特徴とする請求項1もしくは2に記載のスイッチ装置。 - 前記第1のスイッチ回路から出力されたパケットと前記第2のスイッチ回路から出力されたパケットをクラスごとに比較する比較部と、
前記クラスごとに、受信された順序を表すシーケンス番号を受信されたパケットに付加するシーケンス番号付加部をさらに備え、
前記入力部は、前記シーケンス番号が付加されたパケットを、前記第1および第2のスイッチ回路に出力し、
前記比較部は、
前記クラスごとに、前記第1のスイッチ回路から出力されたパケットに付加されている第1のシーケンス番号と、前記第1のシーケンス番号が付加されたパケットが出力されたときに、前記第2のスイッチ回路から出力されたパケットに付されている第2のシーケンス番号の差分を求め、
前記差分が閾値よりも大きい場合に、前記第1および第2のスイッチ回路が同期していないと判定し、
前記差分と前記低優先クラスで第1および第2のスイッチ回路が同期していないことを、前記補正強度決定部に通知し、
前記補正強度決定部は、前記差分が大きいほど、前記補正強度が大きくなるように、前記補正強度を決定する
ことを特徴とする請求項2に記載のスイッチ装置。 - 入力されるパケットを第1のバッファに格納するとともに、入力されたパケットの出力先を複数の出力先から選択する第1のスイッチ回路と、入力されるパケットを第2のバッファに格納するとともに、入力されたパケットの出力先を前記複数の出力先から選択する第2のスイッチ回路を備えるスイッチ装置において、
前記第1および第2のバッファから優先的に読み出される高優先クラスに分類されるパケット、および、前記高優先クラスよりも優先度が低い低優先クラスに分類されるパケットを受信し、
受信したパケットを、前記第1および第2のスイッチ回路に入力し、
前記第1のスイッチ回路から出力された低優先クラスのパケットが、前記第2のスイッチ回路から出力された低優先クラスのパケットよりも後に受信したパケットである場合、前記高優先クラスのパケットで送受信されているデータの量が多いほど、前記第1のスイッチ回路で前記低優先クラスのパケットの読み出し処理を停止する時間が長くなるように、前記読み出し処理が行われる時間を制御し、
前記第1もしくは第2のスイッチ回路から出力されたパケットを出力する
ことを特徴とするパケットのスイッチ方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011212915A JP5754328B2 (ja) | 2011-09-28 | 2011-09-28 | スイッチ装置およびスイッチ方法 |
US13/595,224 US9495256B2 (en) | 2011-09-28 | 2012-08-27 | Apparatus and method for switching a packet |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011212915A JP5754328B2 (ja) | 2011-09-28 | 2011-09-28 | スイッチ装置およびスイッチ方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013074514A JP2013074514A (ja) | 2013-04-22 |
JP5754328B2 true JP5754328B2 (ja) | 2015-07-29 |
Family
ID=47911209
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011212915A Expired - Fee Related JP5754328B2 (ja) | 2011-09-28 | 2011-09-28 | スイッチ装置およびスイッチ方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9495256B2 (ja) |
JP (1) | JP5754328B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8767542B2 (en) * | 2012-06-26 | 2014-07-01 | Adtran, Inc. | Event-based shaper for a packet switch |
JP7000988B2 (ja) | 2018-05-21 | 2022-01-19 | 富士通株式会社 | パケット転送装置及びパケット転送方法 |
CN108549019A (zh) * | 2018-05-25 | 2018-09-18 | 芜湖双翼航空装备科技有限公司 | 一种民航飞机起动控制开关时间检测装置及其控制方法 |
CN111865870B (zh) * | 2019-04-24 | 2022-01-11 | 华为技术有限公司 | 一种参数发送方法及装置 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2768762B2 (ja) | 1989-10-20 | 1998-06-25 | 富士通株式会社 | 交換機 |
JPH0556065A (ja) | 1991-08-22 | 1993-03-05 | Fujitsu Ltd | スイツチ同期切替方式 |
JP2973956B2 (ja) * | 1996-12-27 | 1999-11-08 | 日本電気株式会社 | 冗長切替方式 |
JP3001049B2 (ja) * | 1997-07-02 | 2000-01-17 | 日本電気株式会社 | 無瞬断切替方式 |
JP2001292164A (ja) * | 2000-04-06 | 2001-10-19 | Nec Corp | パケット・スイッチおよびその切替方法 |
US8819265B2 (en) * | 2003-12-22 | 2014-08-26 | Rockstar Consortium Us Lp | Managing flow control buffer |
US20050243716A1 (en) * | 2004-05-03 | 2005-11-03 | Bitar Nabil N | Systems and methods implementing 1‘and N:1 line card redundancy |
JP2007053564A (ja) * | 2005-08-17 | 2007-03-01 | Fujitsu Ltd | ネットワークスイッチ装置 |
US7706255B1 (en) * | 2007-01-29 | 2010-04-27 | Solace Systems, Inc. | Communications apparatus with redundant switching or backpressure mechanism |
KR101388530B1 (ko) * | 2007-11-02 | 2014-04-23 | 삼성전자주식회사 | 이동통신 시스템의 링크 이중화 장치 및 방법 |
JP2009212724A (ja) * | 2008-03-03 | 2009-09-17 | Nec Corp | スイッチ装置、その無瞬断切り替え方法及びプログラム |
JP5088281B2 (ja) | 2008-09-19 | 2012-12-05 | 沖電気工業株式会社 | パケット同期切替方法及びゲートウェイ装置 |
US8363549B1 (en) * | 2009-09-02 | 2013-01-29 | Juniper Networks, Inc. | Adaptively maintaining sequence numbers on high availability peers |
-
2011
- 2011-09-28 JP JP2011212915A patent/JP5754328B2/ja not_active Expired - Fee Related
-
2012
- 2012-08-27 US US13/595,224 patent/US9495256B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20130077510A1 (en) | 2013-03-28 |
US9495256B2 (en) | 2016-11-15 |
JP2013074514A (ja) | 2013-04-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11451481B2 (en) | Network control apparatus and network control method | |
US10447583B2 (en) | Packet processing technique for a communication network | |
EP2115963B1 (en) | Methods and apparatus for controlling latency variation in a packet transfer network | |
US8982897B2 (en) | Data block output apparatus, communication system, data block output method, and communication method | |
WO2016011903A1 (zh) | 流量控制方法及装置 | |
US10439940B2 (en) | Latency correction between transport layer host and deterministic interface circuit | |
JP5784139B2 (ja) | 通信システム | |
US9426080B2 (en) | Data communication apparatus, data transmission method, and computer system | |
CN110546926B (zh) | 减少时间敏感分组的分组延迟变化 | |
JP2009253842A (ja) | クロック同期システム | |
JP5754328B2 (ja) | スイッチ装置およびスイッチ方法 | |
US10461886B2 (en) | Transport layer identifying failure cause and mitigation for deterministic transport across multiple deterministic data links | |
US10361962B2 (en) | Packet processing technique for a communication network | |
EP4030646B1 (en) | Packet forwarding method, device and system | |
JP2019047231A (ja) | 伝送装置および障害検出方法 | |
JP2004304806A (ja) | 通信システム内のフロー制御のための方法 | |
US20230051166A1 (en) | Delay Sensitive Network Estimation System | |
KR101119300B1 (ko) | 슈퍼 프레임의 시작을 엄격히 지키는 레지덴셜 이더넷 노드장치 및 그 프레임 처리 방법 | |
WO2017211431A1 (en) | Scheduling of data flow transmission in a data center | |
JP2008092018A (ja) | 通信装置および通信方法 | |
US8422366B2 (en) | Data transmission device | |
JP2013131903A (ja) | ネットワークノード及びパケット制御方法 | |
WO2015069761A1 (en) | System and method for delay management for traffic engineering | |
JP4527589B2 (ja) | ネットワークシステム、ルータ装置及びそれに用いる最短経路計算方法 | |
US9237061B2 (en) | Transmission apparatus and transmission method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140603 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150216 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150224 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150406 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150428 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150511 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5754328 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |