JP5747465B2 - Image forming apparatus, electrical apparatus, and signal transfer method - Google Patents
Image forming apparatus, electrical apparatus, and signal transfer method Download PDFInfo
- Publication number
- JP5747465B2 JP5747465B2 JP2010208629A JP2010208629A JP5747465B2 JP 5747465 B2 JP5747465 B2 JP 5747465B2 JP 2010208629 A JP2010208629 A JP 2010208629A JP 2010208629 A JP2010208629 A JP 2010208629A JP 5747465 B2 JP5747465 B2 JP 5747465B2
- Authority
- JP
- Japan
- Prior art keywords
- clock signal
- signal
- clock
- signal lines
- processing unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Ink Jet (AREA)
- Accessory Devices And Overall Control Thereof (AREA)
Description
本発明は、画像形成装置、電気機器および信号転送方法に関する。 The present invention relates to an image forming apparatus, an electric apparatus, and a signal transfer method.
電気機器や画像形成装置から放射される電磁雑音を低減させる電磁妨害対策、すなわちEMI(Electro−Magnetic Interference)対策において、特に装置内部に配回されているハーネスやフレキシブルフラットケーブル(FFC:Flexible Flat Cable、以下、「FFC」という。)から発生するEMIノイズの対策には、フェライトコアが広く一般的に使用されている。フェライトコアを用いたEMI対策では、フェライトコアの設置に際して、ケーブル配回しのレイアウトに影響を受け、EMI低減に効果的な位置に配置できない場合がある。特にケーブルが可動部のユニットに配回されている場合などは、EMI対策を行うことが困難となる。またさらには、フェライトコアを用いたEMI対策は部品コストが増大する。 In an electromagnetic interference countermeasure for reducing electromagnetic noise radiated from an electric device or an image forming apparatus, that is, an EMI (Electro-Magnetic Interference) countermeasure, a harness or a flexible flat cable (FFC: Flexible Flat Cable) distributed especially in the apparatus. In the following, a ferrite core is widely used as a countermeasure against EMI noise generated from "FFC"). In the EMI countermeasure using a ferrite core, when the ferrite core is installed, it may be affected by the layout of the cable distribution and may not be placed at an effective position for EMI reduction. In particular, when the cable is routed to the movable unit, it is difficult to take measures against EMI. Furthermore, EMI countermeasures using a ferrite core increase the component cost.
一方、ファライトコアを使用しないEMI低減の従来技術として、各カラーヘッドのクロック信号の位相をシフトすることによって、互いの放射電磁界を相殺し、これにより、電磁波ノイズの低減を行う技術が知られている(例えば、特許文献1参照)。 On the other hand, as a conventional technique for EMI reduction without using a falite core, there is known a technique for canceling each other's radiated electromagnetic field by shifting the phase of the clock signal of each color head, thereby reducing electromagnetic noise. (For example, refer to Patent Document 1).
しかしながら、このような従来技術では、ケーブルのピンアサインや配回しあるいはケーブルのインピーダンスによって、十分なEMI低減効果を得られない場合がある。 However, in such a conventional technique, there is a case where a sufficient EMI reduction effect cannot be obtained due to the pin assignment and distribution of the cable or the impedance of the cable.
本発明は、上記に鑑みてなされたものであって、ケーブルのピンアサインや配回しあるいはケーブルのインピーダンスによらず、かつコストの増大を回避して、EMI低減効果を向上させることができる画像形成装置、電気機器および信号転送方法を提供することを目的とする。 The present invention has been made in view of the above, and is capable of improving the EMI reduction effect without depending on the pin assignment and distribution of the cable or the impedance of the cable and avoiding an increase in cost. An object is to provide an apparatus, an electrical apparatus, and a signal transfer method.
上述した課題を解決し、目的を達成するために、本発明にかかる画像形成装置は、印字データを印字する複数の記録ヘッドを有する記録部と、前記複数の記録ヘッドごとに複数の印字データを生成する制御部と、前記記録部と前記制御部とを接続し、かつ前記複数の記録ヘッドに対応し、互いに平行に配線された複数の第1信号線と、前記記録部と前記制御部とを接続し、かつ前記複数の記録ヘッドに対応し、前記複数の第1信号線とは離れて設けられ、互いに平行に配線された複数の第2信号線と、を有する接続ケーブルと、第1クロック信号を発生するクロック発生器と、を備え、前記制御部は、前記第1クロック信号に同期して、入力された印刷対象の画像データを前記複数の印字データに展開する画像処理部と、前記第1クロック信号の位相と180°ずれるように前記第1クロック信号の位相をシフトした第2クロック信号を生成する位相シフト部と、前記第1クロック信号と前記第2クロック信号とを、前記複数の第1信号線を介して前記記録部に転送するクロック転送部と、を備え、前記複数の記録ヘッドは、前記第1クロック信号または前記第2クロック信号に同期して、前記制御部から前記複数の第2信号線を介して受信した前記印字データを印字し、前記複数の第1信号線は、前記複数の記録ヘッドの配置順に対応して隣接して割り当てられ、かつ互いに隣接する複数の第1信号線が前記第1クロック信号と前記第2クロック信号とを隣接する第1信号線で転送するように前記接続ケーブル内で配線されており、前記記録部は、前記複数の第1信号線のそれぞれに対して接続された複数の終端抵抗を備え、前記複数の終端抵抗のそれぞれは、互いに抵抗値が異なることを特徴とする。 In order to solve the above-described problems and achieve the object, an image forming apparatus according to the present invention includes a recording unit having a plurality of recording heads for printing print data, and a plurality of print data for each of the plurality of recording heads. A control unit to generate, a plurality of first signal lines connected to the recording unit and the control unit and corresponding to the plurality of recording heads, and wired in parallel to each other; the recording unit and the control unit; connect, and corresponding to the plurality of recording heads, the provided apart from the plurality of first signal lines, and a connection cable having a plurality of second signal lines arranged parallel to each other physicians, and A clock generator for generating a first clock signal, and the control unit develops input image data to be printed into the plurality of print data in synchronization with the first clock signal. And the first clock signal A phase shift unit that generates a second clock signal in which the phase of the first clock signal is shifted by 180 ° from the phase of the first clock signal, and the first clock signal and the second clock signal. A plurality of recording heads that synchronize with the first clock signal or the second clock signal in synchronization with the first clock signal or the second clock signal . The print data received via the signal line is printed, and the plurality of first signal lines are assigned adjacent to each other in correspondence with the arrangement order of the plurality of recording heads and are adjacent to each other. Are wired in the connection cable so as to transfer the first clock signal and the second clock signal through the adjacent first signal lines, and the recording section is connected to each of the plurality of first signal lines. A plurality of termination resistors connected to each other, wherein each of the plurality of termination resistors has a different resistance value.
また、本発明にかかる電気機器は、複数のデータを生成する第1処理部と、前記複数のデータを処理する第2処理部と、前記第1処理部と前記第2処理部とを接続し、互いに平行に配線された複数の第1信号線と、前記第1処理部と前記第2処理部とを接続し、前記複数の第1信号線とは離れて設けられ、互いに平行に配線された複数の第2信号線と、を有する接続ケーブルと、第1クロック信号を発生するクロック発生器と、を備え、前記第1処理部は、前記複数のデータを生成し、生成した複数のデータを、前記複数の第2信号線を介して、前記第2処理部に転送するデータ転送部と、前記第1クロック信号の位相と180°ずれるように前記第1クロック信号の位相をシフトした第2クロック信号を生成する位相シフト部と、前記第1クロック信号と前記第2クロック信号とを、前記複数の第1信号線を介して前記第2処理部に転送するクロック転送部と、を備え、前記複数の第1信号線は、互いに隣接する複数の信号線が前記第1クロック信号と前記第2クロック信号とを隣接する信号線で転送するように前記接続ケーブル内で配線されており、前記第2処理部は、前記複数の第1信号線のそれぞれに対して接続された複数の終端抵抗を備え、前記第1クロック信号または前記第2クロック信号に同期して、前記第1処理部から前記第2信号線を介して受信した前記複数の画像データを処理し、前記複数の終端抵抗のそれぞれは、互いに抵抗値が異なることを特徴とする。 In addition, an electrical apparatus according to the present invention connects a first processing unit that generates a plurality of data, a second processing unit that processes the plurality of data, and the first processing unit and the second processing unit. A plurality of first signal lines wired in parallel to each other, and the first processing unit and the second processing unit are connected to each other, provided apart from the plurality of first signal lines and wired in parallel to each other. A connection cable having a plurality of second signal lines, and a clock generator for generating a first clock signal, wherein the first processing unit generates the plurality of data, and the plurality of generated data Through the plurality of second signal lines, the data transfer unit for transferring to the second processing unit, and the phase of the first clock signal shifted by 180 ° from the phase of the first clock signal. A phase shift unit for generating a two-clock signal; And said lock signal a second clock signal, and a clock transfer unit that transfers the second processing unit via the plurality of first signal lines, the plurality of first signal lines, a plurality of adjacent Are connected in the connection cable so as to transfer the first clock signal and the second clock signal through adjacent signal lines, and the second processing unit includes the plurality of first signal lines. A plurality of termination resistors connected to each of the plurality of terminal resistors, and the plurality of terminal resistors received from the first processing unit via the second signal line in synchronization with the first clock signal or the second clock signal. Image data is processed, and each of the plurality of termination resistors has a resistance value different from each other.
また、本発明にかかる信号転送方法は、複数のデータを生成する第1処理部と、前記複数のデータを処理する第2処理部と、前記第1処理部と前記第2処理部とを接続する接続ケーブルと、第1クロック信号を発生するクロック発生器とを備えた電気機器で実行される信号転送方法であって、前記接続ケーブルは、前記第1処理部と前記第2処理部とを接続し、互いに平行に配線された複数の第1信号線と、前記第1処理部と前記第2処理部とを接続し、前記複数の第1信号線とは離れて設けられ、互いに平行に配線された複数の第2信号線と、を有し、前記第2処理部は、前記複数の第1信号線のそれぞれに対して接続された複数の終端抵抗を備え、前記複数の終端抵抗のそれぞれは、互いに抵抗値が異なっており、前記第1処理部が、前記複数のデータを生成し、生成した複数のデータを、前記複数の第2信号線を介して、前記第2処理部に転送する第1転送ステップと、前記第1クロック信号の位相と180°ずれるように前記第1クロック信号の位相をシフトした第2クロック信号を生成する生成ステップと、前記第1クロック信号と前記第2クロック信号とを、前記複数の第1信号線を介して前記第2処理部に転送する第2転送ステップと、前記第1クロック信号または前記第2クロック信号に同期して、前記第1処理部から前記複数の第2信号線を介して受信した前記複数の画像データを処理するステップと、を含み、前記第2転送ステップは、互いに隣接する複数の第1信号線が前記第1クロック信号と前記第2クロック信号とを隣接する第1信号線で転送することを特徴とする。 The signal transfer method according to the present invention includes a first processor for generating a plurality of data, a second processing unit for processing said plurality of data, and said the previous SL first processing unit a second processing unit A signal transfer method executed by an electric device including a connection cable to be connected and a clock generator for generating a first clock signal, wherein the connection cable includes the first processing unit and the second processing unit. And a plurality of first signal lines wired in parallel to each other, the first processing unit and the second processing unit are connected, and the plurality of first signal lines are provided apart from and parallel to each other. A plurality of second signal lines, and the second processing unit includes a plurality of termination resistors connected to each of the plurality of first signal lines, and the plurality of termination resistors. each has a resistance value are different from each other, wherein the first processing unit, prior to Generating a plurality of data, a plurality of data generated by, via the plurality of second signal lines, a first transfer step of transferring to the second processing unit, shifts the phase and 180 ° of the first clock signal The generation step of generating the second clock signal in which the phase of the first clock signal is shifted as described above, the first clock signal and the second clock signal are connected to the second via the plurality of first signal lines. A plurality of image data received from the first processing unit via the plurality of second signal lines in synchronization with the second transfer step of transferring to the processing unit and the first clock signal or the second clock signal; anda step of processing a said second transfer step is to transfer the first signal line having a plurality of first signal lines adjacent to each other are adjacent and the second clock signal and the first clock signal Features.
本発明によれば、ケーブルのピンアサインや配回しあるいはケーブルのインピーダンスによらず、かつコストの増大を回避して、EMI低減効果を向上させることができるという効果を奏する。 According to the present invention, there is an effect that it is possible to improve the EMI reduction effect without depending on the pin assignment and distribution of the cable or the impedance of the cable and avoiding an increase in cost.
以下に添付図面を参照して、この発明にかかる画像形成装置、電気機器および信号転送方法の実施の形態を詳細に説明する。 Exemplary embodiments of an image forming apparatus, an electric apparatus, and a signal transfer method according to the present invention will be explained below in detail with reference to the accompanying drawings.
(実施の形態1)
図1は、実施の形態1にかかるインクジェット式プリンタ装置の概略構成図である。図1では、本実施の形態のインクジェット式プリンタを備えた画像形成装置100(以下、「画像形成装置100」という。)にネットワークで接続されたホストPC(Personal Computer)101も示している。ここで、ホストPC101は、各種イメージの画像データを画像形成装置100に送出するコンピュータである。
(Embodiment 1)
FIG. 1 is a schematic configuration diagram of an ink jet printer apparatus according to a first embodiment. FIG. 1 also shows a host PC (Personal Computer) 101 connected to an image forming apparatus 100 (hereinafter referred to as “
画像形成装置100は、図1に示すように、プリンタインタフェース103と、スキャナ107と、メモリコントローラ102と、プリンタ制御基板200と、操作パネル106と、SDRAM(Synchronous Dynamic Random Access Memory)104と、HDD(Hard Disk Drive)105と、記録部としての記録ヘッド部112と、キャリッジ113と、搬送部114と、吸引フィン115と、排紙部116とを主に備えている。
As shown in FIG. 1, the
プリンタインタフェース103とメモリコントローラ102およびプリンタ制御基板200とはPCIバスで接続されている。
The printer interface 103, the memory controller 102, and the
プリンタインタフェース103は、USBやセントロニクス等のインタフェースであり、スキャナ107が接続されている。 The printer interface 103 is an interface such as USB or Centronics, and a scanner 107 is connected to the printer interface 103.
メモリコントローラ102には操作パネル106、SDRAM104、HDD105が接続されている。メモリコントローラ102は、ホストPC101からプリンタインタフェース103、PCIバスを介して画像データを受信し、受信した画像データをSDRAM104、HDD105へ一時的に保存する。メモリコントローラ102は、スキャナ107で読み取った画像データも同様に、プリンタインタフェース103、PCIバスを介して受信し、受信した画像データをSDRAM104、HDD105へ保存する。
An operation panel 106, SDRAM 104, and HDD 105 are connected to the memory controller 102. The memory controller 102 receives image data from the host PC 101 via the printer interface 103 and the PCI bus, and temporarily stores the received image data in the SDRAM 104 and the
プリンタ制御基板200は、画像形成装置100の全体を制御するものである。プリンタ制御基板200は、SDRAM104、HDD105に格納されている画像データの転送をメモリコントローラ102に対して要求する。要求を受けたメモリコントローラ102は、HDD105、SDRAM104に格納されている画像データを、PCIバスを介してプリンタ制御基板200へ転送する。
The
プリンタ制御基板200は、メモリコントローラ102から転送されてきた画像データを、内部の記録ヘッド制御ASIC(後述)によって画像処理し、記録ヘッド部112が受け取ることができるデータフォーマットに変換した後、接続ケーブルとしてのフレキシブルフラットケーブル(FFC:Flexible Flat Cable、以下、「FFC111」という。)111を介して記録ヘッド部112へと転送される。
The
記録ヘッド部112は、インクジェット式の記録ヘッドであり、搬送部114によって搬送されてきた用紙に対してインクを吐出することによって作像する。ここで、本実施の形態でが、記録する手段である記録部として記録ヘッド部112を用いているが、記録ヘッド部112は記録部の一例であり、記録可能な記録部であればいずれも用いることができる。
The
キャリッジ113は、記録ヘッド部112を用紙搬送方向に対して垂直な方向に移動させる。この動作によって主走査方向の画像が用紙に形成される。吸引フィン115は、インク吐出の際に用紙位置を安定させるためのものである。作像された用紙は排紙部16によって画像形成装置100の外部に排出される。
The
図2は、記録ヘッド部112の概略構成図である。プリンタ制御基板200より出力される各記録ヘッドへのクロック信号および印字データは、1本のFFCを伝送経路として、ヘッドリレー基板117に転送される。ヘッドリレー基板117は、プリンタ制御基板200から転送されてきたクロック信号および印字データを、記録ヘッドとしての、2つのモノクロヘッド118、119)および3つのカラーヘッド120のそれぞれに転送する。
FIG. 2 is a schematic configuration diagram of the
図2に示すように、カラーヘッド120は、C(シアン)、M(マゼンタ)、Y(イエロー)の3色で3ヘッドから構成され、モノクロヘッド118、119は、K1、K2(ブラック)の2ヘッドで構成され、このため、記録ヘッドは合計5ヘッド構成となっている。モノクロヘッド118,119を2ヘッドとしているのは、図面などのモノクロ線画のアウトプットが多い広幅プリンタでは、生産性を上げるためにモノクロ印字のときに2つのヘッドを稼働させて印字を行うためである。
As shown in FIG. 2, the
記録ヘッド118、119、120とヘッドリレー基板117は、互いに近傍のキャリッジ113上に配置されており、互いを接続する信号伝送経路は極力短いケーブルで接続されている。
The recording heads 118, 119, and 120 and the
一方、ヘッドリレー基板117とプリンタ制御基板200とを接続する信号伝送経路は、FFC111の1本で装置内部を這い回し、さらにはキャリッジ113の主走査方向の動作に追従できる長さが確保されている。
On the other hand, the signal transmission path that connects the
画像形成装置のような電子機器に対しては、各国でFCC、VCCI、EN55022等の電磁波ノイズに関する規制が存在しており、機器から発生する電磁波ノイズはそれら規制値以内に抑制する必要がある。 For electronic devices such as image forming apparatuses, regulations regarding electromagnetic wave noise such as FCC, VCCI, EN55022, etc. exist in each country, and electromagnetic noise generated from the apparatus must be suppressed within these regulatory values.
しばしば、長距離なクロック信号伝送経路が存在するシステムにおいては、上記の電磁波ノイズ規制値を超過することがある。本実施の形態の場合、FFC111は長く配回されており、その内部をクロック信号が転送されることによって、より強度なクロックからの放射電磁界による電磁波ノイズがFFC111から発生するため、上記規制値を超過してしまう。このため、FFC111から発生する電磁波ノイズを抑制する対策を施すことが必要となる。
Often, in a system in which a long-distance clock signal transmission path exists, the electromagnetic wave noise regulation value described above may be exceeded. In the case of the present embodiment, the
FFCなどのケーブルから発生する電磁波ノイズを抑制するために、フェライトコアを直接ケーブルに装着するという対策がありが、本実施の形態では、電磁波ノイズの発生源であるFFC111は、キャリッジ113の主走査方向への作像時の動作に追従して稼働するため、電磁波ノイズ抑制に有効となる位置にフェライトコアを装着ことが困難である。また、フェライトコアによる対策を行う場合には、フェライトコア部品の調達のためにコストが増大する。このため、本実施の形態では、以下に説明するように、FFC111内の信号線の配線とクロック信号の位相シフトによって、低コストで電磁波ノイズの抑制を図っている。
In order to suppress electromagnetic wave noise generated from a cable such as an FFC, there is a measure to directly attach a ferrite core to the cable. In this embodiment, the
図3は、プリンタ制御基板を主とした機能的構成を示すブロック図である。プリンタ制御基板200は、図3に示すように、水晶発振器201と、CPU209と、記録ヘッド制御ASIC(Application Specific Integrated Circuit)110とを備えている。
FIG. 3 is a block diagram showing a functional configuration mainly including a printer control board. As shown in FIG. 3, the
CPU209は、画像形成装置100の全体制御を司る。水晶発振器201は、クロック1(第1クロック信号)を発振させる。
The
記録ヘッド制御ASIC110は、記録ヘッド部112を制御する回路である。記録ヘッド制御ASICは、図3に示すように、画像処理部としてのプリンタ画像処理ロジック部204と、位相シフト処理部207と、5個のIOセルFF(Flip Flop)206206K1〜Yと、5個のシフトレジスタクロック生成部205K1〜Yとを備えている。
The recording head control ASIC 110 is a circuit that controls the
位相シフト処理部207は、クロック1を入力し、クロック1の位相を180°ずらしてクロック2を生成し出力する。位相シフト部207は、例えば、PLL(Phase Locked Loop)を用いる方法(一般的にPLLの機能の一部として位相シフト機能が含まれている)、信号遅延素子を複数個直列に接続して実現する方法、バッファを多段に接続して実現する方法等により、位相シフト処理を実現する。本実施の形態では、位相シフト処理の実現方法については、上記の方法のいずれかで行う他、任意の手法で実現することが可能である。
The phase
プリンタ画像処理ロジック部204は、クロック1を入力し、メモリコントローラ102から転送されてきた画像データを記録ヘッド(2つのモノクロヘッド118,119,3つのカラーヘッド120)ごとの画像データに展開して振り分け、クロック1に同期して、展開された各色用の印字データを出力する。
The printer image processing logic unit 204 receives the clock 1 and develops the image data transferred from the memory controller 102 into image data for each recording head (two
5個のIOセルFF206K1〜Y(以下、特に区別しない場合には、単に「IOセルFF206」という。)は、プリンタ画像処理ロジック部204から出力される記録ヘッド118,119,120ごとの印字データとクロック1とクロック2を入力する。そして、クロック1またはクロック2に同期して、各印字データをラッチしてヘッドリレー基板117に出力するフリップフロップである。
Five IO cells FF 206K1 to Y (hereinafter simply referred to as “IO cell FF 206” unless otherwise distinguished) are print data for each of the recording heads 118, 119, and 120 output from the printer image processing logic unit 204. Clock 1 and clock 2 are input. The flip-flop latches each print data and outputs it to the
5個のIOセルFF206は、5個の記録ヘッド118,119,120のそれぞれに対応して設けられている。すなわち、IOセルFF(K1)206K1は、モノクロヘッド(K1)118に対応し、IOセルFF(K2)206K2は、モノクロヘッド(K2)119に対応し、IOセルFF(M)206Mはマゼンタのカラーヘッド(M)に対応し、IOセルFF(C)206Cはシアンのカラーヘッド(C)に対応し、IOセルFF(Y)206Yはイエローのカラーヘッド(Y)に対応している。そして、5個のIOセルFF206K1〜Yは、それぞれ第2信号線でヘッドリレー基板117と接続されている。より具体的には、5個の第2信号線は、記録ヘッド118,119,120の図3に示す配置順序で、IOセルFF206K1〜Yに接続されている。
Five IO cells FF 206 are provided corresponding to each of the five recording heads 118, 119, and 120. That is, the IO cell FF (K1) 206K1 corresponds to the monochrome head (K1) 118, the IO cell FF (K2) 206K2 corresponds to the monochrome head (K2) 119, and the IO cell FF (M) 206M is magenta. Corresponding to the color head (M), the IO cell FF (C) 206C corresponds to the cyan color head (C), and the IO cell FF (Y) 206Y corresponds to the yellow color head (Y). The five IO cells FF206K1 to Y are each connected to the
また、IOセルFF206のうち、IOセルFF(K1)206K1、IOセルFF(M)206M、IOセルFF(C)206Cは、それぞれ第3信号線で水晶発振器201と接続されており、第3信号線を介してクロック1を入力する。そして、IOセルFF(K1)206K1、IOセルFF(M)206M、IOセルFF(C)206Cは、クロック1に同期して、モノクロヘッド118用の印字データ、マゼンタのカラーヘッド(M)用の印字データ、シアンのカラーヘッド(C)用の印字データをそれぞれヘッドリレー基板117に出力する。
Among the IO cells FF206, the IO cell FF (K1) 206K1, the IO cell FF (M) 206M, and the IO cell FF (C) 206C are connected to the
また、IOセルFF206のうち、IOセルFF(K2)206K2、IOセルFF(Y)206Yは、それぞれ第2信号線で位相シフト処理部207と接続されており、第4信号線を介してクロック1と180°位相がシフトされたクロック2を入力する。そして、IOセルFF(K2)206K2、IOセルFF(Y)206Yは、クロック2に同期して、モノクロヘッド119、イエローのカラーヘッド(Y)用の印字データをそれぞれヘッドリレー基板117に出力する。
Of the IO cells FF206, the IO cells FF (K2) 206K2 and the IO cells FF (Y) 206Y are each connected to the phase
すなわち、モノクロヘッド(K1)118、マゼンタのカラーヘッド(M)、シアンのカラーヘッド(C)120のそれぞれに対する印字データがIOセルFF206で同期化される際に使用されるクロック信号は、位相シフト処理されていないクロック1であり、モノクロヘッド(K2)119、イエローのカラーヘッド(Y)120に対する印字データが同期化されるクロック信号は、位相シフト処理部207でクロック1を180°位相シフトしたクロック2である。
That is, the clock signal used when the print data for the monochrome head (K1) 118, the magenta color head (M), and the cyan color head (C) 120 is synchronized by the IO cell FF 206 is phase-shifted. The clock signal that has not been processed, and the print data for the monochrome head (K2) 119 and the yellow color head (Y) 120 is synchronized, is phase-shifted by 180 ° by the phase
5個のシフトレジスタクロック生成部205K1,205K2,205M,205C,205Y(以下、区別する必要のない場合には、単に「シフトレジスタクロック生成部205」という。)は、印字データに付加するクロック信号を生成する。生成されるクロック信号は、生成元のクロック1あるいはクロック2を、印字データの転送に必要な数の分だけをゲートしたものであり、クロック1あるいはクロック2と同位相である。 Five shift register clock generation units 205K1, 205K2, 205M, 205C, and 205Y (hereinafter simply referred to as “shift register clock generation unit 205” when there is no need to distinguish them) are clock signals to be added to print data. Is generated. The generated clock signal is obtained by gating the generation source clock 1 or clock 2 by the number necessary for the transfer of print data, and is in phase with the clock 1 or clock 2.
5個のシフトレジスタクロック生成部205は、5個の記録ヘッド118,119,120のそれぞれに対応して設けられている。すなわち、シフトレジスタクロック生成部(K1)205K1は、モノクロヘッド(K1)118に対応し、シフトレジスタクロック生成部(K2)205K2は、モノクロヘッド(K2)119に対応し、シフトレジスタクロック生成部(M)205Mはマゼンタのカラーヘッド(M)に対応し、シフトレジスタクロック生成部(C)205Cはシアンのカラーヘッド(C)に対応し、シフトレジスタクロック生成部(Y)205Yはイエローのカラーヘッド(Y)に対応している。そして、5個のシフトレジスタクロック生成部205K1〜Yは、それぞれ第1信号線でヘッドリレー基板117と接続されている。より具体的には、5個の第1信号線は、記録ヘッド118,119,120の図3に示す配置順序で、シフトレジスタクロック生成部205K1〜Yに接続されている。
Five shift register clock generation units 205 are provided corresponding to the five recording heads 118, 119, and 120, respectively. That is, the shift register clock generation unit (K1) 205K1 corresponds to the monochrome head (K1) 118, the shift register clock generation unit (K2) 205K2 corresponds to the monochrome head (K2) 119, and the shift register clock generation unit ( M) 205M corresponds to a magenta color head (M), shift register clock generation unit (C) 205C corresponds to a cyan color head (C), and shift register clock generation unit (Y) 205Y corresponds to a yellow color head. Corresponds to (Y). Each of the five shift register clock generation units 205K1 to 205K1 is connected to the
そして、シフトレジスタクロック生成部(K1)205K1、シフトレジスタクロック生成部(M)205M、シフトレジスタクロック生成部(C)205Cは、それぞれクロック1を入力し、クロック1を、それぞれ、モノクロヘッド(K1)118用の用印字データ、カラーヘッド(M)用の印字データ、カラーヘッド(C)用の印字データの各転送に必要な数の分だけをゲートし、第1信号線を介してヘッドリレー基板117に転送する。
Then, the shift register clock generation unit (K1) 205K1, the shift register clock generation unit (M) 205M, and the shift register clock generation unit (C) 205C each input the clock 1, and each clock 1 is supplied to the monochrome head (K1). ) Only the necessary number of print data for 118, print data for the color head (M), and print data for the color head (C) are gated, and the head relay is connected via the first signal line. Transfer to
また、シフトレジスタクロック生成部(K2)205K2、シフトレジスタクロック生成部(Y)205Yは、それぞれクロック1の位相を180°シフトしたクロック2を入力し、クロック2を、それぞれ、モノクロヘッド(K2)119用の印字データ、カラーヘッド(Y)用の印字データの各転送に必要な数の分だけをゲートし、第1信号線を介してヘッドリレー基板117に転送する。
Further, the shift register clock generation unit (K2) 205K2 and the shift register clock generation unit (Y) 205Y each receive a clock 2 obtained by shifting the phase of the clock 1 by 180 °, and the clock 2 is supplied to the monochrome head (K2). Only the necessary number of print data for 119 and print data for the color head (Y) are gated and transferred to the
すなわち、印字データの同期化のためのクロックと同様に、モノクロヘッド(K1)118、カラーヘッド(M)、カラーヘッド(C)用の印字データに付加するクロックは、位相シフト処理されていないクロック1から生成され、モノクロヘッド2(K2)、イエローヘッド(Y)用の印字データに付加するクロックはクロック2から生成され、各第1信号線を介してヘッドリレー基板117に転送される。
That is, similarly to the clock for synchronizing the print data, the clock added to the print data for the monochrome head (K1) 118, the color head (M), and the color head (C) is a clock that has not undergone phase shift processing. The clock generated from 1 and added to the print data for the monochrome head 2 (K2) and yellow head (Y) is generated from the clock 2 and transferred to the
ここで、1本のFFC111は、上記5本の第1信号線、上記5本の第2信号線をそれぞれ平行に配線して含んでいる。このときのFFC111の信号アサインは、モノクロヘッド(K1)118用の第1信号線、モノクロヘッド(K2)119用の第1信号線、マゼンタのカラーヘッド(M)用の第1信号線で3本の組(第1グループ)で隣接させる。また、シアンのカラーヘッド(C)用の第1信号線、イエローのカラーヘッド(Y)用の第1信号線を2本の組(第2グループ)で隣接させる。
Here, one
すなわち、モノクロヘッド(K1)118、モノクロヘッド(K2)119、マゼンタのカラーヘッド(M)に対応する第1信号線の3本の組を、記録ヘッド制御ASIC204およびヘッドリレー基板117の隣接した端子にアサインする。また、シアンのカラーヘッド(C)、イエロー用のパラ−ヘッド(Y)に対応する第1信号線の2本の組を、記録ヘッド制御ASIC204およびヘッドリレー基板117の隣接した端子にアサインする。ここで、隣接とは、複数のクロック信号をFFC111の番線が連続するようにアサインする意である。
That is, three sets of first signal lines corresponding to the monochrome head (K1) 118, the monochrome head (K2) 119, and the magenta color head (M) are connected to adjacent terminals of the recording head control ASIC 204 and the
そして、上述したとおり、3本の組において、モノクロヘッド(K1)118用の第1信号線、マゼンタのカラーヘッド(M)用の第1信号線を介して、位相シフトされていないクロック1が転送され、モノクロヘッド(K2)119用の第1信号線を介して、位相シフトされたクロック2が転送される。 As described above, in the three sets, the clock 1 that is not phase-shifted is transmitted via the first signal line for the monochrome head (K1) 118 and the first signal line for the magenta color head (M). Then, the phase-shifted clock 2 is transferred via the first signal line for the monochrome head (K2) 119.
また、2本の組において、シアンのカラーヘッド(C)用の第1信号線を介して、位相シフトされていないクロック1が転送され、イエローのカラーヘッド(Y)用の第1信号線を介して位相シフトされたクロック2が転送される。 In the two sets, the clock 1 that is not phase-shifted is transferred via the first signal line for the cyan color head (C), and the first signal line for the yellow color head (Y) is transmitted. Through which the phase-shifted clock 2 is transferred.
このため、3本の組、2本の組のそれぞれにおいて、互いの第1信号線を介して転送されるクロック信号から発生している放射電磁界の電磁界成分の打ち消し合い効果が生じる。このため、基本波及び外部輻射電磁波が低減することによって、FFC111から発生する電磁波ノイズを低減することができる。 For this reason, in each of the three sets and the two sets, there is an effect of canceling out the electromagnetic field components of the radiated electromagnetic field generated from the clock signals transferred via the first signal lines. For this reason, the electromagnetic wave noise which generate | occur | produces from FFC111 can be reduced by reducing a fundamental wave and an external radiation electromagnetic wave.
第3信号線のアサインについても、モノクロヘッド(K1)118用の第3信号線、モノクロヘッド(K2)119用の第4信号線、マゼンタのカラーヘッド(M)用の第3信号線で3本の組(ペア)で隣接させる。また、シアンのカラーヘッド(C)用の第3信号線、イエローのカラーヘッド(Y)用の第4信号線を2本の組(ペア)で隣接させる。 The third signal line is assigned 3 for the third signal line for the monochrome head (K1) 118, the fourth signal line for the monochrome head (K2) 119, and the third signal line for the magenta color head (M). Adjacent each other in pairs of books. The third signal line for the cyan color head (C) and the fourth signal line for the yellow color head (Y) are adjacent to each other in two pairs.
そして、上述したとおり、3本の組において、モノクロヘッド(K1)118用の第3信号線、マゼンタのカラーヘッド(M)用の第3信号線を介して、位相シフトされていないクロック1が転送され、モノクロヘッド(K2)119用の第4信号線を介して、位相シフトされたクロック2が転送される。 As described above, in the set of three, the clock 1 that is not phase-shifted is transmitted via the third signal line for the monochrome head (K1) 118 and the third signal line for the magenta color head (M). Then, the phase-shifted clock 2 is transferred via the fourth signal line for the monochrome head (K2) 119.
また、2本の組において、シアンのカラーヘッド(C)用の第3信号線を介して、位相シフトされていないクロック1が転送され、イエローのカラーヘッド(Y)用の第4信号線を介して位相シフトされたクロック2が転送される。 Further, in the two sets, the clock 1 which is not phase-shifted is transferred via the third signal line for the cyan color head (C), and the fourth signal line for the yellow color head (Y) is transmitted. Through which the phase-shifted clock 2 is transferred.
このため、3本の組、2本の組のそれぞれにおいて、互いの第3信号線を介して転送されるクロック信号から発生している放射電磁界の電磁界成分の打ち消し合い効果が生じる。このため、基本波及び外部輻射電磁波が低減することによって、プリンタ制御基板200から発生する電磁波ノイズを低減することができる。
For this reason, in each of the three sets and the two sets, there is an effect of canceling out the electromagnetic field components of the radiated electromagnetic field generated from the clock signals transferred via the third signal lines. For this reason, electromagnetic wave noise generated from the
ヘッドリレー基板117に入力された各ヘッドの印字データ及びクロック信号は、各記録ヘッド118,119,120へとそれぞれに振り分けられて転送される。
The print data and clock signal of each head input to the
このように本実施の形態では、第1信号線、第3信号線および第4信号線を3本の組(第1グループ)もしくは2本の組(第2グループ)で隣接するようにアサインし、これら3本の組、2本の組のうち1本の信号線を介して転送されるクロック2が、隣接する他の信号線を介して転送されるクロック1を180°位相シフトさせたものとすることで、互いのクロック信号から発生している放射電磁界の電磁界成分の打ち消し合いにより、FFC111やプリンタ制御基板200からの電磁波ノイズ発生を低減することができる。
As described above, in this embodiment, the first signal line, the third signal line, and the fourth signal line are assigned to be adjacent in three sets (first group) or two sets (second group). The clock 2 transferred through one signal line of these three sets and two sets is obtained by phase-shifting the clock 1 transferred through another adjacent signal line by 180 °. Thus, generation of electromagnetic wave noise from the
なお、3本の組の第1信号線のクロック信号(モノクロヘッドK1、モノクロヘッドK2、マゼンタのカラーヘッド)を隣接してアサインする際には、180°位相シフトされているクロック2が転送されるモノクロヘッドK2用の第1信号線を、位相シフトされていないクロック1が転送されるモノクロヘッドK1、マゼンタのカラーヘッド(M)に対応した第1信号線を挟むように真中にアサインすることが、電磁波ノイズ低減効果には好適である。 When the clock signals (monochrome head K1, monochrome head K2, magenta color head) of the three sets of first signal lines are assigned adjacent to each other, the clock 2 phase-shifted by 180 ° is transferred. The first signal line for the monochrome head K2 is assigned to the middle so as to sandwich the first signal line corresponding to the monochrome head K1 to which the clock 1 that is not phase-shifted and the magenta color head (M) are transferred. However, it is suitable for the electromagnetic noise reduction effect.
(変形例1)
記録ヘッド部112へ出力するクロック信号は、印字データの転送期間中のみ出力する必要があり、記録ヘッド118,119,120が決められたノズル数分の印字データをラッチするための立ち上がりエッジが必要となる。この立ち上がりエッジは、印字データ数より少なくても、多くても、正しく記録ヘッド部112へデータを転送することができなくなる。
(Modification 1)
The clock signal output to the
180°の位相差が生じているクロック1,クロック2同士は互いの放射電磁界の電磁界成分を打ち消し合うが、いずれか一方が出力していない場合には、電磁界成分の打ち消し合いは期待できなくなる。 Clocks 1 and 2 having a phase difference of 180 ° cancel each other's electromagnetic field components of the radiated electromagnetic field, but if either one does not output, cancellation of the electromagnetic field components is expected become unable.
図4は、実施の形態1の変形例1におけるシフトレジスタクロック出力のタイミングチャートである。このため、本変形例では、シフトレジスタクロック生成部205によって、印字データのタイミングを、図4に示すように、各記録ヘッドで、できる限り重複した期間を設けるように制御する。これにより、電磁界成分の打ち消し合い効果は最大となり、さらなる電磁波ノイズの発生を低減することができる。 FIG. 4 is a timing chart of shift register clock output in the first modification of the first embodiment. Therefore, in the present modification, the shift register clock generation unit 205 controls the print data timing so as to provide as much overlapping periods as possible in each recording head, as shown in FIG. Thereby, the effect of canceling out the electromagnetic field components is maximized, and the generation of further electromagnetic noise can be reduced.
(変形例2)
印字データを、変形例1のタイミングでIOセルFF206から記録ヘッド部120に転送した場合、各記録ヘッド118,119,120は同時のタイミングで印字データを受信する必要がある。各記録ヘッド118,119,120で、インクの吐出タイミングが同時であれば問題ないが、画質向上のために、各記録ヘッド118,119,120で吐出タイミングをずらしている場合がある。タイミングのずれが必要な場合、インク吐出のタイミングまでに印字データの転送が終了していることが必要なため、印字データ転送もそれぞれの記録ヘッドに合わせて時間のずれが必要な場合が生じる。
(Modification 2)
When the print data is transferred from the IO cell FF 206 to the
このため、本変形例では、図5に示すように、プリンタ画像処理ロジック部504から各IOセルFF206に対してラッチ信号(LATCH)を送出することにより、印字データ及びラッチ信号を各記録ヘッド118,119,120のインク吐出タイミングに合わせて時間のずれを生じさせて、クロック信号(クロック1、クロック2)を常時出力できるように構成している。
Therefore, in the present modification, as shown in FIG. 5, the printer image processing logic unit 504 sends a latch signal (LATCH) to each IO cell FF 206, whereby print data and latch signal are sent to each
図6は、実施の形態1の変形例2のクロック信号(シフトレジスタクロックからの出力)とラッチ信号の出力のタイミングチャートである。図6に示すように、クロック信号を常時出力することで、180°の位相差のクロック1,クロック2同士は常時に放射電磁界の電磁界成分を打ち消し合って、FFC111から発生する電磁波ノイズをより低減することができる。
FIG. 6 is a timing chart of the clock signal (output from the shift register clock) and the output of the latch signal according to the second modification of the first embodiment. As shown in FIG. 6, by constantly outputting the clock signal, the clock 1 and clock 2 having a phase difference of 180 ° always cancel each other out of the electromagnetic field component of the radiated electromagnetic field, and electromagnetic noise generated from the
(変形例3)
図7は、実施の形態1の変形例3のプリンタ制御基板700とヘッドリレー基板717とを接続する第1信号線、第2信号線の配線図である。本変形例では、実施の形態1と同様に、モノクロヘッド(K1)118用の第1信号線、モノクロヘッドK2用の第1信号線、マゼンタのカラーヘッド(M)用の第1信号線を3本の組とし、モノクロヘッドK2用の第1信号線を介して転送されるクロック信号をクロック2としている。また、シアンのカラーヘッド(C)用の第1信号線、イエローのカラーヘッド(Y)用の第1信号線を2本の組とし、イエローのカラーヘッド(Y)用の第1信号線を介して転送されるクロック信号をクロック2としている。
(Modification 3)
FIG. 7 is a wiring diagram of the first signal line and the second signal line that connect the
本変形例では、図7に示すように、プリンタ制御基板700、ヘッドリレー基板717のそれぞれのコネクタと端子の間で、モノクロヘッド(K1)118、モノクロヘッド(K2)119、マゼンタのカラーヘッド(M)のそれぞれに対応する第1信号線を3本の組として両端を挟むようグランドパターンを配回し接地する。また、プリンタ制御基板700、ヘッドリレー基板717のそれぞれのコネクタと端子の間で、シアンのカラーヘッド(C)、イエローのカラーヘッド(Y)のそれぞれに対応する第1信号線を2本の組として両端を挟むようグランドパターンを配回し接地する。
In this modification, as shown in FIG. 7, a monochrome head (K1) 118, a monochrome head (K2) 119, and a magenta color head (between the connectors and terminals of the
これにより、FFC111内の第1信号線を伝搬するクロック1,クロック2の放射電磁界に対するシールド効果が向上し、FFC111から発生する電磁波ノイズを抑制することができる。
Thereby, the shielding effect with respect to the radiated electromagnetic field of the clocks 1 and 2 propagating through the first signal line in the
(変形例4)
図8は、実施の形態1の変形例4のプリンタ制御基板700とヘッドリレー基板717とを接続する第1信号線、第2信号線の配線図である。
(Modification 4)
FIG. 8 is a wiring diagram of the first signal line and the second signal line that connect the
本変形例では、図8に示すように、FFC111の信号アサインにおいて、3本の組の第1信号線及び2本の組の第1信号線のそれぞれにおいて、プリンタ制御基板700の記録ヘッド制御ASIC204の出力端子からヘッドリレー基板717のヘッドドライバ入力端子までの転送経路上で、ヘッドリレー基板717側に終端抵抗820を設けている。
In this modification, as shown in FIG. 8, in the signal assignment of the
終端抵抗820を設けることによって、FFC111の伝送経路のインピーダンスが安定し、さらにクロック信号の不要反射を防ぐことが可能となり、各クロック信号から発生する放射電磁界のレベルが安定する。これにより、放射電磁界の電磁界成分の打ち消し合い効果も向上し、FFC111から発生する電磁波ノイズをより抑制することができる。
By providing the
また、本変形例では、終端抵抗820の抵抗値をそれぞれ異なった値に設定している。これにより、放射電磁界の電磁界成分の打ち消し合い効果を向上させ、FFC111から発生する電磁波ノイズを、さらに抑制することができる。
In this modification, the resistance value of the
この場合、終端抵抗820の抵抗値を、FFC111の長さ、配回し場所、プリンタ制御基板700、ヘッドリレー基板717のパターン長さ等の条件によって変更するように構成すればよい。例えば、オーバーシュート、アンダーシュートが多い場合や、不要反射が多いような場合は、終端抵抗820の抵抗値を高い値に設定することにより、オーバーシュート、アンダーシュート、不要反射を除去することができ、これによって、クロック信号から輻射される放射電磁界は安定したレベルとなり、放射電磁界の電磁界成分の打ち消し合い効果を向上させ、FFC111から発生する電磁波ノイズを、さらに抑制することができる。
In this case, the resistance value of the
また、3本の組の第1信号線にアサインされているクロック信号においては、そのうちの2本は第1信号線にアサインされているクロック信号(クロック1)は同位相であり、残り1本の第1信号線にアサインされているクロック信号(クロック2)は、クロック1と180°位相がシフトされている。これら3本の第1信号線のクロック信号から発生する放射電磁界の電磁界成分を打ち消し合わせる効果を最大限にするためには、同位相の2本の第1信号線にアサインされたクロック1から発生する放射電磁界と、180°の位相差のクロック2からの発生する放射電磁界を同じレベルにすることが必要がある。 In addition, among the clock signals assigned to the first signal line in the set of three, two of them are the same in phase with the clock signal (clock 1) assigned to the first signal line, and the remaining one. The clock signal (clock 2) assigned to the first signal line is shifted in phase from the clock 1 by 180 °. In order to maximize the effect of canceling out the electromagnetic field components of the radiated electromagnetic field generated from the clock signals of these three first signal lines, the clock 1 assigned to the two first signal lines having the same phase. Therefore, it is necessary that the radiated electromagnetic field generated from the clock 2 and the radiated electromagnetic field generated from the clock 2 having a phase difference of 180 ° have the same level.
このため、本変形例では、各終端抵抗820の抵抗値を、同位相のクロック1がアサインされた2本の第1信号線の終端抵抗820の抵抗値に対して、クロック2がアサインされた1本の第1信号線の終端抵抗820の抵抗値を1/2に構成する。例えば、本変形例において、モノクロヘッド(K1)118、マゼンタのカラーヘッド(M)に対応する第1信号線の終端抵抗820の抵抗値を1KΩにし、、モノクロヘッド(K2)119に対応する第1信号線の終端抵抗820の抵抗値を500Ωに構成すればよい。
For this reason, in this modification, the resistance value of each
このように、各記録ヘッド118,119,120に対応する第1信号線の終端抵抗の抵抗値を異なる値とすることにより、各クロック信号の外部輻射電磁波の打ち消し合い効果を最大限に向上させることができ、FFC111から発生する電磁波ノイズの低減効果をさらに向上させることができる。
In this way, by setting the resistance values of the termination resistors of the first signal lines corresponding to the recording heads 118, 119, and 120 to different values, the effect of canceling out the external radiated electromagnetic waves of the clock signals is maximized. The effect of reducing electromagnetic wave noise generated from the
さらに、本変形例では、プリンタ制御基板700及びヘッドリレー基板717のPCBパターンに放射電磁界をシールドするためのグランドパターンを設けている。すなわち、図8に示すように、プリンタ制御基板700、ヘッドリレー基板717のそれぞれのコネクタと端子の間で、モノクロヘッド(K1)118、モノクロヘッド(K2)119、マゼンタのカラーヘッド(M)のそれぞれに対応する第1信号線を3本の組として両端を挟むようグランドパターンを配回し接地する。また、プリンタ制御基板700、ヘッドリレー基板717のそれぞれのコネクタと端子の間で、シアンのカラーヘッド(C)、イエローのカラーヘッド(Y)のそれぞれに対応する第1信号線を2本の組として両端を挟むようグランドパターンを配回し接地する。
Further, in this modification, a ground pattern for shielding the radiated electromagnetic field is provided on the PCB patterns of the
これにより、変形例3と同様に、グランドシールド効果がさらに向上し、FFC111から発生する電磁波ノイズのさらなる低減を図ることができる。
As a result, like the third modification, the ground shield effect can be further improved, and the electromagnetic noise generated from the
また、本変形例では、実施の形態1と同様に、モノクロヘッド(K1)118、モノクロヘッド(K2)119、マゼンタのカラーヘッド(M)に対応する第1信号線の3本の組を、記録ヘッド制御ASIC204およびヘッドリレー基板717の隣接した端子にアサインする。また、シアンのカラーヘッド(C)、イエロー用のパラ−ヘッド(Y)に対応する第1信号線の2本の組を、記録ヘッド制御ASIC204およびヘッドリレー基板717の隣接した端子にアサインする。 In the present modification, as in the first embodiment, a set of three first signal lines corresponding to the monochrome head (K1) 118, the monochrome head (K2) 119, and the magenta color head (M) The recording head control ASIC 204 and the head relay board 717 are assigned to adjacent terminals. Also, two sets of first signal lines corresponding to the cyan color head (C) and the yellow para-head (Y) are assigned to adjacent terminals of the recording head control ASIC 204 and the head relay board 717.
これによって、各クロック信号のPWBパターンの隣接距離を接近させることが容易となり、また、等長配線も容易となるため、さらにグランドパターンによるシールド効果が向上し、FFC111から発生する電磁波ノイズのさらなる低減を図ることができる。
As a result, the adjacent distances of the PWB patterns of each clock signal can be easily approached, and equal-length wiring is also facilitated. Therefore, the shielding effect by the ground pattern is further improved, and the electromagnetic noise generated from the
(実施の形態2)
図9は、実施の形態2のプリンタ制御基板を主とした機能的構成を示すブロック図である。プリンタ制御基板900は、図9に示すように、水晶発振器201と、CPU209と、記録ヘッド制御ASIC910とを備えている。ここで、水晶発振器201と、CPU209の機能、構成については実施の形態1と同様である。
(Embodiment 2)
FIG. 9 is a block diagram illustrating a functional configuration mainly including the printer control board according to the second embodiment. As shown in FIG. 9, the printer control board 900 includes a
記録ヘッド制御ASIC910は、記録ヘッド部112を制御する回路である。記録ヘッド制御ASICは、図3に示すように、画像処理部としてのプリンタ画像処理ロジック部204と、PLL回路208と、2つの位相シフト処理部207a,207bと、5個のIOセルFF206K1〜Yと、5個のシフトレジスタクロック生成部205K1〜Yとを備えている。
The recording
ここで、プリンタ画像処理ロジック部204と、IOセルFF206、シフトレジスタクロック生成部205の機能および構成は、実施の形態1と同様である。 Here, the functions and configurations of the printer image processing logic unit 204, the IO cell FF 206, and the shift register clock generation unit 205 are the same as those in the first embodiment.
水晶発振器201で生成されたクロック1は、プリンタ画像処理ロジック部204と、IOセルFF(K1)206K1と、IOセルFF(M)206Mと、シフトレジスタクロック生成部(K1)205K1と、シフトレジスタクロック生成部(M)205Mと、位相シフト処理部207aと、PLL208に出力される。
The clock 1 generated by the
PLL回路208(以下、「PLL208」という。)は、リファレンスクロックとしてクロック1を入力して、クロック1の周波数を逓倍した周波数で同期発振してクロック3を出力する。周波数逓倍されたクロック3は、位相シフト処理部207bとIOセルFF(C)206Cとシフトレジスタクロック生成部(C)205Cとに入力される。
The PLL circuit 208 (hereinafter referred to as “PLL 208”) receives the clock 1 as a reference clock, and oscillates synchronously at a frequency obtained by multiplying the frequency of the clock 1, and outputs the
位相シフト処理部207aは、クロック1を入力し、クロック1の位相を180°ずらしてクロック2を生成し、クロック2を、IOセルFF(K2)206K2と、シフトレジスタクロック生成部(K2)205K2に出力する。 The phase shift processing unit 207a receives the clock 1, generates the clock 2 by shifting the phase of the clock 1 by 180 °, generates the clock 2 as the IO cell FF (K2) 206K2, and the shift register clock generation unit (K2) 205K2. Output to.
位相シフト処理部207bは、PLL208からクロック3を入力し、クロック3の位相を180°ずらしてクロック4を生成し、クロック4を、IOセルFF(Y)206Yと、シフトレジスタクロック生成部(Y)205Yに出力する。
The phase shift processing unit 207b receives the
本実施の形態では、実施の形態1と同様に、モノクロヘッド(K1)118、モノクロヘッド(K2)119、マゼンタのカラーヘッド(M)に対応する第1信号線の3本の組を、記録ヘッド制御ASIC204およびヘッドリレー基板717の隣接した端子にアサインしている。 In the present embodiment, as in the first embodiment, three sets of first signal lines corresponding to the monochrome head (K1) 118, the monochrome head (K2) 119, and the magenta color head (M) are recorded. The head control ASIC 204 and the head relay board 717 are assigned to adjacent terminals.
そして、3本の組において、モノクロヘッド(K1)118用の第1信号線、マゼンタのカラーヘッド(M)用の第1信号線を介して、位相シフトされていないクロック1が転送され、モノクロヘッド(K2)119用の第1信号線を介して、位相シフト処理部207aによって、クロック1を180°位相シフトされたクロック2が転送される。第3信号線についても同様である。 In the three sets, the clock 1 that is not phase-shifted is transferred via the first signal line for the monochrome head (K1) 118 and the first signal line for the magenta color head (M), and the monochrome signal is transferred. Through the first signal line for the head (K2) 119, the clock 2 obtained by phase shifting the clock 1 by 180 ° is transferred by the phase shift processing unit 207a. The same applies to the third signal line.
また、シアンのカラーヘッド(C)、イエロー用のパラ−ヘッド(Y)に対応する第1信号線の2本の組を、記録ヘッド制御ASIC204およびヘッドリレー基板717の隣接した端子にアサインしている。 Also, two sets of first signal lines corresponding to the cyan color head (C) and the yellow para-head (Y) are assigned to adjacent terminals of the recording head control ASIC 204 and the head relay board 717. Yes.
そして、2本の組において、シアンのカラーヘッド(C)用の第1信号線を介して、クロック3が転送され、イエローのカラーヘッド(Y)用の第1信号線を介して、位相シフト処理部207bによってクロック3を180°位相シフトされたクロック4が転送される。第3信号線についても同様である。
In the two sets, the
このため、実施の形態1と同様に、3本の組、2本の組のそれぞれにおいて、互いの第1信号線を介して転送されるクロック信号から発生している放射電磁界の電磁界成分の打ち消し合い効果が生じる。このため、基本波及び外部輻射電磁波が低減することによって、FFC111やプリンタ制御基板900から発生する電磁波ノイズを低減することができる。
Therefore, as in the first embodiment, the electromagnetic field component of the radiated electromagnetic field generated from the clock signals transferred via the first signal lines in each of the three sets and the two sets This cancels out the effect. For this reason, electromagnetic wave noise generated from the
また、本実施の形態では、2本の組の第1信号線および第3信号線を介して転送されるクロック3、クロック4のクロック信号周波数を、PLL208により、3本の組の第1信号線および第3信号線を介して転送されるクロック1、クロック2のクロック信号周波数と異ならせることによって、それぞれの組の電磁波ノイズは周波数帯域が異なり、2系統の第1信号線、第3信号線の組で電磁波ノイズが加算されることがなくなる。このため、本実施の形態によれば、FFC111やプリンタ制御基板900から発生する電磁波ノイズのさらなる低減を図ることができる。
In the present embodiment, the clock signal frequencies of the
ここで、2つの組のクロック信号周波数を異ならせるために、PLL208によりクロック1の周波数を逓倍する場合には、出力周波数差が0.12MHz以上となるように構成することができる。電磁波ノイズ強度の規格値(EMC規格値)は、実際の使用での通信機器の帯域幅をもとに定められており、2つの組のクロック信号周波数が、この帯域幅である0.12MHz以上の差があれば、単独の周波数とみなされなくなる、2つの組の周波数帯のクロック信号による電磁波ノイズのスペクトラムが加算されることがなくなり、電磁波ノイズ測定値の低減を図ることができる。 Here, when the frequency of the clock 1 is multiplied by the PLL 208 in order to make the two sets of clock signal frequencies different, the output frequency difference can be set to 0.12 MHz or more. The standard value of electromagnetic wave noise intensity (EMC standard value) is determined based on the bandwidth of the communication device in actual use, and two sets of clock signal frequencies are 0.12 MHz or more which is this bandwidth. If there is a difference between them, the spectrum of the electromagnetic wave noise caused by the clock signals of the two sets of frequency bands that are not considered as a single frequency is not added, and the measured value of the electromagnetic wave noise can be reduced.
上記実施の形態1とその変形例、および実施の形態2では、3本の組の第1信号線と2本の組の第1信号線とを一つのFFC111に配線した構成を例にあげて説明したが、3本の組の第1信号線を単一のFFCに配線し、2本の組の第1信号線を別のFFCに配線して、2つのFFCによりプリンタ制御基板とヘッドリレー基板とを接続するように構成してもよい。この場合には、FFCから発生する電磁波ノイズをさらに低減することが可能となる。
In the first embodiment and the modification thereof, and the second embodiment, a configuration in which three sets of first signal lines and two sets of first signal lines are wired to one
上記実施の形態1とその変形例、および実施の形態2では、プリンタ制御基板とヘッドリレー基板をFFC111で接続し、FFC111内で複数の第1信号線、複数の第2信号線を平行に配線して含める構成を例にあげて説明したが、プリンタ制御基板とヘッドリレー基板を接続するケーブルは、平行に配線可能な複数の第1信号線、複数の第2信号線を含むハーネス等であればよく、FFC111に限定されるものではない。
In the first embodiment, the modification thereof, and the second embodiment, the printer control board and the head relay board are connected by the
また、上記実施の形態では、電気機器として画像形成装置を例にあげて説明したが、画像形成装置以外の電気機器において2つの処理部を信号線を含むケーブルで接続した場合にも上記実施の形態を適用することができる。 In the above-described embodiment, the image forming apparatus is described as an example of the electrical apparatus. However, in the electrical apparatus other than the image forming apparatus, when the two processing units are connected with a cable including a signal line, the above-described embodiment is also performed. Forms can be applied.
101 ホストPC
102 メモリコントローラ
103 プリンタインタフェース
105 HDD
106 操作パネル
107 スキャナ
110,510,910 記録ヘッド制御ASIC
111 フレキシブルフラットケーブル(FFC)
112 記録ヘッド部
113 キャリッジ
114 搬送部
115 吸引フィン
116 排紙部
117,717 ヘッドリレー基板
118,119 モノクロヘッド
120 カラーヘッド
121,122,123 ヘッドIF基板
200,500,700,900 プリンタ制御基板
201 水晶発振器
204 プリンタ画像処理ロジック部
205,205K1,205K2,205M,205C,205Y シフトレジスタクロック生成部
206,206K1,206K2,206M,206C,206Y IOセルFF
207,207a,207b 位相シフト処理部
208 PLL
209 CPU
101 Host PC
102 Memory controller 103
106 Operation panel 107
111 Flexible flat cable (FFC)
DESCRIPTION OF
207, 207a, 207b Phase shift processing unit 208 PLL
209 CPU
Claims (8)
前記複数の記録ヘッドごとに複数の印字データを生成する制御部と、
前記記録部と前記制御部とを接続し、かつ前記複数の記録ヘッドに対応し、互いに平行に配線された複数の第1信号線と、前記記録部と前記制御部とを接続し、かつ前記複数の記録ヘッドに対応し、前記複数の第1信号線とは離れて設けられ、互いに平行に配線された複数の第2信号線と、を有する接続ケーブルと、
第1クロック信号を発生するクロック発生器と、を備え、
前記制御部は、
前記第1クロック信号に同期して、入力された印刷対象の画像データを前記複数の印字データに展開する画像処理部と、
前記第1クロック信号の位相と180°ずれるように前記第1クロック信号の位相をシフトした第2クロック信号を生成する位相シフト部と、
前記第1クロック信号と前記第2クロック信号とを、前記複数の第1信号線を介して前記記録部に転送するクロック転送部と、を備え、
前記複数の記録ヘッドは、前記第1クロック信号または前記第2クロック信号に同期して、前記制御部から前記複数の第2信号線を介して受信した前記印字データを印字し、
前記複数の第1信号線は、前記複数の記録ヘッドの配置順に対応して隣接して割り当てられ、かつ互いに隣接する複数の第1信号線が前記第1クロック信号と前記第2クロック信号とを隣接する第1信号線で転送するように前記接続ケーブル内で配線されており、
前記記録部は、前記複数の第1信号線のそれぞれに対して接続された複数の終端抵抗を備え、
前記複数の終端抵抗のそれぞれは、互いに抵抗値が異なる、
ことを特徴とする画像形成装置。 A recording unit having a plurality of recording heads for printing print data;
A controller that generates a plurality of print data for each of the plurality of recording heads;
Connecting the recording unit and the control unit, and corresponding to the plurality of recording heads, connecting a plurality of first signal lines wired in parallel to each other, the recording unit and the control unit, and corresponding to a plurality of recording heads, the provided apart from the plurality of first signal lines, and a connection cable having a plurality of second signal lines arranged parallel to each other physicians, and
A clock generator for generating a first clock signal,
The controller is
An image processing unit that develops input image data to be printed into the plurality of print data in synchronization with the first clock signal;
A phase shift unit that generates a second clock signal in which the phase of the first clock signal is shifted so as to be shifted from the phase of the first clock signal by 180 °;
A clock transfer unit that transfers the first clock signal and the second clock signal to the recording unit via the plurality of first signal lines;
The plurality of recording heads print the print data received from the control unit via the plurality of second signal lines in synchronization with the first clock signal or the second clock signal;
The plurality of first signal lines are allocated adjacent to each other in correspondence with the arrangement order of the plurality of recording heads, and the plurality of first signal lines adjacent to each other pass the first clock signal and the second clock signal. It is wired in the connection cable so as to transfer with the adjacent first signal line,
The recording unit includes a plurality of termination resistors connected to each of the plurality of first signal lines,
Each of the plurality of termination resistors has a resistance value different from each other.
An image forming apparatus.
前記複数の記録ヘッドごとに複数の印字データを生成する制御部と、
前記記録部と前記制御部とを接続し、かつ前記複数の記録ヘッドに対応し、互いに平行に配線された複数の第1信号線と、前記記録部と前記制御部とを接続し、かつ前記複数の記録ヘッドに対応し、前記複数の第1信号線とは離れて設けられ、互いに平行に配線された複数の第2信号線と、を有する接続ケーブルと、
第1クロック信号を発生するクロック発生器と、を備え、
前記制御部は、
前記第1クロック信号に同期して、入力された印刷対象の画像データを前記複数の印字データに展開する画像処理部と、
前記第1クロック信号の位相と180°ずれるように前記第1クロック信号の位相をシフトした第2クロック信号を生成する位相シフト部と、
前記第1クロック信号と前記第2クロック信号とを、前記複数の第1信号線を介して前記記録部に転送するクロック転送部と、を備え、
前記複数の記録ヘッドは、前記第1クロック信号または前記第2クロック信号に同期して、前記制御部から前記複数の第2信号線を介して受信した前記印字データを印字し、
前記複数の第1信号線は、前記複数の記録ヘッドの配置順に対応して隣接して割り当てられ、かつ互いに隣接する第1グループの複数の第1信号線と、互いに隣接する第2グループの複数の第1信号線とを有し、前記第1グループの複数の第1信号線と前記第2グループの複数の第1信号線とは、それぞれ、前記第1クロック信号と前記第2クロック信号とを隣接する第1信号線で転送するように前記接続ケーブル内で配線されており、
前記第1グループの複数の第1信号線を挟み、かつ前記第2グループの複数の第1信号線を挟むようにグランドパターンが配線され、前記グランドパターンが前記クロック転送部側と前記記録部側で接地されている、
ことを特徴とする画像形成装置。 A recording unit having a plurality of recording heads for printing print data;
A controller that generates a plurality of print data for each of the plurality of recording heads;
Connecting the recording unit and the control unit, and corresponding to the plurality of recording heads, connecting a plurality of first signal lines wired in parallel to each other, the recording unit and the control unit, and corresponding to a plurality of recording heads, the provided apart from the plurality of first signal lines, and a connection cable having a plurality of second signal lines arranged parallel to each other physicians, and
A clock generator for generating a first clock signal,
The controller is
An image processing unit that develops input image data to be printed into the plurality of print data in synchronization with the first clock signal;
A phase shift unit that generates a second clock signal in which the phase of the first clock signal is shifted so as to be shifted from the phase of the first clock signal by 180 °;
A clock transfer unit that transfers the first clock signal and the second clock signal to the recording unit via the plurality of first signal lines;
The plurality of recording heads print the print data received from the control unit via the plurality of second signal lines in synchronization with the first clock signal or the second clock signal;
The plurality of first signal lines are allocated adjacent to each other in correspondence with the arrangement order of the plurality of recording heads, and the plurality of first signal lines of the first group adjacent to each other and the plurality of first signal lines adjacent to each other. The first signal lines of the first group and the plurality of first signal lines of the second group are respectively the first clock signal and the second clock signal. Is routed in the connection cable so as to be transferred by the adjacent first signal line,
A ground pattern is wired so as to sandwich the plurality of first signal lines of the first group and the plurality of first signal lines of the second group, and the ground patterns are arranged on the clock transfer unit side and the recording unit side. Grounded at,
An image forming apparatus.
前記複数の記録ヘッドごとに複数の印字データを生成する制御部と、
前記記録部と前記制御部とを接続し、かつ前記複数の記録ヘッドに対応し、互いに平行に配線された複数の第1信号線と、前記記録部と前記制御部とを接続し、かつ前記複数の記録ヘッドに対応し、前記複数の第1信号線とは離れて設けられ、互いに平行に配線された複数の第2信号線と、を有する接続ケーブルと、
第1クロック信号を発生するクロック発生器と、を備え、
前記制御部は、
前記第1クロック信号に同期して、入力された印刷対象の画像データを前記複数の印字データに展開する画像処理部と、
前記第1クロック信号の位相と180°ずれるように前記第1クロック信号の位相をシフトした第2クロック信号を生成する位相シフト部と、
前記第1クロック信号と前記第2クロック信号とを、常時、前記複数の第1信号線を介して前記記録部に転送するクロック転送部と、
前記複数の記録ヘッドのそれぞれに対応して設けられ、前記クロック発生器と複数の第3信号線のそれぞれで接続され、前記クロック発生器から前記複数の第3信号線を介して前記第1クロック信号を入力し、前記位相シフト部と複数の第4信号線のそれぞれで接続され、前記位相シフト部から前記複数の第4信号線を介して前記第2クロック信号を入力し、対応する前記記録ヘッドと前記複数の第2信号線のそれぞれで接続された複数の入出力制御部と、を備え、
前記複数の第1信号線は、前記複数の記録ヘッドの配置順に対応して隣接して割り当てられ、かつ互いに隣接する複数の第1信号線が前記第1クロック信号と前記第2クロック信号とを隣接する第1信号線で転送するように前記接続ケーブル内で配線されており、
前記第3信号線と前記第4信号線は、互いに隣接する前記入出力制御部に接続されており、
前記画像処理部は、前記複数の入出力制御部のそれぞれに、前記入出力制御部が対応する前記記録ヘッドの吐出タイミングに応じたラッチ信号と、前記印字データと、を出力し、
前記入出力制御部は、前記画像処理部から出力された前記印字データを、前記第1クロック信号または前記第2クロック信号と同期して、前記複数の第2信号線を介して、対応する前記記録ヘッドに出力し、前記画像処理部から出力された前記ラッチ信号を、前記複数の第2信号線を介して、対応する前記記録ヘッドに出力し、
前記複数の記録ヘッドは、前記第1クロック信号または前記第2クロック信号に同期して、前記ラッチ信号に基づくタイミングで前記印字データを印字する、
ことを特徴とする画像形成装置。 A recording unit having a plurality of recording heads for printing print data;
A controller that generates a plurality of print data for each of the plurality of recording heads;
Connecting the recording unit and the control unit, and corresponding to the plurality of recording heads, connecting a plurality of first signal lines wired in parallel to each other, the recording unit and the control unit, and corresponding to a plurality of recording heads, the provided apart from the plurality of first signal lines, and a connection cable having a plurality of second signal lines arranged parallel to each other physicians, and
A clock generator for generating a first clock signal,
The controller is
An image processing unit that develops input image data to be printed into the plurality of print data in synchronization with the first clock signal;
A phase shift unit that generates a second clock signal in which the phase of the first clock signal is shifted so as to be shifted from the phase of the first clock signal by 180 °;
A clock transfer unit that constantly transfers the first clock signal and the second clock signal to the recording unit via the plurality of first signal lines ;
The first clock provided corresponding to each of the plurality of recording heads and connected to each of the clock generator and a plurality of third signal lines from the clock generator via the plurality of third signal lines. A signal is input, the phase shift unit is connected to each of a plurality of fourth signal lines, the second clock signal is input from the phase shift unit via the plurality of fourth signal lines, and the corresponding recording A plurality of input / output control units connected by a head and each of the plurality of second signal lines ,
The plurality of first signal lines are allocated adjacent to each other in correspondence with the arrangement order of the plurality of recording heads, and the plurality of first signal lines adjacent to each other pass the first clock signal and the second clock signal. It is wired in the connection cable so as to transfer with the adjacent first signal line ,
The third signal line and the fourth signal line are connected to the input / output control unit adjacent to each other,
Wherein the image processing unit to each of the plurality of input-output control unit outputs a latch signal the output control unit in accordance with the ejection timing of the corresponding recording head, wherein the print data, and
The input / output control unit corresponds to the print data output from the image processing unit via the plurality of second signal lines in synchronization with the first clock signal or the second clock signal. Output to the recording head, and output the latch signal output from the image processing unit to the corresponding recording head via the plurality of second signal lines,
The plurality of recording heads print the print data at a timing based on the latch signal in synchronization with the first clock signal or the second clock signal .
An image forming apparatus.
前記第3クロック信号の位相と180°ずれるように前記第3クロック信号の位相をシフトした第4クロック信号を生成する第2位相シフト部と、をさらに備え、
前記クロック転送部は、さらに、前記第3クロック信号と前記第4クロック信号とを前記複数の第1信号線を介して前記記録部に転送し、
前記複数の第1信号線は、前記第1グループの複数の第1信号線が、それぞれ前記第1クロック信号と前記第2クロック信号とを隣接する第1信号線で転送するように前記接続ケーブル内で配線され、前記第2グループの複数の第1信号線が、それぞれ前記第3クロック信号と前記第4クロック信号とを隣接する第1信号線で転送するように前記接続ケーブル内で配線されていることを特徴とする請求項2に記載の画像形成装置。 A phase synchronization circuit that receives the first clock signal, synchronously oscillates at a frequency obtained by multiplying the frequency of the first clock signal, and outputs a third clock signal;
A second phase shift unit that generates a fourth clock signal in which the phase of the third clock signal is shifted so as to be shifted from the phase of the third clock signal by 180 °;
The clock transfer unit further transfers the third clock signal and the fourth clock signal to the recording unit via the plurality of first signal lines,
The plurality of first signal lines are connected to the connection cable so that the plurality of first signal lines of the first group transfer the first clock signal and the second clock signal through adjacent first signal lines, respectively. The plurality of first signal lines of the second group are wired in the connection cable so as to transfer the third clock signal and the fourth clock signal through the adjacent first signal lines, respectively. The image forming apparatus according to claim 2, wherein:
前記複数のデータを処理する第2処理部と、
前記第1処理部と前記第2処理部とを接続し、互いに平行に配線された複数の第1信号線と、前記第1処理部と前記第2処理部とを接続し、前記複数の第1信号線とは離れて設けられ、互いに平行に配線された複数の第2信号線と、を有する接続ケーブルと、
第1クロック信号を発生するクロック発生器と、を備え、
前記第1処理部は、
前記複数のデータを生成し、生成した複数のデータを、前記複数の第2信号線を介して、前記第2処理部に転送するデータ転送部と、
前記第1クロック信号の位相と180°ずれるように前記第1クロック信号の位相をシフトした第2クロック信号を生成する位相シフト部と、
前記第1クロック信号と前記第2クロック信号とを、前記複数の第1信号線を介して前記第2処理部に転送するクロック転送部と、を備え、
前記複数の第1信号線は、互いに隣接する複数の信号線が前記第1クロック信号と前記第2クロック信号とを隣接する信号線で転送するように前記接続ケーブル内で配線されており、
前記第2処理部は、前記複数の第1信号線のそれぞれに対して接続された複数の終端抵抗を備え、前記第1クロック信号または前記第2クロック信号に同期して、前記第1処理部から前記第2信号線を介して受信した前記複数の画像データを処理し、
前記複数の終端抵抗のそれぞれは、互いに抵抗値が異なる、
ことを特徴とする電気機器。 A first processing unit for generating a plurality of data ;
A second processing unit for processing the plurality of data ;
Connecting the first processing unit and the second processing unit, connecting a plurality of first signal lines wired in parallel to each other, the first processing unit and the second processing unit, and the plurality of first processing units; A connection cable having a plurality of second signal lines provided apart from one signal line and wired in parallel to each other ;
A clock generator for generating a first clock signal,
The first processing unit includes:
A data transfer unit that generates the plurality of data and transfers the generated plurality of data to the second processing unit via the plurality of second signal lines;
A phase shift unit that generates a second clock signal in which the phase of the first clock signal is shifted so as to be shifted from the phase of the first clock signal by 180 °;
A clock transfer unit that transfers the first clock signal and the second clock signal to the second processing unit via the plurality of first signal lines;
The plurality of first signal lines are wired in the connection cable such that a plurality of adjacent signal lines transfer the first clock signal and the second clock signal through adjacent signal lines,
The second processing unit includes a plurality of termination resistors connected to the plurality of first signal lines , and the first processing unit is synchronized with the first clock signal or the second clock signal. Processing the plurality of image data received via the second signal line from
Each of the plurality of termination resistors has a resistance value different from each other.
Electrical equipment characterized by that.
前記接続ケーブルは、前記第1処理部と前記第2処理部とを接続し、互いに平行に配線された複数の第1信号線と、前記第1処理部と前記第2処理部とを接続し、前記複数の第1信号線とは離れて設けられ、互いに平行に配線された複数の第2信号線と、を有し、
前記第2処理部は、前記複数の第1信号線のそれぞれに対して接続された複数の終端抵抗を備え、前記複数の終端抵抗のそれぞれは、互いに抵抗値が異なっており、
前記第1処理部が、前記複数のデータを生成し、生成した複数のデータを、前記複数の第2信号線を介して、前記第2処理部に転送する第1転送ステップと、
前記第1クロック信号の位相と180°ずれるように前記第1クロック信号の位相をシフトした第2クロック信号を生成する生成ステップと、
前記第1クロック信号と前記第2クロック信号とを、前記複数の第1信号線を介して前記第2処理部に転送する第2転送ステップと、
前記第1クロック信号または前記第2クロック信号に同期して、前記第1処理部から前記複数の第2信号線を介して受信した前記複数の画像データを処理するステップと、を含み、
前記第2転送ステップは、互いに隣接する複数の第1信号線が前記第1クロック信号と前記第2クロック信号とを隣接する第1信号線で転送することを特徴とする信号転送方法。 A first processing unit for generating a plurality of data, a second processing unit for processing said plurality of data, pre-Symbol a first processing unit and a connecting cable for connecting the second processing unit, the first clock signal A signal transfer method executed in an electric device having a clock generator for generating,
The connection cable connects the first processing unit and the second processing unit, and connects a plurality of first signal lines wired in parallel to each other, and the first processing unit and the second processing unit. A plurality of second signal lines provided apart from the plurality of first signal lines and wired in parallel to each other;
The second processing unit includes a plurality of termination resistors connected to each of the plurality of first signal lines, and each of the plurality of termination resistors has a resistance value different from each other,
A first transfer step in which the first processing unit generates the plurality of data and transfers the generated plurality of data to the second processing unit via the plurality of second signal lines;
Generating a second clock signal in which the phase of the first clock signal is shifted so as to be shifted from the phase of the first clock signal by 180 °;
A second transfer step of transferring the first clock signal and the second clock signal to the second processing unit via the plurality of first signal lines;
Processing the plurality of image data received from the first processing unit via the plurality of second signal lines in synchronization with the first clock signal or the second clock signal ,
In the second transfer step, a plurality of first signal lines adjacent to each other transfer the first clock signal and the second clock signal through adjacent first signal lines.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010208629A JP5747465B2 (en) | 2010-09-16 | 2010-09-16 | Image forming apparatus, electrical apparatus, and signal transfer method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010208629A JP5747465B2 (en) | 2010-09-16 | 2010-09-16 | Image forming apparatus, electrical apparatus, and signal transfer method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012061772A JP2012061772A (en) | 2012-03-29 |
JP5747465B2 true JP5747465B2 (en) | 2015-07-15 |
Family
ID=46057989
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010208629A Expired - Fee Related JP5747465B2 (en) | 2010-09-16 | 2010-09-16 | Image forming apparatus, electrical apparatus, and signal transfer method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5747465B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9342019B2 (en) * | 2013-11-06 | 2016-05-17 | Ricoh Company, Ltd. | Image forming apparatus |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0747699A (en) * | 1993-08-03 | 1995-02-21 | Oki Electric Ind Co Ltd | Radiation noise reducing unit |
JP3600409B2 (en) * | 1997-07-31 | 2004-12-15 | 株式会社東芝 | Information processing device and liquid crystal display device |
JP2004362391A (en) * | 2003-06-06 | 2004-12-24 | Konica Minolta Business Technologies Inc | Data transfer device |
JP2007069377A (en) * | 2005-09-05 | 2007-03-22 | Canon Inc | Image forming apparatus |
JP2008279684A (en) * | 2007-05-11 | 2008-11-20 | Shinko Electric Co Ltd | Printer, control method of printer, and control program of printer |
-
2010
- 2010-09-16 JP JP2010208629A patent/JP5747465B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2012061772A (en) | 2012-03-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5494074B2 (en) | Image forming apparatus, electrical apparatus, and recording control method | |
US7619644B2 (en) | Method and apparatus for image alignment | |
US20080002228A1 (en) | Systems for generating a pulse width modulated signal | |
US20120325550A1 (en) | Connection structure and connection method | |
JP2008048390A (en) | Circuitry to support justification of pwm pixels | |
JP2008094079A (en) | Method and system of pixel data processing in printer | |
JP5747465B2 (en) | Image forming apparatus, electrical apparatus, and signal transfer method | |
JP2007069377A (en) | Image forming apparatus | |
US20060231287A1 (en) | Wiring structure and recording apparatus and electronic apparatus including wiring structure | |
US9360791B2 (en) | Image forming apparatus using a clock signal generated by a spread spectrum clock oscillator, and a controlling method thereof | |
CN104635444B (en) | Image processing system | |
US7013405B2 (en) | Data transfer timing signal apparatus and method of data | |
EP1128964B1 (en) | Low electromagnetic emissions and improved signal quality video drive architecture for laser printers | |
JP5867022B2 (en) | Printer | |
JP2009043818A (en) | Electronic circuit apparatus of electronic equipment | |
JP5257860B2 (en) | Electronics | |
US20030128380A1 (en) | Image processing apparatus, image processing method, control program, and recording medium | |
JPS6235929A (en) | Method for preventing electromagnetic disturbance | |
JP7294039B2 (en) | image forming device | |
JP4721407B2 (en) | Data transmission device | |
JP2013145559A (en) | Electronic apparatus | |
JP2002368431A (en) | Multilayer printed circuit board and method for wiring as well as electronic device | |
JP2012023571A (en) | Communication unit, communication system, and control method of communication unit | |
JP2004029301A (en) | Electrophotographic device | |
JP2002052779A (en) | Printer |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130813 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140527 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140528 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140724 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150127 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150330 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150414 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150427 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5747465 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
LAPS | Cancellation because of no payment of annual fees |