JP5744080B2 - 接合体および半導体装置 - Google Patents
接合体および半導体装置 Download PDFInfo
- Publication number
- JP5744080B2 JP5744080B2 JP2013019663A JP2013019663A JP5744080B2 JP 5744080 B2 JP5744080 B2 JP 5744080B2 JP 2013019663 A JP2013019663 A JP 2013019663A JP 2013019663 A JP2013019663 A JP 2013019663A JP 5744080 B2 JP5744080 B2 JP 5744080B2
- Authority
- JP
- Japan
- Prior art keywords
- bonding
- joined
- layer
- metal
- bonded
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1301—Thyristor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Die Bonding (AREA)
Description
本発明は、Snと、これより高融点の金属元素とからなる接合材を用いて、接合を行う際に、接合材を薄膜状で、被接合部材表面に付与することで、Snに添加する高融点金属の溶融温度より低い温度での接合を可能にするとともに、得られる接合層は高融点合金化するために耐熱性も向上するものである。
すなわち、接合材を構成する成分の内、低融点金属であるSnと、これより高融点の添加金属成分とが、薄膜内において相互に接触し、低融点金属の溶融温度以上に加熱することで、溶融した低融点金属に高融点金属が溶解して合金化することによって、高融点合金が形成されるものである。
接合体の概略断面図である図1に示すように、この実施の形態の接合体4は、第1の被接合部材1と、第2の被接合部材3が、Snと、前記Sn以上の融点を有する金属材料を含有し、前記Snが質量比で35%以上70%以下である接合層2によって接合されていることを特徴とするものである。
前記接合体において、前記接合層2が、固相線温度が260℃以上の材料からなっていることが好ましい。固相線温度が260℃を下回った場合には、本接合体が260℃以上に加熱されると、接合部が溶融し、高温強度が維持されないという不都合が生じる。
以下本実施の形態である接合方法について説明する。
本実施の形態の接合方法は、第1の被接合部材の表面に、Snと、前記Snより高融点を有する金属材料とを含み、Snが35%以上70%以下含有される接合材を薄膜状に形成する工程と、
前記第1の被接合部材表面に形成された前記薄膜接合材と第2の被接合部材とを、300℃以上、より好ましくは350℃以上で加熱して密着させ、接合する工程を有する接合方法である。接合温度の上限温度は、第2の被接合部材により異なり、42アロイなどの低膨張材料を有する場合は、接合温度450℃以下で接合することを特徴とし、高膨張材料のみからなる場合は、接合温度400℃以下で接合することを特徴とする。
接合工程において、加熱時間は、0.1秒以上が望ましく、特にピーク温度での加熱時間が0.5秒以上となるように加熱すればより好ましい。また、加熱時間は長くとも30秒以下でよく、ピーク温度での加熱時間が10秒以下となるように加熱すればよい。
はんだ付け工程は、大気中雰囲気で行ってもよいが、酸化されやすい金属を含む接合材を用いた場合には、窒素のような非酸化性雰囲気で加熱を行うことが好ましい。さらには、水素を含有した還元性雰囲気で加熱を行うことがなお好ましい。
本実施の形態の薄膜状の接合材は、第1の実施形態で示した接合層2で使用する接合材料を用いることができる。すなわち、Snからなる第1成分と、これに添加する金属元素からなる添加成分からなる接合材において、第2成分として、第1成分金属元素より高融点金属元素を用いるものである。第2成分として用いられる元素は前述の元素から2種類以上を選択して用いてもよい。
本実施の形態の接合材は、すべての成分を同時に薄膜状に成膜してもよいし、各成分を順次成膜してもよい。各成分を順次成膜する場合、単一元素の層を複数層に分けて成膜してもよい。具体的には、仮にA金属とB金属を成膜する場合、A層、B層、A層、B層のように、4層に分割して成膜することもできる。このような成膜法によれば、A金属とB金属の合金化が速やかに進行するので好ましい。
前記薄膜接合材の厚さは、1μm以上、50μm以下の範囲であることが望ましい。複数層にわたって薄膜化する場合、合計の膜厚を、上記範囲とすることが好ましい。金属層が1μmより薄い場合には、良好な接合性を確保することが困難となり、また、50μm以上の場合には、物理的成膜法によって接合層を形成する場合、製造効率を妨げる恐れがあるため、好ましくない。
接合層材料の固相線温度は、260℃以上であることが好ましい。液相線温度が260℃を超えると、接合部が溶融し、高温強度が維持されないという不都合が生じる。
この実施形態では、第1の被接合部材及び第2の被接合部材は金属材料を使用することができる。使用する金属材料は用途に応じて選択可能で特に限定されないが、溶融したSnとの接合性が良好である材料であることが望ましい。具体的には、Au、Ni、Ag、Cu、Pd、Pt、Al、Ge、Be、Nb、Mn、あるいはこれらの合金などが、好ましい。
本実施の形態によれば、はんだ接合に高融点の合金材料を用いても極度に接合時間が増加することが無いため、接合体の製造効率の低下を招かない。例えば、実際の半導体装置の実装工程において鉛含有はんだを用いた現行の製造速度と同程度の製造速度に設定することを可能とし、製造効率を低減させることはない。
上記第1の実施の形態においては、被接合部材の一方の表面に接合材を形成する例を示したが、接合材を第1の被接合部材および第2の被接合部材の双方の表面に形成してもよい。
この場合、2つの接合材は、同一組成の層であってもよいし、それぞれ異なる組成の層であってもよい。最終的にはんだ接合された後の接合層材料が、上記本発明の接合層の組成となるように、各層の組成を調整することによって、本発明のはんだ接合を形成することができる。
また、各基材表面に形成される薄膜の厚さは、それらの合計量が1μm以上、50μm以下の範囲となるよう、それぞれ設定することができる。
この実施形態の接合方法は、第1の被接合部材および第2の被接合部材の少なくとも一方を、金属、セラミックス、あるいは半導体などからなる母材の表面にメタライズ層を形成したものとするものである。この方法は、上記はんだ接合に適さない材料を被接合部材として用いる場合に適している。
上記はんだ接合技術は、半導体装置の製造に適用することできる。
図3は、本発明の接合技術を適用した半導体装置の一例を示す断面図である。この実施形態の半導体装置は、外部端子となるリード部37を有するリードフレーム34と、リードフレーム34表面に配置されている半導体素子36と、このリードフレーム34と半導体素子36との間で両者を接合している接合層35と、これらを包囲する封止樹脂32とを有している。
リードフレーム34は、42アロイなどの低熱膨張材料、銅など高熱膨張材料の金属の表面に、例えば銀めっきおよび銅めっきなどが施されていてもよい。本実施の形態の半導体装置としては、例えばダイオード、トランジスタ、コンデンサ、サイリスタ等を挙げることができる。
本実施の形態の半導体装置の製造方法及び半導体装置によれば、半導体装置の製造過程において有害な高鉛含有接合材を使用せずとも、高温条件下にさらされても半導体素子とリードフレーム間の接合強度は維持され、信頼性の高い半導体装置を短時間で提供できる。
パワー系半導体装置における半導体素子とリードフレームとの接合を行った。図3は2.5×3.0×0.6mmサイズの半導体素子とリードフレームとの接合形態を示す断面図である。このパワー系半導体モジュールでは、10mm角のシリコン半導体素子11に、第1の被接合部材として、金を蒸着することによりメタライズが施され0.1μm厚の金よりなるメタライズ層1が形成されている。さらに、メタライズ層1表面には、実質的に質量構成比でSnを25%、Cuを22%含み、残部がAgよりなる10μm厚の接合材5を蒸着形成した。
また、第2の被接合部材としてCuよりなるメタライズ層3は、42アロイよりなるリードフレーム12表面上に無電解めっき処理により施した。
更に、上記接合材5とメタライズ層3とが接するように積層し、その後加熱して接合を行なった。加熱は、100ppm以下の酸素濃度にしたフォーミングガス(窒素+水素)雰囲気中で熱板上で加熱した。加熱条件は、450℃、5秒とした。
接合材として、Ag13Cu35Sn52を用いたこと以外には、上記実施例1と同様にして、パワー半導体とリードフレームとの接合を行った。
接合後の接合界面の断面をSEM観察したところ、際立ったボイドの発生は認められず、良好な接合性を示していた。
接合材として、Ag13Cu40Sn47を用いたこと以外には、上記実施例1と同様にして、パワー半導体とリードフレームとの接合を行った。
接合後の接合界面の断面をSEM観察したところ、際立ったボイドの発生は認められず、良好な接合性を示していた。
上記各実施例で作成した接合体について、高温剪断試験を行った。その試験装置の概略を図4に示す。図4に見られるように、リードフレーム41の表面に接合層42を介して半導体素子43が接合されている試験体を、加圧片44を用いて矢印方向に力を印加し、破断時の強度を測定した。この測定は、各試験片について、室温及び275℃加熱時について、各10サンプルについて行った。その結果を図5に示す。
図5は、本願実施例により提供されるサンプルに対するせん断強度試験結果の一例であり、室温と、275℃におけるせん断強度を測定している。各実施例において試料を3〜5個用意し、それぞれのサンプルのせん断強度を測定し、その平均値を算出した。
図5に見られるように、各結果においては全て275℃加熱時においても室温時並のせん断強度を示しており、耐熱性があることが分かった。
本実施例では、第2の被接合部材としてAgよりなるメタライズ層を42アロイよりなるリードフレーム上に成膜して用いた以外は実施例1と同様にパワー系半導体装置を得た。
本実施例では、2.5×3.0×0.6mmサイズの半導体素子13上に真空蒸着により形成された0.1μm厚の金層1および10μm厚のSn層5の表面上に、更に真空蒸着により10μm厚のZn−Sn系接合層6を形成した以外は実施例1と同様にパワー系半導体装置を得た。蒸着により形成されたZn−Sn接合層6は、Snが50.0質量%、残りがZnからなるZn-Sn系合金を用いている。この接合層6を、Cuからなるリードフレーム7上に施された錫層8上に搭載して、100ppmの酸素濃度にしたフォーミングガス(窒素+水素)雰囲気中で熱板上で加熱した。加熱条件は、400℃、5秒とした。
実施例6では、第1の被接合部材として42アロイに銅メッキした被接合部材を、実施例7〜11は被接合部材に銅を用い、AgCuSn系接合材を表1に示すような比率になるように各元素を蒸着によって成膜した例である。加熱は実施例6の場合には450℃、実施例7〜11の場合には400℃、N2雰囲気下で接合性を評価した。
一方、比較例1及び2被接合材として42アロイを用い、表1に示すような比率になるように実施例6同様に各元素を蒸着によって成膜し、比較例3では被接合部材として銅を用い、Ag13Cu75Sn12となるように各元素を蒸着によって成膜して評価した。例、
表1にその結果を示した。評価は各接合材の接合性と265℃における接合強度により行った。接合性は実施例1と同様に接合界面をSEM観察し、接合が良好であるものは○、接合界面にボイドが発生したり、接合していないものには×を示した。また、接合強度の測定は実施例4と同様に半導体素子が接合されている試験体を作製し、各試験体の260℃におけるせん断強度を測定した。接合しておらずせん断強度の測定ができない試験体については「−」で、測定ができた試験体については破断時の強度(kg・f)を示した。
本願発明の実施例6〜11はは全て十分接合したのに対して、比較例1はは、接合しなかった。また、実施例6〜11はいずれも接合強度10kg・fより大きく、十分な接合強度を示したのに対し、比較例2及び3については265℃における接合強度が10kgf以下(表1において×で示す)となり、実用上不十分であった。
2…接合層
3…第2の被接合部材
4…接合体
7…接合層
8、9…金属間化合物層
10…接合体
32…封止樹脂
34…リードフレーム
35…接合層
36…半導体素子
37…リード線
Claims (3)
- 第1の被接合部材と、前記被接合部材上に形成されたSn,Ag及びCuよりなる金属材料であり、前記Snが質量比で35%以上70%以下である材料からなり、厚さが1μm以上、50μm以下である接合層と、Cuからなる第2の接合部材、あるいはFe−42Ni合金にCu又はAgを被覆した第2の被接合部材を有することを特徴とする接合体。
- 前記接合体は、前記第1の被接合部材または前記第2の被接合部材の構成元素と、前記接合層の構成元素とで構成される金属間化合物相を有することを特徴とする請求項1記載の接合体。
- 請求項1または請求項2に記載の接合体を用いた半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013019663A JP5744080B2 (ja) | 2013-02-04 | 2013-02-04 | 接合体および半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013019663A JP5744080B2 (ja) | 2013-02-04 | 2013-02-04 | 接合体および半導体装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006266600A Division JP5231727B2 (ja) | 2006-09-29 | 2006-09-29 | 接合方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013099790A JP2013099790A (ja) | 2013-05-23 |
JP5744080B2 true JP5744080B2 (ja) | 2015-07-01 |
Family
ID=48620969
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013019663A Expired - Fee Related JP5744080B2 (ja) | 2013-02-04 | 2013-02-04 | 接合体および半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5744080B2 (ja) |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59193036A (ja) * | 1983-04-16 | 1984-11-01 | Toshiba Corp | 半導体装置の製造方法 |
JPS63212087A (ja) * | 1987-02-27 | 1988-09-05 | Taiyo Yuden Co Ltd | 電気部品用ろう材 |
JP4279594B2 (ja) * | 2003-05-16 | 2009-06-17 | 財団法人電力中央研究所 | 熱電変換モジュールの組立方法および当該モジュールの組立てに用いられるろう材 |
JP4305751B2 (ja) * | 2003-10-15 | 2009-07-29 | 千住金属工業株式会社 | ランプ用高温鉛フリーはんだ |
JP3992107B2 (ja) * | 2004-09-03 | 2007-10-17 | Tdk株式会社 | 無鉛はんだ合金 |
-
2013
- 2013-02-04 JP JP2013019663A patent/JP5744080B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2013099790A (ja) | 2013-05-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100867871B1 (ko) | 솔더 페이스트, 및 전자장치 | |
TWI335850B (en) | Joints and method for forming the same | |
KR101528515B1 (ko) | 접합 방법, 접합 구조, 전자 장치, 전자 장치의 제조 방법 및 전자 부품 | |
JP6050308B2 (ja) | スタッドバンプとそのパッケージ構造、および、その製造方法 | |
TWI505899B (zh) | A bonding method, a bonding structure, and a method for manufacturing the same | |
US20060081995A1 (en) | Soldered material, semiconductor device, method of soldering, and method of manufacturing semiconductor device | |
KR101528030B1 (ko) | 스터드 범프 구조물 및 그 제조 방법 | |
WO2013132942A1 (ja) | 接合方法、接合構造体およびその製造方法 | |
JP2005288458A (ja) | 接合体、半導体装置、接合方法、及び半導体装置の製造方法 | |
JP5231727B2 (ja) | 接合方法 | |
JPWO2013132953A1 (ja) | 接合方法、電子装置の製造方法、および電子部品 | |
TWI579992B (zh) | 半導體裝置及製造該半導體裝置之方法 | |
JP2008238233A (ja) | 非鉛系の合金接合材、接合方法および接合体 | |
JP2008221290A (ja) | 接合体および接合方法 | |
JP2008080393A (ja) | 包晶系合金を用いた接合体、接合方法、及び半導体装置 | |
JP2005032834A (ja) | 半導体チップと基板との接合方法 | |
JP5376356B2 (ja) | 電子素子の実装方法および該実装方法によって実装された電子部品 | |
JP2005052869A (ja) | 高温はんだ付用ろう材とそれを用いた半導体装置 | |
JP6887183B1 (ja) | はんだ合金および成形はんだ | |
JP5744080B2 (ja) | 接合体および半導体装置 | |
JP2007260695A (ja) | 接合材料、接合方法及び接合体 | |
JP2015080812A (ja) | 接合方法 | |
TW202142348A (zh) | 無鉛焊料合金、焊料球、焊膏及半導體裝置 | |
JP4573167B2 (ja) | ロウ材シート | |
JP2009039769A (ja) | 接合シート |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130208 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140212 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140414 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140617 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140818 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150407 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150428 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5744080 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
LAPS | Cancellation because of no payment of annual fees |