JP5737605B2 - Led用リードフレームまたは基板およびその製造方法、ならびに半導体装置およびその製造方法 - Google Patents
Led用リードフレームまたは基板およびその製造方法、ならびに半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP5737605B2 JP5737605B2 JP2010274585A JP2010274585A JP5737605B2 JP 5737605 B2 JP5737605 B2 JP 5737605B2 JP 2010274585 A JP2010274585 A JP 2010274585A JP 2010274585 A JP2010274585 A JP 2010274585A JP 5737605 B2 JP5737605 B2 JP 5737605B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- main body
- reflective metal
- metal layer
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
Landscapes
- Led Device Packages (AREA)
Description
まず、図1および図2により、LED用リードフレームまたは基板の概略について説明する。なお図1および図2においては、LED用リードフレームまたは基板の層構成を説明するため、便宜上、LED用リードフレームまたは基板の断面を矩形形状として表示している。
次に、図3および図4により、図1に示すLED用リードフレームまたは基板を用いた半導体装置の一実施の形態について説明する。図3は、本発明の一実施の形態による半導体装置(SONタイプ)を示す断面図であり、図4は、本発明の一実施の形態による半導体装置を示す平面図である。
次に、図3および図4に示す半導体装置20に用いられるLED用リードフレーム10の製造方法について、図5(a)−(g)により説明する。
次に、図3および図4に示す半導体装置20の製造方法について、図6(a)−(g)により説明する。
次に、本実施の形態による作用効果について説明する。本実施の形態による半導体装置20においては、上述したように、反射用金属層12と本体部11との間に中間介在層15を設け、この中間介在層15は、本体部11側から順に配置された銅層16とニッケル層17と金層18とを有している。このことにより、以下のような作用効果が得られる。
以下、本実施の形態による半導体装置の各変形例について、図8乃至図13を参照して説明する。図8乃至図13において、図3および図4に示す実施の形態と同一部分には同一の符号を付して、詳細な説明は省略する。
図8は、半導体装置の変形例1(SONタイプ)を示す断面図である。図8に示す実施の形態は、導電部としてはんだボールまたは金バンプ41a、41bを用いる点が異なるものであり、他の構成は上述した図3および図4に示す実施の形態と略同一である。
図9は、半導体装置の変形例2(LGAタイプ)を示す断面図である。図9に示す実施の形態は、基板10の構成等が図3および図4に示す実施の形態と異なるものである。
図10は、半導体装置の変形例3(PLCCタイプ)を示す断面図である。図10に示す実施の形態は、リードフレーム10の構成が図3および図4に示す実施の形態と異なるものである。
図11は、半導体装置の変形例4(基板タイプ)を示す断面図である。図11に示す実施の形態は、基板10が非導電性基板74上に配置されている点等が図3および図4に示す実施の形態と異なるものである。
図12は、半導体装置の変形例5(モジュールタイプ)を示す断面図である。図12に示す実施の形態は、1つの非導電性基板74上に複数の基板10を配置した点が異なるものであり、他の構成は上述した図11に示す実施の形態(変形例4)と略同一である。
図13は、半導体装置の変形例6(SONタイプ)を示す断面図である。図13に示す実施の形態は、本体部11の第1の部分(ダイパッド)91の周囲に、2つのリード部(第2の部分92および第3の部分93)が設けられている点が異なるものであり、他の構成は上述した図3および図4に示す実施の形態と略同一である。
図1に示す構成からなる基板10(実施例1)を作製した。この基板10は、本体部11(銅基材)上に、銅層16(Cu)、ニッケル層17(Ni)、金層18(Au)、および反射用金属層12(金(Au)と銀(Ag)との合金)を順次積層したものである。以下、このような層構成を「本体部(銅基材)/銅層(Cu)/ニッケル層(Ni)/金層(Au)/反射用金属層(合金)」と表記する。
図2に示す構成からなる基板10(実施例2)を作製した。この基板10(実施例2)は、本体部(銅基材)/ニッケル層(Ni)/金層(Au)/反射用金属層(合金)という層構成からなっている。
中間介在層15を設けず、本体部11上に反射用金属層12を直接積層した基板(比較例1)を作製した。この基板(比較例1)は、本体部(銅基材)/反射用金属層(合金)という層構成からなっている。
本体部11と反射用金属層12との間に銅層16のみが介在された基板(比較例2)を作製した。この基板(比較例2)は、本体部(銅基材)/銅層(Cu)/反射用金属層(合金)という層構成からなっている。
本体部11と反射用金属層12との間に銀層(Ag)のみが介在された基板(比較例3)を作製した。この基板(比較例3)は、本体部(銅基材)/銀層(Ag)/反射用金属層(合金)という層構成からなっている。
本体部11と反射用金属層12との間に銅層16および銀層(Ag)が介在された基板(比較例4)を作製した。この基板(比較例4)は、本体部(銅基材)/銅層(Cu)/銀層(Ag)/反射用金属層(合金)という層構成からなっている。
本体部11と反射用金属層12との間にニッケル層17のみが介在された基板(比較例5)を作製した。この基板(比較例5)は、本体部(銅基材)/ニッケル層(Ni)/反射用金属層(合金)という層構成からなっている。
本体部11と反射用金属層12との間に銅層16およびニッケル層17が介在された基板(比較例6)を作製した。この基板(比較例6)は、本体部(銅基材)/銅層(Cu)/ニッケル層(Ni)/反射用金属層(合金)という層構成からなっている。
本体部11と反射用金属層12との間にニッケル層17および銅層が介在された基板(比較例7)を作製した。この基板(比較例7)は、本体部(銅基材)/ニッケル層(Ni)/銅層(Cu)/反射用金属層(合金)という層構成からなっている。
本体部11と反射用金属層12との間に銅層16、ニッケル層17および銅層が介在された基板(比較例8)を作製した。この基板(比較例8)は、本体部(銅基材)/銅層(Cu)/ニッケル層(Ni)/銅層(Cu)/反射用金属層(合金)という層構成からなっている。
11 本体部
15 中間介在層
16 銅層
17 ニッケル層
18 金層
20、40、50、60、70、80、90 半導体装置
21 LED素子
22 ボンディングワイヤ(導電部)
23 外側樹脂部
24 封止樹脂部
25 第1の部分
26 第2の部分
27 第1のアウターリード部
28 第2のアウターリード部
Claims (16)
- LED素子を載置するLED用リードフレームまたは基板において、
LED素子を載置する載置面を有する本体部と、
本体部の載置面に設けられ、LED素子からの光を反射するための反射層として機能する反射用金属層とを備え、
反射用金属層は、金と銀との合金からなり、
本体部は、銅または銅合金からなり、
反射用金属層と本体部との間に、中間介在層を設け、
中間介在層は、本体部側から順に配置されたニッケル層と、ニッケル層上に直接設けられた金層とを有し、
反射用金属層の厚みが0.005μm〜0.2μmであることを特徴とするリードフレームまたは基板。 - 反射用金属層は、金5〜50重量%を含み、残部が銀および不可避不純物からなる組成を有することを特徴とする請求項1記載のLED用リードフレームまたは基板。
- LED素子を載置するLED用リードフレームまたは基板において、
LED素子を載置する載置面を有する本体部と、
本体部の載置面に設けられ、LED素子からの光を反射するための反射層として機能する反射用金属層とを備え、
反射用金属層は、白金と銀との合金からなり、
本体部は、銅または銅合金からなり、
反射用金属層と本体部との間に、中間介在層を設け、
中間介在層は、本体部側から順に配置されたニッケル層と、ニッケル層上に直接設けられた金層とを有し、
反射用金属層の厚みが0.005μm〜0.2μmであることを特徴とするリードフレームまたは基板。 - 反射用金属層は、白金10〜40重量%を含み、残部が銀および不可避不純物からなる組成を有することを特徴とする請求項3記載のLED用リードフレームまたは基板。
- 中間介在層は、ニッケル層の本体部側に設けられた銅層を更に有することを特徴とする請求項1乃至4のいずれか一項記載のLED用リードフレームまたは基板。
- LED素子を載置する載置面を含む本体部を有するLED用リードフレームまたは基板と、
リードフレームまたは基板の本体部の載置面上に載置されたLED素子と、
リードフレームまたは基板とLED素子とを電気的に接続する導電部と、
LED素子と導電部とを封止する封止樹脂部とを備え、
LED用リードフレームまたは基板の本体部の載置面に、LED素子からの光を反射するための反射層として機能する反射用金属層を設け、
反射用金属層は、金と銀との合金からなり、
本体部は、銅または銅合金からなり、
反射用金属層と本体部との間に、中間介在層を設け、
中間介在層は、本体部側から順に配置されたニッケル層と、ニッケル層上に直接設けられた金層とを有し、
反射用金属層の厚みが0.005μm〜0.2μmであることを特徴とする半導体装置。 - 反射用金属層は、金5〜50重量%を含み、残部が銀および不可避不純物からなる組成を有することを特徴とする請求項6記載の半導体装置。
- LED素子を載置する載置面を含む本体部を有するLED用リードフレームまたは基板と、
リードフレームまたは基板の本体部の載置面上に載置されたLED素子と、
リードフレームまたは基板とLED素子とを電気的に接続する導電部と、
LED素子と導電部とを封止する封止樹脂部とを備え、
LED用リードフレームまたは基板の本体部の載置面に、LED素子からの光を反射するための反射層として機能する反射用金属層を設け、
反射用金属層は、白金と銀との合金からなり、
本体部は、銅または銅合金からなり、
反射用金属層と本体部との間に、中間介在層を設け、
中間介在層は、本体部側から順に配置されたニッケル層と、ニッケル層上に直接設けられた金層とを有し、
反射用金属層の厚みが0.005μm〜0.2μmであることを特徴とする半導体装置。 - 反射用金属層は、白金10〜40重量%を含み、残部が銀および不可避不純物からなる組成を有することを特徴とする請求項8記載の半導体装置。
- 中間介在層は、ニッケル層の本体部側に設けられた銅層を更に有することを特徴とする請求項6乃至9のいずれか一項記載の半導体装置。
- 封止樹脂部はシリコーン樹脂からなることを特徴とする請求項6乃至10のいずれか一項記載の半導体装置。
- LED素子を取り囲むとともに凹部を有する外側樹脂部を更に備え、封止樹脂部は、この外側樹脂部の凹部内に充填されていることを特徴とする請求項6乃至11のいずれか一項記載の半導体装置。
- LED素子を載置するLED用リードフレームまたは基板を製造するLED用リードフレームまたは基板の製造方法において、
LED素子を載置する載置面を有する本体部を準備する工程と、
本体部上に、中間介在層を形成する工程と、
中間介在層上に、反射層として機能する反射用金属層を形成する工程とを備え、
反射用金属層は、金と銀との合金からなり、
本体部は、銅または銅合金からなり、
中間介在層は、本体部側から順に配置されたニッケル層と、ニッケル層上に直接設けられた金層とを有し、
反射用金属層の厚みが0.005μm〜0.2μmであることを特徴とするLED用リードフレームまたは基板の製造方法。 - LED素子を載置するLED用リードフレームまたは基板を製造するLED用リードフレームまたは基板の製造方法において、
LED素子を載置する載置面を有する本体部を準備する工程と、
本体部上に、中間介在層を形成する工程と、
中間介在層上に、反射層として機能する反射用金属層を形成する工程とを備え、
反射用金属層は、白金と銀との合金からなり、
本体部は、銅または銅合金からなり、
中間介在層は、本体部側から順に配置されたニッケル層と、ニッケル層上に直接設けられた金層とを有し、
反射用金属層の厚みが0.005μm〜0.2μmであることを特徴とするLED用リードフレームまたは基板の製造方法。 - 半導体装置の製造方法において、
LED素子を載置する載置面を有する本体部を準備する工程と、
本体部上に、中間介在層を形成する工程と、
中間介在層上に、反射層として機能する反射用金属層を形成する工程と、
本体部の載置面上にLED素子を載置し、LED素子と本体部とを導電部によって接続する工程と、
LED素子と導電部とを透光性の封止樹脂部で封止する工程とを備え、
反射用金属層は、金と銀との合金からなり、
本体部は、銅または銅合金からなり、
中間介在層は、本体部側から順に配置されたニッケル層と、ニッケル層上に直接設けられた金層とを有し、
反射用金属層の厚みが0.005μm〜0.2μmであることを特徴とする半導体装置の製造方法。 - 半導体装置の製造方法において、
LED素子を載置する載置面を有する本体部を準備する工程と、
本体部上に、中間介在層を形成する工程と、
中間介在層上に、反射層として機能する反射用金属層を形成する工程と、
本体部の載置面上にLED素子を載置し、LED素子と本体部とを導電部によって接続する工程と、
LED素子と導電部とを透光性の封止樹脂部で封止する工程とを備え、
反射用金属層は、白金と銀との合金からなり、
本体部は、銅または銅合金からなり、
中間介在層は、本体部側から順に配置されたニッケル層と、ニッケル層上に直接設けられた金層とを有し、
反射用金属層の厚みが0.005μm〜0.2μmであることを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010274585A JP5737605B2 (ja) | 2010-12-09 | 2010-12-09 | Led用リードフレームまたは基板およびその製造方法、ならびに半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010274585A JP5737605B2 (ja) | 2010-12-09 | 2010-12-09 | Led用リードフレームまたは基板およびその製造方法、ならびに半導体装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012124364A JP2012124364A (ja) | 2012-06-28 |
JP5737605B2 true JP5737605B2 (ja) | 2015-06-17 |
Family
ID=46505501
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010274585A Active JP5737605B2 (ja) | 2010-12-09 | 2010-12-09 | Led用リードフレームまたは基板およびその製造方法、ならびに半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5737605B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014007390A1 (ja) * | 2012-07-05 | 2014-01-09 | 帝人デュポンフィルム株式会社 | 白色反射フィルム |
JP6024249B2 (ja) * | 2012-07-12 | 2016-11-09 | 日亜化学工業株式会社 | 発光装置 |
JP6481499B2 (ja) * | 2015-05-15 | 2019-03-13 | 日亜化学工業株式会社 | 光半導体装置用リードフレーム又は基板、並びにそれを用いた光半導体装置 |
JP6322853B2 (ja) * | 2015-06-30 | 2018-05-16 | 大口マテリアル株式会社 | Ledパッケージ及び多列型led用リードフレーム、並びにそれらの製造方法 |
JP7116308B2 (ja) * | 2018-09-27 | 2022-08-10 | 日亜化学工業株式会社 | 光半導体装置用金属材料、及びその製造方法、及びそれを用いた光半導体装置 |
JP7148792B2 (ja) * | 2018-09-27 | 2022-10-06 | 日亜化学工業株式会社 | 光半導体装置用金属材料、及びその製造方法、及びそれを用いた光半導体装置 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002223001A (ja) * | 2001-01-26 | 2002-08-09 | Nichia Chem Ind Ltd | 光電装置 |
JP2007335734A (ja) * | 2006-06-16 | 2007-12-27 | Renesas Technology Corp | 半導体装置 |
JP2008091818A (ja) * | 2006-10-05 | 2008-04-17 | Matsushita Electric Ind Co Ltd | 光半導体装置用リードフレームおよびこれを用いた光半導体装置、並びにこれらの製造方法 |
JP5245594B2 (ja) * | 2007-07-27 | 2013-07-24 | 日亜化学工業株式会社 | 発光装置及びその製造方法 |
JP2009289810A (ja) * | 2008-05-27 | 2009-12-10 | Toshiba Lighting & Technology Corp | 照明装置 |
JP2010103164A (ja) * | 2008-10-21 | 2010-05-06 | Seiko Instruments Inc | 電子部品及びその製造方法 |
-
2010
- 2010-12-09 JP JP2010274585A patent/JP5737605B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2012124364A (ja) | 2012-06-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5922326B2 (ja) | Led用リードフレームまたは基板およびその製造方法、ならびに半導体装置およびその製造方法 | |
WO2011122665A1 (ja) | Led用リードフレームまたは基板、半導体装置、およびled用リードフレームまたは基板の製造方法 | |
US9806241B2 (en) | Resin-attached lead frame and semiconductor device | |
JP5818149B2 (ja) | 樹脂付リードフレーム、半導体装置、照明装置、樹脂付リードフレームの製造方法および半導体装置の製造方法 | |
JP5573176B2 (ja) | リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法 | |
US9966513B2 (en) | Light emitting device having light reflecting member with Ag-containing layer and Au-containing layer | |
JP5737605B2 (ja) | Led用リードフレームまたは基板およびその製造方法、ならびに半導体装置およびその製造方法 | |
JP5871174B2 (ja) | Led用リードフレームまたは基板、半導体装置、およびled用リードフレームまたは基板の製造方法 | |
JP2011228687A (ja) | Led用リードフレームまたは基板、半導体装置、およびled用リードフレームまたは基板の製造方法 | |
JP2011066144A (ja) | Led用リードフレームまたは基板、半導体装置、およびled用リードフレームまたは基板の製造方法 | |
JP6025026B2 (ja) | Led用リードフレームまたは基板およびその製造方法、ならびに半導体装置およびその製造方法 | |
JP2018056457A (ja) | 発光装置、発光装置用パッケージ及び発光装置の製造方法 | |
JP6011010B2 (ja) | Led用リードフレームまたは基板およびその製造方法、ならびに半導体装置およびその製造方法 | |
JP2016119466A (ja) | 発光装置 | |
JP6056914B2 (ja) | 樹脂付リードフレーム、半導体装置および照明装置 | |
JP6187659B2 (ja) | Led用リードフレームまたは基板およびその製造方法、ならびに半導体装置およびその製造方法 | |
JP6398541B2 (ja) | リードフレーム及び発光装置 | |
JP6222318B2 (ja) | Led用リードフレームまたは基板およびその製造方法、ならびに半導体装置およびその製造方法 | |
JP6409457B2 (ja) | 半導体発光素子及び発光装置 | |
JP6007611B2 (ja) | Led用リードフレームまたは基板およびその製造方法、ならびに半導体装置およびその製造方法 | |
JP2013089905A (ja) | 光半導体装置用反射部材付リードフレーム、光半導体装置用リードフレーム、光半導体装置用リードフレーム基板、光半導体装置、および、光半導体装置用反射部材付リードフレームの製造方法、並びに、光半導体装置の製造方法 | |
JP2016001702A (ja) | 樹脂付リードフレームおよびその製造方法、ならびにledパッケージおよびその製造方法 | |
JP5867261B2 (ja) | 光半導体装置用リードフレーム、光半導体装置、および、それらの製造方法 | |
JP5998609B2 (ja) | 光半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131017 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140326 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140909 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141110 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150327 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150409 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5737605 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D02 |