JP5735668B2 - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- JP5735668B2 JP5735668B2 JP2014004209A JP2014004209A JP5735668B2 JP 5735668 B2 JP5735668 B2 JP 5735668B2 JP 2014004209 A JP2014004209 A JP 2014004209A JP 2014004209 A JP2014004209 A JP 2014004209A JP 5735668 B2 JP5735668 B2 JP 5735668B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- conductivity type
- layer
- drain
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 60
- 239000010410 layer Substances 0.000 claims description 129
- 239000012535 impurity Substances 0.000 claims description 50
- 210000000746 body region Anatomy 0.000 claims description 31
- 230000015572 biosynthetic process Effects 0.000 claims description 21
- 239000002344 surface layer Substances 0.000 claims description 21
- 230000002093 peripheral effect Effects 0.000 claims description 4
- 230000007423 decrease Effects 0.000 claims description 2
- 238000000034 method Methods 0.000 description 38
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 21
- 229910052710 silicon Inorganic materials 0.000 description 21
- 239000010703 silicon Substances 0.000 description 21
- 239000000758 substrate Substances 0.000 description 12
- 230000015556 catabolic process Effects 0.000 description 10
- 238000004519 manufacturing process Methods 0.000 description 8
- 238000009792 diffusion process Methods 0.000 description 7
- 229910004298 SiO 2 Inorganic materials 0.000 description 6
- 238000005468 ion implantation Methods 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 229920005591 polysilicon Polymers 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 239000011248 coating agent Substances 0.000 description 5
- 238000000576 coating method Methods 0.000 description 5
- 239000011229 interlayer Substances 0.000 description 5
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 238000005530 etching Methods 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 229910052785 arsenic Inorganic materials 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
Images
Landscapes
- Thin Film Transistor (AREA)
Description
本発明は、LDMOSFET(Lateral Double diffused Metal Oxide Semiconductor Field Effect Transistor)を備える半導体装置に関する。 The present invention relates to a semiconductor device including an LDMOSFET (Lateral Double diffused Metal Oxide Semiconductor Field Effect Transistor).
たとえば、LDMOSFETを備える半導体装置には、その基体として厚膜SOI(Silicon On Insulator)基板を採用することにより、LDMOSFETの高耐圧化を図ったものがある。
図6は、高耐圧のLDMOSFETを備える半導体装置の模式的な断面図である。
半導体装置101の基体をなす厚膜SOI基板102は、シリコン基板103上に、SiO2(酸化シリコン)からなるBOX(Buried Oxide)層104を介して、Si(シリコン)からなるSOI層105を積層した構造を有している。
For example, there is a semiconductor device provided with an LDMOSFET that employs a thick film SOI (Silicon On Insulator) substrate as its base to increase the breakdown voltage of the LDMOSFET.
FIG. 6 is a schematic cross-sectional view of a semiconductor device including a high breakdown voltage LDMOSFET.
A thick-
SOI層105には、環状のディープトレンチ106がその表面から掘り下げて形成されている。ディープトレンチ106の最深部は、BOX層104に達している。ディープトレンチ106内は、シリコン酸化膜107を介して、ポリシリコン108で埋め尽くされている。これにより、ディープトレンチ106に囲まれる領域は、その周囲から絶縁分離(誘電体分離)された素子形成領域となっている。
An annular
素子形成領域には、LDMOSFETが形成されている。具体的には、素子形成領域において、SOI層105には、ディープトレンチ106の側面に沿って、P型のボディ領域109が形成されている。素子形成領域におけるボディ領域109以外の領域110は、N−型(低濃度N型)のドリフト領域である。ボディ領域109の表層部には、N+型(高濃度N型)のソース領域111と、P+型(高濃度P型)のボディコンタクト領域112とが互いに隣接して形成されている。ドリフト領域110の表層部には、N+型のドレイン領域113が形成されている。
An LDMOSFET is formed in the element formation region. Specifically, in the element formation region, a P-
ドリフト領域110の表面には、ボディ領域109とドレイン領域113との間に、LOCOS酸化膜114が形成されている。SOI層105の表面上には、ソース領域111とLOCOS酸化膜114との間に、ゲート酸化膜115が形成されている。ゲート酸化膜115上には、ゲート電極116が形成されている。
この構造では、ドレイン領域113に印加される正極性の高電圧(ドレイン電圧)を、ドリフト領域110に生じる空乏層とBOX層104とに分担させることができ、LDMOSFETの高耐圧化を図ることができる。
On the surface of the
In this structure, a positive high voltage (drain voltage) applied to the
LDMOSFETのさらなる高耐圧化を図るためには、ドリフト領域110の不純物濃度をさらに低くすればよい。しかし、ドリフト領域110の不純物濃度を低下させると、空乏層がドレイン領域113に向かって大きく延び(空乏層の深さ方向の幅が大きくなり)、空乏層容量が低下する。その結果、BOX層104によるドレイン電圧の分担が小さくなるので、耐圧を維持するためには、SOI層105(ドリフト領域110)の層厚を大きくせざるを得ない。たとえば、BOX層104の層厚が1.5μmであり、ドリフト領域110のN型不純物濃度が3.5×1014/cm3である場合、600Vの耐圧を得るためには、SOI層105の層厚を40μm以上にしなければならない。SOI層105の層厚が大きいと、ディープトレンチ106の形成が困難となり、半導体装置の製造に手間および時間がかかってしまう。
In order to further increase the breakdown voltage of the LDMOSFET, the impurity concentration of the
また、SOI層105の層厚の増大を回避するために、BOX層104の層厚を大きくすることにより、BOX層104によるドレイン電圧の分担を増やし、ドリフト領域110における空乏層の広がりを抑えることが考えられる。しかし、現在の技術では、層厚4μm以上のBOX層104を有する厚膜SOI基板102を製造することはできない。したがって、ドリフト領域110のN型不純物濃度が3.5×1014/cm3である場合に、600Vの耐圧を得るためには、BOX層104の層厚を4μmにしても、SOI層105の層厚を40μm以下にすることはできない。
Further, in order to avoid an increase in the layer thickness of the
そこで、本発明の目的は、素子の耐圧を下げることなく、半導体層の層厚を小さくすることができる、半導体装置を提供することである。 Accordingly, an object of the present invention is to provide a semiconductor device capable of reducing the thickness of a semiconductor layer without lowering the breakdown voltage of the element.
前記の目的を達成するための請求項1記載の発明は、絶縁層と、前記絶縁層上に積層された第1導電型の半導体層と、前記半導体層の表面から前記絶縁層に至る深さを有する環状のディープトレンチと、前記ディープトレンチに取り囲まれる素子形成領域において、前記ディープトレンチの側面に沿って、前記半導体層の全厚にわたって形成される第2導電型のボディ領域と、前記素子形成領域において、前記ボディ領域以外の残余の領域からなる第1導電型のドリフト領域と、前記ボディ領域の表層部に形成された第1導電型のソース領域と、前記ドリフト領域の表層部に形成された第1導電型のドレイン領域と、前記ドリフト領域の表面に形成され、前記ドレイン領域を露出させる開口部を有する絶縁膜と、前記ドリフト領域において、前記絶縁膜の前記開口部の周縁部およびその内側の領域に選択的に前記ドレイン領域に対して隣接して形成され、前記ドレイン領域の下部全体を覆う第1部分を含み、最深部が前記ドレイン領域よりも深い位置に達し、前記ドリフト領域の第1導電型不純物濃度よりも高く、かつ、前記ドレイン領域の第1導電型不純物濃度よりも低い第1導電型不純物濃度を有する第1導電型領域とを含み、前記ドリフト領域において、前記ドレイン領域および前記第1導電型領域を除く領域は、実質的に一定の不純物濃度を有する、半導体装置である。
In order to achieve the above object, the invention according to
この半導体装置では、絶縁層上に積層された第1導電型の半導体層に、環状のディープトレンチが形成されている。ディープトレンチは、半導体層の表面から絶縁層に至る深さを有している。ディープトレンチに取り囲まれる素子形成領域には、第2導電型のボディ領域と、このボディ領域以外の残余の領域からなる第1導電型のドリフト領域とが形成されている。ドリフト領域は、半導体層の第1導電型不純物濃度と等しい第1導電型不純物濃度を有している。ボディ領域の表層部には、第1導電型のソース領域が形成されている。ドリフト領域の表層部には、第1導電型のドレイン領域が形成されている。ドリフト領域には、半導体層(ドリフト領域)の第1導電型不純物濃度よりも高く、かつ、ドレイン領域の第1導電型不純物濃度よりも低い第1導電型不純物濃度を有する第1導電型領域が形成されている。第1導電型領域の最深部は、ドレイン領域よりも深い位置に達している。 In this semiconductor device, an annular deep trench is formed in a first conductivity type semiconductor layer stacked on an insulating layer. The deep trench has a depth from the surface of the semiconductor layer to the insulating layer. In the element formation region surrounded by the deep trench, a second conductivity type body region and a first conductivity type drift region including a remaining region other than the body region are formed. The drift region has a first conductivity type impurity concentration equal to the first conductivity type impurity concentration of the semiconductor layer. A source region of the first conductivity type is formed in the surface layer portion of the body region. A drain region of the first conductivity type is formed in the surface layer portion of the drift region. The drift region includes a first conductivity type region having a first conductivity type impurity concentration that is higher than the first conductivity type impurity concentration of the semiconductor layer (drift region) and lower than the first conductivity type impurity concentration of the drain region. Is formed. The deepest part of the first conductivity type region reaches a position deeper than the drain region.
第1導電型領域が形成されていることにより、空乏層がドレイン領域に向かって延びるのを抑制することができる。そのため、素子形成領域に形成される素子の耐圧を下げることなく、半導体層の層厚を小さくすることができる。その結果、ディープトレンチを容易に形成することができ、半導体装置の製造に要する手間および時間を低減することができる。 By forming the first conductivity type region, it is possible to suppress the depletion layer from extending toward the drain region. Therefore, the thickness of the semiconductor layer can be reduced without lowering the breakdown voltage of the element formed in the element formation region. As a result, the deep trench can be easily formed, and the labor and time required for manufacturing the semiconductor device can be reduced.
たとえば、半導体層(ドリフト領域)の不純物濃度が3.5×1014/cm3であり、ドレイン領域の第1導電型不純物濃度が1020/cm3である場合、前記第1導電型領域における第1導電型不純物濃度の極大値(ピーク濃度)は、1018〜19/cm3であることが好ましい。また、第1導電型領域は、ドレイン領域の表面からの深さが0〜10μmの位置でピーク濃度を有することが好ましく、ドレイン領域の表面からの深さが2〜5μmの位置でピーク濃度を有することがより好ましい。ピーク濃度が1018〜19/cm3であり、そのピーク濃度をドレイン領域の表面からの深さが2〜5μmの位置で有する場合、絶縁層の層厚を1.5μmとし、半導体層の層厚を30μmとして、600V以上の素子耐圧を得ることができる。 For example, when the impurity concentration of the semiconductor layer (drift region) is 3.5 × 10 14 / cm 3 and the first conductivity type impurity concentration of the drain region is 10 20 / cm 3 , The maximum value (peak concentration) of the first conductivity type impurity concentration is preferably 10 18 to 19 / cm 3 . The first conductivity type region preferably has a peak concentration at a position where the depth from the surface of the drain region is 0 to 10 μm, and has a peak concentration at a position where the depth from the surface of the drain region is 2 to 5 μm. More preferably. In the case where the peak concentration is 10 18 to 19 / cm 3 and the depth from the surface of the drain region is 2 to 5 μm, the thickness of the insulating layer is 1.5 μm, and the layer of the semiconductor layer An element withstand voltage of 600 V or more can be obtained with a thickness of 30 μm.
請求項2記載の発明は、前記第1導電型領域は、前記ドレイン領域の側方部に前記ドレイン領域に対して隣接して形成された第2部分を含む、請求項1に記載の半導体装置である。
請求項3記載の発明は、前記第1導電型領域の前記第2部分は、前記絶縁膜の前記開口部の周縁部に形成されている、請求項2に記載の半導体装置である。
According to a second aspect of the present invention, in the semiconductor device according to the first aspect, the first conductivity type region includes a second portion formed adjacent to the drain region at a side portion of the drain region. It is.
A third aspect of the present invention is the semiconductor device according to the second aspect, wherein the second portion of the first conductivity type region is formed at a peripheral portion of the opening of the insulating film.
請求項4記載の発明は、前記第1導電型領域の前記第2部分における前記ドリフト領域の表面に沿う方向の厚さは、前記第1導電型領域の前記第1部分における前記ドリフト領域の深さ方向の厚さよりも薄い、請求項2または3に記載の半導体装置である。
請求項5記載の発明は、前記ドリフト領域の表面において、前記ソース領域から前記ボディ領域を介して前記ドレイン領域へ向かって延びるように形成され、ゲート絶縁膜を介して配置されたゲート電極をさらに含み、前記第1導電型領域の前記ドリフト領域の表面に沿う方向の端部は、前記ゲート電極に対して前記ドレイン領域側に配置されている、請求項1〜4のいずれか一項に記載の半導体装置である。
According to a fourth aspect of the present invention, the thickness in the direction along the surface of the drift region in the second portion of the first conductivity type region is the depth of the drift region in the first portion of the first conductivity type region. The semiconductor device according to claim 2, wherein the semiconductor device is thinner than a thickness in a vertical direction.
The invention according to
請求項6記載の発明は、前記絶縁膜は、LOCOS酸化膜を含む、請求項1〜5のいずれか一項に記載の半導体装置である。 A sixth aspect of the present invention is the semiconductor device according to any one of the first to fifth aspects, wherein the insulating film includes a LOCOS oxide film.
以下では、本発明の実施の形態および参考例を、添付図面を参照して詳細に説明する。
図1は、本発明の参考例に係る半導体装置の構造を示す模式的な断面図である。
半導体装置1は、厚膜SOI基板2を備えている。厚膜SOI基板2は、シリコン基板3上に、SiO2からなる絶縁層としてのBOX層4を介して、SiからなるN−型のSOI層5を積層した構造を有している。BOX層4の層厚は、たとえば、1.5μmである。SOI層5の層厚は、たとえば、30μmである。SOI層5のN型不純物濃度は、たとえば、3.5×1014/cm3である。
Hereinafter, embodiments and reference examples of the present invention will be described in detail with reference to the accompanying drawings.
FIG. 1 is a schematic cross-sectional view showing the structure of a semiconductor device according to a reference example of the present invention.
The
半導体層としてのSOI層5には、環状のディープトレンチ6が層厚方向に貫通して形成されている。すなわち、SOI層5には、その表面からBOX層4に至る深さを有する、環状のディープトレンチ6が形成されている。ディープトレンチ6の内側面は、シリコン酸化膜7で覆われている。シリコン酸化膜7の内側は、ポリシリコン8で埋め尽くされている。これにより、ディープトレンチ6に囲まれる領域は、BOX層4およびシリコン酸化膜7により、その周囲から絶縁分離(誘電体分離)された素子形成領域9となっている。
In the
素子形成領域9には、LDMOSFETが形成されている。具体的には、素子形成領域9において、SOI層5には、P型のボディ領域10が形成されている。ボディ領域10は、ディープトレンチ6の側面に沿って環状をなし、SOI層5の全厚にわたって形成されている。また、素子形成領域9におけるボディ領域10以外の領域11は、N−型のドリフト領域であり、SOI層5のN型不純物濃度と同じN型不純物濃度を有している。
In the element formation region 9, an LDMOSFET is formed. Specifically, a P-
ボディ領域10の表層部には、N+型のソース領域12と、P+型のボディコンタクト領域13とが環状に形成されている。ソース領域12およびボディコンタクト領域13は、互いに隣接している。
ドリフト領域11の表層部には、平面視で中央部に、N+型のドレイン領域14が形成されている。ドレイン領域14のN型不純物濃度は、たとえば、1020/cm3である。
In the surface layer portion of the
In the surface layer portion of the
また、ドリフト領域11には、SOI層5のN型不純物濃度よりも高く、かつ、ドレイン領域14のN型不純物濃度よりも低いN型不純物濃度を有するN型領域15が形成されている。図1に示す半導体装置1では、N型領域15は、ドレイン領域14のBOX層4に面する下部全体を覆うようにドレイン領域14の下方部のみに選択的に形成され、ドレイン領域14よりも深い位置に、ドレイン領域14に対して間隔を空けて対向して形成されている。N型領域15は、たとえば、N型不純物濃度の極大値(ピーク濃度)が1019/cm3であり、そのピーク濃度をドレイン領域14の表面からの深さが5μmの位置に有している。
In the
ドリフト領域11の表面には、ボディ領域10との境界から所定間隔を空けた位置とドレイン領域14との間に、LOCOS酸化膜16が形成されている。ソース領域12とLOCOS酸化膜16との間において、SOI層5の表面上には、ゲート酸化膜17が形成されている。ゲート酸化膜17上には、ゲート電極18が形成されている。また、LOCOS酸化膜16上には、フィールドプレート19がゲート電極18と一体的に形成されている。
On the surface of the
また、厚膜SOI基板2上は、SiO2からなる層間絶縁膜20で覆われている。層間絶縁膜20には、ソース領域12およびボディコンタクト領域13に臨むソースコンタクトホール21と、ドレイン領域14に臨むドレインコンタクトホール22とが貫通して形成されている。
層間絶縁膜20上には、ソース配線23およびドレイン配線24が形成されている。ソース配線23は、ソースコンタクトホール21を介して、ソース領域12およびボディコンタクト領域13に接続されている。ドレイン配線24は、ドレインコンタクトホール22を介して、ドレイン領域14に接続されている。
Further, on the thick SOI substrate 2 is covered with an
A
ソース配線23を接地し、ドレイン配線24に正極性の高電圧(ドレイン電圧)を印加しつつ、ゲート電極18の電位を制御することにより、ボディ領域10におけるゲート酸化膜17との界面近傍にチャネルを形成して、ソース領域12とドレイン領域14との間に電流を流すことができる。
そして、ドレイン領域14のBOX層4側にN型領域15が形成されていることにより、ドレイン電圧の印加時に、空乏層がドレイン領域14に向かって延びるのを抑制することができる。そのため、素子形成領域9に形成されるLDMOSFETの耐圧を下げることなく、SOI層5の層厚を小さくすることができる。たとえば、BOX層4の層厚が1.5μmであり、ドリフト領域11のN型不純物濃度が3.5×1014/cm3であり、N型領域15のピーク濃度が1019/cm3であり、そのピーク濃度をドレイン領域14の表面からの深さが5μmの位置に有する場合、SOI層5の層厚を30μmとして、600V以上の耐圧を得ることができる。すなわち、600V以上の耐圧を得るために、従来の構造では、SOI層の層厚が40μm以上必要であるのに対し、半導体装置1では、SOI層5の層厚が30μmでよい。SOI層5の層厚を小さくすることにより、ディープトレンチ6を容易に形成することができるようになるので、半導体装置1の製造に要する手間および時間を低減することができる。
By controlling the potential of the
Since the N-
図2A〜図2Eは、半導体装置1の製造方法を工程順に示す模式的な断面図である。
たとえば、イオン注入法によって、実質的に一定の不純物濃度を有するN−型シリコン基板内にO(酸素)を埋め込んだ後、そのOを熱酸化させることにより、図2Aに示すように、層厚1.5μmのBOX層4および層厚25μmのN−型シリコン層21を有する厚膜SOI基板が作成される。この作成過程において、B(ボロン)などのP型不純物がN−型シリコン層21に選択的に注入されることにより、P型領域22が形成される。
2A to 2E are schematic cross-sectional views illustrating the method for manufacturing the
For example, after embedding O (oxygen) in an N − -type silicon substrate having a substantially constant impurity concentration by ion implantation, the O is thermally oxidized to obtain a layer thickness as shown in FIG. 2A. A thick film SOI substrate having a
次いで、図2Bに示すように、熱酸化法により、N−型シリコン層21上に、SiO2からなる熱酸化膜23が形成される。そして、公知のフォトリソグラフィ技術およびエッチング技術により、熱酸化膜23に、N−型シリコン層21の表面を部分的に露出させる開口24が形成される。その後、熱酸化膜23上に、As(ヒ素)またはP(リン)などのN型不純物を含む材料からなる塗布膜25が形成される。塗布膜25は、開口24内にも形成され、開口24内でN−型シリコン層21の表面に接する。
Next, as shown in FIG. 2B, a
つづいて、熱処理が行われることにより、N−型シリコン層21における塗布膜25と接している部分(開口24に臨む部分)に、塗布膜25中のN型不純物が拡散する。このN型不純物の拡散により、図2Cに示すように、N−型シリコン層21の表層部に、N型拡散領域26が形成される。N型拡散領域26の形成後、N−型シリコン層21上から熱酸化膜23および塗布膜25が除去される。
Subsequently, by performing heat treatment, the N-type impurity in the
その後、図2Dに示すように、エピタキシャル成長法により、N−型シリコン層21上に、N−型シリコン層21のN型不純物濃度と同じN型不純物濃度を有するN−型エピタキシャル層27が形成される。N−型エピタキシャル層27は、層厚が5μmに形成される。これにより、N−型シリコン層21およびN−型エピタキシャル層27からなる層厚30μmのSOI層5が得られる。そして、N−型エピタキシャル層27におけるP型領域22上の部分に、BなどのP型不純物が選択的に注入されることにより、P型領域28が形成される。これにより、P型領域22,28からなるボディ領域10が得られるとともに、N−型シリコン層21およびN−型エピタキシャル層27からなるドリフト領域11が得られる。また、N型拡散領域26に含まれるN型不純物がN−型エピタキシャル層27に拡散することにより、ドリフト領域11に、N型領域15が形成される。
Thereafter, as shown in FIG. 2D, by epitaxial growth, N - on
その後、図2Eに示すように、LOCOS法により、ドリフト領域11の表面に、LOCOS酸化膜16が形成される。また、熱酸化法により、ボディ領域10の表面とドリフト領域11の表面とに跨って、ゲート酸化膜17が形成される。さらに、P−CVD(Plasma Chemical Vapor Deposition:プラズマ化学気相成長)法により、SOI層5、LOCOS酸化膜16およびゲート酸化膜17上に、N型不純物が高濃度にドーピングされたポリシリコンの堆積層が形成され、公知のフォトリソグラフィ技術およびエッチング技術により、そのポリシリコンの堆積層がパターニングされる。これにより、ゲート酸化膜17上に、ゲート電極18が形成されるとともに、LOCOS酸化膜16上に、フィールドプレート19が形成される。
Thereafter, as shown in FIG. 2E, a
その後、イオン注入法により、ボディ領域10の表層部に、ソース領域12およびボディコンタクト領域13が形成され、ドリフト領域11の表層部に、ドレイン領域14が形成される。そして、層間絶縁膜20、ソース配線23およびドレイン配線24が形成されると、図1に示す構造の半導体装置1が得られる。
なお、図2Aに示す工程の後、図2Bに示す工程に代えて、図3に示す工程が行われてもよい。図3に示す工程では、まず、熱酸化法により、N−型シリコン層21上に、SiO2からなる熱酸化膜23が形成される。つづいて、公知のフォトリソグラフィ技術およびエッチング技術により、熱酸化膜23の表面に、N型拡散領域26を形成すべき部分に対向する凹部31が形成される。その後、イオン注入法により、熱酸化膜23の凹部31からN−型シリコン層21の表層部に、AsまたはPなどのN型不純物が注入される。そして、熱処理(アニール処理)が行われることにより、図2Cに示すように、N−型シリコン層21の表層部に、N型拡散領域26が形成される。熱酸化膜23は、N型拡散領域26の形成後に除去される。
Thereafter, the
Note that the step shown in FIG. 3 may be performed after the step shown in FIG. 2A instead of the step shown in FIG. 2B. In the step shown in FIG. 3, first, a
図4は、本発明の一実施形態に係る半導体装置の構造を示す模式的な断面図である。図4において、図1に示す各部に相当する部分には、それらの各部と同一の参照符号を付して示している。また、以下では、図4に示す構造に関して、図1に示す構造との相違点を中心に説明し、図1に示す各部に相当する部分についての説明を省略する。
図1に示す半導体装置1では、ドレイン領域14からBOX層4側に間隔を空けて、N型領域15が形成されている。これに対し、図4に示す半導体装置41では、ドリフト領域11において、SOI層5のN型不純物濃度よりも高く、かつ、ドレイン領域14のN型不純物濃度よりも低いN型不純物濃度を有するN型領域42が、ドレイン領域14に対してBOX層4側に隣接して形成されている。N型領域42は、たとえば、N型不純物濃度の極大値(ピーク濃度)が1018/cm3であり、そのピーク濃度をドレイン領域14の表面からの深さが2μmの位置に有している。
FIG. 4 is a schematic cross-sectional view showing the structure of a semiconductor device according to an embodiment of the present invention. In FIG. 4, portions corresponding to the portions shown in FIG. 1 are denoted by the same reference numerals as those portions. In the following, the structure shown in FIG. 4 will be described with a focus on the differences from the structure shown in FIG. 1, and the description corresponding to the parts shown in FIG. 1 will be omitted.
In the
図4に示す構造によっても、図1に示す構造と同様の作用効果を奏することができる。すなわち、たとえば、BOX層4の層厚が1.5μmであり、ドリフト領域11のN型不純物濃度が3.5×1014/cm3であり、N型領域15のピーク濃度が1018/cm3であり、そのピーク濃度をドレイン領域14の表面からの深さが2μmの位置に有する場合、SOI層5の層厚を30μmとして、600V以上の耐圧を得ることができる。
The structure shown in FIG. 4 can also provide the same operational effects as the structure shown in FIG. That is, for example, the thickness of the
図5A〜図5Dは、半導体装置41の製造方法を工程順に示す模式的な断面図である。
たとえば、イオン注入法によって、N−型シリコン基板内にOを埋め込んだ後、そのOを熱酸化させることにより、図5Aに示すように、層厚1.5μmのBOX層4および層厚30μmのSOI層5を有する厚膜SOI基板2が作成される。この作成過程において、B(ボロン)などのP型不純物がSOI層5に選択的に注入されることにより、ボディ領域10およびドリフト領域11が形成される。
5A to 5D are schematic cross-sectional views showing the method for manufacturing the
For example, after burying O in an N − type silicon substrate by ion implantation, the O is thermally oxidized to form a
次いで、図5Bに示すように、熱酸化法により、SOI層5上に、SiO2からなる熱酸化膜51が形成される。そして、公知のフォトリソグラフィ技術およびエッチング技術により、熱酸化膜51上に、N型領域42を形成すべき部分に対向する開口52を有するマスク53が形成される。そして、イオン注入法により、マスク53の開口52を介して、ドリフト領域11の表層部に、AsまたはPなどのN型不純物が注入される。N型不純物の注入後、マスク53は除去される。
Next, as shown in FIG. 5B, a
その後、図5Cに示すように、熱処理(アニール処理)が行われることにより、ドリフト領域11に注入されたN型不純物が活性化され、ドリフト領域11の表層部に、N型領域42が形成される。
N型領域42の形成後、熱酸化膜51が除去される。そして、図5Dに示すように、LOCOS法により、ドリフト領域11の表面に、LOCOS酸化膜16が形成される。また、熱酸化法により、ボディ領域10の表面とドリフト領域11の表面とに跨って、ゲート酸化膜17が形成される。さらに、P−CVD法により、SOI層5、LOCOS酸化膜16およびゲート酸化膜17上に、N型不純物が高濃度にドーピングされたポリシリコンの堆積層が形成され、公知のフォトリソグラフィ技術およびエッチング技術により、そのポリシリコンの堆積層がパターニングされる。これにより、ゲート酸化膜17上に、ゲート電極18が形成されるとともに、LOCOS酸化膜16上に、フィールドプレート19が形成される。
Thereafter, as shown in FIG. 5C, a heat treatment (annealing process) is performed to activate the N-type impurity implanted into the
After the formation of the N-
その後、イオン注入法により、ボディ領域10の表層部に、ソース領域12およびボディコンタクト領域13が形成され、ドリフト領域11の表層部に、ドレイン領域14が形成される。そして、層間絶縁膜20、ソース配線23およびドレイン配線24が形成されると、図4に示す構造の半導体装置41が得られる。
以上、本発明の実施形態および参考例を説明したが、本発明は、さらに他の形態で実施することもできる。たとえば、半導体装置1,41において、ソース領域12およびボディコンタクト領域13の形成位置とドレイン領域14の形成位置とが逆であってもよい。すなわち、SOI層5において、その中央部に、P型のボディ領域10が形成され、ディープトレンチ6の側面に沿って環状をなす領域(ボディ領域10を取り囲む領域)が、N−型のドリフト領域11とされて、ボディ領域10の表層部の平面視中央部にソース領域12およびボディコンタクト領域13が形成され、ドリフト領域11の表層部に環状のドレイン領域14が形成されてもよい。
Thereafter, the
As mentioned above, although embodiment and the reference example of this invention were described, this invention can also be implemented with another form. For example, in the
また、半導体装置1,41の各半導体部分の導電型を反転した構成が採用されてもよい。すなわち、半導体装置1,41において、P型の部分がN型であり、N型の部分がP型であってもよい。
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
Moreover, the structure which reversed the conductivity type of each semiconductor part of the
In addition, various design changes can be made within the scope of the matters described in the claims.
1 半導体装置
4 BOX層
5 SOI層
6 ディープトレンチ
9 素子形成領域
10 ボディ領域
11 ドリフト領域
12 ソース領域
14 ドレイン領域
15 N型領域
41 半導体装置
42 N型領域
DESCRIPTION OF
Claims (6)
前記絶縁層上に積層された第1導電型の半導体層と、
前記半導体層の表面から前記絶縁層に至る深さを有する環状のディープトレンチと、
前記ディープトレンチに取り囲まれる素子形成領域において、前記ディープトレンチの側面に沿って、前記半導体層の全厚にわたって形成される第2導電型のボディ領域と、
前記素子形成領域において、前記ボディ領域以外の残余の領域からなる第1導電型のドリフト領域と、
前記ボディ領域の表層部に形成された第1導電型のソース領域と、
前記ドリフト領域の表層部に形成された第1導電型のドレイン領域と、
前記ドリフト領域の表面に形成され、前記ドレイン領域を露出させる開口部を有する絶縁膜と、
前記ドリフト領域において、前記絶縁膜の前記開口部の周縁部およびその内側の領域に選択的に前記ドレイン領域に対して隣接して形成され、前記ドレイン領域の下部全体を覆う第1部分を含み、最深部が前記ドレイン領域よりも深い位置に達し、前記ドリフト領域の第1導電型不純物濃度よりも高く、かつ、前記ドレイン領域の第1導電型不純物濃度よりも低い第1導電型不純物濃度を有する第1導電型領域とを含み、
前記ドリフト領域において、前記ドレイン領域および前記第1導電型領域を除く領域は、実質的に一定の不純物濃度を有し、
前記絶縁膜は、厚さが一定の第1部分と、前記第1部分から前記開口部にかけて厚さが減少する第2部分とを含み、
前記第1導電型領域における前記ドリフト領域の表面に沿う方向の端部が、前記絶縁膜の前記第2部分の下領域に位置している、半導体装置。 An insulating layer;
A semiconductor layer of a first conductivity type stacked on the insulating layer;
An annular deep trench having a depth from the surface of the semiconductor layer to the insulating layer;
In a device formation region surrounded by the deep trench, a body region of a second conductivity type formed over the entire thickness of the semiconductor layer along a side surface of the deep trench;
A drift region of a first conductivity type composed of a remaining region other than the body region in the element formation region;
A first conductivity type source region formed in a surface layer portion of the body region;
A drain region of a first conductivity type formed in a surface layer portion of the drift region;
An insulating film formed on a surface of the drift region and having an opening exposing the drain region;
In the drift region, the peripheral portion of the opening of the insulating film and a region inside thereof are selectively formed adjacent to the drain region, and include a first portion that covers the entire lower portion of the drain region, The deepest part reaches a position deeper than the drain region, and has a first conductivity type impurity concentration higher than the first conductivity type impurity concentration of the drift region and lower than the first conductivity type impurity concentration of the drain region. A first conductivity type region,
In the drift region, the drain region and the region except for the first conductivity type region have a substantially constant impurity concentration,
The insulating film includes a first portion having a constant thickness and a second portion having a thickness that decreases from the first portion to the opening,
The semiconductor device , wherein an end portion of the first conductivity type region in a direction along the surface of the drift region is located in a lower region of the second portion of the insulating film .
前記第1導電型領域の前記ドリフト領域の表面に沿う方向の端部は、前記ゲート電極に対して前記ドレイン領域側に配置されている、請求項1〜4のいずれか一項に記載の半導体装置。 The surface of the drift region further includes a gate electrode formed so as to extend from the source region toward the drain region via the body region, and disposed via a gate insulating film,
5. The semiconductor according to claim 1, wherein an end of the first conductivity type region in a direction along a surface of the drift region is disposed on the drain region side with respect to the gate electrode. apparatus.
The semiconductor device according to claim 1, wherein the insulating film includes a LOCOS oxide film.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014004209A JP5735668B2 (en) | 2014-01-14 | 2014-01-14 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014004209A JP5735668B2 (en) | 2014-01-14 | 2014-01-14 | Semiconductor device |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007234472A Division JP5479671B2 (en) | 2007-09-10 | 2007-09-10 | Semiconductor device |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015084525A Division JP6061979B2 (en) | 2015-04-16 | 2015-04-16 | Semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014090207A JP2014090207A (en) | 2014-05-15 |
JP5735668B2 true JP5735668B2 (en) | 2015-06-17 |
Family
ID=50791832
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014004209A Active JP5735668B2 (en) | 2014-01-14 | 2014-01-14 | Semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5735668B2 (en) |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11251597A (en) * | 1998-02-27 | 1999-09-17 | Denso Corp | Semiconductor device |
JP2001025235A (en) * | 1999-07-07 | 2001-01-26 | Mitsubishi Electric Corp | Driving gear and power converter |
JP2001352070A (en) * | 2000-04-07 | 2001-12-21 | Denso Corp | Semiconductor device and method of manufacturing the same |
-
2014
- 2014-01-14 JP JP2014004209A patent/JP5735668B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2014090207A (en) | 2014-05-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8716791B1 (en) | LDMOS with corrugated drift region | |
JP5298565B2 (en) | Semiconductor device and manufacturing method thereof | |
JP5410012B2 (en) | Semiconductor device | |
TWI590449B (en) | Silicon carbide semiconductor device, method of manufacturing the silicon carbide semiconductor device, and method of designing the silicon carbide semiconductor device | |
JP2013058575A (en) | Semiconductor device and manufacturing method of the same | |
JP2014038965A (en) | Semiconductor device and semiconductor device manufacturing method | |
JP4308096B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2008135474A (en) | Semiconductor device | |
TW201606857A (en) | Method of manufacturing semiconductor device | |
JP2011071232A (en) | Semiconductor device and method of fabricating the same | |
JP2009246225A (en) | Semiconductor device | |
JP2008159916A (en) | Semiconductor device | |
JP5371358B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
TW201511135A (en) | Method of manufacturing semiconductor device | |
JP5983122B2 (en) | Semiconductor device | |
TWI574405B (en) | Silicon carbide semiconductor device, method for manufacturing silicon carbide semiconductor device, and design method of silicon carbide semiconductor device | |
JP5479671B2 (en) | Semiconductor device | |
JP2010192691A (en) | Semiconductor device | |
JP6286010B2 (en) | Semiconductor device | |
JP2016058541A (en) | Lateral semiconductor device | |
JP5735668B2 (en) | Semiconductor device | |
JP5390760B2 (en) | Semiconductor device manufacturing method and semiconductor device | |
JP6061979B2 (en) | Semiconductor device | |
JP2010258210A (en) | Semiconductor device and method of manufacturing the same | |
JP2009146946A (en) | Semiconductor device and method of manufacturing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20141218 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150108 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150227 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150319 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150416 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5735668 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |