JP5734190B2 - 複合基板上に成長された半導体発光デバイス - Google Patents

複合基板上に成長された半導体発光デバイス Download PDF

Info

Publication number
JP5734190B2
JP5734190B2 JP2011527460A JP2011527460A JP5734190B2 JP 5734190 B2 JP5734190 B2 JP 5734190B2 JP 2011527460 A JP2011527460 A JP 2011527460A JP 2011527460 A JP2011527460 A JP 2011527460A JP 5734190 B2 JP5734190 B2 JP 5734190B2
Authority
JP
Japan
Prior art keywords
layer
seed layer
group iii
substrate
grown
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011527460A
Other languages
English (en)
Other versions
JP2012503861A (ja
Inventor
メルヴィン ビー マクローリン
メルヴィン ビー マクローリン
マイケル アール クレイムズ
マイケル アール クレイムズ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips NV
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips NV, Koninklijke Philips Electronics NV filed Critical Koninklijke Philips NV
Publication of JP2012503861A publication Critical patent/JP2012503861A/ja
Application granted granted Critical
Publication of JP5734190B2 publication Critical patent/JP5734190B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/385—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending at least partially onto a side surface of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/505—Wavelength conversion elements characterised by the shape, e.g. plate or foil

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Description

現在入手できる最も効率的な光源として、発光ダイオード（ＬＥＤ）、共振キャビティ発光ダイオード（ＲＣＬＥＤ）、垂直キャビティレーザーダイオード（ＶＣＳＥＬ）およびエッジ発光レーザーを含む半導体発光デバイスがある。可視スペクトルにわたって作動できる高輝度発光デバイスの製造に現在関心が寄せられている材料系として、III-V族半導体、特にガリウム、アルミ、インジウムおよび窒素の二元、三元および四元合金（III族窒化物材料とも称される）がある。一般に、III族窒化物発光デバイスは、金属−有機的化学的気相法（ＭＯＣＶＤ）、分子線エピタキシー（ＭＢＥ）技術またはその他のエピタキシャル技術により、サファイア、シリコンカーバイド、III族窒化物またはその他の適当な基板上に異なる組成およびドーパント濃度の半導体層の積層体をエピタキシャル成長させることによって製造される。この積層体は、基板上に形成される、例えばＳｉによってドープされた１つ以上のｎ型の層と、このｎ型の層（単数または複数）の上に形成されたアクティブ領域内の１つ以上の発光層と、このアクティブ領域の上に形成された、例えばＭｇでドープされた１つ以上のｐ型の層とを含むことが多い。これらｎ型領域およびｐ型領域に電気的コンタクトが形成される。
純粋なIII族窒化物基板は、一般に高価であって、かつ広くは入手できないので、サファイアまたはＳｉＣ基板上にIII族窒化物デバイスが成長されることが多いが、かかる非III族窒化物基板は、最適とは言えない。その理由は、これら非III族窒化物基板の格子定数が、これら基板の上に成長されるIII族窒化物層の格子定数と異なり、このことによってIII族窒化物デバイスの層内にひずみおよび結晶欠陥が生じ、更にこれによって性能および信頼性が低下するという問題が生じ得るからである。
本発明の実施形態によれば、複合基板の上に複数のIII族窒化物半導体構造体が成長され、各構造体は、ｎ型領域とｐ型領域の間に配置された１つの発光層を含む。複合基板は、接合層によってホスト基板に接続されたIII族窒化物材料の複数のアイランドを含む。これらIII族窒化物アイランド上に複数のIII族窒化物半導体構造体を成長させる。III族窒化物材料の各アイランドが少なくとも部分的に緩和されるように、複合基板を形成できる。この結果、各半導体構造体の発光層は３.１９オングストロームよりも大きい格子定数を有し、これによってデバイス内のひずみを低減できる。
個々のIII族窒化物半導体構造体は、例えばこれら半導体構造体自身の上に形成されるか、またはこれらIII族窒化物半導体構造体が接続されたマウント上に形成された導電性材料によって電気的に接続できる。
複合基板上に成長されたIII族窒化物半導体構造体を示す。 複合基板上のシード層材料のアイランド上に成長されたIII族半導体構造体を含むIII族窒化物デバイスの一部の横断面図である。 図２内の横断面図に示されたデバイスの一部の頂部表面の平面図である。 図３に示された構造体を実装できるマウントの頂部表面の平面図である。 隣接するアイランド間に電気接続部を含む、複合基板上のシード層材料のアイランド上に成長されたIII族半導体構造体を含むIII族窒化物デバイスの一部の横断面図である。 複合基板上のシード層材料のアイランド上に成長されたIII族半導体構造体を含むデバイス上に形成されたｐ型のコンタクト上での厚い金属層の形成を示す。 厚い金属層をプレーナー化し、マウント上に構造体を接合し、複合基板を除去した後の図６の構造体を示す。 複合基板を除去することによって露出した表面をテクスチャー化し、ｎ型のコンタクトを形成した後の図７の構造体を示す。
本発明の実施形態によれば、III族窒化物発光デバイスは、トレンチによって分離されたIII族窒化物構造体のグループを含む。これら構造体は、高性能のデバイスを形成するように電気的に接続できる。かかるデバイスは、複合基板上に成長でき、シード層材料のアイランド間にトレンチが形成され、これらトレンチは、基板によって生じるひずみの緩和を改善できる。
「III-V族発光デバイスを成長させるための基板」を発明の名称とし、本願で参考例として援用する米国公開特許出願第2007/0072324号には、複合基板がより詳細に記載されている。図１には、複合基板の一例が示されており、基板１０はホスト基板１２とシード層１６と、ホスト基板１２をシード層１６に接合する接合層１４とを含む。基板１０内の層の各々は、デバイス内に半導体の層を成長させるのに必要な処理条件に耐えることができる材料から形成されている。例えばＭＯＣＶＤによって成長されるIII族窒化物デバイスの場合、基板１０内の層の各々は、１０００℃を超える温度でＨ2の雰囲気に耐えることができなければならず、ＭＢＥによって成長されるIII族窒化物デバイスの場合、基板１０内の層の各々は、真空内で６００℃を超える温度に耐えることができなければならない。
ホスト基板１２は、基板１０およびこの基板１０上に成長された半導体デバイスの層１８に対する機械的な支持体となる。このホスト基板１２は、一般に厚さが３〜５００ミクロンの間にあり、１００ミクロンより厚いことが多い。ホスト基板１２がデバイスの一部のままとなっている実施形態では、このホスト基板１２を通してデバイスから光が抽出される場合、このホスト基板１２を少なくとも部分的に透明とし得る。デバイス層１８は、直接ホスト基板１２上に成長されることがないので、ホスト基板１２は、一般的に単結晶材料である必要はない。一部の実施形態では、ホスト基板１２の材料は、デバイス層１８のＣＴＥ（熱膨張係数）およびシード層１６のＣＴＥに一致する熱膨張係数（ＣＴＥ）を有するように選択される。本発明の実施形態では、エピタキシャル層１８の処理条件に耐えることができるような半導体、セラミックおよび金属を含む、任意の材料が適す。
シード層１６は、その上部にデバイスの層１８が成長される層であるので、このシード層は、その上部でIII族窒化物の結晶の核を形成できるような材料としなければならない。このシード層１６は、約５０Åから１μｍまでの厚さとすることができ、III族窒化物シード層は、例えば５０〜２００ｎｍの厚さとすることができ、７５〜１２５ｎｍの厚さとなることが多い。一部の実施形態では、シード層１６は、デバイス層１８の材料に対して膨張係数が一致する。シード層１６は、デバイス層１８に対する格子の整合性が適当に近い単結晶材料である。上部にデバイス層１８が成長されるシード層１６の頂部表面の結晶学的配向は、ウルツ鉱型［０００１］ｃ軸にすることが多い。シード層１６が完成したデバイスの一部のままとなっている実施形態では、シード層１６を通してデバイスから光が抽出される場合、このシード層１６を透明または薄くし得る。
１つ以上の接合層１４が、ホスト基板１２をシード層１６に接合する。この接合層１４は、約１００Å〜１μｍの厚さとすることができる。適当な接合層の例として、ガラス、例えばホウ化リンシリケートガラス（ＢＰＳＧ）、ＳｉＯx、例えばＳｉＯ2、ＳｉＮx、例えばＳｉ3Ｎ4、ＨｆＯ2、これらの混合物、金属、例えばＭｏ、Ｔｉ、ＴｉＮ、その他の合金、およびその他の半導体または誘電体が挙げられる。接合層１４は、ホスト基板１２をシード層１６に接続するので、接合層１４を形成する材料はホスト基板１２とシード層１６との間に良好な接着力を生じさせるように選択される。一部の実施形態では、接合層１４はデバイス層１８を攻撃しないエッチングによりエッチングできる材料から形成された剥離層となっているので、ホスト基板１２からデバイス層１８およびシード層１６を剥離できる。例えば接合層１４は、III族窒化物デバイス層１８に損傷を与えることなくＨＦによってウェットエッチングできるＳｉＯ2とすることができる。接合層１４が完成したデバイスの一部のままとなっている実施形態では、接合層１４を透明または極めて薄くすることが好ましい。一部の実施形態では、接合層１４を省略し、ホスト基板１２に直接シード層１６を付着させてもよい。
デバイス層１８は、当技術分野で知られた成長技術により成長される従来のIII族窒化物デバイス層である。シード層１６に隣接する層の組成は、その隣接層の格子定数または他の特性および／またはシード層１６の材料上で核形成できる能力に関連して選択できる。
シード層１６上に成長されるエピタキシャル層１８は、このエピタキシャル層１８とシード層１６との間の格子の不整合に起因してひずみが生じることが多く、よってこのひずみを制限するためにシード層の組成は、エピタキシャル層１８に適当に格子整合するように選択できる。それに加え、シード層１６およびホスト基板１２の組成は、エピタキシャル層１８のＣＴＥに近いＣＴＥを有するように選択できる。一部の実施形態では、ホスト基板のＣＴＥがデバイス層のうちの少なくとも１つ、例えば発光層のＣＴＥの少なくとも９０％となるようにホスト基板およびシード層の材料が選択される。ホスト基板１２の組成は、一般にエピタキシャル層１８が引張力、ひずみではなく、圧縮を受けるようにエピタキシャル層１８のＣＴＥよりも大きいＣＴＥを有するように選択される。
一部の実施形態では、シード層１６およびこのシード層上に成長される第１エピタキシャル層１８の材料は、シード層１６の格子定数とシード層上に成長される第１エピタキシャル層の格子定数との差が１％未満となるように選択される。シード層の格子定数と最初に成長された層との間の差を制限すると、デバイス内のひずみの量が制限され、よってデバイスのうちのエピタキシャル層１８内に形成される転移の数を潜在的に低減できる。一部の実施形態では、エピタキシャル層が引張ひずみではなく圧縮ひずみを受けるように、エピタキシャル層１８、例えば最初に成長された層内の格子定数をシード層１６内の格子定数よりも大きくすることができる。
一部の実施形態では、接合層１４の上に、中断していない単一の層ではなく、複数のストライプ又はグリッドのようなシード層を形成することにより、エピタキシャル層１８内に別のひずみ逃げ部を設けることができる。これとは異なり、シード層を中断されていない単一の層として形成し、次に、例えばトレンチを形成することにより、ひずみ逃げ部を設けるように所定の場所を除去してもよい。接合層１４を介してホスト基板１２に中断していない単一のシード層を取り付け、次に従来のリソグラフィ技術によりシード層の一部を除去し、ストライプを形成するようにパターン化してもよい。シード層のストライプの各々のエッジは、シード層のストライプのエッジにおいてエピタキシャル層１８内に転移を集中させることにより、追加ひずみ逃げ部を設けることができる。シード層１６、接合層１４および核形成層の組成は、シード層１６の一部の間のスペースによって露出する接合層１４の一部の上ではなく、シード層１６上で優先的に核形成層材料が核形成するように選択できる。
III族窒化物シード層材料を含むような一部の実施形態では、成長基板上でシード層が、ひずみを生じながら成長される。シード層１６とホスト基板１２との間の接続部がコンプライアント又は柔軟であり、例えばコンプライアントな接合層１４である場合に、シード層１６がホスト基板１２に接続され、成長基板から剥離される場合に、シード層１６を少なくとも部分的に緩和し得る。従って、シード層が歪んだ層として成長しても、シード層が成長基板から剥離され、緩和した後のシード層の格子定数が、シード層上で成長されるエピタキシャル層１８の格子定数に適当に近いか、または一致するように組成を選択できる。
例えば、従来どおり、III族窒化物デバイスがＡｌ2Ｏ3上で成長されるとき、基板上で成長される最初の層は、一般に約３.１９オングストロームの格子定数を有するＧａＮバッファ層となる。このＧａＮバッファ層は、ＩｎＧａＮであることが多い発光層を含むバッファ層上で成長されるすべてのデバイス層に対する格子定数を設定する。緩和し、自立したＩｎＧａＮは、ＧａＮよりも大きい格子定数を有するので、発光層は、ＧａＮバッファ層上で成長されるときに歪む。これと対照的に、本発明の実施形態では、ＩｎＧａＮシード層は、従来の基板上でひずみを生じながら成長され、次にホスト基板に接合され、ＩｎＧａＮシード層が少なくとも部分的に緩和するように、成長基板から剥離し得る。緩和後、ＩｎＧａＮシード層は、ＧａＮよりも大きい格子定数を有する。このように、ＩｎＧａＮシード層の格子定数は、ＩｎＧａＮと同じ組成の緩和した自立層の格子定数に対し、ＧａＮよりもより近い値に一致する。ＩｎＧａＮ発光層を含むＩｎＧａＮシード層上で成長されるデバイス層は、ＩｎＧａＮシード層の格子定数を再現し、少なくとも部分的に緩和されるので、３.１９オングストロームよりも大きい格子定数を有する。従って、緩和したＩｎＧａＮシード層の格子定数を有するＩｎＧａＮ発光層は、ＧａＮバッファ層の格子定数を有するＩｎＧａＮ発光層よりも少ないひずみしか受けない。発光層内のひずみを低減することによってデバイスの性能を改善できる。
シード層材料が成長基板上でひずみ成長されるIII族窒化物材料であるとき、複合基板の一部（接合層１４であることが多い）は、III族窒化物シード層の弾性緩和に適合するコンプライアンス層として作動しなければならない。このコンプライアンス層は、自らの弾性変形によりIII族窒化物シード層の緩和に適合できる充分低い剛性を有する固体または剪断を介してIII族窒化物シード層内の緩和に適合できる粘性材料のいずれかとすることができる。一部の実施形態では、接合層１４は、７００℃より低い温度で溶融し、温度と共に大幅に変化する粘性を有するあるタイプのガラスであるＢＰＳＧである。低温でＢＰＳＧ（ここでＢＰＳＧは、固体である）がコーティングされたホスト基板に、成長基板上でひずみ成長されたＩｎＧａＮシード層１６を接合する。例えばレーザー溶融により、ＩｎＧａＮシード層１６のサファイア成長基板を除去する。次に、ＢＰＳＧが液化する温度で複合基板がアニールされ、よってＩｎＧａＮシード層を緩和できる。
ＩｎＧａＮシード層は、横方向に膨張するが、基板の平面を外側に座屈させることによりひずみを軽減することもできる。ＩｎＧａＮシード層内のどの場所でも１回は座屈が生じ、横方向の緩和は、緩和フィルムのエッジから内側に伝搬するはずであるので、座屈波長よりも大きい横方向の寸法を有するシード層は、エッジを除くどの場所でも座屈を生じさせる性質がある。
III族窒化物シード層材料は、所望する配向にIII族窒化物シード層を有する複合基板を形成するのに更なる接合ステップを必要とし得る。サファイアまたはＳｉＣ成長基板上で成長されるIII族窒化物層は、一般にｃ平面のウルツ鉱型として成長される。かかるウルツ鉱型のIII族窒化物構造体は、ガリウム面と窒素面とを有する。従来の市販されているＭＯＣＶＤで成長されるIII族窒化物材料は、成長面の頂部表面がガリウム面となり、他方、底部表面（成長基板に隣接する表面）が窒素面となるように優先的に成長する。従来通りサファイアまたはＳｉＣ上で単にシード層材料を成長させ、次にこのシード層材料をホスト基板に接続し、成長基板を除去するだけで、窒素面が露出したIII族窒化物シード層を有する複合基板が得られる。上記のように、III族窒化物はガリウム面上、すなわちガリウム面が頂部表面となった状態で優先的に成長する。窒素面での従来の成長は、結晶内に望ましくない欠陥を生じさせてしまうか、窒素面が頂部表面となっている配向からガリウム面が頂部表面となっている配向へと結晶配向状態を変えるので、材料の質を不良にさせてしまうことがある。窒素面のIII族窒化物構造体は、改良された成長条件でＭＢＥまたはＭＯＣＶＤで成長させることができ、この方法はデバイスを製造する上でコストがかかり、かつ複雑となり得る。
ガリウム面が頂部表面となっているIII族窒化物シード層を有する複合基板を形成するには、従来通り成長基板上でシード層材料を成長させ、次に任意の適当な第１ホスト基板に接合させ、次にシード層がガリウム面を介して第１ホスト基板に接合させるように、成長基板からシード層材料を分離し、成長基板を除去することによって窒素面を露出した状態に放置することができる。次に、第２ホスト基板１０、すなわち本発明の実施形態に係わる複合基板のホスト基板にシード材料層の接合層を接合する。第２ホスト基板に接合した後に、成長基板に対して適した技術により、第１ホスト基板を除去する。最終複合基板では、エピタキシャル層１８を成長させるためにIII族窒化物シード層１６のガリウム面が露出するように、オプションの接合層１４を介してホスト基板１２（第２ホスト基板）にシード層材料１６の窒素面を接合させる。
例えばサファイア基板上で従来通りＧａＮバッファ層を成長させ、次に複合基板のシード層を形成するＩｎＧａＮ層を成長させる。成長後に上記のようにトレンチを形成するように、ＩｎＧａＮ層をパターン化できる。次にＢＰＳＧ接合層により第１ホスト基板にパターン化されたＩｎＧａＮ層を接合する。次に、サファイアに隣接するＧａＮバッファ層をレーザーで溶融することによりサファイア成長基板を除去し、サファイアの除去によって露出した残りのＧａＮバッファ層をエッチングにより除去すると、その結果、第１ホスト基板に接合されたＩｎＧａＮ層が得られる。この構造体はＢＰＳＧ層の粘性が低下し、ＩｎＧａＮ層が少なくとも部分的に緩和するように構造体を加熱することができる。完成した複合基板内のシード層の所望する厚さに対応する深さで、水素、重水素またはヘリウムのような材料をＩｎＧａＮ層に打ち込むことができる。オプションとして、接合のために充分平坦となった表面を形成するように、ＩｎＧａＮ層を処理してもよい。次に、完成した複合基板内でホスト基板を形成する第２ホスト基板（例えばＡｌ2Ｏ3）に接合層（例えばＳｉＯ2接合層）を用いて、または用いないで、ＩｎＧａＮ層を接合する。次に第１ホスト基板、ＩｎＧａＮ層および第２ホスト基板を加熱すると、この加熱により打ち込み深さにてＩｎＧａＮ層および第１ホスト基板の残りの部分から、ＩｎＧａＮ層の薄いシード層部分が剥離され、その結果、ホスト基板に接合されたＩｎＧａＮシード材料のアイランドを有する上記のような完成した複合基板が得られる。次に、エピタキシャル成長に適した表面を形成するように、剥離の結果得られたＩｎＧａＮ表面をオプションとして処理してもよい。一部の実施形態では、所望する深さまでＩｎＧａＮ層を成長させてもよいし、または所望する深さまでエッチングし、打ち込みステップを不要にすることができる。
シード層材料の結晶配向を２回変えるように、シード層材料を第１ホスト基板に接合し、次に第２ホスト基板に２回接合する方法の代替方法として、窒素面が上になった状態で成長基板上でシード層材料を成長させてもよい。上記のように、ホスト基板１２に窒素面のシード層材料が接続されるとき、シード層１６のガリウム面は、エピタキシャル層１８を成長させるために露出される。例えば「金属有機化学的気相法（ＭＯＣＶＤ）によって成長されるホモエピタキシャルＧａＮのモルフォロジカルおよび構造特性」、Ｊｏｕｒｎａｌ ｏｆ ｃｒｙｓｔａｌ ｇｒｏｗｔｈ、２０４（１９９９年）、４１９〜４２８ページ、および「極性による実行」、Ｐｈｙｓ．Ｓｔａｔ．Ｓｏｌ．（ｂ）２２８、第２号、５０５〜５１２ページ（２００１年）により詳細に記載されているように、例えば蒸気相エピタキシー技術またはＭＯＣＶＤにより、窒素面の膜を成長させてもよい。本願では、上記双方の文献を参考例として援用する。
一部の実施形態では、上記のようなｃ平面材料ではなく、ｍ平面またはａ平面としてシード層材料を成長させる。ｍ平面およびｒ平面のIII族窒化物材料は、無極性配向である。すなわちこれら材料はガリウム面と窒素面とを有しない。従って、上記のように無極性シード層配向は、２回接合させる必要はない。しかしながら、緩和を促進するのに使用されるコンプライアント材料がデバイス成長とコンパーチブルでない場合、または表面をエピタキシャル成長に適すようにするために成長基板を除去した結果生じる表面処理を回避するために、無極性シード層を２回接合してもよい。
図２は、本発明の実施形態に係わるデバイスの一部を示す。図２に示されたデバイスでは、複合基板は、コンプライアンス／接合層１４により、ホスト基板１２に接続されたシード層材料（図示せず）のアイランドを含む。III族窒化物デバイス構造体１８の複数のアイランドは、III族窒化物材料の複数のアイランド３０の間にトレンチ３４が維持されるように、横方向の成長ではなく垂直方向の成長に好ましい成長条件下で、シード層材料の複数のアイランド上に、III族窒化物デバイス構造体１８のアイランド３０を成長させる。デバイス層１８は、ｎ型領域２０、発光領域２２およびｐ型領域２４を含む。デバイス層１８は、１ミクロン〜５ミクロンの間の総厚みを有することができる。
青色光を発生するデバイスでは、シード層を、例えばＩｎxＧａ1-xＮ（ここでｘは０.０３〜０.０７）とすることができる。ｎ型領域２０は、シード層を覆うように成長されたＩｎxＧａ1-xＮ層（ここでｘは０.０３〜０.０７）を含むことができる。発光領域２２は、単一発光層または多数の薄い量子井戸発光層と隣接する量子井戸との間に配置されたバリア層とを備えた多重量子井戸発光領域を含むことができる。発光領域２２の発光層は、ＩｎxＧａ1-xＮ（ここでｘは０.１６〜０.１８）とすることができる。ｐ型領域２４は、１つ以上のＩｎxＧａ1-xＮ層（ここでｘは０.０３〜０.０７）を含むことができる。
シアン光を発生するデバイスでは、シード層を、例えばＩｎxＧａ1-xＮ（ここでｘは０.０８〜０.１３）とすることができる。ｎ型領域２０はシード層を覆うように成長されたＩｎxＧａ1-xＮ層（ここでｘは０.０８〜０.１３）を含むことができる。発光領域２２は、単一発光層または多数の薄い量子井戸発光層および隣接する量子井戸の間に配置されたバリア層とを備えた多重量子井戸発光領域含むことができる。発光領域２２の発光層は、ＩｎxＧａ1-xＮ（ここでｘは０.１９〜０.２２）とすることができる。ｐ型領域２４は、１つ以上のＩｎxＧａ1-xＮ層（ここでｘは０.０８〜０.１３）を含むことができる。
緑色光を発生するデバイスでは、シード層を、例えばＩｎxＧａ1-xＮ（ここでｘは０.１〜０.１６）とすることができる。ｎ型領域２０はシード層を覆うように成長されたＩｎxＧａ1-xＮ層（ここでｘは０.１〜０.１６）を含むことができる。発光領域２２は、単一発光層または多数の薄い量子井戸発光層および隣接する量子井戸の間に配置されたバリア層とを備えた多重量子井戸発光領域含むことができる。発光領域２２の発光層は、ＩｎxＧａ1-xＮ（ここでｘは０.２３〜０.２５）とすることができる。ｐ型領域２４は、１つ以上のＩｎxＧａ1-xＮ層（ここでｘは０.１〜０.１６）を含むことができる。
アイランド３０の適当なサイズは、主に数種のファクターによって決定される。第１に、一部の実施形態では、（上記）座屈波長よりも小さいアイランドとなるようにＩｎＧａＮシード層をパターン化でき、例えば数ミクロンのオーダーとすることができる。第２に、アイランドがより小さい場合、処理時間および条件を、好ましいものにし得る。例えば、アイランドがより大きくなれば、アイランドの中心部に形成される可能性のある座屈を緩和するために、横方向に緩和するのに、より長い時間がかかる。更に、座屈部の許容可能な平坦化を達成するのに必要なアニール温度は、時間経過に対し、シード層材料の劣化を生じさせ得る。アイランドをより小さくすれば、アニール時間が短くてすみ、このことは劣化量を制限できる。第３に、座屈部のサイズが大きくなるにつれ、コンプライアンス層とシード層材料との間の付着力が失われ始める。アイランドのサイズを制限すると、アイランドの横方向の膨張がアイランドの中心に到達し、コンプライアンス層から分離するのに座屈部が充分大きく成長する前に座屈部のサイズを低減することが可能となる。第４に、大きい座屈部は横方向の緩和から平坦化することが困難であることがあり得る。上記のように、アイランドのサイズを制限すると、シード層材料内の座屈部のサイズを低減できる。
各アイランド３０を、大きくしたり小さくすることは任意であるが、アイランド３０は、一般に長さが数十ミクロンから数ミリメートルの間となる。一部の実施形態では、アイランド３０は、長さが５０〜５００ミクロンの間であり、一部の実施形態ではアイランド３０は、長さが１００〜３００ミクロンの間である。例えば各アイランドは、１００ミクロン×１００ミクロンから３００ミクロン×３００ミクロンの間の面積を有することができる。図３には、正方形のアイランド３０が示されているが、これらアイランド３０はどんな形状でもよい。１ｍｍ2のオーダーのアクティブ領域面積を有するデバイスを形成するために、各々が１００ミクロン×１００ミクロンの面積を有するアイランドを１００個形成できる。従って、下記の例は数個のアイランドしか示していないが、１つのデバイスは、多数のアイランド、例えば１０〜２００個のアイランドを有することができる。アイランドを形成するのに使用される技術によって可能となるよう、隣接するアイランドを分離しているトレンチを大きくしたり小さくしたりすることは任意である。一部の実施形態では、トレンチは５〜５０ミクロンの幅であるが、他の実施形態ではトレンチは２０〜３０ミクロンの幅である。
図２に示されたデバイスでは、各アイランド３０において、ｐ型領域２０の一部が現れるようにｐ型領域２４および発光領域２２の一部をエッチングで除去する。ｐ型領域２４の残りの部分にｐ型のコンタクト２６を形成する。ｎ型領域２０の露出した部分にｎ型のコンタクト２８を形成する。図２に示された構造体では、ｎ型のコンタクト２８がｎ型領域２０に接触する領域は狭く、例えば１〜５ミクロンの幅であり、ｐ型領域２４の頂部を覆うようにｎ型のコンタクト２８が延びている。半導体構造体のｐ型領域および発光領域とｎ型のコンタクト２８との間を誘電材料２５、例えばシリコンの酸化物またはシリコンの窒化物を電気的にアイソレートできる。
図３は、図２に横断面が示されたアイランドのような９個のアイランド３０を含む構造体の頂部表面の平面図である。ｐ型のIII族窒化物材料よりもｎ型のIII族窒化物材料において、電流はより容易に広がるので、ｐ型のコンタクト２６の面積の方をｎ型のコンタクト２８の面積よりも広くすることができる。各アイランドのエッジのまわりには、図２に示されていないｎ型のコンタクトリング３６を形成できる。
図４はマウントの頂部表面の平面図であり、図３に示された表面が図４に示された表面に接続するように、図３の構造体がマウント上に実装される。図３に示されたアイランド上のｎ型のコンタクト２８が、図４に示されたマウント上のｎ型のコンタクトパッド４２に接続される。ｐ型のコンタクト２６が、ｐ型のコンタクトパッド４４には接続される。隣接するアイランド間の電気的接続部４６が、図３に示された半導体構造体ではなく、マウント４０上に形成されている。コンタクトパッド４８および４９により、構造体に電流が供給される。図４に示された構造体では、図３のアイランドは直列に接続されている。アイランド間の他の電気的な配置も可能であり、これら他の配置も本発明の範囲内のものである。図４のマウントに図３の構造体を実装した後に、基板に適した技術、例えばエッチングまたは研磨により、複合基板を任意に除去できる。
複合基板（図２では接合層１４およびホスト基板１２として示されている）を通し、または複合基板を除去した場合にはｎ型領域２０の表面を通してデバイスから光が抽出されるように、図２〜図４に示された構造体を製造し、実装できる。かかるデバイスでは、ｐ型のコンタクト２６およびｎ型のコンタクト２８を反射性とすることができる。一部の実施形態では、マウント４０を通してデバイスから光が抽出されるように、図２〜図４に示された構造体を実装できる。かかるデバイスでは、ｐ型のコンタクト２６およびｎ型のコンタクト２８を透明にしてもよい。更に、マウント４０、ｎ型のコンタクトパッド４２およびｐ型のコンタクトパッド４４、並びに電気接続部４６を透明にしてもよいし、または例えばマウント４０を薄く維持できる場合には、できるだけ光を吸収しないように形成することができる。吸収光量を低減するには、光を吸収するｎ型のコンタクトパッド４２およびｐ型のコンタクトパッド４４、並びに電気的な接続部４６をできるだけ小さくすることができる。かかるデバイスの一例では、マウント４０は本願で参考例として援用する米国特許第7,361,938号により詳細に説明されている波長変換材料、例えば蛍光体を含むセラミックとなっている。ｎ型のコンタクトパッド４２およびｐ型のコンタクトパッド４４、並びに電気接続部４６は、透明な導電性酸化物、例えば酸化インジウムスズとすることができる。
図５は、アイランド間の相互接続部が、図４に示されたマウント上ではなく、半導体構造体上に形成されたデバイスを示す。図２に示されたデバイスにおけるように、図５に示されたデバイスでは、各アイランドにおいて、ｎ型のコンタクト２８が形成されるｎ型領域２０の一部が現れるように、ｐ型領域２４および発光領域２２の一部がエッチングによって除去される。III族窒化物半導体構造体上に形成された相互接続部は、個々のアイランド３０を電気的に接続している。特に導電性相互接続部２７、通常は金属部が、隣接するアイランド３０のｐ型のコンタクト２６にｎ型のコンタクト２８を接続している。適当な場合には誘電層２５により電気的なアイソレーションが行われ、この誘電層２５は、例えばシリコンの窒化物またはシリコンの酸化物とすることができる。図５に示された２つのアイランドは直列に接続されている。アイランド間では他の電気的な配置も可能であり、これら他の配置も本発明の範囲内のものである。アイランド間の相互接続部は、従来のウェーハレベルのリソグラフィプロセスによって形成できる。
図５に示されるようなIII族窒化物構造体上に相互接続部を形成するには、どの相互接続部の組み合わせに対しても別個のリソグラフィマスク設計が必要であるので、このような相互接続部の形成は、リソグラフィプロセスを複雑にするが、構造体が上部に実装されるマウントの構造を簡略化し、標準化できる。これと対照的に、図２〜図４に示されるようにマウント上に相互接続部を形成することは、図２に示されたIII族窒化物構造体を形成するのに必要なリソグラフィプロセスを簡略化し、標準化するが、図４に示されたマウントを形成するのに必要な設計およびリソグラフィプロセスを複雑にする。
図６、図７および図８は、本発明の実施形態に係わる、ｎ型領域を露出するためにメサ部をエッチングしなくてもよい構造体の製造を示す。図６では、上記のように複合基板を覆うアイランド３０内にｎ型領域２０、発光領域２２およびｐ型領域２４を成長させる。隣接するアイランド３０を電気的にアイソレートする誘電部５２を形成する。誘電部５２内の開口部は、各アイランドにおいてｐ型領域２４の一部の上にｐ型コンタクト２６を形成できるようにするものである。次に、任意の適当なプロセス、例えば電気メッキにより、ｐ型コンタクト２６上に厚いオーミック金属層５４を形成する。
図７において、平坦な表面を形成するために、例えば電気化学的研磨または機械的研磨により、厚い金属層５４をプレーナー化し、平坦になった表面を次にマウント５６に接続する。マウント５６は、通常、導電性および熱伝達性である。例えばマウント５６を金属ウェーハ、頂部または底部にオーミック金属コンタクトを有する半導体ウェーハ、または図７に示されるように金属で満たされたビア５８が頂部および底部の上にあるオーミック金属コンタクトに接続した状態の電気絶縁性ウェーハ５７、例えば焼結されたＡｌＮとすることができる。例えばハンダ付けまたは熱音波接合を含む任意の適当な技術により、III族窒化物構造体をマウント５６に接続できる。次に、例えば犠牲エピタキシャル層を機械的研削、化学的エッチング、レーザーリフトオフまたはエッチングすることを含む任意の適当な技術によって、図６に示される複合基板１０を除去する。
図８では、例えば機械的研磨またはウェットエッチングもしくはドライエッチングにより、ｎ型領域２０の表面をプレーナー化する。デバイスからの光の抽出を改善するためにエッチングまたは機械的粗面化、もしくは電気化学的粗面化により、任意にｎ型領域２０のプレーナー化された表面を粗面またはパターン化できる。発光領域がない場合、ｎ型のコンタクト６０はかなりの量の発光した光を吸収することがないように、アイランド間のトレンチを覆うようにｎ型のコンタクト６０を形成する。ｎ型のコンタクト６０はエッジ６１においてｎ型領域２０に電気的に接続する。例えばエッジ６１は１ミクロン〜５ミクロンの幅とすることができる。ｎ型のコンタクト６０からのｎ型領域２０における電流の広がりを改善するために、ｎ型領域２０の露出した部分を覆うよう、オプションの導電性で、かつ光学的に透明な膜（図８には示されず）を形成できる。適当な材料の例として、酸化インジウムスズまたは酸化スズに類似した透明な導電性酸化物、または酸化亜鉛、または窒化インジウムアルミニウムのような広バンドギャップの半導体が挙げられる。
一部の実施形態では、ｎ型領域２０を覆うように、波長変換材料、例えばセラミックまたは粉体蛍光体、および／またはダイクロイックフィルタとして当技術分野で知られる二次光学系を形成する。例えば上記のようなセラミック蛍光体７０を、デバイスから抽出される光の路内において、ｎ型領域２０の上方に位置させることができる。ｎ型のコンタクト６０と６２の間において、ｎ型領域２０内での電流の広がりを改善するために、ｎ型領域２０およびｎ型のコンタクト６０および６２のいずれかまたはすべてと接触するセラミック蛍光体上に、酸化インジウムスズのような透明導電性材料７２、例えば透明導電性酸化物を形成してもよい。一部の実施形態では、複合基板内に１つ以上のワイドなトレンチ３３を形成する。このようなワイドなトレンチ３３を覆うように形成されるｎ型のコンタクト６２は、接合パッドとして機能し得る。どのｎ型のコンタクト６０も接合パッドとして作動させる代わりに、接合パッド６２を周期的に離間させると、波長変換層または二次光学系、例えば焼結セラミック蛍光体ウェーハの形成および設置を簡略化できる。
一部の実施形態では、アイランド３０の間のスペース５５が維持されるように、図６の厚い金属部５４を薄くする。図７および図８に示されるような、ｐ型領域２４とマウント５６との間の連続的な単一の電気コンタクト５４の代わりに、電気的にアイソレートされた複数の接合パッドを介して個々のアイランドをマウントに電気的に接続してもよい。一部の実施形態では、ｐ型領域２４とマウント５６との間の接続部は、導電性ではない。かかる実施形態では、埋め込まれたｐ型領域への電気的コンタクトを作成するように、半導体構造体を貫通するよう、ビアをエッチングできる。
上記実施形態および実施例のいずれかから抽出される光の光路内に蛍光体のような波長変換材料を配置することができる。例えば黄色光を発光する単一蛍光体または赤色および緑色光、もしくは黄色光を発光する多数の蛍光体と、青色光を発光するデバイスとを組み合わせることができる。このデバイスおよび単一又は複数の蛍光体からの混合光は、白色光のように見える。上記波長変換材料に加え、またはこの波長変換材料の代わりに、上記実施形態および実施例のいずれかから抽出される光の光路内に偏光器またはフィルタのような他の構造体を設置してもよい。
III族窒化物材料の多数のアイランドを含むデバイスは、同じ面積のモノリシックデバイスよりも多くの利点を有し得る。本発明の実施形態に係わるデバイスは、任意の集合面積を有する。少なくとも部分的に電流密度、ドライブ電流および順方向電圧をデカップリングできる。例えばデバイス上の個々のアイランドを直列接続と並列接続の組み合わせで接続でき、これによってモノリシックデバイスと同じ電流密度で、より高い電圧およびより低い全電流でデバイスをドライブすることが可能となる。最後に、ドライブ電流を減少させ、順方向電圧をＮ倍（ここでＮは同じ面積のモノリシックデバイスと比較した、アイランドの総数である）だけ増加するように、アイランドを直列に接続できる。より低い電流／より高い電圧の電流レギュレータは、一般により高い電流／より低い電圧のレギュレータよりも安価であるので、アイランドを有するデバイスの全体のシステムコストを、等しい面積のモノリシックデバイスよりも少なくできる。
以上で、本発明を詳細に説明したので、当業者であれば本開示を読めば、本明細書に記載の発明の原理の要旨から逸脱することなく、この発明に対して変形を行うことができよう。異なる実施例および実施形態からの要素を組み合わせることができる。例えば一部の実施形態では、半導体構造体上にアイランド間の一部の相互接続部が形成され、マウント上に一部の相互接続部が形成される。従って、本発明の範囲を、これまで図示し、説明した特定の実施例だけに限定する意図はない。

Claims (8)

  1. 横方向の成長ではなく垂直方向の成長に好ましい成長条件下で複数のIII族窒化物半導体構造体を基板上で成長させるステップを備え、
    各半導体構造体は、ｎ型領域とｐ型領域との間に配置された発光層を含み、
    前記基板は、ホストと、トレンチによって分離されたIII族窒化物材料の複数のアイランドと、前記ホストとIII族窒化物材料の前記複数のアイランドとの間に配置された接合層と、を含み、
    各半導体構造体の前記発光層は、３.１９オングストロームよりも大きい格子定数を有し、
    前記III族窒化物半導体構造体のうちの２つを電気的に接続する導電性材料を形成するステップを更に備え、
    前記トレンチは、シード層材料のアイランド間に形成される、方法。
  2. 前記導電性材料を形成するステップは、前記２つの接続するIII族窒化物半導体構造体の少なくとも一部の上に金属層を形成することを含む請求項１に記載の方法。
  3. 前記金属層は、前記２つのIII族窒化物半導体構造体の前記ｐ型領域を電気的に接続する請求項２に記載の方法。
  4. 前記金属層は、前記２つのIII族窒化物半導体構造体のうちの一方の前記ｐ型領域を、前記２つのIII族窒化物半導体構造体のうちの他方の前記ｎ型領域に電気的に接続する請求項２に記載の方法。
  5. 導電性材料を形成する前記ステップは、マウント上に金属層を形成するステップと、前記金属層が２つのIII族窒化物半導体構造体を電気的に接続するように、前記複数のIII族窒化物半導体構造体を前記マウントに接続するステップと、を含む請求項１に記載の方法。
  6. 前記複数のIII族窒化物半導体構造体を前記マウントに接続した後に、前記ホストを除去するステップを更に含む請求項５に記載の方法。
  7. 各III族窒化物半導体構造体は、５００ミクロン未満の長さを有する請求項１に記載の方法。
  8. 各トレンチは、５ミクロンから５０ミクロンまでの幅を有する請求項１に記載の方法。
JP2011527460A 2008-09-24 2009-09-21 複合基板上に成長された半導体発光デバイス Active JP5734190B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/236,853 US9117944B2 (en) 2008-09-24 2008-09-24 Semiconductor light emitting devices grown on composite substrates
US12/236,853 2008-09-24
PCT/IB2009/054134 WO2010035211A1 (en) 2008-09-24 2009-09-21 Semiconductor light emitting devices grown on composite substrates

Publications (2)

Publication Number Publication Date
JP2012503861A JP2012503861A (ja) 2012-02-09
JP5734190B2 true JP5734190B2 (ja) 2015-06-17

Family

ID=41466848

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011527460A Active JP5734190B2 (ja) 2008-09-24 2009-09-21 複合基板上に成長された半導体発光デバイス

Country Status (9)

Country Link
US (1) US9117944B2 (ja)
EP (1) EP2329536B1 (ja)
JP (1) JP5734190B2 (ja)
KR (2) KR101674228B1 (ja)
CN (1) CN102165609B (ja)
BR (1) BRPI0913752B1 (ja)
RU (1) RU2515205C2 (ja)
TW (1) TWI497749B (ja)
WO (1) WO2010035211A1 (ja)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090309114A1 (en) * 2008-01-16 2009-12-17 Luminus Devices, Inc. Wavelength converting light-emitting devices and methods of making the same
JP5226449B2 (ja) * 2008-10-03 2013-07-03 スタンレー電気株式会社 半導体発光装置
KR20120041237A (ko) 2009-08-04 2012-04-30 갠 시스템즈 인크. 아일랜드 매트릭스 갈륨 나이트라이드 마이크로파 및 전력 트랜지스터
US9818857B2 (en) 2009-08-04 2017-11-14 Gan Systems Inc. Fault tolerant design for large area nitride semiconductor devices
US9029866B2 (en) * 2009-08-04 2015-05-12 Gan Systems Inc. Gallium nitride power devices using island topography
US8581229B2 (en) * 2009-11-23 2013-11-12 Koninklijke Philips N.V. III-V light emitting device with thin n-type region
TWI414088B (zh) * 2009-12-16 2013-11-01 Epistar Corp 發光元件及其製造方法
CN102859726B (zh) * 2010-04-06 2015-09-16 首尔伟傲世有限公司 发光二极管及其制造方法
KR101165255B1 (ko) 2010-09-24 2012-07-19 서울옵토디바이스주식회사 고효율 발광 다이오드 및 그것을 제조하는 방법
US8791508B2 (en) 2010-04-13 2014-07-29 Gan Systems Inc. High density gallium nitride devices using island topology
JP5343040B2 (ja) * 2010-06-07 2013-11-13 株式会社東芝 半導体発光装置
JP5449039B2 (ja) * 2010-06-07 2014-03-19 株式会社東芝 半導体発光装置及びその製造方法
DE102011013052A1 (de) * 2011-03-04 2012-09-06 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung zumindest eines optoelektronischen Halbleiterbauelements
EP2715807B8 (en) * 2011-06-01 2018-10-24 Lumileds Holding B.V. Light emitting device bonded to a support substrate
EP2757598B1 (en) 2011-09-16 2017-04-26 Seoul Viosys Co., Ltd. Light emitting diode
DE102011113775B9 (de) * 2011-09-19 2021-10-21 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines optoelektronischen Bauelements
DE102012101409A1 (de) * 2011-12-23 2013-06-27 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Mehrzahl von optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
FR2992466A1 (fr) 2012-06-22 2013-12-27 Soitec Silicon On Insulator Procede de realisation de contact pour led et structure resultante
CN103579431A (zh) * 2012-08-07 2014-02-12 华夏光股份有限公司 半导体发光结构及其制造方法
DE102012111123A1 (de) 2012-09-26 2014-03-27 Osram Opto Semiconductors Gmbh Licht emittierendes Halbleiterbauelement
US8765563B2 (en) * 2012-09-28 2014-07-01 Intel Corporation Trench confined epitaxially grown device layer(s)
CN103227265B (zh) * 2013-04-12 2015-08-19 厦门大学 一种氮化镓基垂直腔面发射激光器的制作方法
CN105518886A (zh) * 2013-12-02 2016-04-20 东芝北斗电子株式会社 发光单元、发光装置及发光单元的制造方法
KR102181398B1 (ko) * 2014-06-11 2020-11-23 엘지이노텍 주식회사 발광소자 및 조명시스템
US10418511B2 (en) * 2015-06-22 2019-09-17 University Of South Carolina Double mesa large area AlInGaBN LED design for deep UV and other applications
US11021789B2 (en) 2015-06-22 2021-06-01 University Of South Carolina MOCVD system injector for fast growth of AlInGaBN material
DE102015114587A1 (de) * 2015-09-01 2017-03-02 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauelement und Verfahren zu dessen Herstellung
FR3063571B1 (fr) 2017-03-01 2021-04-30 Soitec Silicon On Insulator Procede de fabrication d'un substrat donneur pour la formation de dispositifs optoelectroniques, collection de substrats issus de ce procede
KR102381866B1 (ko) * 2017-05-02 2022-04-04 서울바이오시스 주식회사 자외선 발광 다이오드
TWI689092B (zh) * 2017-06-09 2020-03-21 美商晶典有限公司 具有透光基材之微發光二極體顯示模組及其製造方法
FR3086100B1 (fr) * 2018-09-13 2022-08-12 Commissariat Energie Atomique Procede de fabrication d'un dispositif optoelectronique comprenant une pluralite de diodes
KR102590229B1 (ko) 2018-10-15 2023-10-17 삼성전자주식회사 Led 소자 및 led 소자의 제조 방법
DE102019121678A1 (de) * 2019-08-12 2021-02-18 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Bauelement mit verbesserter wärmeabfuhr und verfahren zur herstellung eines bauelements
GB2586862B (en) * 2019-09-06 2021-12-15 Plessey Semiconductors Ltd LED precursor incorporating strain relaxing structure
FR3104809B1 (fr) * 2019-12-11 2021-12-17 Commissariat Energie Atomique Procede de realisation d’une couche de materiau structuree

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003142728A (ja) * 2001-11-02 2003-05-16 Sharp Corp 半導体発光素子の製造方法
US6869812B1 (en) * 2003-05-13 2005-03-22 Heng Liu High power AllnGaN based multi-chip light emitting diode
EP1644991A2 (en) 2003-07-16 2006-04-12 Matsushita Electric Industrial Co., Ltd. Semiconductor light emitting device, method of manufacturing the same, and lighting apparatus and display apparatus using the same
JP2004048067A (ja) 2003-10-14 2004-02-12 Sanyo Electric Co Ltd 発光部品およびその製造方法
US7285801B2 (en) * 2004-04-02 2007-10-23 Lumination, Llc LED with series-connected monolithically integrated mesas
US7361938B2 (en) * 2004-06-03 2008-04-22 Philips Lumileds Lighting Company Llc Luminescent ceramic for a light emitting device
US20050274970A1 (en) * 2004-06-14 2005-12-15 Lumileds Lighting U.S., Llc Light emitting device with transparent substrate having backside vias
US7256483B2 (en) * 2004-10-28 2007-08-14 Philips Lumileds Lighting Company, Llc Package-integrated thin film LED
DE112005002889B4 (de) * 2004-12-14 2015-07-23 Seoul Viosys Co., Ltd. Licht emittierendes Bauelement mit einer Mehrzahl Licht emittierender Zellen und Baugruppen-Montage desselben
US7413918B2 (en) * 2005-01-11 2008-08-19 Semileds Corporation Method of making a light emitting diode
US7525248B1 (en) * 2005-01-26 2009-04-28 Ac Led Lighting, L.L.C. Light emitting diode lamp
KR101138944B1 (ko) * 2005-01-26 2012-04-25 서울옵토디바이스주식회사 직렬 연결된 복수개의 발광셀들을 갖는 발광 소자 및그것을 제조하는 방법
RU2277736C1 (ru) * 2005-02-02 2006-06-10 Закрытое акционерное общество "Нитридные источники света" Полупроводниковый элемент, излучающий свет в синей области видимого спектра
CN1697205A (zh) * 2005-04-15 2005-11-16 南昌大学 在硅衬底上制备铟镓铝氮薄膜及发光器件的方法
US8163575B2 (en) * 2005-06-17 2012-04-24 Philips Lumileds Lighting Company Llc Grown photonic crystals in semiconductor light emitting devices
EP1897151A4 (en) * 2005-06-22 2010-03-10 Seoul Opto Device Co Ltd ILLUMINATING ELEMENT AND METHOD FOR THE PRODUCTION THEREOF
KR100599012B1 (ko) * 2005-06-29 2006-07-12 서울옵토디바이스주식회사 열전도성 기판을 갖는 발광 다이오드 및 그것을 제조하는방법
US7273798B2 (en) * 2005-08-01 2007-09-25 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Gallium nitride device substrate containing a lattice parameter altering element
US8334155B2 (en) 2005-09-27 2012-12-18 Philips Lumileds Lighting Company Llc Substrate for growing a III-V light emitting device
US20070069225A1 (en) * 2005-09-27 2007-03-29 Lumileds Lighting U.S., Llc III-V light emitting device
US7514721B2 (en) * 2005-11-29 2009-04-07 Koninklijke Philips Electronics N.V. Luminescent ceramic element for a light emitting device
JP2007173465A (ja) * 2005-12-21 2007-07-05 Rohm Co Ltd 窒化物半導体発光素子の製造方法
JP2007266589A (ja) 2006-03-01 2007-10-11 Kyocera Corp 窒化ガリウム系化合物半導体の製造方法、窒化ガリウム系化合物半導体、発光素子の製造方法及び発光素子
US7795600B2 (en) * 2006-03-24 2010-09-14 Goldeneye, Inc. Wavelength conversion chip for use with light emitting diodes and method for making same
JP4901453B2 (ja) * 2006-12-20 2012-03-21 東芝ディスクリートテクノロジー株式会社 半導体発光素子
US7547908B2 (en) * 2006-12-22 2009-06-16 Philips Lumilieds Lighting Co, Llc III-nitride light emitting devices grown on templates to reduce strain
US20080157090A1 (en) 2006-12-28 2008-07-03 Darren Brent Thomson Transplanted epitaxial regrowth for fabricating large area substrates for electronic devices
EP2111641B1 (en) * 2007-01-22 2017-08-30 Cree, Inc. Illumination devices using externally interconnected arrays of light emitting devices, and method of fabricating same
DE102007008524A1 (de) * 2007-02-21 2008-08-28 Osram Opto Semiconductors Gmbh Strahlung emittierender Chip mit mindestens einem Halbleiterkörper
KR100849826B1 (ko) * 2007-03-29 2008-07-31 삼성전기주식회사 발광소자 및 이를 포함하는 패키지
GB2451884A (en) * 2007-08-16 2009-02-18 Sharp Kk A Semiconductor Device and a Method of Manufacture Thereof
KR100889956B1 (ko) * 2007-09-27 2009-03-20 서울옵토디바이스주식회사 교류용 발광다이오드

Also Published As

Publication number Publication date
KR101674228B1 (ko) 2016-11-08
TWI497749B (zh) 2015-08-21
TW201019513A (en) 2010-05-16
US20100072489A1 (en) 2010-03-25
CN102165609B (zh) 2013-12-04
CN102165609A (zh) 2011-08-24
KR101799716B1 (ko) 2017-11-20
RU2515205C2 (ru) 2014-05-10
EP2329536B1 (en) 2018-08-15
BRPI0913752A2 (pt) 2015-10-20
BRPI0913752B1 (pt) 2019-09-17
WO2010035211A1 (en) 2010-04-01
US9117944B2 (en) 2015-08-25
EP2329536A1 (en) 2011-06-08
JP2012503861A (ja) 2012-02-09
RU2011116095A (ru) 2012-10-27
KR20110055745A (ko) 2011-05-25
KR20160096210A (ko) 2016-08-12

Similar Documents

Publication Publication Date Title
JP5734190B2 (ja) 複合基板上に成長された半導体発光デバイス
JP5441297B2 (ja) Ｉｉｉ−ｖ族発光デバイス
TWI396263B (zh) 製造發光裝置的方法與發光裝置結構
KR101783796B1 (ko) 복합 기판의 형성 및 복합 기판 상 ⅲ-ⅴ족 발광 장치 성장 방법
JP6307547B2 (ja) 光抽出構造を含む半導体発光装置及び方法
JP2007067418A (ja) 二重ヘテロ構造の発光領域を有するｉｉｉ族窒化物発光デバイス

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120920

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20130711

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20130712

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130918

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130930

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131226

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140205

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140605

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20140612

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20140711

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150414

R150 Certificate of patent or registration of utility model

Ref document number: 5734190

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250