JP5729959B2

JP5729959B2 - 駆動制御信号生成回路

Info

Publication number: JP5729959B2
Application number: JP2010222251A
Authority: JP
Inventors: 小川　隆司; 隆司小川; 尊久仲井; 村田　勉; 勉村田
Original assignee: Semiconductor Components Industries LLC
Current assignee: Semiconductor Components Industries LLC
Priority date: 2010-09-30
Filing date: 2010-09-30
Publication date: 2015-06-03
Anticipated expiration: 2030-09-30
Also published as: US20120081049A1; US8648557B2; JP2012080643A

Description

本発明は、モータ駆動のための駆動制御信号を生成する駆動制御信号生成回路に関する。

モータには各種のものがあるが、ロータに永久磁石を設け、ステータ側の複数のコイルへの電流供給の位相を制御して、回転磁界を形成してロータを回転させる形式のものが広く採用されている。

このような永久磁石モータへの電流供給は、複数のトランジスタのスイッチングによって行われるのが一般的である。例えば、２つのトランジスタを電源・グランド直列接続したアームを一対設け、２つのアームの中点間にコイルを配置するＨブリッジ構成が採用される。この構成により、一方のアームの上側トランジスタと、他方のアームの下側トランジスタをオンすることで、コイルに一方側の電流を流し、他方のアームの上側トランジスタと、一方のアームの下側トランジスタをオンすることで、コイルに他方側の電流を流すことで、コイルに流れる電流位相を制御することができる。そして、コイルをステータの異なる位置に設けるとともに、Ｈブリッジを対応したそれぞれ設け、コイルへ供給する電流位相を制御することでモータを駆動することができる。

特開２００１−３５２７７７号公報特開２００６−２８８０５６号公報特開平８−３７７９８号公報

ここで、電気機器における消費電力はなるべく小さくしたいという要求がある。特に、モータは起動時に大きなパワーが必要であるが、回転が落ち着いた後は、パワーを減少することができる。パワーを減少するためには、ＰＷＭ制御が利用されるが、ＰＷＭ制御のためには、三角波としきい値を比較するコンパレータなどが必要になり回路規模が大きくなってしまう。

本発明は、モータ駆動のためのＰＷＭ変換された駆動制御信号を生成する駆動制御信号生成回路であって、前記モータにおけるロータの回転位置を示す正弦波状の回転状態信号が基準値をクロスするタイミングで状態が変化するフリップフロップを有し、このフリップフロップの状態に応じてモータへの駆動電流を制御するための駆動制御信号を発生する出力制御回路と、この出力制御回路のフリップフロップにおけるデータ取り込みタイミングを規定するクロックであって、所定のデューティー比でＰＷＭ変換されたクロックを生成するクロック生成回路と、前記出力制御回路から出力される前記駆動制御信号と、前記クロックの論理演算によって前記クロックのデューティー比に応じて前記駆動制御信号をＰＷＭ変換して、前記ＰＷＭ変換された駆動制御信号を生成するＰＷＭ変換回路と、を有し、前記クロックは、前記出力制御回路が動作する周波数を有することを特徴とする。

また、前記クロック生成回路は、所定の充電電流を発生する手段と、第１コンデンサと、第２のコンデンサと、前記第１のコンデンサへの前記充電電流の充電によって前記クロックのＨレベルの期間を生成する手段と、前記第２のコンデンサへの前記充電電流の充電によってクロックのＬレベルの期間を生成する手段と、を含み、前記第１および第２のコンデンサの容量比の設定により、前記Ｈレベルの期間と前記Ｌレベルの期間が設定されることで、前記クロックのデューティー比が設定されることが好適である。

また、前記出力制御回路は、通電期間が１８０°未満となる矩形波の駆動制御信号を生成することが好適である。

また、前記出力制御回路は、前記クロックの立ち上がりタイミングまたは立ち下がりタイミングのいずれか一方を利用して動作することが好適である。

このように、本発明によれば、フリップフロップの取り込み信号として用いるクロックをＰＷＭ信号として利用するため、ＰＷＭ信号を生成するためのコンパレータなどが不要となる。

全体構成を示すブロック図である。出力回路の構成例を示す図である。加算信号の例を示す図である。出力制御回路の構成例を示す図である。出力制御回路の各部の信号波形を示す図である。ＰＷＭ信号から駆動制御信号を生成する構成を示す図である。全体構成を示すブロック図である。クロック生成回路の構成を示す図である。

以下、本発明の実施形態について、図面に基づいて説明する。

以下、本発明の実施形態について図面に基づいて説明する。図１は、全体構成を示す図であり、システムは、ドライバ１００と、モータ２００とから構成される。入力信号は、ドライバ１００に入力され、ドライバ１００が入力信号に応じた駆動電流をモータ２００に供給する。これによって、モータ２００の回転が入力信号に応じて制御される。

ここで、ドライバ１００は、コンパレータ１０を有しており、モータ２００に設けられたホール素子３０からのロータ位置に応じた回転状態信号がオフセット制御回路３２を介し、コンパレータ１０の一端に供給される。すなわち、オフセット制御回路３２は、回転状態信号に所定のオフセット値を加算し、上下方向に交互にシフトした加算信号を得る。そして、この加算信号がコンパレータ１０の一端に供給される。コンパレータ１０の他端には、基準値電圧が供給されており、コンパレータ１０は加算信号が基準値に至ったことを検出する。

コンパレータ１０の出力は、出力制御回路１２に供給される。出力制御回路１２は、コンパレータ１０の出力信号に応じて所定周波数の駆動波形（位相）を決定するとともに、駆動制御信号（ＯＵＴ１，ＯＵＴ２）がＰＷＭ駆動制御されることによって、駆動電流の振幅が決まる。そして、作成した駆動制御信号を出力回路１４に供給する。

出力回路１４は、複数のトランジスタから構成され、これらのスイッチングによって電源からの電流を制御してモータ駆動電流を発生し、これをモータ２００に供給する。

図２には、出力回路１４の一部とモータ２００の１つのコイル２２の構成を示す。このように、電源とアースの間に２つのトランジスタＱ１，Ｑ２の直列接続からなるアームと、２つのトランジスタＱ３，Ｑ４の直列接続からなるアームが設けられており、トランジスタＱ１，Ｑ２の中間点と、トランジスタＱ３，Ｑ４の中間点との間にコイル２２が接続される。そして、トランジスタＱ１，Ｑ４をオン、トランジスタＱ２，Ｑ３をオフすることで、コイル２２に一方向の電流を流し、トランジスタＱ１，Ｑ４をオフ、トランジスタＱ２，Ｑ３をオンすることで、コイル２２に反対方向の電流を流し、コイル２２を駆動する。

モータ２００は、コイル２２とロータ２６を有している。また、ロータ２６には、永久磁石が設けられており、例えばＮ極とＳ極が対向する位置（互いに１８０度異なった位置）に配置されている。そして、コイル２２からの磁界に応じて安定する位置が決定される。

従って、交流電流を供給することで、その電流位相によりロータ２６を移動させ、回転することができる。また、特定の電流位相のタイミングで、電流位相の変化を停止することで、その時の電流位相に応じた位置にロータを停止することができる。このようにして、モータ２００の回転が制御される。

モータ２００には、ホール素子３０が設けられており、ロータ２６の永久磁石からの磁界に応じて、回転状態信号を発生する。上述のように、Ｎ，Ｓが１つずつの場合、ロータ２６の１回転が１周期となる正弦波が回転状態信号として得られる。

このホール素子３０からの回転状態信号は、オフセット制御回路３２に供給される。このオフセット制御回路３２は、回転状態信号を所定のオフセット量だけずらし、２つの基準クロス（この例では、ゼロクロス）間を例えば１５０度に設定するものである。

ここで、図３には、ゼロクロス間を１８０度から１２０度に変更する例が示されている。回転状態信号は、０度で０ガウス、９０度で＋６０ガウス、１８０度で０ガウス、２７０度で−６０ガウスに相当する電圧のサイン波である。従って、回転状態信号を３０ガウス相当の電圧だけゼロに近づけることで２つゼロクロス間が１２０度になる。そこで、−側において＋３０ガウス相当分加算した加算信号（回転状態信号が３０ガウス分ゼロに近づけられた信号）が１回目にゼロに至った時（回転状態信号の位相−３０度）に＋３０ガウスに代えて−３０ガウスの加算（３０ガウス分の減算）とする。これによって、６０ガウス分加算信号が−方向にシフトする。この例の場合、−６０ガウス分の加算は６０度分のシフトに相当するため、回転状態信号における位相の＋３０度において、加算信号は−側からの２度目のゼロに至る。そして、この２回目のゼロの場合には、−３０ガウス分の加算はそのままとして＋側に移る。次に、＋側からの１回目のゼロの時に、加算が＋３０ガウスに切り替えられる。このようにして、回転状態信号の位相３３０度（−３０度）のときにオフセット量が＋３０ガウスから−３０ガウスに切り替えられ、１５０度のときにオフセット量が−３０ガウスから＋３０ガウスに切り替えられ、これを繰り返すことで、加算信号の２回目のゼロから、次のゼロの間で１２０度の期間の信号を得ることができる。なお、図３では、ゼロクロス間を１２０度とする例を示したが、加算するオフセット量を調整する（この場合には±１５ガウス相当分とする）ことで、１５０度などの期間の信号が得られる。

なお、コンパレータ１０の他端には、ホール素子３０のコモン電圧と同電位の電圧を基準として供給する構成としてもよい。このような構成にすることによって、ホール素子３０とコンパレータ１０とで用いられるゼロが等しくなり、コイル２２への通電期間をより正確に設定することができる。

図４には、出力制御回路１２の構成例であって、１５０度通電のための構成（１５０度通電生成回路５０）が示されており、図５には各部の信号波形が示されている。出力制御回路１２は、後述するクロック生成回路５０で生成されたクロックＣＬＫの周波数で動作する。コンパレータ１０の出力（コンパレータ生出力）は、回転状態信号を上述のようにして順次シフトした信号のゼロクロスを検出するものであり、この例は、図３と同様に、１２０度通電の例を示しており、コンパレータ生出力をフリップフロップで取り込んだ場合の取り込み出力は、回転状態信号の０〜３０度がＬレベル、３０〜１５０度がＨレベルになり、１５０〜１８０度がＬレベル、１８０〜２１０度がＨレベル、２１０〜３３０度がＬレベル、３３０〜３６０度がＨレベルの信号となる（図５（ｉ））。

コンパレータ生出力はフリップフロップＦＦ１のＤ入力端に供給される。このフリップフロップＦＦ１のクロック入力端には、所定のクロックＣＬＫが供給されており、フリップフロップＦＦ１がコンパレータ１０の出力を順次保持することになる。クロックＣＬＫは、コンパレータ１０の出力の変化に比べ大きな周波数を有しているため、フリップフロップＦＦ１はコンパレータ１０の出力を所定の期間だけ遅れてそのまま取り込むことになる。

フリップフロップＦＦ１の出力は、フリップフロップＦＦ２のＤ入力端に供給されており、このフリップフロップＦＦ２のクロック入力端にもクロックＣＬＫが供給されている。従って、このフリップフロップＦＦ２の出力は、フリップフロップＦＦ１の出力比べ、クロックＣＬＫの１周期だけ遅れた信号となる。フリップフロップＦＦ１の出力は反転されてアンドゲートＡＮＤ１に入力され、フリップフロップＦＦ２の出力はそのままアンドゲートＡＮＤ１に入力される。従って、このアンドゲートＡＮＤ１の出力は、コンパレータ１０の出力が立ち下がった時に、クロックＣＬＫの１周期分だけ立ち上がる信号となる。

すなわち、図５（ｉｉ）立ち下がり検出信号に示すように、取り込み出力の立ち下がり時にクロックＣＬＫの１周期だけ立ち上がる信号が、アンドゲートＡＮＤ１の出力に得られる。

また、アンドゲートＡＮＤ２には、フリップフロップＦＦ１の出力とフリップフロップＦＦ２の反転出力が入力されている。従って、このアンドゲートＡＮＤ２の出力には、図５（ｉｉｉ）立ち上がり検出信号に示すように、取り込み出力の立ち上がり時にクロックＣＬＫの１周期だけ立ち上がる信号が得られる。

なお、図５においては、立ち下がり検出信号（ｉｉ）、立ち上がり検出信号（ｉｉｉ）について、クロックＣＬＫより短いパルスとして示してある。これは、立ち上がり及び立ち下がりの検出クロックとして、クロックＣＬＫより周波数の高いものを用い、１クロック分のみを検出パルスとしているからであるが、全体動作としては、変わりはない。

クロックＣＬＫは、所定の分周された後、連続Ｈ／Ｌ検出部４０に入力される。この連続Ｈ／Ｌ検出部４０は、例えば、取り込み出力におけるＨレベルが６０度の期間連続したことでＨレベル、Ｌレベルが６０度の期間連続したときにＬレベルになる。従って、この例では、回転状態信号の９０度〜２７０度の期間がＨレベル、その他の半分の期間がＬレベルの信号が連続Ｈ／Ｌ検出部４０の出力となる（図５（ｉｖ））。

アンドゲートＡＮＤ１の出力は、フリップフロップＦＦ３のＤ入力端に供給され、アンドゲートＡＮＤ２の出力は、フリップフロップＦＦ４のＤ入力端に供給される。これらアンドゲートＡＮＤ１，ＡＮＤ２のクロック入力端には、クロックＣＬＫが供給されている。従って、これらフリップフロップＦＦ３，ＦＦ４にアンドゲートＡＮＤ１，ＡＮＤ２の出力が取り込まれる。フリップフロップＦＦ３，ＦＦ４の出力は、アンドゲートＡＮＤ３，ＡＮＤ４にそれぞれ入力される。アンドゲートＡＮＤ３の他入力端には、連続Ｈ／Ｌ検出信号がそのまま入力され、アンドゲートＡＮＤ４の他入力端には、連続Ｈ／Ｌ検出信号が反転して入力されている。従って、アンドゲートＡＮＤ３の出力には、立ち下がり検出信号の中の回転状態信号の０度に対応するパルスが除去され、１５０度、２１０度のパルスのみが残る。また、アンドゲートＡＮＤ４の出力では、立ち上がり検出信号の中の回転状態信号の１８０度に対応するパルスが除去され、３０度、３３０度のパルスのみが残る。

アンドゲートＡＮＤ３の出力は、ＳＲラッチ回路ＳＲ１のセット入力端に供給され、アンドゲートＡＮＤ４の出力は、ＳＲラッチ回路ＳＲ１のリセット入力端に供給される（図５（ｖ））。従って、図５（ｖｉ）に示すように、回転状態信号の３３０度でＨレベルになり、１５０度でＬレベルになるオフセット制御信号がＳＲラッチＳＲ１の出力に得られる。このＳＲラッチＳＲ１の出力は、オフセット制御回路３２に供給され、Ｈレベルの際に所定のオフセット値（３０ガウス分）だけ回転状態信号に加算し、Ｌレベルの際に所定のオフセット値（３０ガウス分）だけ回転状態信号から減算する切り替え制御に利用される。

アンドゲートＡＮＤ３，ＡＮＤ４の出力は、オアゲートＯＲ１に入力される。オアゲートＯＲ１の出力には、３３０度、３０度、１５０度、２１０度の４つのパルスを有する両エッジ信号が得られる（図５（ｖｉｉ））。オフセット制御信号は、所定の遅延が施された後、フリップフロップＦＦ５のＤ入力端に供給される。このフリップフロップＦＦ５のクロック入力端には、オアゲートＯＲ１からの両エッジ信号が供給されており、フリップフロップＦＦ５の出力には回転状態信号の３０度でＨレベルになり、２１０度でＬレベルなる信号が得られる（図５（ｖｉｉｉ））。

このフリップフロップＦＦ５の出力は、ノアゲートＮＯＲ１及びアンドゲートＡＮＤ５に入力され、ノアゲートＮＯＲ１及びアンドゲートＡＮＤ５の他入力端には、ＳＲラッチＳＲ１の出力が供給されている。そこで、ノアゲートＮＯＲ１の出力には、３０〜１５０度の期間だけＨレベルとなる駆動制御信号ＯＵＴ１（図５（ｉｘ））、アンドゲートＡＮＤ５の出力には、２１０〜３３０度の期間だけＨレベルになる駆動制御信号ＯＵＴ２（図５（ｘ））が得られる。

そこで、駆動制御信号ＯＵＴ１，ＯＵＴ２を出力回路１４に供給することによって、図２におけるトランジスタＱ１，Ｑ４、及びトランジスタＱ３，Ｑ２のオンオフを制御することで、上述したコイル２２の駆動電流制御が行われる。

図１においては、コイル２２に対向位置にホール素子３０を配置したため、コイル２２に同期した回転状態信号を得ることができるが、ホール素子３０の取付位置は必ずしも限定されない。さらに、上述のように、回転状態信号に加減算するオフセット量を調整することで、１５０度通電なども容易に行うことができる。

ここで、１５０度通電は、１８０度通電に比べロータを回転させるパワーが小さい。しかし、通電停止期間があり、ロータの回転が始まらず、回転状態信号が得られない場合がある。そこで、運転開始時には、１８０度通電とすることが好適である。一方、回転状態が落ち着いた後は、パワーをさらに下げて省電力化を図ることが好適である。そこで、本実施形態では、駆動制御信号についてＰＷＭ変換を行い、省電力化を図る。

図６には、駆動制御信号のＰＷＭ変換の構成例を示してある。このように、アンドゲートＡＮＤ１０により、駆動制御信号ＯＵＴ１（またはＯＵＴ２）と所定のデューティー比のＰＷＭ信号の論理積を取ることで、ＰＷＭ変換した駆動制御信号を得ることができる。
このようなＰＷＭ変換には、所定のデューティー比のＰＷＭ信号を生成することが必要になる。ＰＷＭ信号は、通常、ＰＷＭキャリア周波数の三角波と、デューティー比を決定するしきい値電圧信号の比較によって発生される。従って、ＰＷＭ信号の発生には、コンパレータなどの回路が必要になる。

本実施形態では、図４におけるクロックＣＬＫを発生するクロック発生回路において、任意のデューティー比のクロックを発生し、これをクロックＣＬＫとして利用するだけでなく、駆動制御信号を発生するためのＰＷＭ信号として利用する。

すなわち、図７に示すように、クロック生成回路５０から出力されるクロックを、出力制御回路１２にクロックＣＬＫとして供給すると共に、ＰＷＭ信号として出力する。

図８には、クロック発生回路５０の構成を示してある。基準電圧ＶＢＧＲは、オペアンプＯＰ１１の正入力端に供給される。オペアンプＯＰ１１は、ソースが電源に接続されたｐチャネルの出力トランジスタＱ１１を有しており、出力トランジスタＱ１１のドレインが出力端になっている。オペアンプＯＰ１１の出力端は、抵抗Ｒ１１を介し、グランドに接続されているとともに、負入力端に接続されている。従って、オペアンプＯＰ１１の出力端は、正入力端の電圧ＶＢＧＲに制御され、この電圧に応じた電流が抵抗Ｒ１１およびトランジスタＱ１１に流れる。

出力トランジスタＱ１１のゲートには、ソースが電源に接続されたｐチャネルのトランジスタＱ１２のゲートが接続され、このトランジスタＱ１２のドレインには、ソースがグランドに接続されたとｎチャネルトランジスタＱ１３のドレインが接続されている。従ってこれらトランジスタＱ１２，Ｑ１３には、出力トランジスタＱ１１に流れる電流に対応した電流が流れる。

トランジスタＱ１３のゲートには、ソースがグランドに接続されたｎチャネルトランジスタＱ１４のゲートが接続されている。このトランジスタＱ１４のドレインは、ソースが電源に接続されたｐチャネルトランジスタＱ１５のドレインに接続されている。また、トランジスタＱ１４とトランジスタＱ１５の接続点は、ソースがグランドに接続されたｎチャネルトランジスタＱ１６のゲートに接続されており、トランジスタＱ１６のゲートには、他端がグランドに接続されたコンデンサＣ１１が接続されている。

トランジスタＱ１５がオンしているときには、トランジスタＱ１４はトランジスタＱ１３に流れる電流に対応した電流を流す。一方、トランジスタＱ１５は、オンしたときには、トランジスタＱ１４が流す電流より大きな電流を流すように設定されている。従って、トランジスタＱ１５がオンした場合に、コンデンサＣ１１が充電され、トランジスタＱ１５がオフしたときにコンデンサＣ１１が放電される。

トランジスタＱ１６のドレインには、ソースが電源に接続されたとｐチャネルトランジスタＱ１７のドレインが接続されており、トランジスタＱ１６とトランジスタＱ１７の接続点がインバータＩＮＶ１１を介し、ラッチ回路Ｌ１１のセット入力端に入力されている。

従って、トランジスタＱ１５がオンしているときにコンデンサＣ１１が充電され、コンデンサＣ１１の充電電圧がトランジスタＱ１６のしきい値電圧を上回った時にトランジスタＱ１６がオンする。一方、トランジスタＱ１５がオフしている場合には、トランジスタＱ１４に流れる電流によってコンデンサＣ１１が放電され、コンデンサＣ１１の充電電圧がトランジスタＱ１６のしきい値電圧を下回った時にトランジスタＱ１６がオフする。

トランジスタＱ１３のゲートは、ソースがグランドに接続されたｎチャネルトランジスタＱ１８のゲートにも接続されている。このトランジスタＱ１８のドレインは、ソースが電源に接続されたｐチャネルトランジスタＱ１９のドレインに接続され、トランジスタＱ１１８とトランジスタＱ１９の接続点は、ソースがグランドに接続されたｎチャネルトランジスタＱ１２０のゲートに接続されており、トランジスタＱ２０のゲートには、他端がグランドに接続されたコンデンサＣ１２が接続されている。

トランジスタＱ１９は、オンしたときに、トランジスタＱ１８より大きな電流を流すように設定されており、トランジスタＱ１９がオンした場合に、コンデンサＣ１２が充電され、トランジスタＱ１９がオフしたときにコンデンサＣ１２が放電される。

トランジスタＱ２０のドレインには、ソースが電源に接続されたとｐチャネルトランジスタＱ２１のドレインが接続されており、トランジスタＱ２０とトランジスタＱ２１の接続点がインバータＩＮＶ１２を介し、ラッチ回路Ｌ１１のリセット入力端に入力されている。

従って、トランジスタＱ１９がオンしているときにコンデンサＣ１２が充電され、コンデンサＣ１２の充電電圧がトランジスタＱ２０のしきい値電圧を上回った時にトランジスタＱ２０がオンし、トランジスタＱ１９がオフしているときに、トランジスタＱ１８に流れる電流によってコンデンサＣ１２が放電され、コンデンサＣ１２の充電電圧がトランジスタＱ２０のしきい値電圧を下回った時にトランジスタＱ２０がオフする。

トランジスタＱ１７とトランジスタＱ１６の接続点は、インバータＩＮＶ１１を介しラッチ回路Ｌ１１のリセット入力に接続され、トランジスタＱ１９とトランジスタＱ１８の接続点は、インバータＩＮＶ１２を介しラッチ回路Ｌ１１のセット入力に接続されている。

ラッチ回路Ｌ１１は、２つのナンドゲートをたすき掛けした回路から構成されセット入力によって、出力がＨレベルになり、リセット入力のＨレベルによって出力がＬレベルに戻る。すなわち、ラッチ回路Ｌ１１は、２つのナンドゲートＮＡＮＤ１１，ＮＡＮＤ１２を有しており、ナンドゲートＮＡＮＤ１１の出力がナンドゲートＮＡＮＤ１２に入力され、ナンドゲートＮＡＮＤ１１の出力がナンドゲートＮＡＮＤ１２に入力されている。そして、インバータＩＮＶ１１の出力がナンドゲートＮＡＮＤ１１に入力され、インバータＩＮＶ１２の出力がナンドゲートＮＡＮＤ１２に入力され、ナンドゲートＮＡＮＤ１１の出力がラッチ回路Ｌ１１の出力になっている。従って、インバータＩＮＶ１１の出力の立ち上がりによって、ラッチ回路Ｌ１１にＬレベルがラッチされ、インバータＩＮＶ１２の立ち上がりによってＨレベルがラッチされる。

ラッチ回路Ｌ１１の出力は、２つのインバータＩＮＶ１３，ＩＮＶ１４を介して、クロックとして出力される。

そして、インバータＩＮＶ１３の出力がトランジスタＱ１９のゲートに供給され、インバータＩＮＶ１４の出力がトランジスタＱ１５のゲートに供給されている。従って、クロックがＨレベルになると、トランジスタＱ１５がオンして、コンデンサＣ１１が充電されて、所定時間後にトランジスタＱ１６がオンしてラッチＬ１１がリセットされ、出力がＬレベルになる。クロックがＬレベルになると、トランジスタＱ１９がオンして、コンデンサＣ１２が充電されて、所定時間後にトランジスタＱ２０がオンしてラッチＬ１１がセットされ、出力がＬレベルになる。そして、これが繰り返される。

ここで、クロックの周波数は、コンデンサＣ１１，Ｃ１２の容量とこれらへの充電電流の大きさで決定される。さらに、コンデンサＣ１１，Ｃ１２への充電電流は同一であり、クロックのデューティー比が、コンデンサＣ１１と、Ｃ１２の容量比によって設定される。

本実施形態では、コンデンサＣ１１とコンデンサＣ１２の容量比を１１：４に設定している。従って、コンデンサＣ１１が充電される時間が長く、Ｌレベル期間がＨレベル期間に比べ長い、デューティー比７０％程度のクロックが得られる。

従って、このクロックをＰＷＭ信号としてそのまま利用することができる。特に、図４の回路において、クロックＣＬＫは、その立ち上がりタイミングのみが利用されている。従って、立ち上がりが検出できれば、そのデューティー比は、９９％でも、１％でもよい。そこで、ＰＷＭ信号として必要なデューティー比のクロックを図６のクロック生成回路において発生することで、ＰＷＭ信号を別に発生することが不要になる。なお、図４の回路は、クロックＣＬＫの立ち下がりタイミングのみを利用して動作する構成としてもよい。

なお、ＰＷＭ信号のデューティー比は、コンデンサＣ１１と、コンデンサＣ１２の容量比によるため、一方または両方を可変容量とすることで、ＰＷＭ信号のデューティー比を任意に制御することができる。さらに、充電電流を制御することでも、コンデンサＣ１１，Ｃ１２の充電期間を制御できる。そこで、トランジスタＱ１５，Ｑ１９のサイズを異ならせて電流量を変更してもよい。さらに、トランジスタを複数設け、これらトランジスタのオンオフを制御することで、充電電流を制御してもよい。

上述の説明においては、クロック生成回路５０の出力クロックを、１５０度通電信号を生成する出力制御回路１２において使用したが、クロックを使用する回路はこの回路に限られない。たとえば、図４のフリップフロップＦＦ１の出力は、１８０度の矩形波となっており、この信号とこれを反転した信号により駆動制御信号ＯＵＴ１，ＯＵＴ２を生成することができる。従って、出力制御回路１２は、１つのフリップフロップを含む回路として構成でき、そのフリップフロップのクロックを生成する回路として、図８のクロック生成回路５０を利用することができる。

１０コンパレータ、１２出力制御回路、１４出力回路、２２コイル、２６ロータ、３０ホール素子、３２オフセット制御回路、４０連続Ｈ／Ｌ検出部、５０１５０度通電生成回路、５２，５４セレクタ、５６ＰＷＭ変換回路、５８制御回路、６０カウンタ、１００ドライバ、２００モータ。

Claims

モータ駆動のためのＰＷＭ変換された駆動制御信号を生成する駆動制御信号生成回路であって、
前記モータにおけるロータの回転位置を示す正弦波状の回転状態信号が基準値をクロスするタイミングで状態が変化するフリップフロップを有し、このフリップフロップの状態に応じてモータへの駆動電流を制御するための駆動制御信号を発生する出力制御回路と、
この出力制御回路のフリップフロップにおけるデータ取り込みタイミングを規定するクロックであって、所定のデューティー比でＰＷＭ変換されたクロックを生成するクロック生成回路と、
前記出力制御回路から出力される前記駆動制御信号と、前記クロックの論理演算によって前記クロックのデューティー比に応じて前記駆動制御信号をＰＷＭ変換して、前記ＰＷＭ変換された駆動制御信号を生成するＰＷＭ変換回路と、
を有し、
前記クロックは、前記出力制御回路が動作する周波数を有することを特徴とする駆動制御信号生成回路。
請求項１に記載の駆動制御信号生成回路であって、
前記クロック生成回路は、
所定の充電電流を発生する手段と、
第１コンデンサと、
第２のコンデンサと、
前記第１のコンデンサへの前記充電電流の充電によって前記クロックのＨレベルの期間を生成する手段と、
前記第２のコンデンサへの前記充電電流の充電によってクロックのＬレベルの期間を生成する手段と、
を含み、
前記第１および第２のコンデンサの容量比の設定により、前記Ｈレベルの期間と前記Ｌレベルの期間が設定されることで、前記クロックのデューティー比が設定されることを特徴とする駆動制御信号生成回路。
請求項１または２に記載の駆動制御信号生成回路であって、
前記出力制御回路は、通電期間が１８０°未満となる矩形波の駆動制御信号を生成することを特徴とする駆動制御信号生成回路。
請求項１に記載の駆動制御信号生成回路であって、
前記の出力制御回路は、前記クロックの立ち上がりタイミングまたは立ち下がりタイミングのいずれか一方を利用して動作することを特徴とする駆動制御信号生成回路。