JP5725962B2 - 配線基板の製造方法及びその実装構造体の製造方法 - Google Patents
配線基板の製造方法及びその実装構造体の製造方法 Download PDFInfo
- Publication number
- JP5725962B2 JP5725962B2 JP2011099208A JP2011099208A JP5725962B2 JP 5725962 B2 JP5725962 B2 JP 5725962B2 JP 2011099208 A JP2011099208 A JP 2011099208A JP 2011099208 A JP2011099208 A JP 2011099208A JP 5725962 B2 JP5725962 B2 JP 5725962B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- resin
- manufacturing
- wiring board
- conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0183—Dielectric layers
- H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09536—Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/0959—Plated through-holes or plated blind vias filled with insulating material
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/03—Metal processing
- H05K2203/0307—Providing micro- or nanometer scale roughness on a metal surface, e.g. by plating of nodules or dendrites
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49126—Assembling bases
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
る。この基体7は、厚みが例えば0.1mm以上1mm以下に設定され、平面方向への熱膨張率が例えば5ppm/℃以上30ppm/℃以下に設定され、厚み方向への熱膨張率が例えば15ppm/℃以上50ppm/℃以下に設定され、ヤング率が例えば5GPa以上30GPa以下に設定されている。
層の間の領域で他の絶縁層10に含まれる第2樹脂層10bに当接する。この第1樹脂層10aは、厚みが例えば2μm上20μm以下に設定され、平面方向への熱膨張率が例えば0ppm/℃以上30ppm/℃以下に設定され、厚み方向への熱膨張率が例えば20ppm/℃以上50ppm/℃以下に設定され、ヤング率が例えば2.5GPa以上10GPa以下に設定されている。
樹脂層10bとの接着強度を高め、導電層11と第2樹脂層10bとの剥離を低減することにより、導電層11の断線を低減することができる。この凹凸により、導電層11の側面及び一主面の表面粗さは、Ra(算術平均粗さ)が例えば0.1μm以上1μm以下に設定されている。なお、算術平均粗さは、ISO4287:1997に準ずる。
12により被覆されている。その結果、金属層12によって、アルカリ性の水溶液から第1樹脂層10aの表面が保護され、第1樹脂層10aに含まれるポリイミド樹脂とアルカリ性の水溶液との接触が抑制されるため、アルカリ性の水溶液による該ポリイミド樹脂のイミド環の加水分解が抑制される。したがって、該加水分解によるカルボキシル基の生成を抑制することにより、配線層同士の間における絶縁性を高めることができる。
aの剛性を維持することができる。また、該加水分解によるポリイミド樹脂の損傷を低減することにより、後述する(7)の工程にて第1樹脂層10a上に第2樹脂層10bを形成する際に、該第1樹脂層10aと該第2樹脂層10bとの接着強度を高めることができる。
2 電子部品
3 バンプ
4 配線基板
5 コア基板
6 配線層
7 基体
8 スルーホール導体
9 絶縁体
10 絶縁層
10a 第1樹脂層
10b 第2樹脂層
11 導電層
12 金属層
13 ビア導体
V ビア孔
Claims (5)
- ポリイミド樹脂を含む第1樹脂層の一主面を、チタン、モリブデン、クロムまたはニッケルクロム合金からなる金属層で被覆する工程と、
前記金属層上に部分的に、第1層領域と該第1領域上に配された第2層領域とを有している、銅からなる複数の導電層を形成する工程と、
アルカリ性の水溶液を用いて、前記導電層の表面を粗化する工程と、
前記導電層の露出した表面を粗化する工程の後、前記第1樹脂層の一主面を露出させるために、前記導電層及び前記金属層の内、平面視にて前記導電層同士の間に配された前記金属層の一部を、前記導電層をマスクとして、選択的にエッチングする工程と、
を備えることを特徴とする配線基板の製造方法。 - 請求項1に記載の配線基板の製造方法において、
前記第1樹脂層の一主面を前記金属層で被覆する工程は、
スパッタリング法または蒸着法を用いて、前記金属層を形成する工程を有することを特徴とする配線基板の製造方法。 - 請求項2に記載の配線基板の製造方法において、
前記導電層を形成する工程は、
スパッタリング法または蒸着法を用いて、前記金属層の一主面を前記第1層領域で被覆する工程と、
電気めっき法を用いて、前記第1層領域上に前記第2層領域を複数形成する工程と、
平面視にて前記第2層領域同士の間に配された前記第1層領域の一部をエッチングする工程と、
を有することを特徴とする配線基板の製造方法。 - 請求項1に記載の配線基板の製造方法において、
前記第1樹脂層の露出した表面に当接する第2樹脂層を形成する工程を更に備えることを特徴とする配線基板の製造方法。 - 請求項1に記載の配線基板の製造方法により得られた配線基板に、電子部品を電気的に接続する工程を備えることを特徴とする実装構造体の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/094,991 US8863377B2 (en) | 2010-04-27 | 2011-04-27 | Method for manufacturing circuit board and method for manufacturing structure using the same |
JP2011099208A JP5725962B2 (ja) | 2010-04-27 | 2011-04-27 | 配線基板の製造方法及びその実装構造体の製造方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010102394 | 2010-04-27 | ||
JP2010102394 | 2010-04-27 | ||
JP2011099208A JP5725962B2 (ja) | 2010-04-27 | 2011-04-27 | 配線基板の製造方法及びその実装構造体の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011249785A JP2011249785A (ja) | 2011-12-08 |
JP5725962B2 true JP5725962B2 (ja) | 2015-05-27 |
Family
ID=45351147
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011099208A Active JP5725962B2 (ja) | 2010-04-27 | 2011-04-27 | 配線基板の製造方法及びその実装構造体の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8863377B2 (ja) |
JP (1) | JP5725962B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015008261A (ja) * | 2013-05-28 | 2015-01-15 | 京セラサーキットソリューションズ株式会社 | 配線基板およびその製造方法 |
JP6324876B2 (ja) | 2014-07-16 | 2018-05-16 | 新光電気工業株式会社 | 配線基板、半導体装置及び配線基板の製造方法 |
JP2017135135A (ja) * | 2016-01-25 | 2017-08-03 | 京セラ株式会社 | 配線基板 |
EP3709779A1 (en) * | 2019-03-12 | 2020-09-16 | AT & S Austria Technologie & Systemtechnik Aktiengesellschaft | Component carrier and method of manufacturing the same |
JP2020161727A (ja) * | 2019-03-27 | 2020-10-01 | イビデン株式会社 | 配線基板 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07147483A (ja) * | 1993-09-30 | 1995-06-06 | Ibiden Co Ltd | プリント配線板及びその製造方法 |
DE69930970T2 (de) * | 1999-05-13 | 2006-08-31 | Ibiden Co., Ltd., Ogaki | Mehrschichtige gedruckte leiterplatte und ihre herstellungsmethode |
JP2002374066A (ja) * | 2001-06-14 | 2002-12-26 | Ibiden Co Ltd | 多層プリント配線板の製造方法 |
JP5138459B2 (ja) | 2008-05-15 | 2013-02-06 | 新光電気工業株式会社 | 配線基板の製造方法 |
-
2011
- 2011-04-27 JP JP2011099208A patent/JP5725962B2/ja active Active
- 2011-04-27 US US13/094,991 patent/US8863377B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2011249785A (ja) | 2011-12-08 |
US8863377B2 (en) | 2014-10-21 |
US20110314666A1 (en) | 2011-12-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8735741B2 (en) | Circuit board and mounting structure using the same | |
KR101739401B1 (ko) | 배선 기판 및 이것을 사용한 실장 구조체 | |
JP5961703B2 (ja) | 配線基板およびその実装構造体 | |
US8957321B2 (en) | Printed circuit board, mount structure thereof, and methods of producing these | |
JP2013157366A (ja) | 配線基板およびそれを用いた実装構造体 | |
JP2013191903A (ja) | インターポーザー及びそれを用いた電子装置 | |
JP5725962B2 (ja) | 配線基板の製造方法及びその実装構造体の製造方法 | |
JP5436247B2 (ja) | 配線基板 | |
JP2011049289A (ja) | 配線基板及びその製造方法 | |
JP5868274B2 (ja) | 配線基板およびそれを用いた電子装置 | |
JP5988372B2 (ja) | 配線基板およびその実装構造体 | |
JP5404452B2 (ja) | 配線基板の製造方法及び配線基板 | |
JP5631281B2 (ja) | 配線基板の製造方法及びその実装構造体の製造方法 | |
JP2014165483A (ja) | 配線基板、これを用いた実装構造体および配線基板の製造方法 | |
JP2012156453A (ja) | 配線基板およびその実装構造体 | |
JP5207811B2 (ja) | 実装構造体および配線基板 | |
US20120047731A1 (en) | Method for Manufacturing Circuit Board and Method for Manufacturing Structure Using the Same | |
JP5808047B2 (ja) | 配線基板およびその実装構造体 | |
JP2010258320A (ja) | 配線基板及びその製造方法 | |
JP2011176111A (ja) | 配線基板 | |
JP6133689B2 (ja) | 配線基板およびこれを用いた実装構造体 | |
JP2013008873A (ja) | 配線基板およびその実装構造体 | |
JP5383320B2 (ja) | 配線基板及びこれを用いた実装構造体 | |
JP2016171339A (ja) | 配線基板の製造方法 | |
JP5537319B2 (ja) | 配線基板及びその実装構造体 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140210 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20141113 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141118 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150119 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150303 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150331 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5725962 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |