JP5725162B2 - 排他制御方法、および排他制御プログラム - Google Patents
排他制御方法、および排他制御プログラム Download PDFInfo
- Publication number
- JP5725162B2 JP5725162B2 JP2013507019A JP2013507019A JP5725162B2 JP 5725162 B2 JP5725162 B2 JP 5725162B2 JP 2013507019 A JP2013507019 A JP 2013507019A JP 2013507019 A JP2013507019 A JP 2013507019A JP 5725162 B2 JP5725162 B2 JP 5725162B2
- Authority
- JP
- Japan
- Prior art keywords
- thread
- exclusive control
- shared resource
- access
- exclusive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/52—Program synchronisation; Mutual exclusion, e.g. by means of semaphores
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/52—Program synchronisation; Mutual exclusion, e.g. by means of semaphores
- G06F9/526—Mutual exclusion algorithms
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Multi Processors (AREA)
- Debugging And Monitoring (AREA)
Description
・時刻t2:R1=R1+1=1、R2=x=0
・時刻t4:x=R2=1
図2は、実施の形態にかかるマルチコアプロセッサシステムのハードウェア例を示すブロック図である。マルチコアプロセッサシステム200は、CPU201_1と、CPU201_2と、CPU201_3と、ディスプレイ202と、キーボード203と、I/F204(InterFace)と、RAM206(Random Access Memory)と、ROM207(Read Only Memory)と、を有している。マルチコアプロセッサシステム200は、フラッシュROM208と、フラッシュROMコントローラ209と、フラッシュROM210と、を有している。
図3は、マルチコアプロセッサシステム200の機能例を示すブロック図である。マルチコアプロセッサシステム200は、スレッド231_m(m=1〜3)と、OS221_n(n=1〜3)と、を有している。スレッド231_mは、計数部301と格納部302とを有している。OS221_nは、検出部311と、算出部312と、判断部313と、実行部314と、判断部315と、変更部316と、を有している。
図10は、OSとスレッドによる排他生成手順の一例を示すフローチャートである。スレッドが、排他フラグ、排他方式フラグ領域を確保し(ステップS1001)、起動予定を含めた総スレッド数を取得し(ステップS1002)、総スレッド数分のスピンロックカウンタと待ち開始時刻レジスタ領域を確保する(ステップS1003)。
複数のスレッドのうちの第1のスレッドが、前記排他対象スレッドに前記共有資源へのアクセスが許可されるまで試行させる排他制御処理を実行した場合、前記第1のスレッド以外の前記排他対象スレッドを含む少なくとも一以上の第2のスレッドが、前記共有資源へのアクセスの試行回数を計数する計数処理と、
前記計数処理によって計数された試行回数を前記第2のスレッドが、前記記憶領域に格納する格納処理と、
を実行することを特徴とする排他制御方法。
を特徴とする付記1に記載の排他制御方法。
を特徴とする付記1または2に記載の排他制御方法。
オペレーティングシステムが、前記記憶領域に格納された前記スレッドの前記共有資源へのアクセスの試行回数を検出する検出処理と、
前記オペレーティングシステムが、前記検出処理によって検出された試行回数が所定回数以上であるか否かを判断する判断処理と、
前記オペレーティングシステムが、前記判断処理によって前記試行回数が前記所定回数以上であると判断された場合、前記排他対象スレッドが前記共有資源へアクセスすると排他制御が解除されるまで前記排他対象スレッドの前記共有資源へのアクセスの試行を禁止する排他制御処理を実行する実行処理と、
を実行することを特徴とする排他制御方法。
を特徴とする付記4に記載の排他制御方法。
を特徴とする付記4または5に記載の排他制御方法。
前記判断処理は、前記算出処理によって算出された平均値が前記所定回数以上であるか否かを判断し、
前記実行処理は、前記判断処理によって前記平均値が前記所定回数以上であると判断された場合、前記排他対象スレッドが前記共有資源へアクセスすると排他制御が解除されるまで前記排他対象スレッドの前記共有資源へのアクセスの試行を禁止する排他制御処理を実行することを特徴とする付記4〜6のいずれか一つに記載の排他制御方法。
オペレーティングシステムが、排他対象スレッドが共有資源へアクセスすると排他制御が解除されるまで前記排他対象スレッドの前記共有資源へのアクセスの試行を禁止する排他制御処理を実行した場合、前記経過時間が所定時間以上であるか否かを判断する判断処理と、
前記オペレーティングシステムが、前記判断処理によって前記経過時間が前記所定時間以上でないと判断された場合、前記排他対象スレッドの前記共有資源へのアクセスの試行の禁止を解除する変更処理と、
を実行することを特徴とする排他制御方法。
を特徴とする付記8に記載の排他制御方法。
複数のスレッドのうちの第1のスレッドが、前記排他対象スレッドに前記共有資源へのアクセスが許可されるまで試行させる排他制御処理を実行した場合、前記第1のスレッド以外の前記排他対象スレッドを含む少なくとも一以上の第2のスレッドが、前記共有資源へのアクセスの試行回数を計数する計数処理と、
前記計数処理によって計数された試行回数を前記第2のスレッドが、前記記憶領域に格納する格納処理と、
を実行させることを特徴とする排他制御プログラム。
を特徴とする付記10に記載の排他制御プログラム。
を特徴とする付記10または11に記載の排他制御プログラム。
オペレーティングシステムが、前記記憶領域に格納された前記スレッドの前記共有資源へのアクセスの試行回数を検出する検出処理と、
前記オペレーティングシステムが、前記検出処理によって検出された試行回数が所定回数以上であるか否かを判断する判断処理と、
前記オペレーティングシステムが、前記判断処理によって前記試行回数が前記所定回数以上であると判断された場合、前記排他対象スレッドが前記共有資源へアクセスすると排他制御が解除されるまで前記排他対象スレッドの前記共有資源へのアクセスの試行を禁止する排他制御処理を実行する実行処理と、
を実行させることを特徴とする排他制御プログラム。
を特徴とする付記13に記載の排他制御プログラム。
を特徴とする付記13または14に記載の排他制御プログラム。
231_1〜231_3 スレッド
410 プロセスデータ領域
401_1〜401_3 SC
Claims (14)
- 記憶領域に格納された排他対象スレッドの各々についての共有資源へのアクセスの試行回数の平均値を算出し、算出された平均値が所定回数以上であるか否かを判断し、前記平均値が前記所定回数以上であると判断された場合に、前記排他対象スレッドが前記共有資源へアクセスすると排他制御が解除されるまで前記排他対象スレッドの前記共有資源へのアクセスの試行を禁止する排他制御処理を実行するオペレーティングシステムのコンピュータが、
複数のスレッドのうちの第1のスレッドが、前記排他対象スレッドに前記共有資源へのアクセスが許可されるまで試行させる排他制御処理を実行した場合、前記第1のスレッド以外の前記排他対象スレッドを含む少なくとも一以上の第2のスレッドが、前記共有資源へのアクセスの試行回数を計数する計数処理と、
前記計数処理によって計数された試行回数を前記第2のスレッドが、前記記憶領域に格納する格納処理と、
を実行することを特徴とする排他制御方法。 - 前記第2のスレッドは、前記排他対象スレッドの前記共有資源へのアクセスの試行を禁止する排他制御処理に関する情報、または、前記共有資源へのアクセスが許可されるまで試行させる排他制御処理に関する情報を参照すること、
を特徴とする請求項1に記載の排他制御方法。 - 前記排他対象スレッドが前記共有資源へのアクセスが許可されるまで試行する排他制御処理は前記オペレーティングシステムを介することなく試行されること、
を特徴とする請求項1または請求項2に記載の排他制御方法。 - 複数のスレッドのうちの第1のスレッドが、排他対象スレッドに共有資源へのアクセスが許可されるまで試行させる排他制御処理を実行した場合、前記第1のスレッド以外の前記排他対象スレッドを含む少なくとも一以上の第2のスレッドが前記共有資源へのアクセスの試行回数を記憶領域に格納する処理を実行するコンピュータが、
オペレーティングシステムが、前記記憶領域に格納された前記スレッドの前記共有資源へのアクセスの試行回数を検出する検出処理と、
前記オペレーティングシステムが、前記第2のスレッドが複数ある場合、前記検出処理によって検出された前記第2のスレッドごとの前記試行回数の平均値を算出する算出処理と、
前記オペレーティングシステムが、前記算出処理によって算出された平均値が所定回数以上であるか否かを判断する判断処理と、
前記オペレーティングシステムが、前記判断処理によって前記平均値が前記所定回数以上であると判断された場合、前記排他対象スレッドが前記共有資源へアクセスすると排他制御が解除されるまで前記排他対象スレッドの前記共有資源へのアクセスの試行を禁止する排他制御処理を実行することを特徴とする排他制御方法。 - 前記オペレーティングシステムは、前記共有資源へのアクセスの試行を禁止する排他制御処理に関する情報を前記複数のスレッドがアクセス可能な領域に設定すること、
を特徴とする請求項4に記載の排他制御方法。 - 前記排他対象スレッドが前記共有資源へのアクセスが許可されるまで試行する排他制御処理は前記オペレーティングシステムを介することなく試行されること、
を特徴とする請求項4または5に記載の排他制御方法。 - 排他対象スレッドに共有資源へのアクセスが許可されるまで試行させる排他制御処理を、前記排他対象スレッドから前記共有資源へのアクセス開始からの経過時間に応じて、複数のスレッドのうちの第1のスレッドが実行するコンピュータが、
オペレーティングシステムが、前記排他対象スレッドが前記共有資源へアクセスすると排他制御が解除されるまで前記排他対象スレッドの前記共有資源へのアクセスの試行を禁止する排他制御処理を実行した場合、前記経過時間が所定時間以上であるか否かを判断する判断処理と、
前記オペレーティングシステムが、前記判断処理によって前記経過時間が前記所定時間以上でないと判断された場合、前記排他対象スレッドの前記共有資源へのアクセスの試行の禁止を解除する変更処理と、
を実行することを特徴とする排他制御方法。 - 記憶領域に格納された排他対象スレッドの各々についての共有資源へのアクセスの試行回数の平均値を算出し、算出された平均値が所定回数以上であるか否かを判断し、前記平均値が前記所定回数以上であると判断された場合に、前記排他対象スレッドが前記共有資源へアクセスすると排他制御が解除されるまで前記排他対象スレッドの前記共有資源へのアクセスの試行を禁止する排他制御処理を実行するオペレーティングシステムのコンピュータに、
複数のスレッドのうちの第1のスレッドが、前記排他対象スレッドに前記共有資源へのアクセスが許可されるまで試行させる排他制御処理を実行した場合、前記第1のスレッド以外の前記排他対象スレッドを含む少なくとも一以上の第2のスレッドが、前記共有資源へのアクセスの試行回数を計数する計数処理と、
前記計数処理によって計数された試行回数を前記第2のスレッドが、前記記憶領域に格納する格納処理と、
を実行させることを特徴とする排他制御プログラム。 - 前記第2のスレッドは、前記排他対象スレッドの前記共有資源へのアクセスの試行を禁止する排他制御処理に関する情報、または、前記共有資源へのアクセスが許可されるまで試行させる排他制御処理に関する情報を参照すること、
を特徴とする請求項8に記載の排他制御プログラム。 - 前記排他対象スレッドが前記共有資源へのアクセスが許可されるまで試行する排他制御処理は前記オペレーティングシステムを介することなく試行されること、
を特徴とする請求項8または9に記載の排他制御プログラム。 - 複数のスレッドのうちの第1のスレッドが、排他対象スレッドに共有資源へのアクセスが許可されるまで試行させる排他制御処理を実行した場合、前記第1のスレッド以外の前記排他対象スレッドを含む少なくとも一以上の第2のスレッドが前記共有資源へのアクセスの試行回数を記憶領域に格納する処理を実行するコンピュータに、
オペレーティングシステムが、前記記憶領域に格納された前記スレッドの前記共有資源へのアクセスの試行回数を検出する検出処理と、
前記オペレーティングシステムが、前記第2のスレッドが複数ある場合、前記検出処理によって検出された前記第2のスレッドごとの前記試行回数の平均値を算出する算出処理と、
前記オペレーティングシステムが、前記算出処理によって算出された平均値が所定回数以上であるか否かを判断する判断処理と、
前記オペレーティングシステムが、前記判断処理によって前記平均値が前記所定回数以上であると判断された場合、前記排他対象スレッドが前記共有資源へアクセスすると排他制御が解除されるまで前記排他対象スレッドの前記共有資源へのアクセスの試行を禁止する排他制御処理を実行する実行処理と、
を実行させることを特徴とする排他制御プログラム。 - 前記オペレーティングシステムは、前記共有資源へのアクセスの試行を禁止する排他制御処理に関する情報を前記複数のスレッドがアクセス可能な領域に設定すること、
を特徴とする請求項11に記載の排他制御プログラム。 - 前記排他対象スレッドが前記共有資源へのアクセスが許可されるまで試行する排他制御処理は前記オペレーティングシステムを介することなく試行されること、
を特徴とする請求項11または12に記載の排他制御プログラム。 - 排他対象スレッドに共有資源へのアクセスが許可されるまで試行させる排他制御処理を、前記排他対象スレッドから前記共有資源へのアクセス開始からの経過時間に応じて、複数のスレッドのうちの第1のスレッドが実行するコンピュータに、
オペレーティングシステムが、前記排他対象スレッドが前記共有資源へアクセスすると排他制御が解除されるまで前記排他対象スレッドの前記共有資源へのアクセスの試行を禁止する排他制御処理を実行した場合、前記経過時間が所定時間以上であるか否かを判断する判断処理と、
前記オペレーティングシステムが、前記判断処理によって前記経過時間が前記所定時間以上でないと判断された場合、前記排他対象スレッドの前記共有資源へのアクセスの試行の禁止を解除する変更処理と、
を実行させることを特徴とする排他制御プログラム。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2011/058359 WO2012132017A1 (ja) | 2011-03-31 | 2011-03-31 | 排他制御方法、および排他制御プログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2012132017A1 JPWO2012132017A1 (ja) | 2014-07-24 |
JP5725162B2 true JP5725162B2 (ja) | 2015-05-27 |
Family
ID=46929835
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013507019A Expired - Fee Related JP5725162B2 (ja) | 2011-03-31 | 2011-03-31 | 排他制御方法、および排他制御プログラム |
Country Status (3)
Country | Link |
---|---|
US (1) | US9632842B2 (ja) |
JP (1) | JP5725162B2 (ja) |
WO (1) | WO2012132017A1 (ja) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6018537B2 (ja) * | 2013-04-25 | 2016-11-02 | 京セラドキュメントソリューションズ株式会社 | 画像形成装置 |
JP5899152B2 (ja) * | 2013-04-25 | 2016-04-06 | 京セラドキュメントソリューションズ株式会社 | メモリーアクセス制御システム及び画像形成装置 |
GB2529899B (en) * | 2014-09-08 | 2021-06-23 | Advanced Risc Mach Ltd | Shared Resources in a Data Processing Apparatus for Executing a Plurality of Threads |
JP6009518B2 (ja) * | 2014-10-15 | 2016-10-19 | 三菱電機株式会社 | 電子制御装置 |
GB2532424B (en) * | 2014-11-18 | 2016-10-26 | Ibm | An almost fair busy lock |
CN108243115B (zh) * | 2016-12-26 | 2021-06-29 | 新华三技术有限公司 | 报文处理方法及装置 |
CN107729129A (zh) * | 2017-09-18 | 2018-02-23 | 惠州Tcl移动通信有限公司 | 一种基于同步锁的多线程处理方法、终端以及存储介质 |
CN112055849B (zh) * | 2018-04-19 | 2024-01-16 | 村田机械株式会社 | 排他控制***以及排他控制方法 |
FR3089316B1 (fr) * | 2018-11-30 | 2020-10-30 | Thales Sa | Procédé et dispositif de surveillance d’application(s) logicielle(s) avec période temporelle tampon précédant une section réservée pour un ensemble de ressource(s) partagée(s), programme d’ordinateur et système avionique associés |
US20220291971A1 (en) * | 2021-03-10 | 2022-09-15 | EMC IP Holding Company LLC | Synchronization object having a stamp for flows in a storage system |
US20230097115A1 (en) * | 2021-09-27 | 2023-03-30 | Advanced Micro Devices, Inc. | Garbage collecting wavefront |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01297760A (ja) * | 1988-05-26 | 1989-11-30 | Hitachi Ltd | タスク制御方式及びオンライン・トランザクション・システム |
JPH05257902A (ja) * | 1992-03-10 | 1993-10-08 | Fujitsu Ltd | 処理プログラム・モードにおけるロック獲得処理方式 |
JP2001297008A (ja) * | 1999-11-22 | 2001-10-26 | Sun Microsyst Inc | オブジェクトごとのロック履歴に基づくロック方針選択方法および装置 |
JP2002149480A (ja) * | 2000-11-16 | 2002-05-24 | Matsushita Electric Ind Co Ltd | 排他制御方法 |
JP2011118756A (ja) * | 2009-12-04 | 2011-06-16 | Nec Corp | 排他制御プログラム、排他制御方法、及び情報処理システム |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5274809A (en) | 1988-05-26 | 1993-12-28 | Hitachi, Ltd. | Task execution control method for a multiprocessor system with enhanced post/wait procedure |
JPH10312294A (ja) | 1997-05-13 | 1998-11-24 | Toshiba Corp | 情報処理装置、情報処理方法、及び、情報処理プログラムを記録した読み取り可能な記録媒体 |
JP3152178B2 (ja) | 1997-09-11 | 2001-04-03 | 日本電気株式会社 | ロック動作測定方法 |
US6668317B1 (en) * | 1999-08-31 | 2003-12-23 | Intel Corporation | Microengine for parallel processor architecture |
JP2001084235A (ja) | 1999-09-10 | 2001-03-30 | Nec Corp | ロック粒度統計情報を利用した排他制御方法及びプログラムを記録した機械読み取り可能な記録媒体 |
US6757769B1 (en) * | 2000-11-28 | 2004-06-29 | Emc Corporation | Cooperative lock override procedure |
US7246187B1 (en) * | 2000-11-28 | 2007-07-17 | Emc Corporation | Method and apparatus for controlling exclusive access to a shared resource in a data storage system |
US7080376B2 (en) * | 2001-09-21 | 2006-07-18 | Intel Corporation | High performance synchronization of accesses by threads to shared resources |
US7159220B2 (en) * | 2001-09-28 | 2007-01-02 | Intel Corporation | Flexible acceleration of java thread synchronization on multiprocessor computers |
KR20040075960A (ko) * | 2002-01-24 | 2004-08-30 | 코닌클리케 필립스 일렉트로닉스 엔.브이. | 멀티프로세싱 환경에서의 프로세스 실행 방법 |
US7725572B1 (en) * | 2003-12-30 | 2010-05-25 | Sap Ag | Notification architecture and method employed within a clustered node configuration |
US7594234B1 (en) * | 2004-06-04 | 2009-09-22 | Sun Microsystems, Inc. | Adaptive spin-then-block mutual exclusion in multi-threaded processing |
US8407432B2 (en) * | 2005-06-30 | 2013-03-26 | Intel Corporation | Cache coherency sequencing implementation and adaptive LLC access priority control for CMP |
US20090307707A1 (en) * | 2008-06-09 | 2009-12-10 | International Business Machines Corporation | System and method for dynamically adaptive mutual exclusion in multi-threaded computing environment |
US8225048B2 (en) * | 2008-10-01 | 2012-07-17 | Hewlett-Packard Development Company, L.P. | Systems and methods for resource access |
US8145817B2 (en) * | 2009-04-28 | 2012-03-27 | Microsoft Corporation | Reader/writer lock with reduced cache contention |
US8607239B2 (en) * | 2009-12-31 | 2013-12-10 | International Business Machines Corporation | Lock mechanism to reduce waiting of threads to access a shared resource by selectively granting access to a thread before an enqueued highest priority thread |
US9465670B2 (en) * | 2011-12-16 | 2016-10-11 | Intel Corporation | Generational thread scheduler using reservations for fair scheduling |
-
2011
- 2011-03-31 JP JP2013507019A patent/JP5725162B2/ja not_active Expired - Fee Related
- 2011-03-31 WO PCT/JP2011/058359 patent/WO2012132017A1/ja active Application Filing
-
2013
- 2013-09-25 US US14/036,272 patent/US9632842B2/en not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01297760A (ja) * | 1988-05-26 | 1989-11-30 | Hitachi Ltd | タスク制御方式及びオンライン・トランザクション・システム |
JPH05257902A (ja) * | 1992-03-10 | 1993-10-08 | Fujitsu Ltd | 処理プログラム・モードにおけるロック獲得処理方式 |
JP2001297008A (ja) * | 1999-11-22 | 2001-10-26 | Sun Microsyst Inc | オブジェクトごとのロック履歴に基づくロック方針選択方法および装置 |
JP2002149480A (ja) * | 2000-11-16 | 2002-05-24 | Matsushita Electric Ind Co Ltd | 排他制御方法 |
JP2011118756A (ja) * | 2009-12-04 | 2011-06-16 | Nec Corp | 排他制御プログラム、排他制御方法、及び情報処理システム |
Also Published As
Publication number | Publication date |
---|---|
US20140026143A1 (en) | 2014-01-23 |
JPWO2012132017A1 (ja) | 2014-07-24 |
WO2012132017A1 (ja) | 2012-10-04 |
US9632842B2 (en) | 2017-04-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5725162B2 (ja) | 排他制御方法、および排他制御プログラム | |
CN101833475B (zh) | 用于执行指令原子块的方法和装置 | |
US9229789B2 (en) | Transparent user mode scheduling on traditional threading systems | |
CN101452423A (zh) | 控制硬件加速器内数据值的清除 | |
WO2009114645A1 (en) | Efficient deterministic multiprocessing | |
US20050015625A1 (en) | Security management system in parallel processing system by OS for single processors | |
US20100131720A1 (en) | Management of ownership control and data movement in shared-memory systems | |
JP5321748B2 (ja) | マルチコアプロセッサシステム、スレッド制御方法、およびスレッド制御プログラム | |
JPWO2011096163A1 (ja) | 情報処理システム、排他制御方法および排他制御用プログラム | |
US8671248B2 (en) | Architecture support of memory access coloring | |
TW200903338A (en) | Transactional debugger for a transactional memory system | |
WO2019051120A1 (en) | IMPROVING USER SPACE LOCK EFFICIENCY USING STATUS C AND TURBO AMPLIFICATION | |
JP5729445B2 (ja) | マルチプロセッサシステム、制御方法、および制御プログラム | |
Müller et al. | MULTI SLOTH: An efficient multi-core RTOS using hardware-based scheduling | |
JP2009175960A (ja) | 仮想マルチプロセッサシステム | |
JP2004192403A (ja) | キャッシュメモリのデータ管理方法、及び情報処理装置 | |
JPWO2012147168A1 (ja) | システム、および検出方法 | |
JP5780296B2 (ja) | スレッド処理方法、およびスレッド処理システム | |
US20060100986A1 (en) | Task switching | |
JP2002157132A (ja) | コンピュータ、その制御方法及びその制御方法を記録した記録媒体 | |
JP5387770B2 (ja) | データ転送制御装置、データ転送制御方法、およびデータ転送制御プログラム | |
JP5376042B2 (ja) | マルチコアプロセッサシステム、スレッド切り替え制御方法、およびスレッド切り替え制御プログラム | |
JP2010044699A (ja) | 情報処理装置 | |
JP5896066B2 (ja) | プロセッサシステム、および制御プログラム | |
CN118260051A (zh) | 线程访问控制设备、方法与计算设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141202 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150202 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150303 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150316 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5725162 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |