JP5723975B2 - Ldpcコードの復号のための方法、システム、およびプログラム - Google Patents
Ldpcコードの復号のための方法、システム、およびプログラム Download PDFInfo
- Publication number
- JP5723975B2 JP5723975B2 JP2013513018A JP2013513018A JP5723975B2 JP 5723975 B2 JP5723975 B2 JP 5723975B2 JP 2013513018 A JP2013513018 A JP 2013513018A JP 2013513018 A JP2013513018 A JP 2013513018A JP 5723975 B2 JP5723975 B2 JP 5723975B2
- Authority
- JP
- Japan
- Prior art keywords
- state
- bit
- condition
- satisfied
- target
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 83
- 238000004364 calculation method Methods 0.000 claims description 16
- 238000004590 computer program Methods 0.000 claims description 13
- 238000011156 evaluation Methods 0.000 claims description 8
- 238000005516 engineering process Methods 0.000 claims description 5
- 238000007667 floating Methods 0.000 claims description 5
- 235000007516 Chrysanthemum Nutrition 0.000 claims 1
- 244000189548 Chrysanthemum x morifolium Species 0.000 claims 1
- 238000004422 calculation algorithm Methods 0.000 description 32
- 238000010586 diagram Methods 0.000 description 14
- 230000008859 change Effects 0.000 description 11
- 230000006870 function Effects 0.000 description 11
- 230000008569 process Effects 0.000 description 8
- 238000004891 communication Methods 0.000 description 5
- 230000008901 benefit Effects 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 238000007792 addition Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000000644 propagated effect Effects 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 208000011580 syndromic disease Diseases 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 238000007476 Maximum Likelihood Methods 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000012854 evaluation process Methods 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 235000012054 meals Nutrition 0.000 description 1
- 230000005055 memory storage Effects 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
- 230000001902 propagating effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1105—Decoding
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/38—Response verification devices
- G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1105—Decoding
- H03M13/1108—Hard decision decoding, e.g. bit flipping, modified or weighted bit flipping
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
- H03M13/2957—Turbo codes and decoding
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Quality & Reliability (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Error Detection And Correction (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Detection And Correction Of Errors (AREA)
Description
ii.さもなければ、各ビットについて満足されないパリティ・チェックの数を検出する。ビットの各々を順番にターゲットと見なす。
iii.ターゲット・ビットを用いたパリティ・チェック式の過半数が満足されない場合、次の復号繰り返しの前にそのビットを反転する。
iv.ステップ(i)から(iii)を繰り返す。
−第1の状態および第2の状態を含むビット状態セットと、条件セットと、を提供することであって、条件が満足された場合にビット状態が変更されることになり、条件セットが、ビット状態を第1の状態から第2の状態へと変更するための第1の条件と、ビット状態を第2の状態から第1の状態へと変更するための第2の条件と、を含み、第1の条件と第2の条件とは異なっている、ことと、
−ビット・シーケンスの各ビットの値を読み取り、読み取った値に従って各ビットをセットの各状態に関連付けることと、
−ビット・シーケンスのターゲット・ビットについて、条件を評価することであって、
・条件は、ターゲット・ビットの状態に従って条件セットから選択され、
・条件を評価することは、ターゲット・ビットに対応したパリティ・チェックの計算結果を用いる、ことと、
−条件が満足されたことを判定することと、
−条件が満足されたことの結果としてターゲット・ビットの状態を変更することと、
−ターゲット・ビットの状態に従ってターゲット・ビットの値を設定することと、
を含む。
−評価するステップを繰り返し、ターゲット・ビットが、評価するステップの各繰り返しにおいてシーケンスの異なるビットであり、
−パリティ・チェックの計算の結果によって全てのパリティ・チェックが満足されたことが示されるか、または最大繰り返し数に達するまで、評価するステップを繰り返す、
−ビット状態セットが第1の状態および第2の状態から成り、条件セットが第1の状態および第2の状態から成り、各ビットを関連付けるステップにおいて、ビットを、ビットの値が0と読み取られた場合は第1の状態に、ビットの値が1と読み取られた場合は第2の状態に関連付け、ターゲット・ビットの値を設定するステップにおいて、ターゲット・ビットの値を、ターゲット・ビットが第1の状態に関連付けられている場合は0に、ターゲット・ビットが第2の状態に関連付けられている場合は1に設定する、
−ターゲット・ビットに対応したパリティ・チェックの過半数が満足されない場合はいつでも第1の条件が満足され、ターゲット・ビットに対応した全てのパリティ・チェックが満足されない場合はいつでも第2の条件が満足される、
−満足されないターゲット・ビットに対応したパリティ・チェックの数が第1の閾値よりも大きい場合はいつでも第1の条件が満足され、満足されないターゲット・ビットに対応したパリティ・チェックの数が第2の閾値よりも大きい場合はいつでも第2の条件が満足され、第1の閾値と第2の閾値とは異なっている、
−ビット状態セットが第3の状態および第4の状態を更に含み、条件セットが条件対の第1のサブセットを含み、対の一方の条件が、ビット状態をi番目の状態からj番目の状態へと変更するための条件であり、対の他方の条件が、ビット状態をj番目の状態からi番目の状態へと変更するための条件であり、対の条件は異なっており、第1の条件および第2の条件が第1のサブセットの対を形成し、条件セットが条件対の第2のサブセットも含み、対の一方の条件が、ビット状態をk番目の状態からl番目の状態へと変更するための条件であり、対の他方の条件が、ビット状態をl番目の状態からk番目の状態へと変更するための条件であり、第2のサブセットの対の条件は同一である、
−条件セットが、ビット状態をm番目の状態からn番目の状態へと変更するための少なくとも1つの条件を含む第3のサブセットを更に含み、条件セットにおいて、ビット状態をm番目の状態からn番目の状態へ変更するための条件は存在しない、
−ターゲット・ビットに対応した全てのパリティ・チェックの全て、または少なくとも1つであるが過半数よりも少数、または過半数が満足されないか、またはターゲット・ビットに対応した全てのパリティ・チェックが満足された場合はいつでも、条件が満足される、
−第1のビット状態が、メモリへの書き込み対象のビットの値が0であることの高い信頼度に対応し、第2の状態が、メモリへの書き込み対象のビットの値が0であることの低い信頼度に対応し、第3の状態が、メモリへの書き込み対象のビットの値が1であることの高い信頼度に対応し、第4の状態が、メモリへの書き込み対象のビットの値が1であることの低い信頼度に対応し、条件の第1のサブセットが、ターゲット・ビットに対応した全てのパリティ・チェックの少なくとも1つであるが過半数よりも少数が満足されない場合に満足される第1の条件と、ターゲット・ビットに対応した全てのパリティ・チェックが満足されない場合に満足される第2の条件と、ターゲット・ビットに対応した全てのパリティ・チェックの少なくとも1つであるが過半数よりも少数が満足されない場合に満足される、ビットを第3の状態から第4の状態へと変更させるための第3の条件と、ターゲット・ビットに対応した全てのパリティ・チェックが満足されない場合に満足される、ビットを第4の状態から第3の状態へと変更させるための第4の条件と、を含み、条件の第2のサブセットが、ターゲット・ビットに対応した全てのパリティ・チェックの過半数が満足されない場合に満足される、ビットを第2の状態から第4の状態へと変更させるための第5の条件と、ターゲット・ビットに対応した全てのパリティ・チェックの過半数が満足されない場合に満足される、ビットを第4の状態から第2の状態へと変更させるための第6の条件と、を含み、条件の第3のサブセットが、ターゲット・ビットに対応した全てのパリティ・チェックの過半数が満足されない場合に満足される、ビットを第1の状態から第4の状態へと変更させるための第7の条件と、ターゲット・ビットに対応した全てのパリティ・チェックの過半数が満足されない場合に満足される、ビットを第3の状態から第2の状態へと変更させるための第8の条件と、を含む、
−ターゲット・ビットに対応したパリティ・チェックの計算が、対応するビット状態によって決定されたシーケンスのビットの値に従って実行される。
−LDPCコードによって符号化されたビット・シーケンスを書き込むのに適したメモリと、
−上述の方法を実行するための手段と、
を含む。
−第2の条件、すなわち第2の状態から第1の状態へとビット状態を変更させるためのもの。第2の条件は第1の条件とは異なっている。
−条件の評価は、先に注記したように、ターゲット・ビットに対応したパリティ・チェックの計算結果を利用する。
Claims (15)
- フラッシュ・メモリ等の2進非対称チャネルに追従するメモリ上に書き込まれたビット・シーケンスを復号するための方法であって、前記ビット・シーケンスが低密度パリティ・チェック・コードすなわちLDPCにより符号化されており、これによって前記シーケンスの各ビットが前記LDPCコードにより規定された対応するパリティ・チェックを有し、前記方法が、
−第1の状態(S1)および第2の状態(S2)を含むビット状態セット(10)と、条件セット(20)と、を提供するステップであって、条件が満足された場合にビット状態が変更されることになり、前記条件セットが、ビット状態を前記第1の状態から前記第2の状態へと変更するための第1の条件(C1)と、ビット状態を前記第2の状態から前記第1の状態へと変更するための第2の条件(C2)と、を含み、前記第1の条件と前記第2の条件とは異なっている、前記提供するステップと、
−前記ビット・シーケンスの各ビットの値を読み取り、読み取った前記値に従って各ビットを前記セットの各状態に関連付けるステップと、
−前記ビット・シーケンスのターゲット・ビット(30)について、条件を評価するステップであって、
・前記条件は、前記ターゲット・ビットの状態に従って前記条件セットから選択され、
・前記条件を評価することは、前記ターゲット・ビットに対応した前記パリティ・チェックの計算結果を用いる、
前記評価するステップと、
−前記条件が満足されたことを判定するステップと、
−前記条件が満足されたことの結果として前記ターゲット・ビットの前記状態を変更するステップと、
−前記ターゲット・ビットの前記状態に従って前記ターゲット・ビットの前記値を設定するステップと
を含む、前記方法。 - 前記評価するステップ、前記判定するステップ、前記変更するステップ、及び前記設定するステップを繰り返すステップをさらに含み、
前記ターゲット・ビットが、前記繰り返しそれぞれにおいて前記シーケンスの異なるビットである、
請求項1に記載の方法。 - 前記パリティ・チェックの前記計算の結果によって全てのパリティ・チェックが満足されたことが示されるか、または最大繰り返し数に達するまで、前記繰り返すステップを繰り返す、請求項2に記載の方法。
- −前記ビット状態セットが前記第1の状態および前記第2の状態から成り、
−前記条件セットが前記第1の状態および前記第2の状態から成り、
−各ビットを関連付ける前記ステップにおいて、ビットを、
・前記ビットの値が0と読み取られた場合は前記第1の状態に関連付け、
・前記ビットの値が1と読み取られた場合は前記第2の状態に関連付け、
−前記ターゲット・ビットの前記値を設定する前記ステップにおいて、前記ターゲット・ビットの前記値を、
・前記ターゲット・ビットが前記第1の状態に関連付けられている場合は0に設定し、
・前記ターゲット・ビットが前記第2の状態に関連付けられている場合は1に設定する、
請求項1〜3のいずれか一項に記載の方法。 - 前記ターゲット・ビットに対応した前記パリティ・チェックの過半数が満足されない場合はいつでも前記第1の条件が満足され、
前記ターゲット・ビットに対応した全ての前記パリティ・チェックが満足されない場合はいつでも前記第2の条件が満足される、
請求項4に記載の方法。 - 満足されない前記ターゲット・ビットに対応したパリティ・チェックの数が第1の閾値よりも大きい場合はいつでも前記第1の条件が満足され、
満足されない前記ターゲット・ビットに対応したパリティ・チェックの数が第2の閾値よりも大きい場合はいつでも前記第2の条件が満足され、
前記第1の閾値と前記第2の閾値とは異なっている、
請求項4に記載の方法。 - −前記ビット状態セットが第3の状態(S3)および第4の状態(S4)を更に含み、
−前記条件セットが条件対の第1のサブセットを含み、
・対の一方の条件が、ビット状態をi番目の状態からj番目の状態へと変更するための条件であり、
・前記対の他方の条件が、ビット状態を前記j番目の状態から前記i番目の状態へと変更するための条件であり、
・対の前記条件は異なっており、
・前記第1の条件および前記第2の条件が前記第1のサブセットの対を形成し、
−前記条件セットが条件対の第2のサブセットも含み、
・対の一方の条件が、ビット状態をk番目の状態からl番目の状態へと変更するための条件であり、
・前記対の他方の条件が、ビット状態を前記l番目の状態から前記k番目の状態へと変更するための条件であり、
・前記第2のサブセットの対の前記条件は同一である、
請求項1〜3のいずれか一項に記載の方法。 - 前記条件セットが、ビット状態をm番目の状態からn番目の状態へと変更するための少なくとも1つの条件を含む第3のサブセットを更に含み、前記条件セットにおいて、ビット状態を前記m番目の状態から前記n番目の状態へ変更するための条件は存在しない、請求項7に記載の方法。
- 前記ターゲット・ビットに対応した全ての前記パリティ・チェックの全て、または少なくとも1つであるが過半数よりも少数、または過半数が満足されないか、または前記ターゲット・ビットに対応した全ての前記パリティ・チェックが満足された場合はいつでも、条件が満足される、請求項8に記載の方法。
- −前記第1のビット状態が、前記メモリへの書き込み対象の前記ビットの前記値が0であることの高い信頼度に対応し、
−前記第2の状態が、前記メモリへの書き込み対象の前記ビットの前記値が0であることの低い信頼度に対応し、
−前記第3の状態が、前記メモリへの書き込み対象の前記ビットの前記値が1であることの高い信頼度に対応し、
−前記第4の状態が、前記メモリへの書き込み対象の前記ビットの前記値が1であることの低い信頼度に対応し、
前記条件の第1のサブセットが、
−前記ターゲット・ビットに対応した全ての前記パリティ・チェックの少なくとも1つであるが過半数よりも少数が満足されない場合に満足される前記第1の条件と、
−前記ターゲット・ビットに対応した全ての前記パリティ・チェックが満足されない場合に満足される前記第2の条件と、
−前記ターゲット・ビットに対応した全ての前記パリティ・チェックの少なくとも1つであるが過半数よりも少数が満足されない場合に満足される、ビットを前記第3の状態から前記第4の状態へと変更させるための第3の条件と、
−前記ターゲット・ビットに対応した全ての前記パリティ・チェックが満足されない場合に満足される、ビットを前記第4の状態から前記第3の状態へと変更させるための第4の条件と
を含み、
前記条件の第2のサブセットが、
−前記ターゲット・ビットに対応した全ての前記パリティ・チェックの過半数が満足されない場合に満足される、ビットを前記第2の状態から前記第4の状態へと変更させるための第5の条件と、
−前記ターゲット・ビットに対応した全ての前記パリティ・チェックの過半数が満足されない場合に満足される、ビットを前記第4の状態から前記第2の状態へと変更させるための第6の条件と、
を含み、前記条件の第3のサブセットが、
−前記ターゲット・ビットに対応した全ての前記パリティ・チェックの過半数が満足されない場合に満足される、ビットを前記第1の状態から前記第4の状態へと変更させるための第7の条件と、
−前記ターゲット・ビットに対応した全ての前記パリティ・チェックの過半数が満足されない場合に満足される、ビットを前記第3の状態から前記第2の状態へと変更させるための第8の条件と
を含む、
請求項8に記載の方法。 - 前記ターゲット・ビットに対応した前記パリティ・チェックの計算が、対応するビット状態によって決定された前記シーケンスのビットの値に従って実行される、請求項1〜10のいずれか一項に記載の方法。
- 前記メモリが、浮動ゲート・トランジスタ技術に基づくフラッシュ・メモリである、請求項1〜11のいずれか一項に記載の方法。
- コンピュータに、請求項1〜12のいずれか一項に記載の方法の各ステップを実行させる、コンピュータ・プログラム。
- −LDPCコードによって符号化されたビット・シーケンスを書き込むのに適したメモリと、
−請求項1〜12のいずれか一項に記載の方法を実行するための手段と
を備えている、システム。 - 前記メモリが、浮動ゲート・トランジスタ技術に基づくフラッシュ・メモリである、請求項14に記載のシステム。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP10164532 | 2010-05-31 | ||
EP10164532.3 | 2010-05-31 | ||
PCT/IB2011/052268 WO2011151759A1 (en) | 2010-05-31 | 2011-05-25 | Decoding of ldpc code |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013532422A JP2013532422A (ja) | 2013-08-15 |
JP5723975B2 true JP5723975B2 (ja) | 2015-05-27 |
Family
ID=44318213
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013513018A Expired - Fee Related JP5723975B2 (ja) | 2010-05-31 | 2011-05-25 | Ldpcコードの復号のための方法、システム、およびプログラム |
Country Status (8)
Country | Link |
---|---|
US (1) | US9531406B2 (ja) |
JP (1) | JP5723975B2 (ja) |
CN (1) | CN102893529B (ja) |
BR (1) | BR112012030634A2 (ja) |
DE (1) | DE112011101852B4 (ja) |
GB (1) | GB2494577B (ja) |
MX (1) | MX2012007899A (ja) |
WO (1) | WO2011151759A1 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10084479B2 (en) * | 2014-07-07 | 2018-09-25 | Toshiba Memory Corporation | Low BER hard-decision LDPC decoder |
US10374633B2 (en) * | 2016-07-08 | 2019-08-06 | Maxlinear, Inc. | Method and system for LDPC decoding |
TWI632780B (zh) | 2016-12-30 | 2018-08-11 | 慧榮科技股份有限公司 | 解碼方法與相關解碼裝置 |
TWI631830B (zh) * | 2016-12-30 | 2018-08-01 | 慧榮科技股份有限公司 | 解碼方法與相關解碼裝置 |
TWI685218B (zh) * | 2016-12-30 | 2020-02-11 | 慧榮科技股份有限公司 | 解碼方法與相關解碼裝置 |
US10374631B2 (en) * | 2017-08-22 | 2019-08-06 | Goke Us Research Laboratory | Look-ahead LDPC decoder |
US10447301B2 (en) * | 2017-09-13 | 2019-10-15 | Toshiba Memory Corporation | Optimal LDPC bit flip decision |
EP4059142A4 (en) * | 2019-11-14 | 2023-11-15 | Intel Corporation | METHODS AND APPARATUS FOR GENERATING OPTIMIZED LDPC CODES |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7158422B2 (en) * | 2004-02-27 | 2007-01-02 | Micron Technology, Inc. | System and method for communicating information to a memory device using a reconfigured device pin |
FR2871493B1 (fr) * | 2004-06-11 | 2006-08-25 | Pyramid Sarl | Procede de deconstruction d'une partie de batiment et le dispositif de mise en oeuvre |
US8015468B2 (en) * | 2004-12-29 | 2011-09-06 | Intel Corporation | Channel estimation and fixed thresholds for multi-threshold decoding of low-density parity check codes |
US20060195765A1 (en) * | 2005-02-28 | 2006-08-31 | Texas Instruments Incorporated | Accelerating convergence in an iterative decoder |
JP4261575B2 (ja) * | 2006-11-30 | 2009-04-30 | 株式会社東芝 | 誤り訂正処理装置及び誤り訂正処理方法 |
US7904793B2 (en) * | 2007-03-29 | 2011-03-08 | Sandisk Corporation | Method for decoding data in non-volatile storage using reliability metrics based on multiple reads |
US7975209B2 (en) * | 2007-03-31 | 2011-07-05 | Sandisk Technologies Inc. | Non-volatile memory with guided simulated annealing error correction control |
US7656707B2 (en) * | 2007-12-14 | 2010-02-02 | Intel Corporation | Systems and methods for discrete channel decoding of LDPC codes for flash memory |
US8458536B2 (en) * | 2008-07-17 | 2013-06-04 | Marvell World Trade Ltd. | Data recovery in solid state memory devices |
WO2010039869A1 (en) * | 2008-09-30 | 2010-04-08 | Lsi Corporation | Methods and apparatus for soft data generation for memory devices using reference cells |
CN101707485A (zh) | 2009-02-03 | 2010-05-12 | 天津博微科技有限公司 | 混合比特翻转和大数逻辑的ldpc译码方法 |
-
2011
- 2011-05-25 GB GB1222466.3A patent/GB2494577B/en not_active Expired - Fee Related
- 2011-05-25 WO PCT/IB2011/052268 patent/WO2011151759A1/en active Application Filing
- 2011-05-25 CN CN201180024635.XA patent/CN102893529B/zh not_active Expired - Fee Related
- 2011-05-25 JP JP2013513018A patent/JP5723975B2/ja not_active Expired - Fee Related
- 2011-05-25 DE DE112011101852.5T patent/DE112011101852B4/de not_active Expired - Fee Related
- 2011-05-25 US US14/358,609 patent/US9531406B2/en not_active Expired - Fee Related
- 2011-05-25 MX MX2012007899A patent/MX2012007899A/es active IP Right Grant
- 2011-05-25 BR BR112012030634A patent/BR112012030634A2/pt not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
US20150052413A1 (en) | 2015-02-19 |
JP2013532422A (ja) | 2013-08-15 |
WO2011151759A1 (en) | 2011-12-08 |
CN102893529B (zh) | 2016-03-30 |
CN102893529A (zh) | 2013-01-23 |
DE112011101852B4 (de) | 2017-07-20 |
BR112012030634A2 (pt) | 2016-08-16 |
US9531406B2 (en) | 2016-12-27 |
GB2494577B (en) | 2013-11-20 |
MX2012007899A (es) | 2012-08-01 |
GB2494577A (en) | 2013-03-13 |
DE112011101852T5 (de) | 2013-05-29 |
GB201222466D0 (en) | 2013-01-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5723975B2 (ja) | Ldpcコードの復号のための方法、システム、およびプログラム | |
US10951233B2 (en) | System and method for decoding iterations and dynamic scaling | |
US8996972B1 (en) | Low-density parity-check decoder | |
CN102077173B (zh) | 利用写入验证减轻代码的误码平层 | |
KR101854954B1 (ko) | 치환 소행렬의 합을 사용하는 체크섬 | |
KR102643457B1 (ko) | Ldpc 디코더, 반도체 메모리 시스템 및 그것의 동작 방법 | |
US8645810B2 (en) | Fast detection of convergence or divergence in iterative decoding | |
US8954820B2 (en) | Reduced complexity non-binary LDPC decoding algorithm | |
US8321746B2 (en) | Systems and methods for quasi-cyclic LDPC code production and decoding | |
US20110191653A1 (en) | Quasi-cyclic ldpc encoding and decoding for non-integer multiples of circulant size | |
US8751895B2 (en) | Semiconductor memory device and decoding method | |
EP2573943A1 (en) | Power-optimized decoding of linear codes | |
US9564921B1 (en) | Method and system for forward error correction decoding based on a revised error channel estimate | |
JP2014099944A (ja) | ハードウェア共用および直列和積アーキテクチャを用いる低密度パリティ検査復号の方法および装置 | |
CN112860474A (zh) | 快速收敛的低密度奇偶校验码的软位翻转解码器 | |
US20120331369A1 (en) | Systems and Methods for Error Correction Using Low Density Parity Check Codes Using Multiple Layer Check Equations | |
TW201320091A (zh) | 具有低密度奇偶校驗碼解碼能力的記憶體控制裝置及方法 | |
KR101631128B1 (ko) | 크기조정 상수를 사용하는 가변 노드 업데이터를 갖는 ldpc 디코더 | |
CN107872231B (zh) | Ldpc译码方法与装置 | |
US8443250B2 (en) | Systems and methods for error correction using irregular low density parity check codes | |
CN110708077B (zh) | Ldpc码大数逻辑译码方法、装置和译码器 | |
CN111769839B (zh) | 快速的比特翻转译码方法 | |
CN111106837B (zh) | 一种ldpc译码方法、译码装置及存储介质 | |
CN114333964A (zh) | 用于存储器的纠错方法、装置、电子设备及介质 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140213 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141118 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150105 Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20150105 |
|
RD12 | Notification of acceptance of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7432 Effective date: 20150105 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150109 |
|
TRDD | Decision of grant or rejection written | ||
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20150310 |
|
RD14 | Notification of resignation of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7434 Effective date: 20150310 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150310 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150330 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5723975 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |