JP5715670B2 - 通信装置 - Google Patents
通信装置 Download PDFInfo
- Publication number
- JP5715670B2 JP5715670B2 JP2013213219A JP2013213219A JP5715670B2 JP 5715670 B2 JP5715670 B2 JP 5715670B2 JP 2013213219 A JP2013213219 A JP 2013213219A JP 2013213219 A JP2013213219 A JP 2013213219A JP 5715670 B2 JP5715670 B2 JP 5715670B2
- Authority
- JP
- Japan
- Prior art keywords
- processor
- memory
- memory controller
- communication
- communication device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Microcomputers (AREA)
- Memory System (AREA)
- Multi Processors (AREA)
Description
通信装置であって、
前記通信装置を制御する第1のプロセッサと、
前記通信装置と他の通信装置との通信を制御する第2のプロセッサと、
前記他の通信装置との通信処理に利用される第1のメモリと、
前記他の通信装置との通信処理が前記第1のメモリだけでは実行できない場合に利用され、前記第1のプロセッサおよび前記第2のプロセッサからアクセス可能な第2のメモリと、
前記第1のプロセッサおよび前記第2のプロセッサからアクセス可能であり、前記第2のメモリへのアクセス状況を示す情報を格納するレジスタと
を有し、
前記第1のプロセッサおよび前記第2のプロセッサは、前記第2のメモリへのアクセス状況に基づいて、前記レジスタに格納される前記情報を更新する
ことを特徴とする通信装置が提供される。
(プロセッサシステム)
本発明の第1実施形態に係るプロセッサシステムを含むハードウェア構成を、図1を参照して説明する。図1中の1は、本実施形態に係るプロセッサシステムである。2は、通信I/F(通信インタフェース)である。通信I/F2は、USB等のバス通信、有線ネットワーク、無線ネットワーク等のネットワーク通信を行うためのインターフェースである。3は外部メモリである。図1のように、プロセッサシステム1は、通信I/F2及び外部メモリ3に接続されている。
図2(a)は、第1実施形態におけるハードウェアシステムのメモリマップである。00000000番地以上10000000番地未満は、外部メモリ3用に割り当てられた空間である。10000000番地以上10001000番地未満は、共有レジスタ13用に割り当てられた空間である。この内、10000010番地はメモリコントローラ管理/制御用フィールドである。
・メモリコントローラ14に設定すべき動作モードを示す設定情報(303)。
・メインプロセッサ12からのメモリコントローラ14へのアクセスの有無を示す情報(301)。
・通信プロセッサ11からのメモリコントローラ14へのアクセスの有無を示す情報(302)。
第1実施形態に係るプロセッサシステムは、以下のように動作する。通信I/F2を介して外部から通信プロセッサ11へデータが届くと、これに接続した通信I/Fコントローラ113から通信CPU111に対して処理依頼が送られる。このような場合の通信プロセッサ11とメインプロセッサ12の処理を以下に説明する。
通信プロセッサ11は図3のように動作する。最初に、ステップS401で、この処理が、外部メモリ3を使わずに、通信CPU用キャッシュメモリ112だけで処理可能かどうかを判定する。もし処理可能(ステップS401でYES)であれば、キャッシュメモリ112を用いて処理を実行(S402)し、終了する。
一方、メインプロセッサ12は図4のように動作する。まず、共有レジスタ13にアクセスするために、バスアービタ16に対してバス使用要求を出し(S501)、バスアービタ16からアクセス使用許可を得るまで待機する(S502)。バスアービタ16からバスアクセス許可を得ると(S502でYES)、S503へ進む。
図5に示すように、10001010番地の、「メモリコントローラ設定」ビット303の値及び、プロセッサシステムのクロック信号は、AND回路の入力に接続されている。そして、このAND回路の出力は、メモリコントローラのクロック入力に接続されている。このため、同10001010番地の、「メモリコントローラ設定」ビット303が0になると、メモリコントローラのクロック入力が0になる。クロック入力が変化しないため、メモリコントローラは動作せず、省電力状態になる。
第1実施形態では、通信プロセッサ11とメインプロセッサ12との少なくともいずれかがメモリコントローラ14にアクセスしている間は「メモリコントローラ設定」ビットを1に設定して、メモリコントローラ14を動作させていた。しかし、用途によっては、メインプロセッサ12による外部メモリ3の使用が完了した時点で、通信プロセッサ11からのアクセスの有無にかかわらず、メモリコントローラ14を省電力モードに移行させることが望ましい場合がある。そこで、本発明の第2実施形態では、メインプロセッサ12からのアクセスの終了に応じて、メモリコントローラ14を省電力モードに移行させる構成を説明する。
上記の構成では、通信プロセッサ11のみが専用の内部メモリ(通信CPU用キャッシュメモリ112)を備えていたが、メインプロセッサも専用メモリを備えてもよい。この場合、メモリコントローラ14は、メインプロセッサ12の処理が専用メモリの使用だけでは実行できない場合に、起動状態となって、メインプロセッサ12による外部メモリ3の使用を可能にしてもよい。このような構成によれば、メインプロセッサ12が外部メモリ3の使用を必要とする場合にだけメモリコントローラ14を起動状態にすることができ、システム全体の省電力効果を効果的に高めることができる。
(構成例1):内部キャッシュだけでは処理できない事象を、通信I/F2(例えば、LAN,WLAN,USB)を用いて検出する。この通信I/F2において、特定の信号/パケット/プロトコルを検出した場合にメモリコントローラ14をONにする。
(構成例2):内部キャッシュだけでは処理できない事象を、バスアービタ16やバスアドレスデコーダ(不図示)等のハードウェアにて検出する。検出結果は、メモリコントローラ14のクロック供給部に直接接続(クロックゲーティング)し、かつ、共有レジスタ13も設定する。
(構成例3):内部キャッシュだけでは処理できない事象を、ソフトウェアにて検出する。すなわち、メモリコントローラ14をOFFする前に、当該プロセッサの内部キャッシュに特定のプログラム(キャッシュされたコードの中から外れて外部メモリ3にアクセスしに行く直前に、共有レジスタ13を設定する)をロードしておく。
Claims (6)
- 通信装置であって、
前記通信装置を制御する第1のプロセッサと、
前記通信装置と他の通信装置との通信を制御する第2のプロセッサと、
前記他の通信装置との通信処理に利用される第1のメモリと、
前記他の通信装置との通信処理が前記第1のメモリだけでは実行できない場合に利用され、前記第1のプロセッサおよび前記第2のプロセッサからアクセス可能な第2のメモリと、
前記第1のプロセッサおよび前記第2のプロセッサからアクセス可能であり、前記第2のメモリへのアクセス状況を示す情報を格納するレジスタと
を有し、
前記第1のプロセッサおよび前記第2のプロセッサは、前記第2のメモリへのアクセス状況に基づいて、前記レジスタに格納される前記情報を更新する
ことを特徴とする通信装置。 - 前記第2のプロセッサは、前記第1のメモリおよび前記第2のメモリにアクセス可能であることを特徴とする請求項1に記載の通信装置。
- 前記第2のメモリは、前記第1のプロセッサと前記第2のプロセッサからのアクセスがなくなると、省電力状態に移行することを特徴とする請求項1または2に記載の通信装置。
- 前記第2のメモリを制御するコントローラと、
前記レジスタに格納された前記情報に基づいて、前記コントローラへ供給するクロック周波数を制御する制御手段と、
を更に有することを特徴とする請求項1から3のいずれか1項に記載の通信装置。 - 少なくとも前記第1のプロセッサと前記第2のプロセッサと前記レジスタとを接続するバスを更に有し、
前記第1のプロセッサおよび前記第2のプロセッサは、更に前記バスへのアクセス許可を得た場合に、前記レジスタに格納される前記情報を更新することを特徴とする請求項1から4のいずれか1項に記載の通信装置。 - 前記バスへのアクセス権を制御するバスアービタを更に有し、
前記第1のプロセッサおよび前記第2のプロセッサは、前記バスアービタに対して前記バスへのアクセス要求を行うことにより、前記バスへのアクセス許可を得ることを特徴とする請求項5に記載の通信装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013213219A JP5715670B2 (ja) | 2013-10-10 | 2013-10-10 | 通信装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013213219A JP5715670B2 (ja) | 2013-10-10 | 2013-10-10 | 通信装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009161239A Division JP5390967B2 (ja) | 2009-07-07 | 2009-07-07 | プロセッサシステム及びその制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014038652A JP2014038652A (ja) | 2014-02-27 |
JP5715670B2 true JP5715670B2 (ja) | 2015-05-13 |
Family
ID=50286673
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013213219A Active JP5715670B2 (ja) | 2013-10-10 | 2013-10-10 | 通信装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5715670B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10394731B2 (en) | 2014-12-19 | 2019-08-27 | Amazon Technologies, Inc. | System on a chip comprising reconfigurable resources for multiple compute sub-systems |
US10523585B2 (en) * | 2014-12-19 | 2019-12-31 | Amazon Technologies, Inc. | System on a chip comprising multiple compute sub-systems |
US11200192B2 (en) | 2015-02-13 | 2021-12-14 | Amazon Technologies. lac. | Multi-mode system on a chip |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02257249A (ja) * | 1989-02-01 | 1990-10-18 | Nec Corp | 情報処理システム |
JPH11161778A (ja) * | 1997-11-26 | 1999-06-18 | Ricoh Co Ltd | デジタル画像処理システム |
JP2002229692A (ja) * | 2001-02-06 | 2002-08-16 | Canon Inc | 情報処理装置 |
JP3986950B2 (ja) * | 2002-11-22 | 2007-10-03 | シャープ株式会社 | Cpuおよびこれを備えた情報処理装置、cpuの制御方法 |
JP4773693B2 (ja) * | 2004-06-07 | 2011-09-14 | キヤノン株式会社 | メモリ制御システム |
JP2006240130A (ja) * | 2005-03-04 | 2006-09-14 | Seiko Epson Corp | 印刷装置のコントローラ |
US7613941B2 (en) * | 2005-12-29 | 2009-11-03 | Intel Corporation | Mechanism for self refresh during advanced configuration and power interface (ACPI) standard C0 power state |
-
2013
- 2013-10-10 JP JP2013213219A patent/JP5715670B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2014038652A (ja) | 2014-02-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2018157836A1 (zh) | 一种可编程硬件的资源管理方法、可编程硬件设备及存储介质 | |
EP2377026B1 (en) | Resolving contention between data bursts | |
US8447897B2 (en) | Bandwidth control for a direct memory access unit within a data processing system | |
KR101380364B1 (ko) | 적어도 하나의 dma 주변장치 및 직각위상 클록으로 동작하는 cpu 사이의 싱글 포트 sram의 대역폭 공유 | |
US20140344512A1 (en) | Data Processing Apparatus and Memory Apparatus | |
WO2014206078A1 (zh) | 内存访问方法、装置及*** | |
JP5715670B2 (ja) | 通信装置 | |
JP2019522257A (ja) | 低電力メモリのスロットリング | |
JP6546479B2 (ja) | 情報処理装置 | |
US10331563B2 (en) | Adaptively enabling and disabling snooping bus commands | |
JP6201591B2 (ja) | 情報処理装置および情報処理装置の制御方法 | |
JP5390967B2 (ja) | プロセッサシステム及びその制御方法 | |
JP2005293596A (ja) | データ要求のアービトレーション | |
JP7181892B2 (ja) | マルチクライアントシステムにおけるリアルタイムストリームの動的アービトレーションの方法 | |
JP5783348B2 (ja) | 制御装置、制御プログラム、画像形成装置 | |
JP5932261B2 (ja) | メモリ制御装置、メモリ制御方法 | |
JPWO2006132006A1 (ja) | メモリ制御装置及びメモリ制御方法 | |
US10025730B2 (en) | Register device and method for software programming | |
JP2015014962A (ja) | 演算装置、演算方法、及びプログラム | |
JP2003186823A (ja) | 優先順位制御システム | |
JP6430710B2 (ja) | データ転送制御装置及びデータ転送の制御方法 | |
JP6416488B2 (ja) | 半導体装置 | |
JP2022127418A (ja) | 制御装置、方法、プログラム、及び車両 | |
JP2007304830A (ja) | 情報先行取得による調停方法および調停装置 | |
JP2009032085A (ja) | データ処理システム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140625 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140711 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140909 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150213 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150313 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5715670 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |