JP5712721B2 - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- JP5712721B2 JP5712721B2 JP2011066366A JP2011066366A JP5712721B2 JP 5712721 B2 JP5712721 B2 JP 5712721B2 JP 2011066366 A JP2011066366 A JP 2011066366A JP 2011066366 A JP2011066366 A JP 2011066366A JP 5712721 B2 JP5712721 B2 JP 5712721B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- electron
- polarization
- electron supply
- supply layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Junction Field-Effect Transistors (AREA)
Description
本発明は、窒化物半導体により、反転型のHEMT(高電子移動度トランジスタ)が構成された半導体装置に関するものである。 The present invention relates to a semiconductor device in which an inverted HEMT (High Electron Mobility Transistor) is formed of a nitride semiconductor.
III−V族化合物半導体のなかでも、V族として窒素を用いた窒化物半導体は、高い絶縁破壊電圧(絶縁破壊電界)と高い飽和電子速度(最大電子速度)を有している。そして、この窒化物半導体を用いたHEMT(高電子移動度トランジスタ)は、高速・高耐圧のデバイスとして注目されている。 Among group III-V compound semiconductors, nitride semiconductors using nitrogen as group V have a high breakdown voltage (breakdown electric field) and a high saturation electron velocity (maximum electron velocity). A HEMT (High Electron Mobility Transistor) using this nitride semiconductor has been attracting attention as a high-speed and high breakdown voltage device.
通常型のHEMTは、電子走行層上に電子供給層が積層され、電子供給層上にゲート電極、ソース電極、及びドレイン電極が設けられている。そして、電子走行層の電子供給層側に二次元電子ガス(2DEG)が形成される。このように、ソース電極及びドレイン電極と2DEGとの間に電子供給層が存在するため、オーミック接触抵抗が大きいという問題がある。 In a normal type HEMT, an electron supply layer is stacked on an electron transit layer, and a gate electrode, a source electrode, and a drain electrode are provided on the electron supply layer. Then, a two-dimensional electron gas (2DEG) is formed on the electron supply layer side of the electron transit layer. As described above, since the electron supply layer exists between the source electrode and the drain electrode and 2DEG, there is a problem that the ohmic contact resistance is large.
一方、例えば特許文献1,2に示されるように、反転型のHEMTは、電子供給層上に電子走行層が積層され、電子走行層上にゲート電極、ソース電極、及びドレイン電極が設けられている。そして、電子走行層の電子供給層側に二次元電子ガス(2DEG)が形成される。このように、電子走行層上にソース電極及びドレイン電極を設けるため、オーミック接触抵抗を低減することができる。
On the other hand, as shown in
しかしながら、特許文献1では、基板の(000−1)面上に、基板面に対する厚さ方向が[000−1]となるようにAlGaN電子供給層が設けられ、電子供給層上にGaN電子走行層が設けられる。このように、基板の(000−1)面、換言すればN極性面上に、MOCVD法などによって窒化物半導体を結晶成長させるのは困難である。特に、窒化物半導体以外の材料からなる基板を用いる場合には困難である。
However, in
一方、特許文献2では、電子供給層(下地層)の格子定数を電子走行層(キャリア走行層)の格子定数よりも大きいものとすることで、電子走行層の格子歪を、電子供給層に対して引張歪としている。このように電子走行層を引張歪とするのは、ピエゾ効果により誘起される電荷が電子走行層の電子供給層側で負の電荷となり、これにより、2DEGの電子濃度の減少を抑制するためである。また、基板と電子供給層との間に、基板との電子供給層との格子不整合を緩和するバッファ層を設けることで、電子供給層に格子歪、ひいてはピエゾ分極が生じないようにしている。
On the other hand, in
しかしながら、半導体層に作用する分極としては、上記格子歪に基づくピエゾ分極だけでなく、結晶構造(結晶種類と結晶方位)に基づく自発分極もある。このため、特許文献2に示される構成では、2DEGを効果的に形成することができない。この点は本発明者によって確認されている。
However, the polarization acting on the semiconductor layer includes not only piezoelectric polarization based on the lattice strain but also spontaneous polarization based on the crystal structure (crystal type and crystal orientation). For this reason, 2DEG cannot be formed effectively in the configuration disclosed in
本発明は上記問題点に鑑み、窒化物半導体により、反転型のHEMTが構成された半導体装置において、半導体装置の形成を容易としつつ2DEGを効果的に形成することを目的とする。 In view of the above problems, an object of the present invention is to effectively form a 2DEG while facilitating the formation of a semiconductor device in a semiconductor device in which an inverted HEMT is formed of a nitride semiconductor.
上記目的を達成する為に請求項1に記載の半導体装置は、
窒化物半導体からなる下地層の(0001)面上に、窒化物半導体からなる電子供給層、窒化物半導体からなる電子走行層の順に積層され、
電子走行層における電子供給層と反対の面上に、ゲート電極、ソース電極、及びドレイン電極が設けられるものである。
In order to achieve the above object, a semiconductor device according to
On the (0001) surface of the underlying layer made of a nitride semiconductor, an electron supply layer made of a nitride semiconductor and an electron transit layer made of a nitride semiconductor are stacked in this order.
A gate electrode, a source electrode, and a drain electrode are provided on the surface of the electron transit layer opposite to the electron supply layer.
そして、電子供給層は、下地層よりも格子定数が大きく、格子歪が下地層に対して圧縮歪とされるており、[0001]方向を分極の正方向とした場合、電子供給層の自発分極とピエゾ分極の和P2が、電子走行層の自発分極とピエゾ分極の和P1よりも大きいことを特徴とする。 The electron supply layer has a lattice constant larger than that of the base layer, and the lattice strain is a compressive strain with respect to the base layer. When the [0001] direction is the positive direction of polarization, the electron supply layer is spontaneous The sum P2 of polarization and piezoelectric polarization is characterized by being larger than the sum P1 of spontaneous polarization and piezoelectric polarization of the electron transit layer.
このように本発明では、下地層の(0001)面、すなわちGa極性面に対して、電子供給層、電子走行層の順に積層される。このため、(000−1)面上に、電子供給層、電子走行層を設ける構成に較べて、電子供給層、電子走行層を構成する窒化物半導体を結晶成長させやすい。すなわち、反転型のHEMT(高電子移動度トランジスタ)が構成された半導体装置を容易に形成することができる。 Thus, in the present invention, the electron supply layer and the electron transit layer are laminated in this order on the (0001) plane of the underlayer, that is, the Ga polar plane. For this reason, compared with the structure which provides an electron supply layer and an electron transit layer on (000-1) plane, it is easy to carry out crystal growth of the nitride semiconductor which constitutes an electron supply layer and an electron transit layer. That is, a semiconductor device in which an inversion HEMT (high electron mobility transistor) is configured can be easily formed.
ここで、下地層の(0001)面に対する電子供給層及び電子走行層の積層方向を基準として、上層である電子走行層の分極の和P1と下層である電子供給層の分極の和P2の差(P1−P2)を電荷素量(1.6×10−19C)で除算した値が、電子走行層と電子供給層とのヘテロ界面に分極によって生じる電荷量を示す。[0001]方向を分極の正方向とした場合、この電荷量が負の値を示すと、ヘテロ界面に電子、すなわち2DEGを生じ、正の値を示すと電子が生じない。本発明では、[0001]方向を分極の正方向として、電子供給層の分極の和P2が電子走行層の分極の和P1よりも大きく(P2>P1)、上記分極の和の差(P1−P2)、ひいては電荷量が負の値を示す。このため、2DEGを電子走行層と電子供給層とのヘテロ界面に生じさせることができる。また、2DEGは、電子走行層における電子供給層側に形成される。したがって、本発明によれば、電子走行層の電子供給層側に2DEGを効果的に形成することができる。なお、分極の値は、下地層の(0001)面に対して、電子供給層、電子走行層が積層された方向、すなわち[0001]方向を正として示される。 Here, with reference to the stacking direction of the electron supply layer and the electron transit layer with respect to the (0001) plane of the base layer, the difference between the sum P1 of polarization of the electron transit layer as the upper layer and the sum P2 of polarization of the electron feed layer as the lower layer The value obtained by dividing (P1-P2) by the elementary charge (1.6 × 10 −19 C) indicates the amount of charge generated by polarization at the heterointerface between the electron transit layer and the electron supply layer. When the [0001] direction is the positive direction of polarization, if this charge amount shows a negative value, an electron, that is, 2DEG is generated at the heterointerface, and if it shows a positive value, no electron is generated. In the present invention, with the [0001] direction as the positive direction of polarization, the sum P2 of the polarization of the electron supply layer is larger than the sum P1 of the polarization of the electron transit layer (P2> P1), and the difference between the sums of the polarizations (P1- P2), and consequently, the charge amount shows a negative value. For this reason, 2DEG can be generated at the heterointerface between the electron transit layer and the electron supply layer. The 2DEG is formed on the electron supply layer side in the electron transit layer. Therefore, according to the present invention, 2DEG can be effectively formed on the electron supply layer side of the electron transit layer. The polarization value is indicated with respect to the (0001) plane of the underlayer as positive in the direction in which the electron supply layer and the electron transit layer are stacked, that is, the [0001] direction.
上記分極の和の差(P1−P2)を負の値とするには、電子走行層及び電子供給層の少なくとも一方において、自発分極及びピエゾ分極の少なくとも一方を調整すれば良い。本発明では、従来の構成とは異なり、電子供給層を下地層に対して圧縮歪とする。圧縮歪の場合、下地層に対する電子走行層及び電子供給層の積層方向に分極、すなわち[0001]方向に分極しているということである。このため、電子供給層の分極の和P2が大きくなり、ひいては分極の和の差(P1−P2)がより小さく(負の値であって絶対値としてより大きく)なる。したがって、電子走行層の電子供給層側に2DEGをより効果的に形成することができる。 In order to make the difference (P1−P2) in the sum of polarizations a negative value, at least one of spontaneous polarization and piezoelectric polarization may be adjusted in at least one of the electron transit layer and the electron supply layer. In the present invention, unlike the conventional configuration, the electron supply layer has a compressive strain with respect to the underlayer. In the case of compressive strain, it is polarized in the stacking direction of the electron transit layer and the electron supply layer with respect to the underlayer, that is, polarized in the [0001] direction. For this reason, the sum P2 of the polarization of the electron supply layer is increased, and as a result, the difference (P1−P2) in the sum of polarization is smaller (a negative value and larger as an absolute value). Therefore, 2DEG can be more effectively formed on the electron supply layer side of the electron transit layer.
請求項2に記載のように、電子供給層のバンドギャップは、電子走行層のバンドギャップよりも大きいことが好ましい。これによれば、電子走行層の電子供給層側に2DEGを形成することができる。
As described in
具体的には、請求項3に記載のように、電子供給層はAlInNからなり、電子走行層はAlGaNからなる構成を採用することができる。また、請求項4に記載のように、電子供給層はAlInNからなり、電子走行層はInGaNからなる構成を採用することもできる。
Specifically, as described in
なお、AlInN,AlGaNについては、AlN混晶比が高くなるほど、格子定数が小さくなるとともにバンドギャップエネルギーが大きくなる。一方、InGaNについては、GaN混晶比が高くなるほど、格子定数が小さくなるとともにバンドギャップエネルギーが大きくなる。このため、組成比については、分極の和の差(P1−P2)が負の値を示し、且つ、電子供給層のバンドギャップが電子走行層のバンドギャップよりも大きい範囲内で決定される。 For AlInN and AlGaN, the higher the AlN mixed crystal ratio, the smaller the lattice constant and the larger the band gap energy. On the other hand, for InGaN, the higher the GaN mixed crystal ratio, the smaller the lattice constant and the larger the band gap energy. Therefore, the composition ratio is determined within a range in which the difference in the sum of polarization (P1−P2) shows a negative value and the band gap of the electron supply layer is larger than the band gap of the electron transit layer.
請求項5に記載のように、電子供給層の自発分極とピエゾ分極の和P2が、下地層の自発分極とピエゾ分極の和P3よりも大きいことが好ましい。 As claimed in claim 5, the sum P2 of spontaneous polarization and piezoelectric polarization of the electron supply layer is preferably greater than the sum P3 of spontaneous polarization and piezoelectric polarization of the underlying layer.
下地層の(0001)面に対する電子供給層及び電子走行層の積層方向を基準として、上層である電子供給層の分極の和P2と下層である下地層の分極の和P3の差(P2−P3)を電荷素量(1.6×10−19C)で除算した値が、電子供給層と下地層とのヘテロ界面に分極によって生じる電荷量を示す。この電荷量が負の値の場合、ヘテロ界面に電子、すなわち2DEGを生じ、正の値の場合に電子が生じない。本発明では、電子供給層の分極の和P2が下地層の分極の和P3よりも大きく(P2>P3)、上記分極の和の差(P2−P3)、ひいては電荷量が正の値を示す。このため、電子供給層と下地層とのヘテロ界面に2DEGが生じるのを抑制することができる。 The difference between the sum P2 of the polarization of the electron supply layer as the upper layer and the sum P3 of the polarization of the underlying layer as the lower layer (P2−P3) with reference to the stacking direction of the electron supply layer and the electron transit layer with respect to the (0001) plane of the base layer ) Divided by the elementary charge (1.6 × 10 −19 C) indicates the amount of charge generated by polarization at the heterointerface between the electron supply layer and the underlayer. When this charge amount is a negative value, an electron, that is, 2DEG is generated at the heterointerface, and when it is a positive value, no electron is generated. In the present invention, the sum P2 of the polarization of the electron supply layer is larger than the sum P3 of the polarization of the underlayer (P2> P3), the difference of the sum of the polarizations (P2-P3), and thus the amount of charge shows a positive value. . For this reason, 2DEG can be suppressed from occurring at the heterointerface between the electron supply layer and the base layer.
具体的には、請求項6に記載のように、AlGaNからなる下地層、請求項7に記載のように、AlInNからなる下地層を採用することができる。なお、組成比については、分極の和の差(P2−P3)が正の値を示す範囲内で決定される。
Specifically, an underlayer made of AlGaN as described in
請求項8に記載のように、下地層は、基板上に積層されるともに(0001)面が基板と反対の面とされ、基板に対して下地層の格子歪が緩和された構成としても良い。この場合、下地層の格子歪は緩和され、ピエゾ分極が発生していない。したがって、基板と電子供給層との格子定数の差による分極(ピエゾ分極)の影響を抑制することができる。なお、請求項9に記載のように、下地層として、窒化物半導体からなる基板を採用しても良い。 As described in claim 8 , the underlayer may be laminated on the substrate and the (0001) plane may be opposite to the substrate so that the lattice strain of the underlayer is relaxed with respect to the substrate. . In this case, the lattice strain of the underlayer is relaxed and piezo polarization is not generated. Therefore, the influence of polarization (piezo polarization) due to the difference in lattice constant between the substrate and the electron supply layer can be suppressed. In addition, as described in claim 9 , a substrate made of a nitride semiconductor may be employed as the underlayer.
請求項10に記載のように、電子走行層における電子供給層と反対の面上に、電子走行層よりも格子定数が大きく、且つ、電子走行層よりもバンドギャップが小さい窒化物半導体からなるコンタクト層を介して、ソース電極及びドレイン電極が設けられても良い。 The contact made of a nitride semiconductor having a lattice constant larger than that of the electron transit layer and having a band gap smaller than that of the electron transit layer on the surface opposite to the electron supply layer in the electron transit layer. A source electrode and a drain electrode may be provided through the layer.
これによれば、オーミック接触抵抗をより低減することができる。また、コンタクト層に2DEGが形成されるのを抑制することができる。 According to this, the ohmic contact resistance can be further reduced. Further, 2DEG can be suppressed from being formed in the contact layer.
以下、本発明の実施の形態を、図面を参照して説明する。なお、以下に示す各実施形態において、共通乃至関連する要素には同一の符号を付与するものとする。また、窒化物半導体とは、III−V族化合物半導体において、V族をN(窒素)とするものを指す。なお、以下において、AlGaNとは、特に組成の明記の無い限り、表記の3元窒化物半導体(AlGaN)のみならず、その概念として、2元窒化物半導体(GaN、AlN)も含むものとする。AlInN、InGaNについても同様である。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the following embodiments, common or related elements are given the same reference numerals. The nitride semiconductor refers to a group III-V compound semiconductor in which the group V is N (nitrogen). In the following, “AlGaN” includes not only the indicated ternary nitride semiconductor (AlGaN) but also a binary nitride semiconductor (GaN, AlN) as a concept, unless otherwise specified. The same applies to AlInN and InGaN.
図1に示すように、半導体装置10は、基板11と、基板11の一面11a上に配置された半導体層としてのバッファ層13、下地層15、電子供給層17、及び電子走行層19と、を有する。また、電子走行層19上に設けられた電極として、ゲート電極21、ソース電極23、及びドレイン電極25を有する。そしてこれらにより、反転型のHEMT(高電子移動度トランジスタ)が構成されている。
As shown in FIG. 1, the
基板11は、例えばSi、SiC、サファイア、GaNなどの窒化物半導体からなる。本実施形態では、Siからなる基板11を採用している。また、基板11の一面11aが(111)面となっている。このように、Siからなる基板11の一面11aを(111)面とするのは、この(111)面が窒化物半導体の(0001)面に近いからである。すなわち、基板11の一面11aに対する半導体層の積層方向、換言すれば一面11aの上方が[0001]方向となるようにするためである。この基板11の一面11aには、バッファ層13が積層されている。
The
バッファ層13は、基板11と下地層15との格子定数の差により、下地層15に歪(格子歪)が生じるのを抑制するための層、すなわち下地層15の歪を緩和する(格子歪をほぼゼロとする)ための層である。本実施形態では、窒化物半導体であるAlNとGaNが交互に積層された超格子構造のバッファ層13を採用している。なお、積層方向において、バッファ層13の両端は、AlNとなっている。このため、下地層15が基板11から受ける歪(格子歪)を緩和する、すなわち下地層15の格子歪(ピエゾ分極)を無くすことができる。また、基板11を構成するSiと下地層15を構成する窒化物半導体との格子定数及び線膨張係数の相違により、下地層15にクラックや欠陥が生じるのを抑制することもできる。このバッファ層13における基板11と反対の面には、下地層15が積層されている。
The
下地層15は、歪(格子歪)が緩和されており、該下地層15上に積層される電子供給層17、電子走行層19の歪(格子歪)の基準となる層である。下地層15は、窒化物半導体からなり、本実施形態では、下地層15として、窒化物半導体の中でも格子定数が小さく且つバンドギャップエネルギーの大きいAlGaNを採用している。この組成(AlNの混晶比)は、下地層15と電子供給層17の界面に、二次元電子ガス(2DEG)が形成されない範囲で設定される。具体的には、下地層15の自発分極とピエゾ分極の和P3が、電子供給層17の自発分極とピエゾ分極の和P2よりも小さくなるように設定される。この点については後述する。
The
下地層15は、歪が緩和されているため、5μm以上の膜厚とすることができる。このように厚膜とすると、HEMTの耐圧を向上(数百V)することができる。また、下地層15として2元系の例えばGaN(AlNなし)を採用すると、厚膜形成しても組成の不均一が生じず、安定した厚膜結晶を得ることができる。本実施形態では、下地層15として5μm以上の膜厚を有するGaNを採用している。
The
また、下地層15におけるバッファ層13と反対の面15a(以下、一面15aと示す)は、(0001)面、すなわちGa極性面となっている。そして、これにより、一面15a上に積層される電子供給層17、電子走行層19の、一面15aを基準とする積層方向が[0001]方向となっている。このような下地層15の一面15aには、電子供給層17が積層されている。
Further, a
電子供給層17も、窒化物半導体からなる。電子供給層17は、電子走行層19とのヘテロ界面であって電子走行層19側に2DEG27を効果的に形成するように、窒化物半導体の種類と組成が設定されている。具体的には、電子供給層17の自発分極とピエゾ分極の和P2が、電子走行層19の自発分極とピエゾ分極の和P1よりも大きくなるように設定されている。本実施形態では、電子供給層17として下地層15よりも格子定数の大きい窒化物半導体を採用し、これにより電子供給層17の歪(格子歪)を下地層15に対して圧縮歪とすることで、分極の和P2が分極の和P1よりも大きくなるようにしている。また、電子供給層17として、電子走行層19よりもバンドギャップの大きい窒化物半導体を採用している。この点については後述する。
The
具体的には、電子供給層17としてAlInNを採用している。このAlInNは、組成(AlN混晶比)によるバンドギャップエネルギーの幅が広く、AlN混晶比が高くなるほど、格子定数が小さくなるとともにバンドギャップエネルギーが大きくなる。AlInNの組成は、分極の和の差(P1−P2)が負の値を示し、且つ、電子供給層17のバンドギャップが電子走行層19のバンドギャップよりも大きい範囲内で設定される。より具体的には、下地層15を構成するGaNの格子定数に対してエピタキシャル成長し、これにより圧縮歪を有する厚さ20nmのAl0.75In0.25Nを採用している。この電子供給層17における下地層15と反対の面には、電子走行層19が積層されている。
Specifically, AlInN is adopted as the
電子走行層19も、窒化物半導体からなる。この電子走行層19は、電子供給層17で述べたように、電子走行層19における電子供給層17側に2DEG27を効果的に形成するように、窒化物半導体の種類と組成が設定されている。本実施形態では、電子走行層19として下地層15よりも格子定数の小さい窒化物半導体を採用し、これにより電子走行層19の歪(格子歪)を下地層15に対して引張歪としている。また、電子走行層19として、電子供給層17よりもバンドギャップの小さい窒化物半導体を採用している。この点については後述する。
The
具体的には、電子走行層19としてAlGaNを採用している。このAlGaNは、窒化物半導体の中で、格子定数が小さい。また、AlN混晶比が高くなるほど、格子定数が小さくなるとともにバンドギャップエネルギーが大きくなる。AlGaNの組成は、分極の和の差(P1−P2)が負の値を示し、且つ、電子走行層19のバンドギャップが電子供給層17のバンドギャップよりも小さい範囲内で設定される。より具体的には、厚さ30nmのAl0.2Ga0.8Nを採用している。したがって、電子走行層19における電子供給層17側に、2DEG17が形成される。
Specifically, AlGaN is adopted as the
これら窒化物半導体層13,15,17,19は、MOCVD法などを用いて、基板1の一面11a上に形成されている。
These nitride semiconductor layers 13, 15, 17, and 19 are formed on one
電子走行層19における電子供給層17と反対の面には、ゲート電極21、ソース電極23、ドレイン電極25が形成されている。ゲート電極21としては、電子走行層19とショットキー接触する金属(単層又は複層)を採用することができる。一方、ソース電極23及びドレイン電極25としては、電子走行層19とオーミック接触する金属(単層又は複層)を採用することができる。
A
次に、このような半導体装置10において、下地層15、電子供給層17、電子走行層19を上記構成とする理由について説明する。
Next, the reason why the
先ず、窒化物半導体に生じる分極について説明する。 First, polarization occurring in a nitride semiconductor will be described.
窒化物半導体では、結晶構造による自発分極と格子歪によるピエゾ分極が生じる。窒化物半導体の分極については、O・Ambacherらにより、Journal of Physics,Condensed Matter,Vol14,pp3399−3434,2002にて報告されている。 In a nitride semiconductor, spontaneous polarization due to a crystal structure and piezo polarization due to lattice distortion occur. The polarization of nitride semiconductors is reported by O. Ambacher et al. In Journal of Physics, Condensed Matter, Vol 14, pp 3399-3434, 2002.
3元窒化物半導体AxB1−xNの自発分極PSP_ABN(x)は、2元窒化物半導体AN、BNの自発分極PSP_AN、PSP_BNと、ボーイングパラメータbABNを用いて次式示される。
(数1)
PSP_ABN(x)=x・PSP_AN+(1−x)・PSP_BN+x・(1−x)・bABN
ここで、2元窒化物半導体の自発分極は、
PSP_AlN=−0.090(C/m2)、
PSP_GaN=−0.034(C/m2)、
PSP_InN=−0.042(C/m2)である。
The spontaneous polarization P SP_ABN (x) of the ternary nitride semiconductor A x B 1-x N is expressed by the following equation using the spontaneous polarizations P SP_AN and P SP_BN of the binary nitride semiconductor AN and BN and the bowing parameter b ABN. It is.
(Equation 1)
P SP_ABN (x) = x · P SP_AN + (1-x) · P SP_BN + x · (1-x) · b ABN
Here, the spontaneous polarization of the binary nitride semiconductor is
P SP_AlN = −0.090 (C / m 2 ),
P SP_GaN = −0.034 (C / m 2 ),
P SP_InN = −0.042 (C / m 2 ).
また、3元窒化物半導体のボーイングパラメータは、
bAlGaN=0.021(C/m2)、
bInGaN=0.037(C/m2)、
bAlInN=0.070(C/m2)である。
Also, the bowing parameter of ternary nitride semiconductor is
b AlGaN = 0.021 (C / m 2 ),
b InGaN = 0.037 (C / m 2 ),
b AlInN = 0.070 (C / m 2 ).
数式1、2元窒化物半導体の自発分極、3元窒化物半導体のボーイングパラメータから求めた3元窒化物半導体AlxGa1−xN、AlxIn1−xN、InxGa1−xNの自発分極を図2に示す。図2では、[0001]方向を正としている。図2に示すように、いずれの3元窒化物半導体も、組成xによらず負の値を示している。このように負の値を示すということは、[000−1]方向に分極しているということである。なお、正の値を示す場合には、[0001]方向に分極している。
一方、格子歪により生じるピエゾ分極PPZ_ABN(x)はピエゾ定数e31,e33,c13,c33と、下地層15との格子歪εを用いて次式で示される。
(数2)
PPZ_ABN(x)=2・ε・{e31−e33・(c13/c33)}
格子歪εは、下地層15の格子定数a0と、下地層15にエピタキシャル成長した窒化物半導体層(本実施形態において、電子供給層17及び電子走行層19)の格子定数a1により、次式で示される
(数3)
ε=(a0−a1)/a1
数式2に示すように、ピエゾ分極PPZ_ABN(x)は格子歪εに比例しており、数式3に示す格子歪εが引張歪となる場合には、[000−1]方向に分極しているということである。一方、格子歪εが圧縮歪となる場合には、[0001]方向に分極しているということである。
On the other hand, the piezoelectric polarization P PZ_ABN (x) generated by the lattice strain is expressed by the following equation using the lattice strain ε of the piezoelectric constants e31, e33, c13, c33 and the
(Equation 2)
P PZ_ABN (x) = 2 · ε · {e31−e33 · (c13 / c33)}
The lattice strain ε is represented by the following equation using the lattice constant a0 of the
ε = (a0−a1) / a1
As shown in
図3に、GaNにエピタキシャル成長した3元窒化物半導体AlxGa1−xN、AlxIn1−xN、InxGa1−xNのピエゾ分極を示す。図3に示すように、AlxGa1−xNは組成によらず負の値を示している。一方、InxGa1−xNは、組成によらず正の値を示すとともに、InNの混晶比が高くなるほど値が大きくなっている。また、AlxIn1−xNは、x=0.8程度まで正の値を示し、AlNの混晶比が小さいほど値が大きくなっている。 FIG. 3 shows piezoelectric polarization of ternary nitride semiconductors Al x Ga 1-x N, Al x In 1-x N, and In x Ga 1-x N epitaxially grown on GaN. As shown in FIG. 3, Al x Ga 1-x N shows a negative value regardless of the composition. On the other hand, In x Ga 1-x N shows a positive value regardless of the composition, and the value increases as the mixed crystal ratio of InN increases. Further, Al x In 1-x N shows a positive value up to about x = 0.8, and the value increases as the mixed crystal ratio of AlN decreases.
ところで、窒化物半導体からなる各層の分極は、数式1に示す自発分極PSP_ABN(x)と、数式2に示すピエゾ分極PPZ_ABN(x)の和で示される。
By the way, the polarization of each layer made of a nitride semiconductor is represented by the sum of the spontaneous polarization P SP_ABN (x) shown in
ヘテロ界面に分極によって発生する電荷量は、基板11の一面11a又は下地層15の一面15a、すなわち(0001)面に対する窒化物半導体層の積層方向を基準として、上層の分極から下層の分極を差し引いた値を電荷素量(1.6×10−19C)で除算することにより求めることができる。例えば、下地層15の一面15a、すなわち(0001)面に対する電子供給層17及び電子走行層19の積層方向を基準として、上層である電子走行層19の分極の和P1と、下層である電子供給層17の分極の和P2の差(P1−P2)を電荷素量で除算した値が、電子走行層と電子供給層とのヘテロ界面に分極によって生じる電荷量を示すこととなる。
The amount of charge generated by polarization at the heterointerface is obtained by subtracting the polarization of the lower layer from the polarization of the upper layer with reference to the stacking direction of the nitride semiconductor layer with respect to one
この分極の和の差(例えばP1−P2)が負の場合、ヘテロ界面に電子が発生する。すなわち、2DEG27が形成される。一方、分極の和の差が正の場合、ヘテロ界面には電子は発生しない。すなわち2DEG27は形成されない。
When this difference in the sum of polarization (for example, P1-P2) is negative, electrons are generated at the heterointerface. That is,
このため、電子供給層17上に電子走行層19を積層した反転型のHEMTでは、分極の差(P1−P2)が負の値をとるべく、電子供給層17の分極の和の値を大きくするために、電子供給層17を圧縮歪とし、[0001]方向にピエゾ分極を発生するようにさせることが好ましい。さらには、電子走行層19については引張歪とし、[000−1]方向にピエゾ分極を発生させることが好ましい。
Therefore, in the inverted HEMT in which the
また、電子供給層17と電子走行層19との界面であって電子走行層19側に2DEG27を形成するためには、電子供給層17のバンドギャップを電子走行層19のバンドギャップをより大きくする必要がある。
Further, in order to form 2DEG 27 at the interface between the
図4に窒化物半導体の、格子定数とバンドギャップ(エネルギー)との関係を示す。格子定数が大きいほど格子歪は圧縮となりやすく、小さいほど引張となりやすい。このため、図4に示すように、In組成が大きいほど圧縮歪となりやすく、Al組成が大きいほど引張歪となりやすい。また、電子供給層17は、下地層15に対して圧縮歪とし、且つ、2DEG27を電子走行層19側に形成すべくワイドギャップにする必要がある。このため、電子供給層17としては、AlInNを採用するのが好ましい。一方、電子走行層19は、少なくとも電子供給層17よりナローギャップにする必要があり、好ましくは下地層15に対して引張歪とする、すなわち電子供給層17よりも格子定数を小さくすると良い。このため、電子走行層19としては、AlGaN、又は、InGaNを採用するのが好ましい。
FIG. 4 shows the relationship between the lattice constant and the band gap (energy) of the nitride semiconductor. The larger the lattice constant, the easier the lattice strain to be compressed, and the smaller the lattice constant, the more likely to be tensile. For this reason, as shown in FIG. 4, the larger the In composition, the more likely to become compressive strain, and the larger the Al composition, the more likely to become tensile strain. Further, the
上記に基づき、電子供給層17としてAlInN、電子走行層19としてAlGaNを採用するものとし、電子供給層17の歪(格子歪)が緩和しているものとする。この構成において、電子供給層17と電子走行層19のバンドギャップが等しくなる組成を図5に実線で示し、界面に2DEG27が形成される組成を破線で示す。図5に示す破線は、換言すれば、電子供給層17の自発分極とピエゾ分極の和P2と、電子走行層19の自発分極とピエゾ分極の和P1が等しい条件を示す。なお、図5において、実線に対して実線矢印方向が、電子走行層19より電子供給層17のバンドギャップが大きい範囲である。また、破線に対して破線矢印方向が、2DEG27が形成される範囲(P2>P1)を示す。
Based on the above, it is assumed that AlInN is adopted as the
すなわち、図5において、実線と破線の間の領域が、電子走行層19に2DEG27を形成できる組成範囲となる。このように、電子供給層17としてAlInN、電子走行層19としてAlGaNを採用したとしても、電子供給層17の歪が緩和していると、2DEG27が形成される組み合わせがほとんど無い。すなわち、十分な2DEG27が得られない。
That is, in FIG. 5, the region between the solid line and the broken line is a composition range in which 2DEG 27 can be formed in the
これに対し、本実施形態では、上記したように電子供給層17としてAlInN、電子走行層19としてAlGaNを採用するとともに、下地層15として歪が緩和されたAlGaNを採用する。そして、電子供給層17を下地層15に対して圧縮歪とする。この構成において、電子供給層17と電子走行層19のバンドギャップが等しくなる組成を図6に実線で示し、界面に2DEG27が形成される組成を破線で示す。図6に示す破線は、換言すれば、電子供給層17の自発分極とピエゾ分極の和P2と、電子走行層19の自発分極とピエゾ分極の和P1が等しい条件を示す。なお、図6において、実線に対して実線矢印方向が、電子走行層19より電子供給層17のバンドギャップが大きい範囲である。また、破線に対して破線矢印方向が、2DEG27が形成される範囲(P2>P1)を示す。図6に示すように、下地層15を構成するAlxGa1−xNのAl組成が多くなるほど、バンドギャップが等しくなる組成条件を示す実線から離れている。特に電子走行層19のAl組成が0.5以下で顕著である。
In contrast, in the present embodiment, as described above, AlInN is used for the
図6において、実線と破線の間の領域が、電子走行層19に2DEG27を形成できる組成範囲となる。図6から明らかなように、図5に示す結果に較べて、2DEG27を形成できる組成の範囲、すなわち組成の許容度が大きくなっている。このため、電子走行層19の電子供給層17側に2DEG27を効果的に形成することができる。
In FIG. 6, the region between the solid line and the broken line is a composition range in which 2DEG 27 can be formed in the
また、本実施形態では、上記したように電子供給層17としてAlInN、下地層15として歪が緩和されたAlGaNを採用するとともに、電子供給層17の自発分極とピエゾ分極の和P2が、下地層15の自発分極とピエゾ分極の和P3よりも大きくなるように、各層15,17の組成が決定されている。図7に電子供給層17と下地層15の界面において、2DEG27が形成される組成を破線で示す。この破線は、換言すれば、電子供給層17の自発分極とピエゾ分極の和P2と、下地層15の自発分極とピエゾ分極の和P3が等しい条件を示す。図7において、破線に対して矢印方向が、2DEG27が形成されない組成範囲(P2>P3)を示す。図7に示すように、電子供給層17の組成に対し、下地層15のAl組成を破線より大きくすることにより、電子供給層17と下地層15の界面に2DEG27が形成されるのを抑制することができる。
Further, in the present embodiment, as described above, AlInN is used as the
次に、本実施形態に係る半導体装置10の特徴部分の効果について説明する。
Next, the effect of the characteristic part of the
本実施形態では、下地層15の(0001)面、すなわちGa極性面に対して、電子供給層17、電子走行層19の順に積層(エピタキシャル成長)されている。すなわち、下地層15に対して、[0001]方向に電子供給層17、電子走行層19が積層されている。このため、[000−1]方向に電子供給層17、電子走行層19が積層された構成に較べて、電子供給層17、電子走行層19を構成する窒化物半導体を結晶成長させやすい。すなわち、反転型のHEMTが構成された半導体装置10を容易に形成することができる。
In the present embodiment, the
また、[0001]方向を分極の正方向とした場合、電子供給層17の分極の和P2が電子走行層19の分極の和P1よりも大きく(P2>P1)なるように、電子供給層17及び電子走行層19の窒化物半導体が設定されている。上記したように、電子供給層17の分極の和P2が電子走行層19の分極の和P1よりも大きいと、分極の和の差(P1−P2)が負の値を示すこととなり、2DEG27を電子供給層17と電子走行層19とのヘテロ界面に生じさせることができる。また、電子供給層17のバンドギャップは、電子走行層19のバンドギャップよりも大きいため、電子走行層19の電子供給層17側に2DEG27を形成することができる。
Further, when the [0001] direction is the positive direction of polarization, the
また、本実施形態では、電子供給層17を構成する窒化物半導体として、下地層15を構成する窒化物半導体よりも格子定数が大きいものを採用している。これにより、下地層15に対して電子供給層17に圧縮歪が生じる。このため、電子供給層17の分極の和P2が大きくなり、ひいては分極の和の差(P1−P2)がより小さく(負の値であって絶対値としてより大きく)なる。したがって、電子走行層19の電子供給層17側に2DEG27をより効果的に形成することができる。
In the present embodiment, a nitride semiconductor that constitutes the
また、本実施形態では、電子走行層19を構成する窒化物半導体として、下地層15を構成する窒化物半導体よりも格子定数が小さいものを採用している。これにより、下地層15に対して電子走行層19に引張歪が生じる。このため、電子走行層19の分極の和P1が小さく、ひいては分極の和の差(P1−P2)がより小さく(負の値であって絶対値としてより大きく)なる。したがって、電子走行層19の電子供給層17側に2DEG27をより効果的に形成することができる。
In the present embodiment, a nitride semiconductor that constitutes the
なお、本実施形態では、電子供給層17としてAlInNを採用し、電子走行層19としてAlGaNを採用している。そして、各層の組成が、1)電子供給層17の分極の和P2が電子走行層19の分極の和P1よりも大きい、2)電子供給層17のバンドギャップが電子走行層19のバンドギャップよりも大きい、を満たすように設定されている。なお、1)、2)を満たす組成の組み合わせについては、図6に示したとおりである。このため、電子走行層19の電子供給層17側に2DEG27を効果的に形成することができる。
In the present embodiment, AlInN is adopted as the
また、本実施形態では、電子供給層17の自発分極とピエゾ分極の和P2が、下地層15の自発分極とピエゾ分極の和P3よりも大きくなるように、電子供給層17及び下地層15の窒化物半導体が設定されている。このため、上層である電子供給層17の分極の和P2と下層である下地層15の分極の和P3の差(P2−P3)が正の値を示すこととなり、ヘテロ界面に電子を生じない。このように、電子供給層17と下地層15とのヘテロ界面に2DEG27が生じるのを抑制することができる。
In the present embodiment, the sum P2 of the spontaneous polarization and the piezo polarization of the
なお、本実施形態では、電子供給層17としてAlInNを採用し、下地層15としてAlGaNを採用している。そして、各層の組成が、電子供給層17の分極の和P2が下地層15の分極の和P3よりも大きくなる条件を満たすように設定されている。なお、この条件を満たす組成の組み合わせについては、図7に示したとおりである。このため、下地層15と電子供給層17の界面に2DEG27が形成されるのを抑制することができる。
In this embodiment, AlInN is adopted as the
また、本実施形態では、基板11上にバッファ層13を介して下地層15が積層され、下地層15は基板11に対して格子歪が緩和されている。このように、下地層15の格子歪は緩和され、下地層15にピエゾ分極が発生していない。したがって、基板11と電子供給層17との格子定数の差による分極(ピエゾ分極)の影響を抑制することができる。
In the present embodiment, the
(変形例1)
半導体装置10の構成は、図1に示したものと同じであるため、その図示は省略する。本例では、電子走行層19として、AlGaNに代えて、InGaNを採用している。その他の構成については、上記例と同じである。
(Modification 1)
Since the configuration of the
ここで、電子供給層17としてAlInN、電子走行層19としてInGaNを採用し、電子供給層17の歪(格子歪)が緩和しているものとする。この構成において、電子供給層17と電子走行層19のバンドギャップが等しくなる組成を図8に実線で示し、界面に2DEG27が形成される組成を破線で示す。図8に示す破線は、換言すれば、電子供給層17の自発分極とピエゾ分極の和P2と、電子走行層19の自発分極とピエゾ分極の和P1が等しい条件を示す。なお、図8において、実線に対して実線矢印方向が、電子走行層19より電子供給層17のバンドギャップが大きい範囲である。また、破線に対して破線矢印方向が、2DEG27が形成される範囲(P2>P1)を示す。図8に示すように、この構成では、2DEG27が形成されることはない。
Here, it is assumed that AlInN is employed as the
これに対し、本例では、電子供給層17としてAlInN、電子走行層19としてInGaNを採用するとともに、下地層15として、歪が緩和されたAlGaNを採用する。そして、電子供給層17を下地層15に対して圧縮歪とする。この構成において、電子供給層17と電子走行層19のバンドギャップが等しくなる組成を図9に実線で示し、界面に2DEG27が形成される組成を破線で示す。図9に示す破線は、換言すれば、電子供給層17の自発分極とピエゾ分極の和P2と、電子走行層19の自発分極とピエゾ分極の和P1が等しい条件を示す。なお、図9において、実線に対して実線矢印方向が、電子走行層19より電子供給層17のバンドギャップが大きい範囲である。また、破線に対して破線矢印方向が、2DEG27が形成される範囲(P2>P1)を示す。図9に示すように、下地層15を構成するAlxGa1−xNのAl組成が大きいほど、バンドギャップが等しくなる組成条件を示す実線から離れている。
On the other hand, in this example, AlInN is adopted as the
図9において、実線と破線の間の領域が、電子走行層19に2DEG27を形成できる組成範囲となる。図9から明らかなように、2DEG27を形成することができ、また、2DEG27を形成できる組成の許容度も大きい。特に、下地層15のAl組成が大きいほど、2DEG27形成の許容度が大きくなっている。
In FIG. 9, the region between the solid line and the broken line is a composition range in which 2DEG 27 can be formed in the
このように、電子供給層17としてAlInN、電子走行層19としてInGaNを採用しながらも、各層の組成を、1)[0001]方向を分極の正方向として、電子供給層17の分極の和P2が電子走行層19の分極の和P1よりも大きい、2)電子供給層17のバンドギャップが電子走行層19のバンドギャップよりも大きい、を満たすように設定している。このため、電子走行層19の電子供給層17側に2DEG27を効果的に形成することができる。なお、それ以外の効果については、上記実施形態に示したとおりであるので、その記載を割愛する。
Thus, while AlInN is used as the
(変形例2)
半導体装置10の構成は、図1に示したものと同じであるため、その図示は省略する。本例では、変形例1に示す構成に対し、下地層15を、AlGaNから、AlInNに代えている。その他の構成については、変形例1と同じである。
(Modification 2)
Since the configuration of the
本例では、電子供給層17としてAlInN、電子走行層19としてInGaNを採用するとともに、下地層15として、歪が緩和されたAlInNを採用する。そして、電子供給層17を下地層15に対して圧縮歪とする。この構成において、電子供給層17と電子走行層19のバンドギャップが等しくなる組成を図10に実線で示し、界面に2DEG27が形成される組成を破線で示す。図10に示す破線は、換言すれば、電子供給層17の自発分極とピエゾ分極の和P2と、電子走行層19の自発分極とピエゾ分極の和P1が等しい条件を示す。なお、図10において、実線に対して実線矢印方向が、電子走行層19より電子供給層17のバンドギャップが大きい範囲である。また、破線に対して破線矢印方向が、2DEG27が形成される範囲(P2>P1)を示す。図10に示すように、下地層15を構成するAl1−xInxNのIn組成xが小さいほど、バンドギャップが等しくなる組成条件を示す実線から離れている。図10に示すように、好ましくは、x≦0.3とすると良い。
In this example, AlInN is used as the
図10において、実線と破線の間の領域が、電子走行層19に2DEG27を形成できる組成範囲となる。図10から明らかなように、本例においても、2DEG27を形成することができる。特に、下地層15のIn組成が小さいほど、2DEG27形成の許容度が大きくなっている。
In FIG. 10, the region between the solid line and the broken line is a composition range in which 2DEG 27 can be formed in the
このように、電子供給層17がAlInN、電子走行層19がInGaNの構成において、下地層15としてAlInNを採用しながらも、各層の組成を、1)[0001]方向を分極の正方向として、電子供給層17の分極の和P2が電子走行層19の分極の和P1よりも大きい、2)電子供給層17のバンドギャップが電子走行層19のバンドギャップよりも大きい、を満たすように設定している。このため、電子走行層19の電子供給層17側に2DEG27を効果的に形成することができる。なお、それ以外の効果については、上記実施形態に示したとおりであるので、その記載を割愛する。
In this way, in the configuration in which the
以上、本発明の好ましい実施形態について説明したが、本発明は上述した実施形態になんら制限されることなく、本発明の主旨を逸脱しない範囲において、種々変形して実施することが可能である。 The preferred embodiments of the present invention have been described above. However, the present invention is not limited to the above-described embodiments, and various modifications can be made without departing from the spirit of the present invention.
本実施形態では、基板11と下地層15と間に、超格子構造のバッファ層13が介在される例を示した。しかしながら、超格子構造に代えて、AlGaN中間組成層や、AlGaN組成傾斜層などをバッファ層13として採用し、基板11からの歪を緩和するようにしても良い。
In the present embodiment, an example in which the
また、図11に示すように、バッファ層13を有さず、下地層15の膜厚を厚くすることで、基板11からの歪を緩和するようにしても良い。
In addition, as shown in FIG. 11, the strain from the
本実施形態では、基板11の一面11a上に下地層15が積層され、下地層15の一面15a上に電子供給層17及び電子走行層19が積層される例を示した。しかしながら、図12に示すように、下地層15として窒化物半導体からなる基板(例えばGaN基板)を採用することで、基板11及びバッファ層13を有さない構成とすることもできる。
In the present embodiment, the
本実施形態では、電子走行層19の分極の和P1と電子供給層17の分極の和P2の差(P1−P2)を負の値とするために、電子供給層17を下地層15に対して圧縮歪とし、さらには電子走行層19を下地層15に対して引張歪とする例を示した。すなわち、分極のうち、ピエゾ分極を調整することで、分極の和の差(P1−P2)を負の値とする例を示した。しかしながら、窒化物半導体の種類、組成により、自発分極を調整することで、分極の和の差(P1−P2)を負の値とするようにしても良い。
In the present embodiment, in order to set the difference (P1−P2) between the sum P1 of polarization of the
本実施形態では、電子走行層19上にソース電極23及びドレイン電極25が形成される例を示した。しかしながら、図13に示すように電子走行層19よりも格子定数が大きく、且つ、電子走行層19よりもバンドギャップが小さい窒化物半導体からなるコンタクト層29を介して、ソース電極23及びドレイン電極25が形成されても良い。これによれば、オーミック接触抵抗をより低減することができる。また、コンタクト層29に2DEG27が形成されるのを抑制することができる。
In the present embodiment, an example in which the
また、図示しないが、電子走行層19とゲート電極21の間に、電子走行層19よりもバンドギャップが大きい材料からなるショットキー層を設けても良い。
Although not shown, a Schottky layer made of a material having a larger band gap than the
10・・・半導体装置
11・・・基板
15・・・下地層
15a・・・一面
17・・・電子供給層
19・・・電子走行層
27・・・二次元電子ガス(2DEG)
DESCRIPTION OF
Claims (10)
前記電子走行層における前記電子供給層と反対の面上に、ゲート電極、ソース電極、及びドレイン電極が設けられ、
前記電子供給層は、前記下地層よりも格子定数が大きく、格子歪が前記下地層に対して圧縮歪とされており、
[0001]方向を分極の正方向とした場合、前記電子供給層の自発分極とピエゾ分極の和P2が、前記電子走行層の自発分極とピエゾ分極の和P1よりも大きいことを特徴とする半導体装置。 On the (0001) surface of the underlying layer made of a nitride semiconductor, an electron supply layer made of a nitride semiconductor and an electron transit layer made of a nitride semiconductor are stacked in this order.
On the surface of the electron transit layer opposite to the electron supply layer, a gate electrode, a source electrode, and a drain electrode are provided,
The electron supply layer has a larger lattice constant than the underlayer, and the lattice strain is a compressive strain with respect to the underlayer,
When the [0001] direction is the positive direction of polarization, the semiconductor has a sum P2 of spontaneous polarization and piezo polarization of the electron supply layer larger than a sum P1 of spontaneous polarization and piezo polarization of the electron transit layer. apparatus.
前記電子走行層はAlGaNからなることを特徴とする請求項2に記載の半導体装置。 The electron supply layer is made of AlInN,
The semiconductor device according to claim 2 , wherein the electron transit layer is made of AlGaN.
前記電子走行層はInGaNからなることを特徴とする請求項2に記載の半導体装置。 The electron supply layer is made of AlInN,
The semiconductor device according to claim 2 , wherein the electron transit layer is made of InGaN.
前記基板に対して前記下地層の格子歪が緩和されていることを特徴とする請求項1〜7いずれか1項に記載の半導体装置。 The underlayer is laminated on the substrate and the (0001) surface is the surface opposite to the substrate,
The semiconductor device according to claim 1 , wherein a lattice strain of the base layer is relaxed with respect to the substrate.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011066366A JP5712721B2 (en) | 2011-03-24 | 2011-03-24 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011066366A JP5712721B2 (en) | 2011-03-24 | 2011-03-24 | Semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012204512A JP2012204512A (en) | 2012-10-22 |
JP5712721B2 true JP5712721B2 (en) | 2015-05-07 |
Family
ID=47185192
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011066366A Active JP5712721B2 (en) | 2011-03-24 | 2011-03-24 | Semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5712721B2 (en) |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2875338B1 (en) * | 2004-09-13 | 2007-01-05 | Picogiga Internat Soc Par Acti | METHOD FOR PRODUCING PIEZOELECTRIC HEMT STRUCTURES WITH NO ZERO ALLOYS |
US7985984B2 (en) * | 2007-02-28 | 2011-07-26 | Nec Corporation | III-nitride semiconductor field effect transistor |
-
2011
- 2011-03-24 JP JP2011066366A patent/JP5712721B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2012204512A (en) | 2012-10-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6059428B2 (en) | Heterojunction transistor and manufacturing method thereof | |
US9530879B2 (en) | Semiconductor device and field effect transistor with controllable threshold voltage | |
JP5160791B2 (en) | Nitride heterojunction transistor having charge transfer induced energy barrier and method of manufacturing the same | |
JP5388839B2 (en) | Group III nitride semiconductor field effect transistor | |
JP5684574B2 (en) | Semiconductor device | |
JP2007165719A (en) | Nitride semiconductor element | |
WO2011024754A1 (en) | Group iii nitride laminated semiconductor wafer and group iii nitride semiconductor device | |
US9660068B2 (en) | Nitride semiconductor | |
US20130207078A1 (en) | InGaN-Based Double Heterostructure Field Effect Transistor and Method of Forming the Same | |
JP2012178495A (en) | Semiconductor apparatus | |
US20060054929A1 (en) | Semiconductor device | |
JP2008140812A (en) | GaN-BASED FIELD EFFECT TRANSISTOR HAVING HIGH ELECTRON MOBILITY | |
US11955519B2 (en) | Semiconductor device with strain relaxed layer | |
JP5064808B2 (en) | Semiconductor electronic device | |
US20150263099A1 (en) | Semiconductor device | |
JP4607506B2 (en) | Semiconductor device | |
JP2011108712A (en) | Nitride semiconductor device | |
JP5712721B2 (en) | Semiconductor device | |
JP5938493B2 (en) | Semiconductor device | |
JP5358901B2 (en) | Semiconductor device | |
JP2011023617A (en) | GaN BASED HETEROSTRUCTURE FIELD EFFECT TRANSISTOR | |
US10629718B2 (en) | III-nitride epitaxial structure | |
JP6666417B2 (en) | Semiconductor device | |
JP2013179128A (en) | Field-effect transistor | |
KR20160100182A (en) | Semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130730 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140805 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140917 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150210 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150223 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5712721 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |