JP5712482B2 - VIDEO SIGNAL PROCESSING DEVICE AND ELECTRONIC DEVICE HAVING VIDEO SIGNAL PROCESSING DEVICE - Google Patents
VIDEO SIGNAL PROCESSING DEVICE AND ELECTRONIC DEVICE HAVING VIDEO SIGNAL PROCESSING DEVICE Download PDFInfo
- Publication number
- JP5712482B2 JP5712482B2 JP2009271367A JP2009271367A JP5712482B2 JP 5712482 B2 JP5712482 B2 JP 5712482B2 JP 2009271367 A JP2009271367 A JP 2009271367A JP 2009271367 A JP2009271367 A JP 2009271367A JP 5712482 B2 JP5712482 B2 JP 5712482B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- signal
- power supply
- video signal
- signal processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Television Receiver Circuits (AREA)
Description
本発明は、ビデオ信号処理装置およびビデオ信号処理装置を備えた電子機器に関するものである。 The present invention relates to a video signal processing device and an electronic apparatus including the video signal processing device.
従来、ビデオ信号処理回路の各部にスイッチング電源から電力を供給する際に、スイッチング電源の動作クロック周波数のノイズがビデオ信号に重畳されてしまい、そのノイズが表示画面上の線状のノイズとして表れてしまうという問題が知られている。 Conventionally, when power is supplied from a switching power supply to each part of a video signal processing circuit, noise at the operating clock frequency of the switching power supply is superimposed on the video signal, and the noise appears as linear noise on the display screen. There is a known problem.
特許文献１には、この問題への対策として、表示画面上で線状のノイズが斜めに高速に流れるよう、スイッチング電源の動作クロック周波数を設定する技術が記載されている。この技術は、線状のノイズの流れが高速になればなるほど、人の目に目立ちにくくなるという観点に基づいたものである。
しかし、動作クロック周波数を生成する発振回路は温度に応じて特性が変化するので、温度によっては、線状のノイズの移動速度が人の目に見える程度まで落ちてしてしまう恐れもある。 However, since the characteristics of the oscillation circuit that generates the operation clock frequency change according to the temperature, there is a possibility that the moving speed of the linear noise may drop to a level that can be seen by humans depending on the temperature.
本発明は上記点に鑑み、スイッチング電源の動作クロック周波数に応じた表示画面上のノイズへの対策として、従来にない新規な方法を提供することを目的とする。 SUMMARY OF THE INVENTION In view of the above points, the present invention has an object to provide a novel method that is not available as a countermeasure against noise on a display screen in accordance with the operating clock frequency of a switching power supply.
上記目的を達成するための請求項１に記載の発明は、入力されたアナログビデオ信号を、映像表示装置（２）が画像表示できる信号にして出力するビデオ信号処理装置であって、当該ビデオ信号処理装置内の各部に対して電力供給を行うスイッチング電源である電源回路（１１）と、前記アナログビデオ信号から水平同期信号を分離して出力する同期分離回路（１２）と、前記電源回路（１１）の動作クロック周波数を決定するためのクロック信号を前記電源回路（１１）に出力するクロック生成回路（１４）と、を備え、前記クロック生成回路（１４）は、所定のサンプリング周波数ｆで前記水平同期信号をサンプリングし、前記水平同期信号を検出したときは、前記水平同期信号の２つの立ち上がりエッジ間または２つの立ち下がりエッジ間のサンプリング回数と前記サンプリング周波数ｆとに基づいて、前記水平同期信号の周波数を算出し、算出した周波数のｎ倍（ただし、ｎは自然数）を前記クロック信号として前記電源回路（１１）に出力し、前記水平同期信号を検出しなかったときは、予め記憶されているデフォルト周波数を前記クロック信号として前記電源回路（１１）に出力することを特徴とするビデオ信号処理装置である。
In order to achieve the above object, the invention according to
このように、クロック生成回路（１４、１５）は、入力される水平同期信号の周波数のｎ倍（ただし、ｎは自然数）の周波数となる信号を、クロック信号として電源回路（１１）に出力する。 Thus, the clock generation circuit (14, 15) outputs a signal having a frequency n times (where n is a natural number) the frequency of the input horizontal synchronization signal to the power supply circuit (11) as a clock signal. .
したがって、入力される水平同期信号の周波数が製品間で異なっていても、各製品の水平同期周波数に合わせて、クロック信号の周波数をｎ倍に設定できる。また、入力される水平同期信号の周波数が経時的に変化しても、その変化に追従して、クロック信号の周波数をｎ倍に設定できる。 Therefore, even if the frequency of the input horizontal synchronizing signal differs between products, the frequency of the clock signal can be set to n times in accordance with the horizontal synchronizing frequency of each product. Further, even if the frequency of the input horizontal synchronizing signal changes with time, the frequency of the clock signal can be set to n times following the change.
このように、クロック信号の周波数が水平同期周波数のｎ倍となっていると、映像表示装置２の表示画面上では、電源回路（１１）の動作クロック周波数のノイズが、縦線として固定される。
Thus, when the frequency of the clock signal is n times the horizontal synchronization frequency, the noise of the operation clock frequency of the power supply circuit (11) is fixed as a vertical line on the display screen of the
従来は、この電源動作クロック信号による線状の画面ノイズを人に見えにくくするために、表示画面上で画面ノイズの流れる速度を人の目が見えない程度まで高めるようにしていた（特許文献１参照）。 Conventionally, in order to make it difficult for humans to see the linear screen noise caused by the power supply operation clock signal, the speed at which the screen noise flows on the display screen is increased to such an extent that human eyes cannot see (Patent Document 1). reference).
一方、本発明では、全く逆の発想で、クロック信号の周波数を水平同期周波数のｎ倍に同期させ、画面ノイズを縦線で画面固定させることで、人の目に付き難くさせる。画面ノイズを縦線で画面固定させると、人の目に付き難くなるのは、人の目は、動くものに反応しやすく、逆に、動かないものには反応し易いという性質があるからである。したがって、画面上にノイズがあったとしても、それが表示画面上に固定されていれば、あまり気にならない。 On the other hand, in the present invention, the frequency of the clock signal is synchronized with n times the horizontal synchronization frequency and the screen noise is fixed on the screen with a vertical line to make it difficult to be noticed by humans with the completely opposite idea. If the screen noise is fixed to the screen with vertical lines, it is difficult for the human eye to notice because the human eye is easy to react to moving objects, and conversely, it is easy to react to non-moving things. is there. Therefore, even if there is noise on the screen, if it is fixed on the display screen, it does not matter much.
本発明では、このような事実を利用して、クロック信号を積極的に水平同期周波数のｎ倍に追従させる。ここで、積極的に追従させているという点が重要である。例えば、電源動作クロック信号を、入力されるビデオ信号の規格上の水平同期周波数に単純に固定したとしても、製品間のばらつき、経時的な変化等により、ノイズが画面上で変動してしまい、目立ち易くなってしまう可能性が高い。本発明では、電源動作クロック信号を積極的に水平同期周波数のｎ倍に追従させるので、ノイズが画面上で変動することがほとんどない。 In the present invention, using this fact, the clock signal is made to actively follow n times the horizontal synchronizing frequency. In this case, it is important that they are actively followed. For example, even if the power operation clock signal is simply fixed to the horizontal synchronization frequency on the standard of the input video signal, the noise fluctuates on the screen due to variations between products, changes over time, etc. There is a high possibility that it will be noticeable. In the present invention, since the power supply operation clock signal is made to actively follow n times the horizontal synchronizing frequency, the noise hardly fluctuates on the screen.
また、請求項２に記載の発明は、請求項１に記載のビデオ信号処理装置において、前記クロック信号の周波数は、２８０〜５２１ｋＨｚの帯域内に入ることを特徴とする。このようにすることで、ラジオ、テレビ等の他の用途に使用されている電波にノイズを与える可能性が低減する。
The invention according to
また、請求項３に記載の発明は、請求項１または２に記載のビデオ信号処理装置を備えた電子機器である。このように、本発明の特徴は、ビデオ信号処理装置を備えた電子機器としても捉えることができる。 According to a third aspect of the present invention, there is provided an electronic apparatus comprising the video signal processing device according to the first or second aspect . As described above, the features of the present invention can also be understood as an electronic device including a video signal processing device.
なお、上記および特許請求の範囲における括弧内の符号は、特許請求の範囲に記載された用語と後述の実施形態に記載される当該用語を例示する具体物等との対応関係を示すものである。 In addition, the code | symbol in the bracket | parenthesis in the said and the claim shows the correspondence of the term described in the claim, and the concrete thing etc. which illustrate the said term described in embodiment mentioned later. .
（第１実施形態）
以下、本発明の第１実施形態について説明する。図１に、本実施形態に係るビデオ信号処理装置１の構成を示す。このビデオ信号処理装置１は、入力されたアナログビデオ信号（例えばＮＴＳＣ方式のビデオ信号、ＰＡＬ方式のビデオ信号）を、映像表示装置２が画像表示できる形式の信号（例えば、ＲＧＢ信号）に変換して出力する回路である。
(First embodiment)
The first embodiment of the present invention will be described below. FIG. 1 shows a configuration of a video
映像表示装置２は、液晶ディスプレイ表示装置であり、ビデオ信号処理装置１から入力された信号に応じた画像を表示画面に表示する。映像表示装置２のバックライトとしてはＬＥＤ（発光ダイオード）を採用している。
The
本実施形態では、人の目は「動くもの」に反応しやすい（人の目は「動かないもの」に反応しにくい)という性質に着目して、電源回路の動作クロック周波数をビデオ信号の水平同期周波数のｎ倍（ただし、ｎは自然数）に同期追従させ、画面ノイズを映像に縦線として固定させる。 In this embodiment, paying attention to the property that the human eye is easy to react to “moving things” (the human eye is difficult to react to “non-moving things”), the operation clock frequency of the power supply circuit is set to the horizontal level of the video signal. Synchronous tracking is performed at n times the synchronization frequency (where n is a natural number), and the screen noise is fixed to the video as a vertical line.
このビデオ信号処理装置１は、例えば、車両に搭載されるナビゲーション装置、車両に搭載される車外モニタシステム、人が携帯する電子機器（携帯電話機、ＰＤＡ、携帯型ゲーム機）等の電子機器の部品として使用される。図１に示すように、ビデオ信号処理装置１は、電源回路１１、同期分離回路１２、信号処理部１３、およびマイコン１４を備えている。
The video
電源回路１１は、ビデオ信号処理装置１の外部の電源（例えば、車両に搭載されたバッテリ）から電力供給を受け、ビデオ信号処理装置１内の各部１２〜１４および映像表示装置２に対して、それぞれに適した電圧で電力供給を行うスイッチング電源である。電源回路１１のスイッチング動作の周波数（すなわち、動作クロック周波数）を決定するためのクロック信号（以下、電源動作クロック信号という）は、電源回路１１の外部から電源回路１１に入力されるようになっている。
The
同期分離回路１２は、ビデオ信号処理装置１の外部からアナログビデオ信号の入力を受け、受けたアナログビデオ信号から垂直同期信号および水平同期信号を分離してそれぞれ出力する回路である。
The
信号処理部１３は、同期分離回路１２に入力されるのと同じアナログビデオ信号の入力を受けると共に、同期分離回路１２から出力された垂直同期信号および水平同期信号の入力を受け、これらアナログビデオ信号、垂直同期信号、水平同期信号に基づいて、アナログビデオ信号を映像表示装置２が画像表示できる形式の信号（例えば、ＲＧＢ信号）に変換して出力する。
The
例えば、信号処理部１３は、アナログビデオ信号に対して、増幅、Ｙ／Ｃ分離、デジタルサンプリング、デコード、ディザリング等の処理を行う。また、信号処理部１３にはＰＬＬ回路が含まれ、デジタルサンプリングのサンプリングタイミングは、このＰＬＬ回路で水平同期信号をメガヘルツオーダーまで逓倍したクロック信号の立ち上がりタイミングに従って決定する。
For example, the
マイコン１４は、ＣＰＵ、ＲＡＭ、ＲＯＭ等を備えた周知のマイクロコンピュータであり、ＣＰＵがＲＯＭ中のプログラムを実行することで、電源回路１１の作動のオン・オフ制御および電源回路１１の電源動作クロック信号の電源回路１１への出力等の処理を実現する。なお、このマイコン１４には、同期分離回路１２が出力した水平同期信号が入力される。
The
ここで、電源動作クロック信号の出力のためにマイコン１４が実行するクロック制御処理について説明する。図２に、このクロック制御処理のフローチャートを示す。
Here, a clock control process executed by the
マイコン１４が起動すると、ＣＰＵが所定のプログラムを実行開始し、それにより、マイコン１４がクロック制御処理を開始する。そしてマイコン１４は、まずステップ１１０で、入力されている水平同期信号を取り込み始める。
When the
具体的には、所定のサンプリング周波数ｆで、水平同期信号の電圧レベルをサンプリングし始める。このサンプリング周波数ｆは、水平同期周波数（ＮＴＳＣ方式のビデオ信号の場合、規格上は１５．７３４ｋＨｚ、ＰＡＬ方式のビデオ信号の場合、規格上は１５．６２５ｋＨｚ）よりも十分大きい（例えば、１０倍から１００倍）周波数とする。マイコン１４は、ステップ１１０以降も、図２の処理と並列的に（すなわち、同時並行的に）、水平同期信号の電圧レベルをサンプリング周波数ｆでサンプリングし続ける。
Specifically, sampling of the voltage level of the horizontal synchronizing signal is started at a predetermined sampling frequency f. This sampling frequency f is sufficiently larger (for example, from 10 times) than the horizontal synchronizing frequency (15.734 kHz in the standard for NTSC video signals and 15.625 kHz in the standard for PAL video signals). 100 times) frequency. After
続いてステップ１１５では、電源回路１１に電源動作クロック信号の出力を開始する。これによって、マイコン１４は、ステップ１１５以降も、図２の処理と並列的に（すなわち、同時並行的に）、電源動作クロック信号の出力を継続することになる。
Subsequently, in
出力開始時の電源動作クロック信号の周波数としては、あらかじめ記録されているデフォルト値を採用する。デフォルト値としては、入力されるアナログビデオ信号の規格上の水平同期周波数に、所定の自然数ｎ（例えばｎ＝３３）を乗算した結果の周波数を採用する。ｎの値の意義については後述する。なお、この電源動作クロック信号の周波数は、後述するステップ１５０または１７０で再設定されるまでは、変化しない。
A pre-recorded default value is used as the frequency of the power supply operation clock signal at the start of output. As a default value, a frequency obtained by multiplying a horizontal synchronizing frequency according to the standard of the input analog video signal by a predetermined natural number n (for example, n = 33) is employed. The significance of the value of n will be described later. Note that the frequency of the power supply operation clock signal does not change until it is reset in
続いてステップ１２０では、サンプリングした水平同期信号の電圧レベルの立ち下がりエッジを検出するまで待ち、検出した場合は、ステップ１３０に進む。ただし、所定の期間待っても電圧レベルの立ち下がりを検出できない場合は、水平同期信号に異常がある可能生が高いので、ステップ１６０に進む。所定の期間としては、例えば、入力されるアナログビデオ信号の規格上の水平同期周波数の逆数の２．５倍程度とする。
Subsequently, in
ステップ１３０では、サンプリングした水平同期信号の電圧レベルの次の立ち下がりエッジを検出するまで待ち、検出した場合は、ステップ１４０に進む。ただし、所定の期間（ここでは、アナログビデオ信号の規格上の水平同期周波数の逆数の１．５倍程度とする）だけ待っても電圧レベルの立ち下がりを検出できない場合は、水平同期信号に異常がある可能生が高いので、ステップ１６０に進む。
In
ステップ１４０では、ステップ１２０で立ち下がりエッジを検出したタイミングからステップ１３０で次の立ち下がりエッジを検出したタイミングまでのサンプリング回数を特定し、特定したサンプリング回数とマイコン１４のサンプリング周波数ｆとに基づいて、入力された水平同期信号の水平同期周波数を算出する。具体的には、ステップ１２０で立ち下がりエッジを検出してからＭ回後のサンプリングにおいて、次の立ち下がりエッジを検出した場合は、入力された水平同期信号の水平同期周波数Ｈの値がｆ／Ｍとなる。
In
このようにして算出された水平同期周波数Ｈは、水平同期信号の現時点における周波数である。水平同期信号の周波数は、規格上は決まった値となっているものの、各種要因（製品間のばらつき、温度等）によって製品間でも変化し、同じ製品でも時間的にも変化する。 The horizontal synchronization frequency H calculated in this way is the current frequency of the horizontal synchronization signal. Although the frequency of the horizontal synchronizing signal is a fixed value according to the standard, it varies between products due to various factors (variation between products, temperature, etc.), and also varies with time even for the same product.
続いてステップ１５０では、算出した水平同期周波数Ｈに所定の自然数ｎ（例えばｎ＝３３）を乗算した結果の周波数を、新たな電源動作クロック信号の周波数として再設定する。これによって、マイコン１４から電源回路１１に出力される電源動作クロック信号の周波数が、再設定された周波数となる。ステップ１５０の後、処理はステップ１２０に戻る。
Subsequently, in
基本的には、このようなステップ１２０〜１５０の処理を繰り返すことで、水平同期信号が２回立ち下がる度に、その時点において（より具体的には、直前の立ち下がりからその１回前の立ち下がりまでの期間において）入力された水平同期信号の周波数（すなわち、水平同期周波数）を算出し、その水平同期周波数のｎ倍になるよう電源動作クロック信号の周波数を設定する。
Basically, by repeating the processing in
したがって、マイコン１４は、入力される水平同期信号の周波数のｎ倍の周波数となる信号を、電源動作クロック信号として電源回路１１に出力する。
Therefore, the
したがって、入力される水平同期信号の周波数が製品間で異なっていても、各製品の水平同期周波数に合わせて、電源動作クロック信号の周波数をｎ倍に設定できる。また、入力される水平同期信号の周波数が経時的に変化しても、その変化に追従して、電源動作クロック信号の周波数をｎ倍に設定できる。 Therefore, even if the frequency of the input horizontal synchronizing signal differs between products, the frequency of the power supply operation clock signal can be set to n times in accordance with the horizontal synchronizing frequency of each product. Further, even if the frequency of the input horizontal synchronization signal changes with time, the frequency of the power supply operation clock signal can be set to n times following the change.
このように、電源動作クロック信号の周波数が水平同期周波数のｎ倍となっていると、映像表示装置２の表示画面上では、動作クロック周波数のノイズが、縦線として固定される。
As described above, when the frequency of the power operation clock signal is n times the horizontal synchronization frequency, the noise of the operation clock frequency is fixed as a vertical line on the display screen of the
従来は、この電源動作クロック信号による線状の画面ノイズを人に見えにくくするために、表示画面上で画面ノイズの流れる速度を人の目が見えない程度まで高めるようにしていた（特許文献１参照）。 Conventionally, in order to make it difficult for humans to see the linear screen noise caused by the power supply operation clock signal, the speed at which the screen noise flows on the display screen is increased to such an extent that human eyes cannot see (Patent Document 1). reference).
一方、本実施形態では、全く逆の発想で、電源動作クロック信号の周波数を水平同期周波数のｎ倍に同期させ、画面ノイズを縦線で画面固定させることで、人の目に付き難くさせる。画面ノイズを縦線で画面固定させると、人の目に付き難くなるのは、人の目は、動くものに反応しやすく、逆に、動かないものには反応し易いという性質があるからである。したがって、画面上にノイズがあったとしても、それが表示画面上に固定されていれば、あまり気にならない。 On the other hand, in the present embodiment, the frequency of the power supply operation clock signal is synchronized with n times the horizontal synchronization frequency and the screen noise is fixed with a vertical line to make it difficult to be noticed by humans, based on the opposite idea. If the screen noise is fixed to the screen with vertical lines, it is difficult for the human eye to notice because the human eye is easy to react to moving objects, and conversely, it is easy to react to non-moving things. is there. Therefore, even if there is noise on the screen, if it is fixed on the display screen, it does not matter much.
本実施形態では、このような事実を利用して、電源動作クロック信号を積極的に水平同期周波数のｎ倍に追従させる。ここで、積極的に追従させている点が重要である。例えば、電源動作クロック信号を、入力されるビデオ信号の規格上の水平同期周波数に固定したとしても、製品間のばらつき、経時的な変化等により、ノイズが画面上で変動してしまい、目立ち易くなってしまう可能性が高い。本実施形態では、電源動作クロック信号を積極的に水平同期周波数のｎ倍に追従させるので、ノイズが画面上で変動することがほとんどない。 In the present embodiment, using such a fact, the power supply operation clock signal is made to actively follow n times the horizontal synchronization frequency. Here, it is important that it is made to follow positively. For example, even if the power supply clock signal is fixed to the horizontal synchronization frequency specified in the standard of the input video signal, noise fluctuates on the screen due to variations between products, changes over time, etc. There is a high possibility of becoming. In the present embodiment, since the power supply operation clock signal is actively followed by n times the horizontal synchronization frequency, the noise hardly fluctuates on the screen.
また、入力されるアナログビデオ信号の方式がＮＴＳＣ方式であろうともＰＡＬ方式であろうとも、電源動作クロック信号を積極的に水平同期周波数のｎ倍に追従させるので、ノイズが画面上で変動するノイズが画面上で変動することがほとんどない。つまり、本実施形態のビデオ信号処理装置１は、ビデオ信号の方式を問わず使用可能である。
In addition, whether the input analog video signal system is NTSC system or PAL system, the power supply operation clock signal is made to actively follow n times the horizontal synchronization frequency, so that the noise fluctuates on the screen. Noise hardly fluctuates on the screen. That is, the video
また、近年の技術の向上により、電源動作クロック信号による画面ノイズは、ほとんど見えなくなる程度まで低減されている。これは、バックライトに消費電力の小さいＬＥＤを採用する等により電源回路１１自体の供給電力を低減したり、コンデンサ、コイル、ソフトウェア処理（例えばディザリング処理）等を用いた高性能なノイズ除去技術を採用することによる効果である。このような技術進歩も、画面上に固定されたノイズを見え難くするのに寄与している。実際、本実施形態の縦線の画面ノイズは、映像表示装置２の画面上では、中間色(灰色等)を全画面表示した際に見えるかどうかのレベルとなっている。実使用上では、映像表示装置２には写真や動画が表示され、中間色のみを見るケースは非常に少ないと考えられる。
In addition, due to improvements in technology in recent years, screen noise due to the power supply operation clock signal has been reduced to an extent where it is almost invisible. This is a high-performance noise removal technology that uses a low power consumption LED for the backlight to reduce the power supplied to the
ここで、倍数ｎの具体的な値について説明する。倍数ｎは、電源回路の効率、リップル量等を考慮して選定することができる。また、倍数ｎは、電源動作クロック信号の周波数がラジオ、テレビ等で使用されている無線の周波数帯域外となるよう、あらかじめ設定しておく。このようにすることで、ラジオ、テレビ等の他の用途に使用されている電波にノイズを与える可能性が低減する。 Here, a specific value of the multiple n will be described. The multiple n can be selected in consideration of the efficiency of the power supply circuit, the amount of ripple, and the like. The multiple n is set in advance so that the frequency of the power operation clock signal is outside the radio frequency band used in radio, television, and the like. By doing so, the possibility of giving noise to radio waves used for other uses such as radio and television is reduced.
例えば、ＬＷ帯（１５３〜２７９ｋＨｚ）とＡＭ帯域（５２２〜１７１０ｋＨｚ）の間の帯域（２８０〜５２１ｋＨｚ）に電源動作クロック信号の周波数が入るよう、倍数ｎを設定しておく。また、電源回路１１のリップルを低減させたい場合は、可能な限りこの範囲内で高い周波数になるように選定する。
For example, the multiple n is set so that the frequency of the power supply operation clock signal is in a band (280 to 521 kHz) between the LW band (153 to 279 kHz) and the AM band (522 to 1710 kHz). Further, when it is desired to reduce the ripple of the
ｎ＝３３とすると、ＮＴＳＣ方式のビデオ信号（水平同期周波数は１５．７３４ｋＨｚ）の場合、電源動作クロック信号の周波数は１５．７３４×３３≒５１９ｋＨｚ程度となり、２８０〜５２１ｋＨｚの範囲内でもかなり高い周波数となる。また、ＰＡＬ方式のビデオ信号（水平同期周波数は１５．６２５ｋＨｚ）の場合でも、電源動作クロック信号の周波数は１５．６２５×３３≒５１５ｋＨｚ程度となり、やはり２８０〜５２１ｋＨｚの範囲内でもかなり高い周波数となる。 When n = 33, in the case of an NTSC video signal (horizontal synchronization frequency is 15.734 kHz), the frequency of the power supply operation clock signal is about 15.734 × 33≈519 kHz, which is a considerably high frequency even in the range of 280 to 521 kHz. It becomes. Further, even in the case of a PAL video signal (horizontal synchronization frequency is 15.625 kHz), the frequency of the power supply operation clock signal is about 15.625 × 33≈515 kHz, which is also a considerably high frequency within the range of 280 to 521 kHz. .
なお、マイコン１４は、ステップ１２０またはステップ１３０で立ち下がりエッジの検出ができなかった後のステップ１６０では、マイコン１４のＲＯＭに予め記録されているデフォルト周波数をＲＡＭに読み出す。デフォルト周波数としては、例えば、ＮＴＳＣ方式の水平同期信号の規格上の周波数でもよいし、ＰＡＬ方式の水平同期信号の規格上の周波数でもよいし、これら２つの平均であってもよい。
In
ステップ１７０では、読み出したデフォルト周波数、新たな電源動作クロック信号の周波数として再設定する。これによって、マイコン１４から電源回路１１に出力される電源動作クロック信号の周波数が、再設定された周波数となる。ステップ１７０の後、処理はステップ１２０に戻る。
In
このようにすることで、何らかの不具合で一時的に水平同期信号の立ち下がりが検出できず、そのために現時点の水平同期周波数がわからない場合でも、次善の策として、規格上の周波数（またはそれに近い周波数）の電源動作クロック信号を電源回路１１に出力することで、ノイズの乱れを最小限に抑えることができる。
By doing so, even if the falling edge of the horizontal sync signal cannot be detected temporarily due to some trouble, and the current horizontal sync frequency is unknown, as a next best measure, the frequency on the standard (or close to it) By outputting a power operation clock signal of (frequency) to the
（第２実施形態）
以下、本発明の第２実施形態について説明する。図３に、本実施形態に係るビデオ信号処理装置１の構成を示す。本実施形態も、電源動作クロック信号を積極的に水平同期周波数のｎ倍に追従させる点では、第１実施形態と同じであるが、その追従を実現させるためのハードウェア構成が異なっている。
(Second Embodiment)
Hereinafter, a second embodiment of the present invention will be described. FIG. 3 shows a configuration of the video
具体的には、ビデオ信号処理装置１は、図３に示すように、ＰＬＬ周波数シンセサイザ１５を備えており、このＰＬＬ周波数シンセサイザ１５が、ＰＬＬ周波数シンセサイザ１５に代わって電源回路１１に電源動作クロック信号を出力する。
Specifically, as shown in FIG. 3, the video
具体的には、ＰＬＬ周波数シンセサイザ１５は、外部からの入力信号と可変分周器１５ｄからの入力信号の位相差を電圧に変換して出力する位相比較器１５ａ、位相比較器１５ａの出力をフィルタリングして出力するＬＰＦ（ローパスフィルタ）１５ｂ、ＬＰＦ１５ｂの出力電圧に応じて発振周波数が変化するＶＣＯ（電圧制御発信器）１５ｃ、ＶＣＯ１５ｃの出力を分周して出力する可変分周器１５ｄを備えている。
Specifically, the
そして、位相比較器１５ａへの外部からの入力信号は、同期分離回路１２から出力された水平同期信号であり、ＶＣＯ１５ｃの出力が電源動作クロック信号として電源回路１１に出力される。
An external input signal to the
また、本実施形態のマイコン１４は、電源動作クロック信号の出力は行わず、電源回路１１の作動のオン・オフ制御に加え、ＰＬＬ周波数シンセサイザ１５の可変分周器１５ｄに対して、あらかじめ定められた分周比ｎ（ｎは第１実施形態と同じ自然数）の信号を出力する。
Further, the
このようになっていることで、ＰＬＬ周波数シンセサイザ１５は、入力された水平同期信号のｎ倍の周波数の信号を、電源動作クロック信号として電源回路１１に出力する。したがって、ビデオ信号処理装置１の作動中、ＰＬＬ周波数シンセサイザ１５に入力された水平同期信号の水平同期周波数のｎ倍の周波数の電源動作クロック信号が、常に電源回路１１に入力される。したがって、映像表示装置２の表示画面上では、電源回路１１の動作クロック周波数のノイズが、縦線として固定される。
In this way, the
そして、入力される水平同期信号の周波数が製品間で異なっていても、各製品の水平同期周波数に合わせて、電源動作クロック信号の周波数をｎ倍に設定できる。また、入力される水平同期信号の周波数が経時的に変化しても、その変化に追従して、電源動作クロック信号の周波数をｎ倍に設定できる。 Even if the frequency of the input horizontal synchronization signal differs between products, the frequency of the power supply operation clock signal can be set to n times in accordance with the horizontal synchronization frequency of each product. Further, even if the frequency of the input horizontal synchronization signal changes with time, the frequency of the power supply operation clock signal can be set to n times following the change.
また、本実施形態では、第１実施形態よりも高い精度かつ速い応答性で、電源動作クロック信号を水平同期周波数のｎ倍に追従させることができる。 In the present embodiment, the power supply operation clock signal can follow n times the horizontal synchronization frequency with higher accuracy and faster response than the first embodiment.
第１実施形態よりも高い精度となるのは、第１実施形態においては、立ち下がりエッジの検出のためのサンプリングが離散的に実行されるので、水平同期周波数の算出値の精度の上限がサンプリング周波数によって抑えられてしまうことが原因である。ただし、第１実施形態においても、サンプリング周波数を十分に高くすれば、必要な精度を得ることができる。 The reason why the accuracy is higher than in the first embodiment is that the sampling for detecting the falling edge is discretely executed in the first embodiment, so the upper limit of the accuracy of the calculated value of the horizontal synchronization frequency is the sampling. The cause is that it is suppressed by the frequency. However, also in the first embodiment, the required accuracy can be obtained if the sampling frequency is sufficiently high.
第１実施形態よりも速い応答性となるのは、第１実施形態においては、水平同期周波数が変化したとしても、少なくとも時間的に隣り合う２つの立ち下がりエッジを待たなければ、その変化に追従した電源動作クロック信号の出力ができないことが原因である。ただし、第１実施形態においても、水平同期信号の経時変化の周波数が、水平同期周波数よりも十分小さければ、この応答性の遅れは問題にならない。 The faster response than in the first embodiment is that in the first embodiment, even if the horizontal synchronization frequency changes, if the two falling edges that are adjacent in time are not waited, the change follows. This is because the power supply operation clock signal cannot be output. However, also in the first embodiment, this delay in response is not a problem if the frequency of the temporal change of the horizontal synchronization signal is sufficiently smaller than the horizontal synchronization frequency.
（第３実施形態）
以下、本発明の第３実施形態について説明する。図４に、本実施形態に係るビデオ信号処理装置１の構成を示す。本実施形態のビデオ信号処理装置１は、以下の（Ａ）、（Ｂ）のみが第１実施形態と異なっており、他の部分は第１実施形態と同じである。
（Ａ）本実施形態においては、同期分離回路１２が信号処理部１３に含まれている。
（Ｂ）本実施形態においては、第１実施形態における信号処理部１３の構成が、デコード部１６に含まれている。
(Third embodiment)
Hereinafter, a third embodiment of the present invention will be described. FIG. 4 shows a configuration of the video
(A) In the present embodiment, the
(B) In the present embodiment, the configuration of the
したがって、本実施形態のビデオ信号処理装置１も、第１実施形態と同等の作動を実現し、同等の効果を発揮する。
Therefore, the video
（第４実施形態）
以下、本発明の第４実施形態について説明する。図５に、本実施形態に係るビデオ信号処理装置１の構成を示す。本実施形態のビデオ信号処理装置１は、以下の（Ｃ）、（Ｄ）のみが第２実施形態と異なっており、他の部分は第２実施形態と同じである。
（Ａ）本実施形態においては、同期分離回路１２が信号処理部１３に含まれている。
（Ｂ）本実施形態においては、第２実施形態における信号処理部１３の構成が、デコード部１６に含まれている。
(Fourth embodiment)
The fourth embodiment of the present invention will be described below. FIG. 5 shows a configuration of the video
(A) In the present embodiment, the
(B) In this embodiment, the configuration of the
したがって、本実施形態のビデオ信号処理装置１も、第２実施形態と同等の作動を実現し、同等の効果を発揮する。
Therefore, the video
なお、上記第１、第３実施形態においては、マイコン１４がクロック生成回路の一例に相当し、第２、第４実施形態においては、ＰＬＬ周波数シンセサイザ１５がクロック生成回路の一例に相当する。
In the first and third embodiments, the
（他の実施形態）
以上、本発明の実施形態について説明したが、本発明の範囲は、上記実施形態のみに限定されるものではなく、本発明の各発明特定事項の機能を実現し得る種々の形態を包含するものである。
(Other embodiments)
As mentioned above, although embodiment of this invention was described, the scope of the present invention is not limited only to the said embodiment, The various form which can implement | achieve the function of each invention specific matter of this invention is included. It is.
例えば、上記第１、第３実施形態においては、信号処理部１３に含まれるＰＬＬ回路で数ＭＨｚに逓倍された水平同期信号をマイコン１４に入力し、マイコン１４は、入力された当該信号を分周し、分周した結果の信号を電源動作クロック信号として電源回路１１に入力するようになっていてもよい。
For example, in the first and third embodiments, the horizontal synchronization signal multiplied to several MHz by the PLL circuit included in the
また、上記第２、第４実施形態においては、ＰＬＬ周波数シンセサイザ１５を廃して、信号処理部１３に含まれるＰＬＬ回路で数ＭＨｚに逓倍された水平同期信号を、電源動作クロック信号として電源回路１１に入力するようになっていてもよい。携帯、ＰＤＡ、携帯ゲーム機の小電力のビデオ信号処理装置の電源なら、動作クロック周波数が数ＭＨｚとなる可能性もある。
In the second and fourth embodiments, the
また、上記第２、第４実施形態においては、マイコン１４を廃して、マイコン１４の代わりに、抵抗を用いた分圧回路の出力を分周比として可変分周器１５ｄに入力することで実現してもよい。
In the second and fourth embodiments, the
また、上記各実施形態においては、信号処理部１３にアナログビデオ信号のみならず、デジタルビデオ信号も入力可能になっていてもよい。
In each of the above embodiments, not only an analog video signal but also a digital video signal may be input to the
また、上記実施形態においては、映像表示装置２が液晶ディスプレイであったが、画面中で静止している縦線状のノイズが、全面が単色の画像以外の画像（風景写真画像、動画等）を表示したときにあまり目立たない程度のものであれば、ＥＬ（エレクトロルミネッセンス）ディスプレイ、ＣＲＴディスプレイ等のディスプレイであってもよいし、また、冷陰極管（ＬＥＤよりは消費電力が大きい）をバックライトとして用いる液晶ディスプレイであってもよい。
In the above embodiment, the
また、上記第１実施形態においては、立ち上がりエッジを立ち下がりエッジに置き換えても、同等の効果を得ることができる。 In the first embodiment, the same effect can be obtained even when the rising edge is replaced with the falling edge.
また、上記実施形態においては、倍数ｎの例として３３を挙げたが、縦ノイズを画面に固定するよう、水平同期周波数に追従するという目的を達成するだけなら、倍数ｎの値は自然数であればどのような値でもよい。 In the above embodiment, 33 is given as an example of the multiple n. However, if only the purpose of following the horizontal synchronization frequency is achieved so as to fix the vertical noise to the screen, the value of the multiple n should be a natural number. Any value is acceptable.
また、上記実施形態では、ビデオ信号処理装置１は、入力されたアナログビデオ信号（例えばＮＴＳＣ方式のビデオ信号、ＰＡＬ方式のビデオ信号）を、映像表示装置２が画像表示できる形式の信号（例えば、ＲＧＢ信号）に変換して出力するようになっていた。しかし、ビデオ信号処理装置１は、入力されたアナログビデオ信号を単に増幅して映像表示装置２（例えばＣＲＴ）に出力する回路であってもよい。つまり、ビデオ信号処理装置１は、入力されたアナログビデオ信号を、映像表示装置２が画像表示できる信号にして、映像表示装置２に出力するようになっていればよい。ここで、映像表示装置２が画像表示できる信号とは、その信号を映像表示装置２が受けたときに、映像表示装置２がその信号の示す画像を表示することできるような信号をいう。
In the above-described embodiment, the video
１ ビデオ信号処理装置
２ 映像表示装置
１１ 電源回路
１２ 同期分離回路
１３ 信号処理部
１４ マイコン
１５ ＰＬＬ周波数シンセサイザ
１５ａ 位相比較器
１５ｂ ＬＰＦ
１５ｃ ＶＣＯ
１５ｄ 可変分周器
１６ デコード部
DESCRIPTION OF
15c VCO
15d
Claims (3)
当該ビデオ信号処理装置内の各部に対して電力供給を行うスイッチング電源である電源回路（１１）と、
前記アナログビデオ信号から水平同期信号を分離して出力する同期分離回路（１２）と、
前記電源回路（１１）の動作クロック周波数を決定するためのクロック信号を前記電源回路（１１）に出力するクロック生成回路（１４）と、を備え、
前記クロック生成回路（１４）は、所定のサンプリング周波数ｆで前記水平同期信号をサンプリングし、前記水平同期信号を検出したときは、前記水平同期信号の２つの立ち上がりエッジ間または２つの立ち下がりエッジ間のサンプリング回数と前記サンプリング周波数ｆとに基づいて、前記水平同期信号の周波数を算出し、算出した周波数のｎ倍（ただし、ｎは自然数）を前記クロック信号として前記電源回路（１１）に出力し、前記水平同期信号を検出しなかったときは、予め記憶されているデフォルト周波数を前記クロック信号として前記電源回路（１１）に出力することを特徴とするビデオ信号処理装置。 A video signal processing device for outputting an input analog video signal as a signal that can be displayed by the video display device (2),
A power supply circuit (11) which is a switching power supply for supplying power to each unit in the video signal processing device
A sync separation circuit (12) for separating and outputting a horizontal sync signal from the analog video signal;
A clock generation circuit (14) for outputting a clock signal for determining an operation clock frequency of the power supply circuit (11) to the power supply circuit (11),
The clock generation circuit (14) samples the horizontal synchronization signal at a predetermined sampling frequency f, and when detecting the horizontal synchronization signal, between two rising edges or two falling edges of the horizontal synchronization signal. The frequency of the horizontal synchronization signal is calculated based on the number of samplings and the sampling frequency f, and n times the calculated frequency (where n is a natural number) is output as the clock signal to the power supply circuit (11). when not detect the horizontal synchronization signal, the power supply circuit (11) outputting to the characteristics and to the ruby Deo signal processing device a default frequency that is stored in advance as the clock signal.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009271367A JP5712482B2 (en) | 2009-11-30 | 2009-11-30 | VIDEO SIGNAL PROCESSING DEVICE AND ELECTRONIC DEVICE HAVING VIDEO SIGNAL PROCESSING DEVICE |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009271367A JP5712482B2 (en) | 2009-11-30 | 2009-11-30 | VIDEO SIGNAL PROCESSING DEVICE AND ELECTRONIC DEVICE HAVING VIDEO SIGNAL PROCESSING DEVICE |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2011114766A JP2011114766A (en) | 2011-06-09 |
| JP5712482B2 true JP5712482B2 (en) | 2015-05-07 |
Family
ID=44236746
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009271367A Expired - Fee Related JP5712482B2 (en) | 2009-11-30 | 2009-11-30 | VIDEO SIGNAL PROCESSING DEVICE AND ELECTRONIC DEVICE HAVING VIDEO SIGNAL PROCESSING DEVICE |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5712482B2 (en) |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6160591A (en) * | 1997-09-19 | 2000-12-12 | Sony Corporation | Apparatus and method of providing switching frequency synchronization |
| JP3611293B2 (en) * | 1999-02-24 | 2005-01-19 | キヤノン株式会社 | Electron beam apparatus and image forming apparatus |
| JP3565105B2 (en) * | 1999-08-26 | 2004-09-15 | セイコーエプソン株式会社 | Receiving device and television receiver |
| JP2003005715A (en) * | 2001-06-18 | 2003-01-08 | Matsushita Electric Ind Co Ltd | Display device and method for supplying power source, and application equipment for image display |
| JP2004187152A (en) * | 2002-12-05 | 2004-07-02 | Sharp Corp | Video display device with switching power source |
| JP4646187B2 (en) * | 2004-02-12 | 2011-03-09 | 東北パイオニア株式会社 | Light emitting display device and drive control method thereof |
| JP2005274742A (en) * | 2004-03-23 | 2005-10-06 | Mitsubishi Electric Corp | Power unit for video display equipment |
| WO2007000997A1 (en) * | 2005-06-29 | 2007-01-04 | Rohm Co., Ltd. | Video signal processing circuit and electronic device with such video signal processing circuit mounted therein |
-
2009
- 2009-11-30 JP JP2009271367A patent/JP5712482B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2011114766A (en) | 2011-06-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4182124B2 (en) | Image display device, dot clock phase adjustment circuit, and clock phase adjustment method | |
| JP2007295096A (en) | Device and method for generating synchronization signal, and digital camera | |
| JPWO2010044301A1 (en) | Lighting control method, clock generation method, clock generation circuit, light source control circuit, and display device | |
| JP2007178709A (en) | Image display apparatus | |
| JP2009081684A (en) | Flicker reduction device | |
| JP5712482B2 (en) | VIDEO SIGNAL PROCESSING DEVICE AND ELECTRONIC DEVICE HAVING VIDEO SIGNAL PROCESSING DEVICE | |
| CN100527785C (en) | Display synchronization signal generation apparatus in digital broadcast receiver and decoder | |
| JP5697376B2 (en) | Signal processing device | |
| US7450178B2 (en) | Display synchronization signal generator in digital broadcast receiver | |
| JP5972030B2 (en) | Signal processing device | |
| US7327401B2 (en) | Display synchronization signal generation apparatus and method in analog video signal receiver | |
| JP4666393B2 (en) | Timing clock generation device, data processing device, and timing clock generation method | |
| JP2004144842A (en) | Matrix type display device and method of automatic adjustment of sampling clock in matrix type display device | |
| JP2011164356A (en) | Display device and display method | |
| JP2002112067A (en) | Synchronous signal generation circuit | |
| JP5121164B2 (en) | Display device | |
| JP2009177575A (en) | Reference clock signal generation device | |
| JP4757690B2 (en) | PLL system and in-vehicle television system | |
| JP3575677B2 (en) | Video signal processing device | |
| JP2001013944A (en) | Sampling clock generating device, storage medium stored with control program for generation of sampling clock | |
| US7432982B2 (en) | OSD insert circuit | |
| JP2002006823A (en) | Display device | |
| KR20070089272A (en) | Image processing apparatus for camera and method of managing clock thereof | |
| JP2010219756A (en) | Signal processor | |
| JP4729124B2 (en) | Display panel driving apparatus and display panel driving method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120307 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130827 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131001 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131127 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140513 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140709 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150210 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150223 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 5712482 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |