JP5690228B2

JP5690228B2 - 裏面照射型固体撮像素子及びそれを備えた撮像装置

Info

Publication number: JP5690228B2
Application number: JP2011138353A
Authority: JP
Inventors: 俊希新井
Original assignee: Japan Broadcasting Corp
Current assignee: Japan Broadcasting Corp
Priority date: 2011-06-22
Filing date: 2011-06-22
Publication date: 2015-03-25
Anticipated expiration: 2031-06-22
Also published as: JP2013008711A

Description

本発明は、基板の裏面側から照射される光信号を電気信号に変換する裏面照射型固体撮像素子及びそれを備えた撮像装置に関する。

従来より、光信号を電気信号に変換することができる固体撮像素子の開発が行われている。固体撮像素子は、画素を微細化し多画素化することにより高精細な映像や画像が得られることから、画素は微細化され続けてきた。画素を微細化すると光電変換部の面積が小さくなり、感度が低下するという弊害が生じる。そこで、感度低下に対する対策として、マイクロレンズの搭載、ノイズの低減、導波路構造の導入、裏面照射構造の導入など、様々な方法が試みられてきた。

ここで、裏面照射構造は、チップの電極等が配置された面（表面）とは反対側の面（裏面）を光の照射面とすることで、開口率を１００％にすることができる構造である。この構造を有する固体撮像素子は裏面照射型個体撮像素子として知られている（特許文献１参照）。

また、裏面照射型構造においては、素子の裏面側で発生した信号電荷を素子の表面側の電荷集積部に速く移動させることが重要である。これを実現することができる構造として、エピタキシャル成長法によって形成された、ｎ型及びｐ型の半導体層が積層された構造（以下「ｎｐ二重エピタキシャル構造」という。）における不純物濃度等に関する発明がなされている（特許文献２、３参照）。

しかしながら、ｎｐ二重エピタキシャル構造では、素子の端面にｎｐ接合が露出するのでｎ型及びｐ型の半導体層に逆方向電圧を印加したとき素子の端面で電子正孔対が発生し大きなリーク電流が流れ、そのうちの電子が画素部に混入してノイズを発生させることが懸念されていた。これに対する対策として、素子切断面をｐ型半導体で覆う構造が提案されている（特許文献４、５参照）。

特開平９−３３１０５２号公報特開２００６−１２１０５８号公報特開２０１０−２８３２３２号公報特開２００８−１７７４８５号公報特開２０１０−２３９００５号公報

しかしながら、特許文献４、５に開示されたものは、薄片化した基板の端面にボロンのイオン注入をして局所的にレーザアニールで活性化するという特別なプロセスを追加したものであった。そのため、特許文献４、５に開示されたものでは、薄片化した基板を１枚ずつ取り扱う必要があり、作製が困難であるという課題があった。

本発明は、従来の課題を解決するためになされたものであり、従来の素子の作製プロセスに特別なプロセスを追加することなく、端面で発生した電子が画素部に混入することによって生じるノイズを低減することができる裏面照射型固体撮像素子及びそれを備えた撮像装置を提供することを目的とする。

本発明の裏面照射型固体撮像素子は、半導体基板の１つの面側に二次元アレイ状に配列形成された複数の画素部を有し、前記半導体基板の他の面側からｐ^＋半導体層、ｐ⁻半導体層及びｎ⁻半導体層が順次形成されたエピタキシャル構造の裏面照射型固体撮像素子であって、前記複数の画素部が形成された画素領域から前記半導体基板の端面に向かって前記画素領域を順次囲むｐウエル、ｎガードリング及びｐガードリングが形成され、前記ｐウエル、前記ｎガードリング及び前記ｐガードリングのそれぞれに電圧を印加するｐウエル端子、ｎガードリング端子及びｐガードリング端子と、前記ｐ ^＋半導体層に電圧を印加する裏面端子とを有し、各端子に印加される電圧が、ｎガードリング端子電圧＞ｐウエル端子電圧≧ｐガードリング端子電圧≧裏面端子電圧の関係である構成を有している。

この構成により、本発明の裏面照射型固体撮像素子は、複数の画素部が形成された画素領域から半導体基板の端面に向かって画素領域を順次囲むｐウエル、ｎガードリング及びｐガードリングが形成された構造なので、従来の素子の作製プロセスに特別なプロセスを追加することなく、製造することができる。また、この構成により、本発明の裏面照射型固体撮像素子は、端面で発生した電子の画素部混入を防止するので、端面で発生した電子が画素部に混入することによって生じるノイズを低減することができる。

また、この構成により、本発明の裏面照射型固体撮像素子は、端面で発生した電子が画素部に混入することによって生じるノイズを低減することができる。

本発明の撮像装置は、裏面照射型固体撮像素子と、前記裏面照射型固体撮像素子を駆動する駆動回路と、前記裏面照射型固体撮像素子の複数の画素部からの信号を処理して映像信号を出力する信号処理回路とを備えた構成を有している。

この構成により、本発明の撮像装置は、裏面照射型固体撮像素子を備えるので、従来のものよりもノイズを低減した映像信号を得ることができる。

本発明は、従来の素子の作製プロセスに特別なプロセスを追加することなく、端面で発生した電子が画素部に混入することによって生じるノイズを低減することができるという効果を有する裏面照射型固体撮像素子及びそれを備えた撮像装置を提供することができるものである。

本発明に係る裏面照射型固体撮像素子の一実施形態における模式的な平面図である。本発明に係る裏面照射型固体撮像素子の一実施形態における端部の模式的な断面図である。本発明に係る裏面照射型固体撮像素子の一実施形態において、図２に示した断面での電位分布及び電荷転送のシミュレーション結果を示す図である。本発明に係る裏面照射型固体撮像素子の一実施形態において、各点の電位を模式的に示す図である。本発明に係る撮像装置の一実施形態におけるブロック構成図である。

以下、本発明の実施形態について図面を用いて説明する。なお、本発明に係る裏面照射型固体撮像素子を、ＣＣＤ（Charge Coupled Device）を有する撮像素子に適用した例を挙げて説明する。

まず、本発明に係る裏面照射型固体撮像素子の一実施形態における構成について図１及び図２に基づき説明する。図１は、本実施形態における裏面照射型固体撮像素子１００の平面模式図である。図２は、図１に示した線分Ｓ−Ｓにおける裏面照射型固体撮像素子１００の端部の断面模式図である。

図１、図２に示すように、本実施形態における裏面照射型固体撮像素子１００は、複数の画素部１０、画素領域２０、ｐウエル３０、ｎガードリング４０、ｐガードリング５０、酸化膜６０、光電変換部８０を有する。また、裏面照射型固体撮像素子１００は、複数の画素部１０が形成された側である半導体基板の表面１０１、光を入射する裏面１０２を有する。さらに、裏面照射型固体撮像素子１００は、素子の外縁である４つの端面１０３〜１０６を有する。

ここで、図２にはＸ軸及びＺ軸が図示されている。Ｘ軸の原点は、端面１０３から画素領域２０側に向かって１００μｍの位置である。Ｚ軸の原点は、素子表面側のシリコンとシリコン酸化膜の境界である。

複数の画素部１０は、半導体基板の１つの面（表面）１０１側に設けられた画素領域２０に二次元アレイ状に配列されて形成されている。複数の画素部１０は、それぞれ、ＣＣＤ転送路１１と、転送ゲート電極１２とを備えている。

画素領域２０から各端面１０３〜１０６に向かって、画素領域２０を囲むように、ｐウエル３０、ｎガードリング４０及びｐガードリング５０が順次形成されている。

ｐウエル３０にはｐウエル端子３１が設けられている。ｎガードリング４０にはｎガードリング端子４１が設けられている。ｐガードリング５０にはｐガードリング端子５１が設けられている。

半導体基板の表面１０１側には、ｐウエル端子３１の配線３２、ｎガードリング端子４１の配線４２、ｐガードリング５０の配線５２が、画素領域２０から各端面１０３〜１０６に向かって、画素領域２０を囲むように形成されている。

酸化膜６０は、ｐウエル３０、ｎガードリング４０及びｐガードリング５０の上面に形成されている。

光電変換部８０は、半導体基板の他の面（裏面）１０２側から、ｐ^＋半導体層７０、ｐ⁻半導体層７２及びｎ⁻半導体層７３が順次形成された構成を有する。これら各層は、エピタキシャル成長法によって形成されたものである。ｐ^＋半導体層７０には裏面端子７１が設けられている。

次に、前述の構成において、各端子に電圧を印加したとき、端面１０３に発生する電子の動きについて説明する。

検討結果によれば、各端子に印加する電圧としては、例えば、ｐウエル端子３１には８Ｖ、ｐガードリング端子５１には０Ｖ、ｎガードリング端子４１には２７Ｖ、裏面端子７１には０Ｖが好ましい。ここで、ｐガードリング端子５１の印加電圧はｐウエル端子３１の印加電圧以下で裏面端子７１の印加電圧以上であればよい。また、ｎガードリング端子４１の印加電圧はｐウエル端子３１及びｐガードリング端子５１の各印加電圧よりも大きければよい。すなわち、各端子に印加される電圧が、［数１］の関係を有することが好ましい。

［数１］
ｎガードリング端子電圧＞ｐウエル端子電圧≧ｐガードリング端子電圧≧裏面端子電圧

なお、裏面端子７１の印加電圧はｐガードリング端子５１の印加電圧以下で負電圧であってもよいが、両者間の電位差が大きくなることは好ましくない。

［数１］に示した関係を有する印加電圧を各端子に印加した状態で、図２に示した端面１０３側の、ｐ⁻半導体層７２とｎ⁻半導体層７３との接合面の点Ｐ１で電子と正孔の対が発生すると、電子及び正孔は次のように移動する。点Ｐで発生した正孔は、経路Ｑに沿って、裏面端子７１に向かって移動する。一方、点Ｐで発生した電子は、経路Ｒに沿って、ｎガードリング４０に向かって移動する。

ここで、電子の移動について、計算機によるシミュレーション結果に基づき、図３を用いて説明する。図３は、図２に示した裏面照射型固体撮像素子１００の断面における電位分布及び電荷転送のシミュレーション結果を示している。このシミュレーション結果は、図２に示した各端子に前述の電圧、すなわち、ｐウエル端子３１に８Ｖ、ｐガードリング端子５１に０Ｖ、ｎガードリング端子４１に２７Ｖ、裏面端子７１に０Ｖを印加した場合の結果である。

電位分布図における各線は等電位線を表している。電荷転送のシミュレーション結果（点線）は、キャリアが電子の場合のみを計算して表している。電子は、電界強度が最大となる方向に加速されるため、統計的には等電位線に対して垂直な方向に移動する。したがって、図３に示すように、点Ｐ１で発生した電子は、まず、等電位線に対して垂直な方向である図中上側に進み、点Ｐ２に達した後、点Ｐ２から等電位線に対して垂直な方向である経路Ｒに沿って進み、到着位置である点Ｐ３に移動する。この点Ｐ３は、ｎガードリング４０内の一点である。

図３に示したシミュレーション結果によれば、端面１０３の点Ｐ１において発生した電子が、画素部１０に混入することはなく、点Ｐ１で発生した全ての電子が点Ｐ３に移動することとなる。したがって、裏面照射型固体撮像素子１００は、端面１０３で発生した電子による、画素部１０でのノイズ発生を防止することができる。

次に、図４（ａ）、（ｂ）は、図２に示した裏面照射型固体撮像素子１００の断面における各点（Ａ〜Ｆ）を結んだ線上の電位を模式的に示す図である。図４（ｂ）は、電子のエネルギーに対する電位を示しており、図中の上方が低い電位、下方が高い電位を表している。

図４（ｂ）において、点Ａは裏面端子７１の電位を表し、この電位は０Ｖである。点Ｂはｎ⁻半導体層７３の電位を表している。この点Ｂは空乏化しており電位は３Ｖ程度である。点Ｃはｐガードリング端子５１の電位を表し、この電位は０Ｖである。点Ｄはｎガードリング端子４１の電位を表し、この電位は２７Ｖである。点Ｅはｐウエル端子３１の電位を表し、この電位は８Ｖである。点Ｆは電子正孔対の発生位置の電位を表している。この点Ｆで発生した電子は、エネルギーの低い方、すなわち点Ｆから点Ｂを経て点Ｄに移動する。ここで、点Ｄから点Ｅへは電位の障壁があるので、電子は点Ｄから点Ｅには移動しない。したがって、点Ｆで発生した電子は、画素部１０に混入せず、画素部１０においてノイズを発生させない。

なお、以上の説明では、端面１０３で発生する電子を例に挙げたが、裏面照射型固体撮像素子１００は、他の端面１０４〜１０６において発生する電子に対しても同様の効果が得られる。

図１及び図２に示した画素領域２０の周囲の各配線及び各端子の構造は、従来のＣＣＤ作製プロセスにおいてレイアウトを一部追加することで実現することができ、裏面照射型固体撮像素子１００は、新たに特別な追加プロセスを必要としない。また、ｐウエル端子３１、ｎガードリング端子４１及びｐガードリング端子５１の各端子に電位を与える回路は、従来の駆動回路に端子数を増やすことで実現することができ、裏面照射型固体撮像素子１００は、特別な駆動回路を必要としない。したがって、裏面照射型固体撮像素子１００は、従来の作製方法をそのまま適用し、設計に新規構造を一部追加するだけで効果が得られる。以下、本実施形態における裏面照射型固体撮像素子１００の作製方法の一例について具体的に説明する。

はじめに、裏面照射型固体撮像素子１００の作製に使用するｎｐ二重エピタキシャル構造基板を作製する。このｎｐ二重エピタキシャル構造基板の作製方法は、例えば、前述の特許文献３に記載されており、公知であるので説明を省略する。

次に、ｎｐ二重エピタキシャル構造基板の表面側に、ｐウエル３０をイオン注入と活性化アニールにより形成する。イオン種にはボロンを使用する。ｐガードリング５０のウエルも、マスクレイアウトに同部位のレイアウトを追加することにより、ｐウエル３０を形成すると同時に同じプロセスで形成することができる。

次に、ＣＣＤ転送路１１をイオン注入と活性化アニールにより形成する。イオン種にはヒ素又はリンを使用する。ｎ型層のＣＣＤ転送路１１とｎガードリング４０のパターンをマスクに描画することにより、ＣＣＤ転送路１１の形成と同じ工程でｎガードリング４０のｎ型層も同時に形成することができる。

次に、ｐウエル３０及びｐガードリング５０のコンタクトのための濃いドーピング層を形成する。ｐウエル３０及びｐガードリング５０の濃いドーピングのためのパターンをマスクに描画することにより、両者は同じ工程で同時に形成することができる。そして、表面酸化、転送ゲート電極１２の形成、酸化膜６０の堆積を行う。

次に、例えばフォトリソグラフィ法とエッチング法とを組み合わせて酸化膜６０をパターニングし、ｐウエル端子３１、ｐガードリング端子５１を形成するためのコンタクトホールを酸化膜６０に設け、引き続きｎガードリング端子４１を形成するためのコンタクトホールを酸化膜６０に設ける。そして、ｐウエル端子３１、ｎガードリング端子４１及びｐガードリング端子５１の各配線とパッドを形成する。素子の各部位が形成された後、ウエハをブレードダイシングにより切断し、１枚ずつのチップとする。すなわち、素子の外周はブレードダイシングによる切断加工によって形成される。

次に、裏面薄片化工程として、素子を研磨により２００μｍ程度の厚さにした後、画素部１０を開け、その周囲を隠すようなシールドを設け、選択エッチングによりｐ^＋半導体層７０を取り除いていく。ｐ型濃度が下がり始めると選択エッチングがストップするので、平坦な鏡面の裏面１０２が得られる。その後、裏面１０２の周囲部分に裏面端子７１を形成する。

以上のプロセスにより、画素部１０に発生するノイズを抑制する裏面照射型固体撮像素子１００を形成することができる。この構造は、従来の裏面照射型固体撮像素子の作製プロセスを変更することなく、ｎガードリング４０及びｐガードリング５０のレイアウトを従来のマスクレイアウトに追加することにより実現することができる。したがって、裏面照射型固体撮像素子１００は、大量生産にも容易に対応することができる。

以上のように、本実施形態における裏面照射型固体撮像素子１００は、複数の画素部１０が形成された画素領域２０から各端面１０３〜１０６に向かって画素領域２０を順次囲むｐウエル３０、ｎガードリング４０及びｐガードリング５０が形成された構造なので、従来の素子の作製プロセスに特別なプロセスを追加することなく、製造することができる。また、この構成により、本発明の裏面照射型固体撮像素子１００は、各端面１０３〜１０６で発生した電子が画素部１０に混入することを防止できるので、各端面１０３〜１０６で発生した電子が画素部１０に混入することによって生じるノイズを低減することができる。

本実施形態における裏面照射型固体撮像素子１００は、例えばデジタルカメラ、デジタルビデオカメラ等の撮影装置に適用することができる。以下、本実施の形態における裏面照射型固体撮像素子１００を有する撮像装置について図５を用いて説明する。図５は、本実施の形態における撮像装置を示すブロック構成図である。

図５に示すように、本実施の形態における撮像装置２００は、撮像部２１０、駆動回路２２０、アナログ信号処理部２０１、アナログデジタル変換（以下「ＡＤ変換」という。）部２０２、デジタル信号処理部２０３、映像信号メモリ２０４、表示部２０５を備えている。撮像部２１０は、レンズ２１１、裏面照射型固体撮像素子１００を備えている。駆動回路２２０は、電圧印加部２２１、駆動クロック出力部２２２を備えている。

なお、アナログ信号処理部２０１及びデジタル信号処理部２０３は、本発明に係る信号処理回路を構成する。また、図示を省略したが、撮像装置２００は、プログラムに基づいて装置全体の制御を行う制御部を有する。

裏面照射型固体撮像素子１００は、図１、図２に示した構成を有しており、ｐウエル端子３１、ｎガードリング端子４１及びｐガードリング端子５１は、前述の［数１］に示した関係を有する各電圧を電圧印加部２２１から入力する。

また、裏面照射型固体撮像素子１００に設けられたＣＣＤ転送路１１及び転送ゲート電極１２は、信号電荷の転送を制御する駆動クロックを駆動クロック出力部２２２から入力する。

前述の構成により、裏面照射型固体撮像素子１００は、レンズ２１１を通過した光信号を複数の画素部１０で受光し、受光信号をアナログ信号処理部２０１に出力する。

アナログ信号処理部２０１は、撮像部２１０から出力されるアナログ信号を自動利得調整（ＡＧＣ）や相関二重サンプリング処理等のアナログ信号処理を行って、ＡＤ変換部２０２に出力する。

ＡＤ変換部２０２は、アナログ信号処理部２０１が出力するアナログ信号をデジタル信号に変換し、デジタル信号処理部２０３に出力する。

デジタル信号処理部２０３は、補間処理やホワイトバランス補正、ＲＧＢ／ＹＣ変換処理等のデジタル信号処理を行って、映像信号メモリ２０４に出力する。

映像信号メモリ２０４は、デジタル信号処理部２０３からのデジタル値の映像信号を入力して記憶するとともに、表示部２０５及び外部装置（図示省略）に映像信号を出力する。

表示部２０５は、例えば、映像信号出力装置や液晶ディスプレイで構成され、映像信号メモリ２０４が記憶した映像信号を表示する。

以上のように、撮像装置２００は、画素部１０に生じるノイズを低減することができる裏面照射型固体撮像素子１００を具備することにより、従来のものよりもノイズを低減した映像信号を得ることができる。

なお、前述の実施形態において、本発明に係る裏面照射型固体撮像素子をＣＣＤ型の撮像素子に適用した例を挙げて説明したが、本発明はこれに限定されるものではなく、例えばＣＭＯＳ(Complementary Metal-Oxide-Semiconductor)型の撮像素子に適用することもできる。

１０画素部
１１ＣＣＤ転送路
１２転送ゲート電極
２０画素領域
３０ｐウエル
３１ｐウエル端子
３２ｐウエル端子の配線
４０ｎガードリング
４１ｎガードリング端子
４２ｎガードリング端子の配線
５０ｐガードリング
５１ｐガードリング端子
５２ｐガードリング端子の配線
６０酸化膜
７０ｐ^＋半導体層
７１裏面端子
７２ｐ⁻半導体層
７３ｎ⁻半導体層
８０光電変換部
１００裏面照射型固体撮像素子
１０１表面（１つの面）
１０２裏面（他の面）
１０３〜１０６端面
２００撮像装置
２０１アナログ信号処理部（信号処理回路）
２０２ＡＤ変換部
２０３デジタル信号処理部（信号処理回路）
２０４映像信号メモリ
２０５表示部
２１０撮像部
２１１レンズ
２２０駆動回路
２２１電圧印加部
２２２駆動クロック出力部

Claims

半導体基板の１つの面側に二次元アレイ状に配列形成された複数の画素部を有し、前記半導体基板の他の面側からｐ^＋半導体層、ｐ⁻半導体層及びｎ⁻半導体層が順次形成されたエピタキシャル構造の裏面照射型固体撮像素子であって、
前記複数の画素部が形成された画素領域から前記半導体基板の端面に向かって前記画素領域を順次囲むｐウエル、ｎガードリング及びｐガードリングが形成され、
前記ｐウエル、前記ｎガードリング及び前記ｐガードリングのそれぞれに電圧を印加するｐウエル端子、ｎガードリング端子及びｐガードリング端子と、
前記ｐ ^＋半導体層に電圧を印加する裏面端子とを有し、
各端子に印加される電圧が、ｎガードリング端子電圧＞ｐウエル端子電圧≧ｐガードリング端子電圧≧裏面端子電圧の関係であることを特徴とする裏面照射型固体撮像素子。
請求項１に記載の裏面照射型固体撮像素子と、
前記裏面照射型固体撮像素子を駆動する駆動回路と、
前記裏面照射型固体撮像素子の複数の画素部からの信号を処理して映像信号を出力する信号処理回路とを備えたことを特徴とする撮像装置。