JP5689282B2 - 行列をｓｉｍｄマルチコア・プロセッサ・アーキテクチャ上で転置するためのコンピュータ実装方法、コンピュータ可読ストレージ媒体及びシステム - Google Patents

行列をｓｉｍｄマルチコア・プロセッサ・アーキテクチャ上で転置するためのコンピュータ実装方法、コンピュータ可読ストレージ媒体及びシステム Download PDF

Info

Publication number
JP5689282B2
JP5689282B2 JP2010243281A JP2010243281A JP5689282B2 JP 5689282 B2 JP5689282 B2 JP 5689282B2 JP 2010243281 A JP2010243281 A JP 2010243281A JP 2010243281 A JP2010243281 A JP 2010243281A JP 5689282 B2 JP5689282 B2 JP 5689282B2
Authority
JP
Japan
Prior art keywords
matrix
simd
rows
segment
row
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010243281A
Other languages
English (en)
Other versions
JP2011100452A (ja
JP2011100452A5 (ja
Inventor
マカリスター、ジェフリー・エス
ラミレス、ネルソン
マリンズ、ティモシー・ジェイ
ブランスフォード、マーク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2011100452A publication Critical patent/JP2011100452A/ja
Publication of JP2011100452A5 publication Critical patent/JP2011100452A5/ja
Application granted granted Critical
Publication of JP5689282B2 publication Critical patent/JP5689282B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
    • G06F17/10—Complex mathematical operations
    • G06F17/14—Fourier, Walsh or analogous domain transformations, e.g. Laplace, Hilbert, Karhunen-Loeve, transforms
    • G06F17/141—Discrete Fourier transforms
    • G06F17/142—Fast Fourier transforms, e.g. using a Cooley-Tukey type algorithm
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/76—Arrangements for rearranging, permuting or selecting data according to predetermined rules, independently of the content of the data
    • G06F7/78—Arrangements for rearranging, permuting or selecting data according to predetermined rules, independently of the content of the data for changing the order of data flow, e.g. matrix transposition or LIFO buffers; Overflow or underflow handling therefor
    • G06F7/785—Arrangements for rearranging, permuting or selecting data according to predetermined rules, independently of the content of the data for changing the order of data flow, e.g. matrix transposition or LIFO buffers; Overflow or underflow handling therefor having a sequence of storage locations each being individually accessible for both enqueue and dequeue operations, e.g. using a RAM
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2207/00—Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F2207/38—Indexing scheme relating to groups G06F7/38 - G06F7/575
    • G06F2207/3804—Details
    • G06F2207/3808—Details concerning the type of numbers or the way they are handled
    • G06F2207/3828—Multigauge devices, i.e. capable of handling packed numbers without unpacking them

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Data Mining & Analysis (AREA)
  • General Engineering & Computer Science (AREA)
  • Algebra (AREA)
  • Databases & Information Systems (AREA)
  • Software Systems (AREA)
  • Discrete Mathematics (AREA)
  • Complex Calculations (AREA)
  • Image Processing (AREA)

Description

本発明は、マルチコア・プロセッサ・アーキテクチャ上で効率的な高速フーリエ変換（ＦＦＴ）を実行することに係り、さらに詳細に説明すれば、ＳＩＭＤマルチコア・プロセッサ・アーキテクチャ上の効率的なＦＦＴに適合した形式（format）で配列データを転置することに係る。
現に利用可能な幾つかのプロセッサは、「単一命令複数データ」（ＳＩＭＤ）拡張命令セットをサポートする。ＳＩＭＤは、単一命令が複数のデータ項目について並列に動作することを示す。例えば、１つの「加算」ＳＩＭＤ命令は、８つの１６ビット値を並列に加算することができる。すなわち、この加算動作（単一動作）は、単一のクロック・サイクル中に、互いに異なる８セットのデータ値（複数データ）について実行される。一般に、これらのデータ値は、一のベクトルの複数の要素として供給される。従って、ＳＩＭＤ処理は、ベクトル処理と呼ばれることもある。ＳＩＭＤ命令は、単一命令の一部として複数の動作を実行することにより、実行速度を著しく増加させる。ＳＩＭＤ拡張命令セットの周知の例は、マルチメディア処理用の拡張命令セットであるＭＭＸ、ストリーミングＳＩＭＤ拡張命令セットであるＳＳＥ及びベクトル演算用の拡張命令セットであるＶＭＸを含む。
ＳＩＭＤマルチコア・プロセッサ上で高速フーリエ変換（ＦＦＴ）を効率的に計算することは、困難であることが分かった。サイズが大きな１次元ＦＦＴ（１ＤＦＦＴ）については、処理対象の独立データ・ブロックがより大きなグループになることに起因して、より高度の並列性（parallelism）を得ることができる。しかし、１ＤＦＦＴは、複雑さＯ（Ｎ ｌｏｇ Ｎ）を有する、基本的に再帰的なアルゴリズムである。従って、サイズがより小さい１ＤＦＦＴについては、単一行の並列性は非常に小さい。さらに、ＦＦＴを実行するための現在のライブラリは、比較的小さな配列データ上で実行されるＦＦＴ(例えば、２５６×２５６ピクセル、５１２×５１２ピクセル又は１０２４×１０２４ピクセルのイメージ・サイズ上で実行されるＦＦＴ）に適合していない。より大きなサイズの１ＤＦＦＴから或る程度のＳＩＭＤ並列性が抽出されるが、より小さなサイズについては、行内アルゴリズムのごく小さな並列性が抽出されるに過ぎない。さらに、マルチコアＦＦＴ用の現在のライブラリは、独立型であるために、計算−動作−入力／出力（ＩＯ）の最適化に必要とされる作業の機能的なパイプライン処理を可能にしない。
本発明の１つの実施形態は、 行列をＳＩＭＤマルチコア・プロセッサ・アーキテクチャ上で転置するためのコンピュータ実装方法に向けられている。このコンピュータ実装方法は、
（ａ）第１形式の行列ＭをＳＩＭＤ形式の行列Ｓに変換するステップを有し、
前記ＳＩＭＤ形式は、前記ＳＩＭＤマルチコア・プロセッサ・アーキテクチャ上の複数のコアの各々が前記行列Ｍ内の一の行上で１ＤＦＦＴ動作を並列に実行することを可能にするように構成され、
（ｂ）前記行列Ｓの各要素からＳＩＭＤ形式の前記行列Ｍの転置内の一の要素へのマッピングを検索するステップを有し、
前記マッピングは、前記行列Ｍの転置用の前記行列ＳのＳＩＭＤ形式を保存するように定義され、
（ｃ）前記検索されたマッピングに基づき、ＳＩＭＤ転置行列Ｔを生成するステップを有し、
前記ＳＩＭＤ転置行列Ｔは、前記ＳＩＭＤマルチコア・プロセッサ・アーキテクチャ上の複数のコアの各々が前記行列Ｍ内の転置された一の行上で１ＤＦＦＴ動作を並列に実行することを可能にするように構成される。
本発明の他の実施形態は、行列をＳＩＭＤマルチコア・プロセッサ・アーキテクチャ上で転置するように構成されたアプリケーション・プログラムを格納するコンピュータ可読ストレージ媒体に向けられている。前記アプリケーション・プログラムは、
（ａ）第１形式の行列ＭをＳＩＭＤ形式の行列Ｓに変換するステップを実行し、
前記ＳＩＭＤ形式は、前記ＳＩＭＤマルチコア・プロセッサ・アーキテクチャ上の複数のコアの各々が前記行列Ｍ内の一の行上で１ＤＦＦＴ動作を並列に実行することを可能にするように構成され、
（ｂ）前記行列Ｓの各要素からＳＩＭＤ形式の前記行列Ｍの転置内の一の要素へのマッピングを検索するステップを実行し、
前記マッピングは、前記行列Ｍの転置用の前記行列ＳのＳＩＭＤ形式を保存するように定義され、
（ｃ）前記検索されたマッピングに基づき、ＳＩＭＤ転置行列Ｔを生成するステップを実行し、
前記ＳＩＭＤ転置行列Ｔは、前記ＳＩＭＤマルチコア・プロセッサ・アーキテクチャ上の複数のコアの各々が前記行列Ｍ内の転置された一の行上で１ＤＦＦＴ動作を並列に実行することを可能にするように構成される。
本発明のさらに他の実施形態は、ＳＩＭＤマルチコア・プロセッサと、行列をＳＩＭＤマルチコア・プロセッサ・アーキテクチャ上で転置するように構成されたアプリケーション・プログラムを保持するメモリとを備えるシステムに向けられている。前記アプリケーション・プログラムは、
（ａ）第１形式の行列ＭをＳＩＭＤ形式の行列Ｓに変換するステップを実行し、
前記ＳＩＭＤ形式は、前記ＳＩＭＤマルチコア・プロセッサ・アーキテクチャ上の複数のコアの各々が前記行列Ｍ内の一の行上で１ＤＦＦＴ動作を並列に実行することを可能にするように構成され、
（ｂ）前記行列Ｓの各要素からＳＩＭＤ形式の前記行列Ｍの転置内の一の要素へのマッピングを検索するステップを実行し、
前記マッピングは、前記行列Ｍの転置用の前記行列ＳのＳＩＭＤ形式を保存するように定義され、
（ｃ）前記検索されたマッピングに基づき、ＳＩＭＤ転置行列Ｔを生成するステップを実行し、
前記ＳＩＭＤ転置行列Ｔは、前記ＳＩＭＤマルチコア・プロセッサ・アーキテクチャ上の複数のコアの各々が前記行列Ｍ内の転置された一の行上で１ＤＦＦＴ動作を並列に実行することを可能にするように構成される。
本発明は、ＳＩＭＤマルチコア・プロセッサ・アーキテクチャ上で配列データを転置することができるという効果を奏する。また、本発明は、通常のデータ形式を有する行列の複数の列上で動作するように、行方向（row-wise）アルゴリズムを修正なしでＳＩＭＤ転置行列に適用することができるという効果を奏する。
本発明の１つの実施形態に従った、配列データをＳＩＭＤマルチコア・プロセッサ・アーキテクチャ上で転置するためのシステムを示すブロック図である。 本発明の１つの実施形態に従った、４×４の行列上で２Ｄ ＦＦＴを実行するためのデータ・フローを示す図である。 本発明の１つの実施形態に従った、４ウェイのＳＩＭＤ形式を有する８×８の行列上でＳＩＭＤ転置を実行するためのデータ・フローを示す図である。 本発明の１つの実施形態に従った、行列の複数のセグメントを同時に転置するためのデータ・フローを示す図である。 本発明の１つの実施形態に従った、行列の複数のサブディビジョンを同時に転置するためのデータ・フローを示す図である。 本発明の１つの実施形態に従った、ＳＩＭＤマルチコア・プロセッサ・アーキテクチャ上で効率的なＦＦＴを実行するための方法を示すフローチャートである。 本発明の１つの実施形態に従った、ＳＩＭＤ形式のデータを転置するための方法を示すフローチャートである。 本発明の１つの実施形態に従った、ＳＩＭＤ転置機構の諸コンポーネントを示すブロック図である。
本発明の諸実施形態は、ＳＩＭＤマルチコア・プロセッサ・アーキテクチャ上の効率的な多次元ＦＦＴに適合した形式で配列データを転置するための技術を提供する。配列データは、行優先順序（row-major order）で格納された多次元配列からＳＩＭＤ形式に変換される。ＳＩＭＤ形式に変換されたデータは、複数ブロックのシーケンスを含み、その各ブロックは、ＳＩＭＤベクトル・プロセッサが複数の行（ｒ行）上で同時に動作するように、ｒ行からのデータをインターリーブする。すなわち、単一のベクトル命令は、一度にｒ個の行要素（各行から１つずつ）を処理する。その結果、より小さなサイズの１ＤＦＦＴの実行は、マルチコア・プロセッサ内で最適化される。より小さなサイズの１Ｄ（１次元）ＦＦＴの例は、２５６×２５６、５１２×５１２、１０２４×１０２４及び２０４８×２０４８の行列上で実行されるＦＦＴを含む。
より小さなサイズの１ＤＦＦＴについての単一行の並列性を増加させるために、本発明の諸実施形態が提供するＳＩＭＤデータ構造は、複数の浮動小数点値を同時に処理すべき一のＳＩＭＤベクトル命令を使用するように構成されている。例えば、一のＣｅｌｌＢＥ（CellBroadband Engine）プロセッサは、単一のＳＩＭＤベクトル命令を用いて、４つの単精度浮動小数点値を同時に処理する。このＳＩＭＤデータ構造は、ＣｅｌｌＢＥプロセッサのようなＳＩＭＤマルチコア・プロセッサ上でＦＦＴを処理するように適合化される。さらに、１つの実施形態では、ＦＦＴアルゴリズムは、このＳＩＭＤデータ構造とともに使用するように最適化される。
さらに、より高次元のＦＦＴに必要な諸動作は、このデータ構造を使用して構築される。例えば、イメージ処理の分野では、イメージ・データは、２次元配列として格納される。さらに、２次元配列のデータは、（例えば、Ｃプログラミング言語によって使用される）通常の行優先順序又は（例えば、ＦＯＲＴＲＡＮプログラミング言語によって使用される）列優先順序（column-major order）で格納される。イメージ・ビューアのようなイメージ・データ上で動作するアプリケーションは、イメージ・データが行優先（又は列優先）順序で格納されることを期待する。２次元配列は、イメージ・データをピクセル位置に対応する（ｘ，ｙ）ピクセル形式で格納するのが普通である。
本発明の諸実施形態がその上で動作するデータ構造は、より小さなサイズのＦＦＴ（例えば、ＭＲＩ装置から取り込まれた２５６×２５６、５１２×５１２又は１０２４×１０２４のサイズを有するイメージ内のイメージ・データ）が、ＳＩＭＤマルチコア・プロセッサ・アーキテクチャ上で効率的に処理されることを可能にする。通常の行優先順序で格納されたデータは、複数行ＳＩＭＤ１Ｄ ＦＦＴアルゴリズムに適合したＳＩＭＤデータ形式に変換される。このＳＩＭＤデータ形式を使用するために、ＦＦＴアルゴリズムは、一度にｒ行及び／又はｒ列（例えばｒ＝４）上で標準の基数−２又は基数−４のアルゴリズム（又は他の基数（ｎ）のＦＦＴアルゴリズムの組み合わせ）を実行するように、これを修正することができる。単一の命令を使用して処理される行又は列の数は、プロセッサのＳＩＭＤレジスタ内に配置される浮動小数点データ要素の数に対応する。１２８ビットのＳＩＭＤレジスタについては、ｒ＝４、すなわち、４つの単精度浮動小数点値を当該レジスタ内に配置することができる。
前述のように、本明細書に開示した技術は、ＳＩＭＤ転置動作を定義する。このＳＩＭＤ転置動作は、既にＳＩＭＤ形式を有するデータ（例えば、イメージ）を転置するために使用される。１つの実施形態では、ベクトル複数行ＦＦＴコードがｒ行のグループにおけるデータを一度に処理した後（例えば、４バイトの浮動小数点データ及び１２８ビットのＳＩＭＤレジスタの場合、ｒ＝４）、このデータは、表示のために及び／又はこのデータを行優先順序（又は列優先順序）で受け取ることを期待するアプリケーションによるさらなる処理のために、通常の行優先順序に逆変換される。
以下、本発明の諸実施形態を説明する。しかし、本発明は、本明細書に開示した特定の実施形態に制限されないことを理解されたい。以下で説明する諸特徴及び諸要素の任意の組み合わせは、異なる実施形態に関係するか否かに拘わらず、本発明を実装又は実施するように意図される。さらに、本発明の諸実施形態は、他の可能な解決手段及び／又は従来技術に比べて優れた効果を奏することができるが、所与の実施形態が特定の効果を奏するか否かは、本発明を制限するものではない。従って、以下で説明する諸側面、諸特徴、諸実施形態及び諸効果は、例示であるに過ぎず、請求項において明示的に記載されている場合を除き、請求項に係る発明の制限事項であると見なされない。同様に、「本発明」という用語の使用は、本明細書に開示した任意の発明的主題の一般化として解すべきではなく、請求項において明示的に記載されている場合を除き、請求項に係る発明の制限事項であると見なされるべきではない。
本発明の１つの実施形態は、コンピュータ・システムと関連して使用するためのプログラムとして実装される。かかるプログラムは、（本明細書に開示した方法を含む）諸実施形態の諸機能を定義し、種々のコンピュータ可読ストレージ媒体上に保持される。例えば、コンピュータ可読ストレージ媒体は、（ｉ）情報を永久的に格納するための書き込み不能なストレージ媒体（例えば、ＣＤ−ＲＯＭドライブによって読み取り可能なＣＤ−ＲＯＭディスクのようなコンピュータ内の読み取り専用メモリ装置）と、（ｉｉ）変更可能な情報を格納するための書き込み可能なストレージ媒体（例えば、ディスケット・ドライブ内のフレキシブル・ディスク又はハード・ディスク・ドライブ）とを含む。かかるコンピュータ可読ストレージ媒体は、本発明の諸機能を指令するコンピュータ可読命令を担持する場合、本発明の諸実施形態である。他の媒体は、コンピュータに情報を伝送するための通信媒体を含み、かかる通信媒体は、コンピュータ、電話網、無線通信ネットワーク等を含む。特に、後者の実施形態は、インターネット及び他のネットワークと情報を送受することを含む。かかる通信媒体は、本発明の諸機能を指令するコンピュータ可読命令を搬送する場合、本発明の諸実施形態である。広義には、コンピュータ可読ストレージ媒体及び通信媒体は、本明細書においてコンピュータ可読媒体と称する。
本発明の諸実施形態を実装するために実行される諸ルーチンは、オペレーティング・システム又は特定のアプリケーションの一部、コンポーネント、プログラム、モジュール、オブジェクト又は諸命令のシーケンスとすることができる。本発明のコンピュータ・プログラムは、複数の命令から構成され、そしてこれらの命令は、ネイティブ・コンピュータによって機械可読フォーマット（従って、実行可能な命令）に変換される。また、諸プログラムは、諸変数及び諸データ構造から構成され、その一方又は両方は、当該プログラムに対しローカルに存在するか、メモリ内に存在するか、又はストレージ装置上に存在する。さらに、以下で説明する種々のプログラムは、本発明の特定の実施形態で実装される当該プログラムを使用するアプリケーションに基づいて、これを識別することができる。しかし、以下で使用する任意の特定のプログラム命名法は、便宜上のものであるに過ぎないから、本発明は、かかる命名法によって識別されるか及び／又は暗示される特定のアプリケーション内でのみ使用するように制限されない。
以下、プロセッサ（ＰＰＵ：Power Processor Unit）並びにそのＬ１及びＬ２キャッシュを有するＰＰＥ（Power Processor Element ）を含むＣｅｌｌＢＥを参照して、実施形態を説明する。各Ｃｅｌｌ ＢＥコンピュータは、複数のＳＰＥ（SynergisticProcessor Element）と、ローカル・ストアと、高帯域の内部要素相互接続バスであるＥＩＢ（Element Interconnect Bus）とを含む。各ＳＰＥは、ＳＰＵ（Synergistic Processor Unit）を提供する。本明細書及び図面の記述は、ＣｅｌｌＢＥコンピュータを想定しているが、本発明の諸実施形態は、他のプロセッサ・アーキテクチャに関連して使用するように容易に適合させることができる。
図１は、本発明の１つの実施形態に従った、ＳＩＭＤマルチコア・プロセッサ・アーキテクチャ上で配列データを転置するためのシステム１００を示すブロック図である。システム１００は、コンピュータ１１０を含む。図示のように、コンピュータ１１０は、ＣｅｌｌＢＥコンピュータである。さらに、コンピュータ１１０は、ネットワークを介して他のコンピュータに接続することができる。ネットワークは、通信ネットワーク及び／又は広域ネットワーク（ＷＡＮ）とすることができる。特定の実施形態では、ネットワークはインターネットである。
図示のように、ＣｅｌｌＢＥコンピュータ１１０は、Ｃｅｌｌ ＰＰＵ １２０と、８つのＣｅｌｌＳＰＵ １３０、１３２と、ＥＩＢ １４０と、メモリ１５０と、ストレージ装置とを含む。コンピュータ１１０に含まれる１つ以上のプロセッサ１２０、１３０、１３２は、メモリ１５０及び任意のストレージ装置（例えば、ハード・ドライブ、フラッシュ・メモリ又はＣＤ若しくはＤＶＤ−ＲＯＭのようなコンピュータ可読ストレージ媒体）から命令及びデータを獲得する。各プロセッサ１２０、１３０、１３２は、命令、論理及び数学的処理を実行するプログラム可能論理装置である。さらに、コンピュータ１１０は、ストレージ（例えば、ハード・ディスク・ドライブ、フラッシュ・メモリ装置、光媒体等）を含む。メモリ１５０は、コンピュータ１１０の動作を管理するように構成されたオペレーティング・システムを含む。オペレーティング・システムの例は、ＵＮＩＸ（登録商標）、マイクロソフト社のＷｉｎｄｏｗｓ（登録商標）オペレーティング・システム及びＬｉｎｕｘ（登録商標）オペレーティング・システムを含む。
また、コンピュータ１１０は、他の周辺装置（例えば、ディスプレイ、キーボード・マウス、ネットワーク・インタフェース装置等）を含む。図示のように、コンピュータ１１０のメモリ１５０は、ＳＩＭＤ転置機構１７０及び行列１５２を含む。行列１５２は、複数の行列セグメント１５４、１５６、１５８、１６０を含み、当該各セグメントは行列１５２の細分された一部を表す。特に、各セグメントは、ＳＩＭＤ転置機構１７０によって転置すべき諸要素の集合を表す。図２〜図８及び関連する記述は、コンピュータ１１０上で稼働するＳＩＭＤ転置機構１７０の構造及び動作を詳述する。１つの実施形態に従って、１つ以上のＣｅｌｌＳＰＵ １３０、１３２のローカル・ストアは、ＳＩＭＤ転置機構１７０及び行列セグメント１５４、１５６、１５８、１６０を含む。
図２は、本発明の１つの実施形態に従った、４×４の行列上で２Ｄ ＦＦＴを実行するためのデータ・フロー２００を示す。図示のように、データ・フロー２００は、行優先形式の行列２１０を含む。行列２１０は、値ｖ１ないしｖ１６を含む。さらに、行列２１０（及び図２の他の全ての行列）は、物理メモリ内に順次に格納することができる。例えば、（値ｖ１ないしｖ１６を保持する）行列２１０の各個別セルは、メモリ１５０の順次メモリ・アドレスに対応する。２ＤＦＦＴは、通常のデータ形式（例えば、行優先形式）における行列上の動作を表す、ステップ２１１、２１３、２１５、２１７を介して、行列２１０上で実行することができる。行列２１８は、行列２１０の２ＤＦＦＴの結果を表す。
行列２１０とは対照的に、行列２２０は、ＳＩＭＤ形式で図示されている。但し、複数の行列値は、複数の行が並列に処理されるように、メモリ内で順序付けられる。例えば、２ＤＦＦＴは、ＳＩＭＤ形式の行列上の動作を表す、ステップ２２１、２２３、２２５、２２７を介して、ＳＩＭＤ形式の行列２２０上で実行することができる。さらに、行列２１０の２ＤＦＦＴの結果を表す行列２１８を生成するために、（ステップ２２９を介して）ＳＩＭＤ形式から行優先形式への逆変換を実行することができる。
行優先形式の行列２１０上の２ＤＦＦＴは、（ステップ２１１を介する）行方向の１Ｄ ＦＦＴに続いて、（ステップ２１３、２１５、２１７を介する）列方向のＦＦＴを含む。ステップ２１１では、１ＤＦＦＴを行列２１０の複数の行上で実行することにより、行列２１２を生成する。例えば、行列２１０の第１行（ｖ１，ｖ２，ｖ３，ｖ４）上の１ＤＦＦＴは、ｖ１'，ｖ２'，ｖ３'，ｖ４' を生成する。ステップ２１３では、行列２１２を転置することにより、行列２１４を生成する。すなわち、行列２１２は、その主対角線（ｖ１'，ｖ６'，ｖ１１'，ｖ１６' ）によって折り返される。例えば、ｖ２' 及びｖ５' は、それぞれの位置を交換する。
ステップ２１５では、行列２１４の複数の行上で行方向の１ＤＦＦＴが実行される。実際には、ステップ２１５の行方向の１Ｄ ＦＦＴは、ステップ２１３で実行された転置動作に起因して、行列２１２の複数の列上で動作する。例えば、行列２１４の第１行（ｖ１'，ｖ５'，ｖ９'，ｖ１３' ）上の１Ｄ ＦＦＴは、ｖ１''，ｖ５''，ｖ９''，ｖ１３'' を生成する。ステップ２１７では、行列２１６上で第２の転置動作を実行することにより、行列２１８を生成する（その結果、行列２１８の複数の行は、行列２１０の複数の行に対応する）。すなわち、行列２１６は、その主対角線（ｖ１''，ｖ６''，ｖ１１''，ｖ１６'' ）によって折り返される。例えば、ｖ５'' 及びｖ２'' は、それぞれの位置を交換する。行列２１８（ｖ１'' ないしｖ１６'' ）は、行優先形式の行列２１０の２ＤＦＦＴ（周波数領域表現）を表す。
代替的に、（ステップ２１９を介して）行優先形式の行列２１０をＳＩＭＤ形式の行列２２０に変換することにより、行列２１０の２ＤＦＦＴの計算中に行並列性を活用することができる。行並列性を活用することができるのは、ＳＩＭＤ形式のデータがメモリ内に配置される正確な方法（way）のためである。すなわち、ＳＩＭＤ形式の行列は、メモリ内に順次に格納された複数の浮動小数点値を同時に処理するために、ＳＩＭＤベクトル命令を使用するように構成される。例えば、ＣｅｌｌＢＥプロセッサは、単一のＳＩＭＤベクトル命令を用いて、４つの単精度浮動小数点値を同時に処理する。ＳＩＭＤ形式の行列は、かかるＳＩＭＤマルチコア・プロセッサ上でＦＦＴを処理するように適合化される。図２に示す例では、行列２２０は、２行が同時に処理されることを可能にする。すなわち、１つのＳＩＭＤベクトル命令（単一命令）は、２つの単精度浮動小数点値（複数データ）上で動作することができる。
ステップ２１９では、行優先形式の行列２１０は、ＳＩＭＤ形式の行列２２０に変換される。ＳＩＭＤ形式は、次のように記述することができる。２次元配列の諸要素は、任意の通常の順序（例えば、複数の行が順次に格納される行優先順序、又は複数の列が順次に格納される列優先順序）で格納される。説明の便宜上、２次元データが次の値を有する４×４の行列であると仮定する。
（表１）
＜２次元データの例＞
１ ２ ３ ４
５ ６ ７ ８
９ １０ １１ １２
１３ １４ １５ １６
かかる４×４の行列は、２次元配列として表される。この２次元配列を宣言するために、例えば、次のようなソース・コードの構文が使用される。
（表２）
＜配列宣言の例−Ｃソース・コード＞
int data[4][4] = { {1,2,3,4}, {5,6,7,8}, {9,10,11,12}, {13,14,15,16}};
Ｃプログラミング言語は、前記宣言に基づき、行優先順序を使用するから、諸要素は、メモリ１５０内の順次メモリ・アドレス（１〜１６としてラベル付けされる）に次のように格納される。
（表３）
＜行優先順序の例＞
1 2 3 4 5 6 7 89 10 11 12 13 14 15 16
代替的に、この４×４の行列は、列優先順序を使用する２次元配列として表される。列優先順序を使用するプログラミング言語の１例は、ＦＯＲＴＲＡＮである。この場合、諸要素は、メモリ１５０内の順次メモリ・アドレスに次のように格納される。
（表４）
＜列優先順序の例＞
1 5 9 13 2 6 10 143 7 11 15 4 8 12 16
１つの実施形態では、ＳＩＭＤフォーマッタは、データを複数ブロックのシーケンスに変換する。但し、各ブロックは、ｒ行を表す。その後、ｒ行は、ＳＩＭＤ動作を使用して同時に処理される。ブロック数は、ｂによって表される。もし、ｍがこの２次元データの行数を表すものとすれば、ブロック数ｂは、式ｂ＝ｍ／ｒによって計算される。例えば、各ブロックが２行（ｒ＝２）を表すものとすれば、４×４の行列（ｍ＝４）は、２ブロック（４／２＝２）を含む。ブロック１は、最初の２行（すなわち、値１２ ３ ４及び５６ ７ ８を保持する２行）を含み、ブロック２は、最後の２行（すなわち、値９１０ １１ １２及び１３１４ １５ １６を保持する２行）を含む。ＳＩＭＤフォーマッタは、これらのブロックをメモリ内に順次に配置する。しかし、各ブロック内では、ＳＩＭＤフォーマッタは、各行の第１要素が（順次メモリ・アドレスに関して）各行の第２要素に先行するように、各行の諸要素をインターリーブする。
例えば、行列２２０のブロック１は、行列２１０の第１及び第２行からの値を保持する。しかし、ＳＩＭＤフォーマッタは、これらの行の全ての第１要素（値１及び５）が、これらの行の任意の第２要素（値２及び６）の前に来るように、これらの諸要素をインターリーブする。同様に、これらの行の全ての第２要素（値２及び６）は、（順次メモリ・アドレスに関して）これらの行の任意の第３要素（値３及び７）に先行し、以下同様である。図２において、行列２１０からの２次元データは、ＳＩＭＤ形式に変換された行列２２０として図示されている。ＳＩＭＤ形式のデータの諸要素は、メモリ１５０内の順次メモリ・アドレスに次のように格納される。
（表５）
＜ＳＩＭＤ形式の例＞
1 5 2 6 3 7 4 89 13 10 14 11 15 12 16
ＳＩＭＤ形式の２次元データは、２ブロックのシーケンスとして表される。但し、各ブロックは、２行（ｒ＝２）を表す。各ブロックでは、２行からのデータは、当該２行の全ての第１要素が当該２行の任意の第２要素の前に来るように、インターリーブされる。このことは、全ての要素についても、以下同様である。より一般的に説明すれば、ＳＩＭＤ形式では、当該ブロックにおける当該２行の全てのｉ番目の要素は、当該ブロックにおける当該２行の任意の（ｉ＋１）番目の要素の前に来る。各要素は、整数、倍精度浮動小数点数又は単精度浮動小数点数のような任意のデータ・タイプとすることができる。さらに、各要素は、複素数（例えば、メモリ内に順次に格納される２つの１６ビット単精度浮動小数点数によって表される複素数）とすることもできる。また、複素数は、２つの配列として、すなわち当該複素数の実数部のための第１配列及び当該複素数の虚数部のための第２配列として、表すことができる。
ＳＩＭＤ形式では、２次元データは、一度にｒ行を同時に処理するように適合される。具体的には、各ＳＩＭＤ命令は、ｒ行の各々からの１要素を処理することができ、そのため、ｒ要素の全体については、単一のＳＩＭＤ命令で処理される。従って、ＳＩＭＤ形式は、複数行ＳＩＭＤ１Ｄ ＦＦＴアルゴリズムに適合する。というのは、ＳＩＭＤ形式は、（ＳＩＭＤ形式で動くように修正された）当該アルゴリズムが計算中に行並列性を活用することを可能にするからである。
ステップ２１９では、ＳＩＭＤフォーマッタは、行優先形式の行列２１０をＳＩＭＤ形式の行列２２０に変換する。この特定の例では、行列２２０は、２ウェイのＳＩＭＤ形式（ｒ＝２、すなわち各ブロックは２行を表す）にある。例えば、行列２２０の第１行は、（行列２１０のようにｖ１，ｖ２，ｖ３，ｖ４ではなく）ｖ１，ｖ５，ｖ２，ｖ６になる。
ＳＩＭＤ形式の行列２２０上の２ＤＦＦＴは、（ステップ２２１を介する）行方向の１Ｄ ＦＦＴに続いて、（ステップ２２３、２２５、２２７を介する）列方向のＦＦＴを含む。ステップ２２１では、行列２２０の諸要素（行列２２０の複数の行に対応）上で１ＤＦＦＴを実行することにより、行列２２２を生成する。例えば、行列２１０の第１行に対応する行列２２０の諸要素（ｖ１，ｖ２，ｖ３，ｖ４）上で１Ｄ ＦＦＴを実行することにより、ｖ１'，ｖ２'，ｖ３'，ｖ４' が生成される。ステップ２２１で実行される１Ｄ ＦＦＴは、ＳＩＭＤ形式の行列２２０の列並列性を活用することができる。例えば、単一のＳＩＭＤベクトル命令を使用することにより、複数の行（ｖ１，ｖ２，ｖ３，ｖ４）及び（ｖ５，ｖ６，ｖ７，ｖ８ ）を同時に処理することができる。実行される１Ｄ ＦＦＴは、ＳＩＭＤ形式の行列２２０に関連してＳＩＭＤベクトル命令を使用するように修正された、任意のスカラー１ＤＦＦＴアルゴリズムを含むことができる。
ステップ２２３では、ＳＩＭＤ転置機構１７０は、行列２２４を生成する。具体的には、ＳＩＭＤ転置機構１７０は、行列２１０の１行（例えば、ｖ１，ｖ２，ｖ３，ｖ４）に対応する行列２２２の諸位置（例えば、ｖ１'，ｖ２'，ｖ３'，ｖ４' ）上の諸動作が行列２１０の１列（例えば、ｖ１，ｖ５，ｖ９，ｖ１３）上で動作するように、行列２２２を再配置する。例えば、ＳＩＭＤ転置機構１７０は、ｖ１'，ｖ２'，ｖ３'，ｖ４' の位置をｖ１'，ｖ５'，ｖ９'，ｖ１３' とそれぞれ交換する。１つの実施形態では、転置は、ＳＩＭＤ転置行列２２４における諸要素の新しい位置を表す正確なインデックスを記述する。すなわち、このマッピングは、ＳＩＭＤ形式の行列の各要素をＳＩＭＤ転置行列の一の要素に関連付ける。表６は、２ウェイのＳＩＭＤ形式を有する４×４の行列用のマッピングを例示する。
（表６）
＜要素マッピングの例（２ウェイのＳＩＭＤ、４×４の行列＞
入力インデックス（行列２２２） 出力インデックス（行列２２４）
−−−−−−−−−−−−−− −−−−−−−−−−−−−−
行１、列１（ｖ１' ） 行１、列１
行１、列２（ｖ５' ） 行１、列３
行１、列３（ｖ２' ） 行１、列２
行１、列４（ｖ６' ） 行１、列４
行２、列１（ｖ３' ） 行３、列１
行２、列２（ｖ７' ） 行３、列３
行２、列３（ｖ４' ） 行３、列２
行２、列４（ｖ８' ） 行３、列４
行３、列１（ｖ９' ） 行２、列１
行３、列２（ｖ１３' ） 行２、列３
行３、列３（ｖ１０' ） 行２、列２
行３、列４（ｖ１４' ） 行２、列４
行４、列１（ｖ１１' ） 行４、列１
行４、列２（ｖ１５' ） 行４、列３
行４、列３（ｖ１２' ） 行４、列２
行４、列４（ｖ１６' ） 行４、列４
この特定の例では、ＳＩＭＤ転置機構１７０は、表６の定義されたマッピングを使用して、行列２２２を行列２２４に変換する。すなわち、このマッピングは、行列２１０の１行（例えば、ｖ１，ｖ２，ｖ３，ｖ４）に対応する行列２２２の諸位置（例えば、ｖ１'，ｖ２'，ｖ３'，ｖ４' ）上の諸動作が行列２１０の１列（例えば、ｖ１，ｖ５，ｖ９，ｖ１３）上で動作するように、ＳＩＭＤ形式の行列２２２をＳＩＭＤ転置行列２２４に変換する。一般に、ＳＩＭＤ転置行列は、行優先形式の行列２１０の転置のＳＩＭＤ変換を実行することに同等である。
表６の例では、ＳＩＭＤ転置機構１７０は、行列２２２の中間の２行をそれぞれ交換し、行列２２２の各行の中間の２要素をそれぞれ交換する。
本明細書において、本発明の諸実施形態は、２ウェイのＳＩＭＤ形式を有する４×４の行列のＳＩＭＤ転置動作に関して説明されるが、本発明の諸実施形態は、他の行列サイズ（例えば、２５６×２５６の行列及び２の累乗とは異なるサイズを有する行列を含む）、他の行列タイプ（例えば、３Ｄ及び４Ｄ行列のようなより次元の大きい行列）及び他のＳＩＭＤ形式タイプ（例えば、４ウェイのＳＩＭＤ）をサポートするように適合させることができる。
ステップ２２５では、行方向の１ＤＦＦＴ（ステップ２２１の動作と同じ）が、行列２２４の諸要素上で実行される。実際には、ステップ２２５の行方向の１ＤＦＦＴは、ステップ２２３で実行された転置動作に起因して、行列２１０の複数の列に対応する行列２２４の諸要素上で動作する。例えば、行列２１０の第１列に対応する行列２２４の諸要素（ｖ１'，ｖ５'，ｖ９'，ｖ１３' ）上の１Ｄ ＦＦＴは、（ｖ１''，ｖ５''，ｖ９''，ｖ１３'' ）を生成する。ステップ２２７では、行列２２６上で第２のＳＩＭＤ転置動作を実行することにより、行列２２８を生成する（その結果、行列２２８の複数の行は、行列２２０の複数の行に対応する）。例えば、ＳＩＭＤ転置機構１７０は、表６のマッピングを逆方向に実行することにより、行列２２８を生成することができる。ステップ２２９では、行列２２８をＳＩＭＤ形式から通常のデータ形式（例えば、行優先形式）に逆変換することにより、行列２１８を生成する。
図３は、本発明の１つの実施形態に従った、４ウェイのＳＩＭＤ形式を有する８×８の行列上でＳＩＭＤ転置を実行するためのデータ・フロー３００を示す。このデータ・フロー３００では、記号「ｖ１」ないし「ｖ６４」（及び記号「ｖ１' 」ないし「ｖ６４' 」）は、単に「１」ないし「６４」を表すものとする。すなわち、「１」ないし「６４」は、実際の数値を表さないが、行列３１０の諸要素を表すものとする。図示のように、データ・フロー３１０は、行優先形式の行列３１０を含む。行列３１０（及び図３の他の全ての行列）は、物理メモリ内に順次に格納することができる。例えば、（記号１ないし６４を保持する）行列３１０の各個別セルは、メモリ１５０の順次メモリ・アドレスに対応することができる。ステップ３１５（図２のステップ２１９及び２２１に対応）では、行列３１０が４ウェイのＳＩＭＤ形式に変換され（そして、行列３１０の複数の行上で１ＤＦＦＴが実行され）、その結果、行列３２０が生成される。ステップ３２５（図２のステップ２２３に対応）では、ＳＩＭＤ転置機構１７０は、行列３２０上でＳＩＭＤ転置を実行することにより、行列３３０を生成する。４×４の行列用のマッピングを生成するための一般的な技術（例えば、表６）を使用して、８×８の行列用の（又は任意のサイズの行列用の）マッピングを生成することができる。
すなわち、前述のように、これらのマッピングは、転置行列用のＳＩＭＤ形式を保存するために使用することができ、そのため、当該行列の複数の行を並列に処理することが可能になる。１つの実施形態では、所与の行列サイズ（例えば、４×４、８×８、２５６×２５６等）用のマッピングをハード・コード化し且つこれを使用すると、ＳＩＭＤ形式の転置行列を作成するために、ＳＩＭＤ転置機構１７０がＳＩＭＤ形式の行列の諸要素をどのように交換しなければならないかを識別することができる。
従って、ＳＩＭＤ転置機構１７０は、行列３１０の１行に対応する行列３２０の諸の位置（例えば、１ないし８）上の諸動作が行列３１０の１列（例えば、１、９、１７、２５、３３、４１、４９、５７）上で動作するように、行列３２０を再配置する。例えば、ＳＩＭＤ転置機構１７０は、ｖ２'，ｖ１０'，ｖ１８'，ｖ２６' の位置をｖ９'，ｖ１０'，ｖ１１'，ｖ１２' とそれぞれ交換する。ＳＩＭＤ転置行列は、行優先形式の行列３１０の転置を実行することに同等である。
ステップ３３５（図２のステップ２２５に対応）では、行列３３０の諸要素（行列３１０の複数の列に対応）上で１ＤＦＦＴが実行される。ステップ３３５で実行される１Ｄ ＦＦＴは、ＳＩＭＤ形式の行列３２０の諸要素（行列３１０の複数の列に対応）の列並列性を活用することができる。例えば、単一のＳＩＭＤベクトル命令を使用して、４列（１、９、１７、２５、３３、４１、４９、５７）（２、１０、１８、２６、３４、４２、５０、５８）（３、１１、１９、２７、３５、４３、５１、５９）、及び（４、１２、２０、２８、３６、４４、５２、６０）を同時に処理することができる。
図４は、本発明の１つの実施形態に従った、行列を転置するためのデータ・フロー４００を示す。図示のように、データ・フロー４００は、０ないし１５の行列インデックスを使用する、行優先形式の行列４１０を含む。ステップ４５０では、ＳＩＭＤ転置機構１７０は、行列４１０を複数のセグメント４１２、４１４、４１６、４１８に分割する。ＳＩＭＤ転置機構１７０は、行列のサイズ及びコンピュータ１１０の処理要素の数に基づき、当該行列を複数のセグメントに分割することができる。説明の便宜上、ＳＩＭＤ転置機構１７０は、行列４１０を４つのセグメント（０、１、４、５）、（２、３、６、７）、（８、９、１２、１３）及び（１０、１１、１４、１５）に分割するものとする。コンピュータ１１０の諸処理要素は、これらの４つのセグメントを同時に転置することができる。
ステップ４５２では、ＣｅｌｌＳＰＵ １３２１−４ 上のＳＩＭＤ転置機構１７０は、諸セグメント４１２、４１４、４１６、４１８を転置する。例えば、ＣｅｌｌＳＰＵ １３２１ は、セグメント４１２を転置することにより、転置セグメント４２２を生成する。ステップ４５４では、複数の処理要素の各々で稼働するＳＩＭＤ転置機構１７０は、転置セグメント４２２、４２４、４２６、４２８をそれぞれのＣｅｌｌＳＰＵ １３２のローカル・ストアからメモリ１５０に移動させる。例えば、セグメント４１４上で動作するＣｅｌｌ ＳＰＵ １３２２は、転置セグメント４２４を行列４３０に格納する。ステップ４５４の後、ＣｅｌｌＰＰＵ １２０上で稼働するＳＩＭＤ転置機構１７０は、必要であれば、転置動作を完成するために行列４３０を再編成する。例えば、ＳＩＭＤ転置機構１７０は、転置動作を完成するために、異なるセグメント４２２、４２４、４２６、４２８からの諸要素をそれぞれ交換する。結果的に得られる行列は、行列４１０の転置のＳＩＭＤ変換と同等である。
図５は、本発明の１つの実施形態に従った、行列の複数のサブディビジョンを同時に転置するためのデータ・フロー５００を示す。図４では、各セグメントの全体は各処理要素のローカル・ストアにそれぞれ収容されていたが、図５は、各セグメントが任意の処理要素のローカル・ストアのサイズを超えるシナリオを示す。図示のように、データ・フロー５００は、２５６×２５６の行列５１０を含む。ステップ５５１では、ＳＩＭＤ転置機構１７０は、１つの実施形態に従って、行列５１０を複数のセグメントに分割する。例えば、ＳＩＭＤ転置機構１７０は、行列５１０を４つのセグメント５２０、５３０、５４０、５５０に分割する。また、ＳＩＭＤ転置機構１７０は、各セグメント５２０、５３０、５４０、５５０を、その転置を行うべき一の処理要素１３２に割り当てる。例えば、ＳＩＭＤ転置機構１７０は、セグメント５２０を第１のＣｅｌｌＳＰＵ １３２に割り当て、セグメント５３０を第２のＣｅｌｌ ＳＰＵ １３２に割り当て、セグメント５４０を第３のＣｅｌｌＳＰＵ １３２に割り当て、セグメント５５０を第４のＣｅｌｌ ＳＰＵ １３２に割り当てる。
しかし、一の処理要素１３２のローカル・ストアは、一のセグメントの全体を収容できないことがある。例えば、セグメント５２０は、ＣｅｌｌＳＰＵ １３２用のローカル・ストアのサイズを超えることがある。１つの実施形態では、ＳＩＭＤ転置機構１７０は、一の処理要素（例えば、一のＣｅｌｌＳＰＵ）のローカル・ストアのサイズに基づき、一のセグメントを複数のサブディビジョンに分割する。例えば、ＳＩＭＤ転置機構１７０は、セグメント５２０を４つのサブディビジョン５２２、５２４、５２６、５２８に分割する。各サブディビジョン５２２、５２４、５２６、５２８は、一の処理要素１３２のローカル・ストアのサイズを超えないサイズを有する。
ステップ５５２では、各処理要素は、割り当てられた各セグメント５２０、５３０、５４０、５５０の第１サブディビジョン５２２、５３２、５４２、５５２を同時に転置することにより、第１の転置サブディビジョン５６２、５７２、５８２、５９２を生成する。ステップ５５４では、各処理要素は、割り当てられた各セグメント（例えば、セグメント５２０）の第２サブディビジョン（例えば、サブディビジョン５２４）を同時に転置することにより、第２の転置サブディビジョン（例えば、転置サブディビジョン５６４）を生成し、その後、全てのサブディビジョンが転置されるまで、同様の動作を繰り返す。
図６は、本発明の１つの実施形態に従った、ＳＩＭＤマルチコア・プロセッサ・アーキテクチャ上で効率的なＦＦＴを実行するための方法６００を示すフローチャートである。図示のように、方法６００は、ステップ６１０で開始し、そこで、ＳＩＭＤ転置機構１７０は、通常のデータ形式を有する行列を受け取る。例えば、ＳＩＭＤ転置機構１７０は、図２の行列２１０を受け取る。ステップ６２０では、ＳＩＭＤ転置機構１７０は、この行列をＳＩＭＤ形式に変換する。図２は、（ステップ２１９を介して）行列２２０が生成される例を示す。重要なことは、複数のＳＩＭＤベクトル・プロセッサが、ＳＩＭＤ形式の行列の複数の行（この特定の例では、２行）上で同時に動作することである。ステップ６３０では、ＳＩＭＤ転置機構１７０は、受け取った行列の行ごとに１ＤＦＦＴを実行する。図２は、（ステップ２２１を介して）行列２２２が生成される例を示す。
ステップ６４０では、ＳＩＭＤ転置機構１７０は、この行列をＳＩＭＤ転置する。図２は、（ステップ２２３を介して）行列２２４が生成される例を示す。ステップ６５０では、ＳＩＭＤ転置機構１７０は、受け取った行列の列ごとに１ＤＦＦＴを実行する。図２は、（ステップ２２５を介して）行列２２６が生成される例を示す。ステップ６６０では、ＳＩＭＤ転置機構１７０は、この行列上で他のＳＩＭＤ転置を実行する。例えば、図２に示すように、（ステップ２２７を介して）行列２２６をＳＩＭＤ転置することにより、行列２２８が生成される。ステップ６７０では、ＳＩＭＤ転置機構１７０は、この行列を通常のデータ形式に逆変換することができる。例えば、ＳＩＭＤ転置機構１７０は、図２のステップ２２９を実行することにより、行列２１８を生成する。ステップ６７０の後、方法６００は終了する。
本明細書では、ＳＩＭＤ変換（１ＤＦＦＴ）及びＳＩＭＤ転置を実行するＳＩＭＤ転置機構１７０を参照して本発明の諸実施形態を説明したが、本明細書に開示した諸実施形態は、例示を目的とするものであって、本発明を制限するものではないことが意図される。他の実施形態も、広く予測されるからである。例えば、変換、転置及びＦＦＴ機能は、種々の方法で編成された異なるソフトウェア・モジュールによって実行することができる。
図７は、本発明の１つの実施形態に従った、ＳＩＭＤ形式のデータを転置するための方法７００を示すフローチャートである。方法７００は、図１のＳＩＭＤ転置機構１７０によって実行することができる。方法７００の諸ステップは、図６のステップ６４０及び６６０に対応し、表６の要素マッピング例を参照して説明する。
図示のように、方法７００は、ステップ７１０で開始し、そこで、ＳＩＭＤ転置機構１７０は、ＳＩＭＤ形式の行列を受け取る。例えば、ＳＩＭＤ転置機構１７０は、図２の行列２２２を受け取る。ステップ７２０では、ＳＩＭＤ転置機構１７０は、この行列のサイズ及びコンピュータ１１０上の処理要素の数に基づき、当該行列を複数のセグメントに分割する。図４は、行列４１０が４つのセグメント４１２、４１４、４１６、４１８に分割される例を示す。
ステップ７３０では、ＳＩＭＤ転置機構１７０は、各セグメントを一の処理要素に割り当てる。例えば、ＳＩＭＤ転置機構１７０は、図４のセグメント４１２を第１のＣｅｌｌＳＰＵ １３２に割り当てる。また、ＳＩＭＤ転置機構１７０は、一のセグメントが割り当てられた処理要素のローカル・ストアのサイズを超えるか否かを決定する。そうであれば、ＳＩＭＤ転置機構１７０は、各セグメントを複数のサブディビジョンに分割する。各サブディビジョンは、割り当てられた処理要素のローカル・ストアのサイズを超えないものとする。例えば、ＳＩＭＤ転置機構１７０は、図５のセグメント５２０をサブディビジョン５２２、５２４、５２６、５２８に分割する。
ステップ７４０では、割り当てられた各処理要素上で稼働中のＳＩＭＤ転置機構１７０は、行列の各セグメントを転置する。例えば、図４の第１のＣｅｌｌＳＰＵ １３２は、セグメント４１２を転置することにより、転置セグメント４２２を生成する。ステップ７５０では、割り当てられた各処理要素は、転置セグメントをそれぞれのローカル・ストアからメモリ１５０に分散させる。例えば、図４の第３のＣｅｌｌＳＰＵ １３２は、転置セグメント４２６をメモリ１５０内の転置行列４３０のセグメント位置４２４に分散させる。ステップ７６０では、ＳＩＭＤ転置機構１７０は、転置動作を完成するために、必要に応じて、転置行列４３０を再編成する。例えば、ＳＩＭＤ転置機構１７０は、転置動作を完成するために、セグメント間の諸要素をそれぞれ交換する。ステップ７６０の後、方法７００は終了する。
図８は、本発明の１つの実施形態に従った、図１のＳＩＭＤ転置機構１７０の諸コンポーネントを示すブロック図８００である。図示のように、ＳＩＭＤ転置機構１７０は、行列マネージャ８１０、セグメント・ジェネレータ８２０、セグメント・マネージャ８３０、転置マネージャ８４０及び再編成機構（reorganizer）８５０を含む。図示のように、行列マネージャ８１０は、ＳＩＭＤ形式の行列１５２を受け取るように構成される。例えば、行列マネージャ８１０は、図２の行列２２２を受け取る。さらに、セグメント・ジェネレータ８２０は、受け取った行列１５２に基づき、複数のセグメント１８０を生成する。例えば、セグメント・ジェネレータ８２０は、図４のセグメント４１２、４１４、４１６、４１８（図１のセグメント１５４、１５６、１５８、１６０に対応）を生成する。また、セグメント・ジェネレータ８２０は、セグメントごとに複数のサブディビジョンを生成することができる。例えば、セグメント・ジェネレータ８２０は、図５のセグメント５２０についてサブディビジョン５２２、５２４、５２６、５２８を生成する。
セグメント・マネージャ８３０は、各セグメントを一の処理要素に割り当てる。例えば、セグメント・マネージャ８３０は、図４のセグメント４１２、４１４、４１６、４１８を４つの処理要素１３２に割り当てる。さらに、転置マネージャ８４０は、ＳＩＭＤ行列からＳＩＭＤ転置行列へのマッピングを定義する。例えば、転置マネージャ８４０は、表６（４×４行列用）のマッピングを定義する。
転置マネージャ８４０は、行列１５２の各セグメントを転置する。例えば、各処理要素１３２上で稼働する転置マネージャ８４０は、図４の割り当てられた各セグメント４１２、４１４、４１６、４１８を転置する。また、転置マネージャ８４０は、各転置セグメントを各処理要素のローカル・ストアからメモリ１５０に分散させる。例えば、図４の第３の処理要素１３２上で稼働する転置マネージャ８４０は、転置セグメント４２６をメモリ１５０内の転置行列４３０のセグメント位置４２４に分散させる。さらに、再編成機構８５０は、１つの実施形態に従って、行列１５２の転置を完成するために、必要であれば、メモリ１５０内の諸要素を再配置する。例えば、再編成機構８５０は、複数のセグメント１８０間の諸要素を再配置することができる。
もちろん、本明細書に開示した諸実施形態は、例示を目的とするものであって、本発明を制限するものではないことが意図される。他の実施形態も、広く予測されるからである。例えば、本発明の諸実施形態は、他のサイズの行列（例えば、５１２×５１２の行列）、処理要素の他の数（例えば、３２個の処理要素）、及び１ブロック当たりの他の行数（例えば、８ウェイのＳＩＭＤ、１６ウェイのＳＩＭＤ等）をサポートするように適応させることができる。
有利なことに、本発明の諸実施形態は、ＳＩＭＤマルチコア・プロセッサ・アーキテクチャ上で配列データを転置する。１つの実施形態では、ＳＩＭＤ転置機構１７０は、ＳＩＭＤ形式の行列を受け取る。この行列は、通常のデータ形式を有する行列ＭのＳＩＭＤ変換から成る。ＳＩＭＤ転置機構１７０は、この行列の各要素から行列Ｍの転置のＳＩＭＤ変換の一の要素へのマッピングを定義することができる。さらに、ＳＩＭＤ転置機構１７０は、行列Ｍ及び定義されたマッピングに基づき、ＳＩＭＤ転置行列Ｔを生成することができる。行列Ｍの複数の列上で動作するように、行方向アルゴリズムを修正なしでＳＩＭＤ転置行列Ｔに適用することができる。
前述の説明は、本発明の諸実施形態に向けられているが、本発明の基本的な範囲から逸脱することなく、他の実施形態を考案することができる。本発明の範囲は、以下の請求項の記載によって決定される。
１１０・・・ＣｅｌｌＢＥコンピュータ
１２０・・・ＣｅｌｌＰＰＵ
１３０、１３２・・・ＣｅｌｌＳＰＵ
１４０・・・ＥＩＢ
１５０・・・メモリ
１５２・・・行列
１５４、１５６、１５８、１６０・・・行列セグメント
１７０・・・ＳＩＭＤ転置機構
１８０・・・行列セグメント
８１０・・・行列マネージャ
８２０・・・セグメント・ジェネレータ
８３０・・・セグメント・マネージャ
８４０・・・転置マネージャ
８５０・・・再編成機構

Claims (15)

  1. 行列をＳＩＭＤ（単一命令複数データ）マルチコア・プロセッサ上で転置するためのコンピュータ実装方法であって、
    第１形式の行列Ｍを、前記ＳＩＭＤマルチコア・プロセッサ上の複数のコアの各々が前記行列Ｍ内の一の行上で１ＤＦＦＴ（高速フーリエ変換）動作を並列に実行することを可能にするＳＩＭＤ形式の行列Ｓに変換するステップと、
    前記行列Ｓの各要素から、前記行列Ｍの転置行列をＳＩＭＤ形式の行列へ変換したあとの当該行列内の一の要素へのマッピングを検索するステップと、
    検索された前記マッピングに基づき、前記行列Ｓの各要素を前記一の要素に関連付けることにより、ＳＩＭＤマルチコア・プロセッサ上の複数のコアの各々が前記行列Ｍ内の転置された一の行上で１ＤＦＦＴ動作を並列に実行することを可能にする行列（以下、ＳＩＭＤ転置行列）Ｔを生成するステップと、
    を含み、
    前記ＳＩＭＤ形式の行列は、前記行列Ｍのｒ行の同時処理のために構成された複数ブロックのシーケンスを含み、各ブロックは、前記行列Ｍの連続するｒ行において、当該連続するｒ行のｉ番目の要素が、順次メモリ・アドレスに関して当該連続するｒ行の（ｉ＋１）番目の要素の前に来るように、当該連続するｒ行の諸要素をインターリーブすることによって構成される、
    コンピュータ実装方法。
  2. 前記動作が、
    前記行列Ｓをｓ個のセグメントに分割するステップと、
    前記ｓ個のセグメントを前記ＳＩＭＤマルチコア・プロセッサのｓ個の処理要素に割り当てるステップとをさらに有し、
    前記ＳＩＭＤ転置行列Ｔを生成するステップが、各処理要素上で各セグメントを転置するステップを含む、請求項１に記載のコンピュータ実装方法。
  3. 各処理要素上で各セグメントを転置する前記ステップが、当該各処理要素に対しローカルのメモリ上で生じ、
    前記ＳＩＭＤ転置行列Ｔを生成するステップが、前記処理要素の各々によって、各転置セグメントを当該処理要素のうち任意の処理要素に対してもローカルでないメモリに移動させるステップをさらに含む、請求項２に記載のコンピュータ実装方法。
  4. 各処理要素上で各セグメントを転置する前記ステップが、
    当該各セグメントを、それぞれが当該各処理要素に対してローカルのメモリのサイズを超えないｄ個のサブディビジョンに分割するステップと、
    当該各セグメントの各サブディビジョンを当該各処理要素上で転置するステップと
    を含む、請求項２に記載のコンピュータ実装方法。
  5. 前記行列Ｍが、２５６×２５６、５１２×５１２又は１０２４×１０２４のサイズを有する行列の形態でＭＲＩ（磁気共鳴画像）装置から取り込まれたイメージ・データの一部を格納する、請求項１に記載のコンピュータ実装方法。
  6. 行列をＳＩＭＤ（単一命令複数データ）マルチコア・プロセッサ上で転置するように構成されたアプリケーション・プログラムを格納する非一時的なコンピュータ可読ストレージ媒体であって、
    前記アプリケーション・プログラムが、
    第１形式の行列Ｍを、前記ＳＩＭＤマルチコア・プロセッサ上の複数のコアの各々が前記行列Ｍ内の一の行上で１ＤＦＦＴ（高速フーリエ変換）動作を並列に実行することを可能にするＳＩＭＤ形式の行列Ｓに変換するステップと、
    前記行列Ｓの各要素から前記行列Ｍの転置行列をＳＩＭＤ形式の行列へ変換したあとの当該行列内の一の要素へのマッピングを検索するステップと、
    検索された前記マッピングに基づき、前記行列Ｓの各要素を前記一の要素に関連付けることにより、ＳＩＭＤマルチコア・プロセッサ上の複数のコアの各々が前記行列Ｍ内の転置された一の行上で１ＤＦＦＴ動作を並列に実行することを可能にする行列（以下、ＳＩＭＤ転置行列）Ｔを生成するステップと、
    を含む動作を実行することによって行列をＳＩＭＤマルチコア・プロセッサ上で転置し、
    前記ＳＩＭＤ形式の行列は、前記行列Ｍのｒ行の同時処理のために構成された複数ブロックのシーケンスを含み、各ブロックは、前記行列Ｍの連続するｒ行において、当該連続するｒ行のｉ番目の要素が、順次メモリ・アドレスに関して当該連続するｒ行の（ｉ＋１）番目の要素の前に来るように、当該連続するｒ行の諸要素をインターリーブすることによって構成される、
    非一時的なコンピュータ可読ストレージ媒体。
  7. 前記動作が、
    前記行列Ｓをｓ個のセグメントに分割するステップと、
    前記ｓ個のセグメントを前記ＳＩＭＤマルチコア・プロセッサのｓ個の処理要素に割り当てるステップとをさらに有し、
    前記ＳＩＭＤ転置行列Ｔを生成するステップが、各処理要素上で各セグメントを転置するステップを含む、請求項６に記載の非一時的なコンピュータ可読ストレージ媒体。
  8. 各処理要素上で各セグメントを転置する前記ステップが、当該各処理要素に対しローカルのメモリ上で生じ、前記ＳＩＭＤ転置行列Ｔを生成するステップが、前記処理要素の各々によって、各転置セグメントを当該処理要素のうち任意の処理要素に対してもローカルでないメモリに移動させるステップをさらに含む、請求項７に記載の非一時的なコンピュータ可読ストレージ媒体。
  9. 各処理要素上で各セグメントを転置する前記ステップが、
    当該各セグメントを、それぞれが当該各処理要素に対してローカルのメモリのサイズを超えないｄ個のサブディビジョンに分割するステップと、
    当該各セグメントの各サブディビジョンを当該各処理要素上で転置するステップと
    を含む、請求項７に記載の非一時的なコンピュータ可読ストレージ媒体。
  10. 前記行列Ｍが、２５６×２５６、５１２×５１２又は１０２４×１０２４のサイズを有する行列の形態でＭＲＩ（磁気共鳴画像）装置から取り込まれたイメージ・データの一部を格納する、請求項６に記載の非一時的なコンピュータ可読ストレージ媒体。
  11. ＳＩＭＤ（単一命令複数データ）マルチコア・プロセッサと、
    行列を前記ＳＩＭＤマルチコア・プロセッサ上で転置するように構成されたアプリケーション・プログラムを保持するメモリとを備え、
    前記アプリケーション・プログラムが、
    第１形式の行列Ｍを、前記ＳＩＭＤマルチコア・プロセッサ上の複数のコアの各々が前記行列Ｍ内の一の行上で１ＤＦＦＴ（高速フーリエ変換）動作を並列に実行することを可能にするＳＩＭＤ形式の行列Ｓに変換するステップと、
    前記行列Ｓの各要素から前記行列Ｍの転置行列をＳＩＭＤ形式の行列へ変換したあとの当該行列内の一の要素へのマッピングを検索するステップと、
    検索された前記マッピングに基づき、前記行列Ｓの各要素を前記一の要素に関連付けることにより、ＳＩＭＤマルチコア・プロセッサ上の複数のコアの各々が前記行列Ｍ内の転置された一の行上で１ＤＦＦＴ動作を並列に実行することを可能にする行列（以下、ＳＩＭＤ転置行列）Ｔを生成するステップと、
    を含む動作を実行することによって行列をＳＩＭＤマルチコア・プロセッサ上で転置し、
    前記ＳＩＭＤ形式の行列は、前記行列Ｍのｒ行の同時処理のために構成された複数ブロックのシーケンスを含み、各ブロックは、前記行列Ｍの連続するｒ行において、当該連続するｒ行のｉ番目の要素が、順次メモリ・アドレスに関して当該連続するｒ行の（ｉ＋１）番目の要素の前に来るように、当該連続するｒ行の諸要素をインターリーブすることによって構成される、
    システム。
  12. 前記動作が、
    前記行列Ｓをｓ個のセグメントに分割するステップと、
    前記ｓ個のセグメントを前記ＳＩＭＤマルチコア・プロセッサのｓ個の処理要素に割り当てるステップとをさらに有し、
    前記ＳＩＭＤ転置行列Ｔを生成するステップが、各処理要素上で各セグメントを転置するステップを含む、請求項１１に記載のシステム。
  13. 各処理要素上で各セグメントを転置する前記ステップが、当該各処理要素に対しローカルのメモリ上で生じ、前記ＳＩＭＤ転置行列Ｔを生成するステップが、前記処理要素の各々によって、各転置セグメントを当該処理要素のうち任意の処理要素に対してもローカルでないメモリに移動させるステップをさらに含む、請求項１２に記載のシステム。
  14. 各処理要素上で各セグメントを転置する前記ステップが、当該各セグメントを、それぞれが当該各処理要素に対してローカルのメモリのサイズを超えないｄ個のサブディビジョンに分割するステップと、
    当該各セグメントの各サブディビジョンを当該各処理要素上で転置するステップとを含む、請求項１２に記載のシステム。
  15. 前記行列Ｍが、２５６×２５６、５１２×５１２又は１０２４×１０２４のサイズを有する行列の形態でＭＲＩ（磁気共鳴画像）装置から取り込まれたイメージ・データの一部を格納する、請求項１１に記載のシステム。
JP2010243281A 2009-11-04 2010-10-29 行列をｓｉｍｄマルチコア・プロセッサ・アーキテクチャ上で転置するためのコンピュータ実装方法、コンピュータ可読ストレージ媒体及びシステム Expired - Fee Related JP5689282B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/612,037 US8539201B2 (en) 2009-11-04 2009-11-04 Transposing array data on SIMD multi-core processor architectures
US12/612037 2009-11-04

Publications (3)

Publication Number Publication Date
JP2011100452A JP2011100452A (ja) 2011-05-19
JP2011100452A5 JP2011100452A5 (ja) 2014-08-14
JP5689282B2 true JP5689282B2 (ja) 2015-03-25

Family

ID=43926625

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010243281A Expired - Fee Related JP5689282B2 (ja) 2009-11-04 2010-10-29 行列をｓｉｍｄマルチコア・プロセッサ・アーキテクチャ上で転置するためのコンピュータ実装方法、コンピュータ可読ストレージ媒体及びシステム

Country Status (4)

Country Link
US (1) US8539201B2 (ja)
JP (1) JP5689282B2 (ja)
KR (1) KR20110079495A (ja)
CN (1) CN102053948B (ja)

Families Citing this family (68)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008129900A1 (ja) * 2007-04-12 2008-10-30 Nec Corporation アレイプロセッサ型データ処理装置
US8484276B2 (en) * 2009-03-18 2013-07-09 International Business Machines Corporation Processing array data on SIMD multi-core processor architectures
JP5760532B2 (ja) * 2011-03-14 2015-08-12 株式会社リコー プロセッサ装置及びその演算方法
WO2013054468A1 (ja) * 2011-10-14 2013-04-18 パナソニック株式会社 転置演算装置とその集積回路、および転置処理方法
CN104011705A (zh) * 2011-12-01 2014-08-27 新加坡国立大学 多形异构性多核架构
CN102521209B (zh) * 2011-12-12 2015-03-11 浪潮电子信息产业股份有限公司 一种并行多处理器计算机的设计方法
WO2013095580A1 (en) * 2011-12-22 2013-06-27 Intel Corporation Processors, methods, systems, and instructions to generate sequences of integers in which integers in consecutive positions differ by a constant integer stride and where a smallest integer is offset from zero by an integer offset
CN104011672A (zh) * 2011-12-30 2014-08-27 英特尔公司 转置指令
KR101893796B1 (ko) 2012-08-16 2018-10-04 삼성전자주식회사 동적 데이터 구성을 위한 방법 및 장치
CN102929724B (zh) * 2012-11-06 2016-04-13 无锡江南计算技术研究所 基于异构众核处理器的多级访存方法、离散访存方法
US9412063B2 (en) 2013-12-27 2016-08-09 International Business Machines Corporation Transform architecture for multiple neurosynaptic core circuits
US9406015B2 (en) 2013-12-27 2016-08-02 International Business Machines Corporation Transform for a neurosynaptic core circuit
TWI570573B (zh) 2014-07-08 2017-02-11 財團法人工業技術研究院 矩陣轉置電路
SE539721C2 (en) * 2014-07-09 2017-11-07 Device and method for performing a Fourier transform on a three dimensional data set
KR102452945B1 (ko) * 2015-08-27 2022-10-11 삼성전자주식회사 푸리에 변환을 수행하는 방법 및 장치
US10635909B2 (en) * 2015-12-30 2020-04-28 Texas Instruments Incorporated Vehicle control with efficient iterative triangulation
US10095445B2 (en) 2016-03-29 2018-10-09 Western Digital Technologies, Inc. Systems and methods for offloading processing from a host to storage processing units using an interconnect network
US10275243B2 (en) 2016-07-02 2019-04-30 Intel Corporation Interruptible and restartable matrix multiplication instructions, processors, methods, and systems
KR102526754B1 (ko) * 2016-07-13 2023-04-27 삼성전자주식회사 3차원 영상 처리 방법 및 장치
KR102654862B1 (ko) * 2016-08-31 2024-04-05 삼성전자주식회사 영상 처리 방법 및 장치
US11748625B2 (en) 2016-12-30 2023-09-05 Intel Corporation Distributed convolution for neural networks
US10169296B2 (en) 2016-12-30 2019-01-01 Intel Corporation Distributed matrix multiplication for neural networks
EP3563304B1 (en) * 2016-12-30 2022-03-09 Intel Corporation Deep learning hardware
EP4137941A1 (en) 2017-03-20 2023-02-22 Intel Corporation Systems, methods, and apparatuses for matrix add, subtract, and multiply
CN107168683B (zh) * 2017-05-05 2020-06-09 中国科学院软件研究所 申威26010众核cpu上gemm稠密矩阵乘高性能实现方法
WO2019009870A1 (en) 2017-07-01 2019-01-10 Intel Corporation SAVE BACKGROUND TO VARIABLE BACKUP STATUS SIZE
KR102494412B1 (ko) * 2017-11-28 2023-02-03 삼성전자 주식회사 Simd 연산을 이용하여 이미지 데이터의 주파수 변환을 수행하는 전자 장치 및 전자 장치의 동작 방법
US11093247B2 (en) 2017-12-29 2021-08-17 Intel Corporation Systems and methods to load a tile register pair
US11809869B2 (en) 2017-12-29 2023-11-07 Intel Corporation Systems and methods to store a tile register pair to memory
US11789729B2 (en) 2017-12-29 2023-10-17 Intel Corporation Systems and methods for computing dot products of nibbles in two tile operands
US11023235B2 (en) 2017-12-29 2021-06-01 Intel Corporation Systems and methods to zero a tile register pair
US11669326B2 (en) 2017-12-29 2023-06-06 Intel Corporation Systems, methods, and apparatuses for dot product operations
US11816483B2 (en) 2017-12-29 2023-11-14 Intel Corporation Systems, methods, and apparatuses for matrix operations
US10664287B2 (en) 2018-03-30 2020-05-26 Intel Corporation Systems and methods for implementing chained tile operations
US11093579B2 (en) 2018-09-05 2021-08-17 Intel Corporation FP16-S7E8 mixed precision for deep learning and other algorithms
US11579883B2 (en) 2018-09-14 2023-02-14 Intel Corporation Systems and methods for performing horizontal tile operations
US10970076B2 (en) 2018-09-14 2021-04-06 Intel Corporation Systems and methods for performing instructions specifying ternary tile logic operations
US10990396B2 (en) 2018-09-27 2021-04-27 Intel Corporation Systems for performing instructions to quickly convert and use tiles as 1D vectors
US10719323B2 (en) 2018-09-27 2020-07-21 Intel Corporation Systems and methods for performing matrix compress and decompress instructions
US10866786B2 (en) 2018-09-27 2020-12-15 Intel Corporation Systems and methods for performing instructions to transpose rectangular tiles
US10963256B2 (en) * 2018-09-28 2021-03-30 Intel Corporation Systems and methods for performing instructions to transform matrices into row-interleaved format
US10896043B2 (en) 2018-09-28 2021-01-19 Intel Corporation Systems for performing instructions for fast element unpacking into 2-dimensional registers
US10929143B2 (en) 2018-09-28 2021-02-23 Intel Corporation Method and apparatus for efficient matrix alignment in a systolic array
US10963246B2 (en) 2018-11-09 2021-03-30 Intel Corporation Systems and methods for performing 16-bit floating-point matrix dot product instructions
US10929503B2 (en) 2018-12-21 2021-02-23 Intel Corporation Apparatus and method for a masked multiply instruction to support neural network pruning operations
US11886875B2 (en) 2018-12-26 2024-01-30 Intel Corporation Systems and methods for performing nibble-sized operations on matrix elements
US11294671B2 (en) 2018-12-26 2022-04-05 Intel Corporation Systems and methods for performing duplicate detection instructions on 2D data
US20200210517A1 (en) 2018-12-27 2020-07-02 Intel Corporation Systems and methods to accelerate multiplication of sparse matrices
US10922077B2 (en) 2018-12-29 2021-02-16 Intel Corporation Apparatuses, methods, and systems for stencil configuration and computation instructions
US10942985B2 (en) 2018-12-29 2021-03-09 Intel Corporation Apparatuses, methods, and systems for fast fourier transform configuration and computation instructions
US10853559B2 (en) 2019-03-27 2020-12-01 Charter Communications Operating, Llc Symmetric text replacement
US11269630B2 (en) 2019-03-29 2022-03-08 Intel Corporation Interleaved pipeline of floating-point adders
US11016731B2 (en) 2019-03-29 2021-05-25 Intel Corporation Using Fuzzy-Jbit location of floating-point multiply-accumulate results
US11175891B2 (en) 2019-03-30 2021-11-16 Intel Corporation Systems and methods to perform floating-point addition with selected rounding
US10990397B2 (en) 2019-03-30 2021-04-27 Intel Corporation Apparatuses, methods, and systems for transpose instructions of a matrix operations accelerator
US11403097B2 (en) 2019-06-26 2022-08-02 Intel Corporation Systems and methods to skip inconsequential matrix operations
US11334647B2 (en) 2019-06-29 2022-05-17 Intel Corporation Apparatuses, methods, and systems for enhanced matrix multiplier architecture
US11714875B2 (en) 2019-12-28 2023-08-01 Intel Corporation Apparatuses, methods, and systems for instructions of a matrix operations accelerator
CN111444134A (zh) * 2020-03-24 2020-07-24 山东大学 分子动力学模拟软件的并行pme的加速优化方法及***
US11593454B2 (en) * 2020-06-02 2023-02-28 Intel Corporation Matrix operation optimization mechanism
US11972230B2 (en) 2020-06-27 2024-04-30 Intel Corporation Matrix transpose and multiply
US11941395B2 (en) 2020-09-26 2024-03-26 Intel Corporation Apparatuses, methods, and systems for instructions for 16-bit floating-point matrix dot product instructions
CN112433760B (zh) * 2020-11-27 2022-09-23 海光信息技术股份有限公司 数据排序方法和数据排序电路
US12001385B2 (en) 2020-12-24 2024-06-04 Intel Corporation Apparatuses, methods, and systems for instructions for loading a tile of a matrix operations accelerator
US12001887B2 (en) 2020-12-24 2024-06-04 Intel Corporation Apparatuses, methods, and systems for instructions for aligning tiles of a matrix operations accelerator
KR20220162543A (ko) 2021-06-01 2022-12-08 에스케이하이닉스 주식회사 메모리 장치, 반도체 시스템 및 데이터 처리 시스템
KR102527829B1 (ko) * 2021-08-19 2023-04-28 한국기술교육대학교 산학협력단 Cpu와 gpu를 사용하는 행렬 전치기반 2d-fft 연산 장치 및 이를 이용한 데이터 연산 방법
US20240020129A1 (en) * 2022-07-14 2024-01-18 Nxp Usa, Inc. Self-Ordering Fast Fourier Transform For Single Instruction Multiple Data Engines

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7197625B1 (en) * 1997-10-09 2007-03-27 Mips Technologies, Inc. Alignment and ordering of vector elements for single instruction multiple data processing
US6243730B1 (en) * 1999-05-04 2001-06-05 Sony Electronics, Inc. Methods and systems for performing short integer chen IDCT algorithm with fused multiply/add
US6625721B1 (en) * 1999-07-26 2003-09-23 Intel Corporation Registers for 2-D matrix processing
US20030084081A1 (en) * 2001-10-27 2003-05-01 Bedros Hanounik Method and apparatus for transposing a two dimensional array
US6963341B1 (en) * 2002-06-03 2005-11-08 Tibet MIMAR Fast and flexible scan conversion and matrix transpose in a SIMD processor
US7386703B2 (en) * 2003-11-18 2008-06-10 International Business Machines Corporation Two dimensional addressing of a matrix-vector register array
US20070106718A1 (en) * 2005-11-04 2007-05-10 Shum Hoi L Fast fourier transform on a single-instruction-stream, multiple-data-stream processor
US7937567B1 (en) * 2006-11-01 2011-05-03 Nvidia Corporation Methods for scalably exploiting parallelism in a parallel processing system
US7979672B2 (en) * 2008-07-25 2011-07-12 International Business Machines Corporation Multi-core processors for 3D array transposition by logically retrieving in-place physically transposed sub-array data
US8484276B2 (en) * 2009-03-18 2013-07-09 International Business Machines Corporation Processing array data on SIMD multi-core processor architectures

Also Published As

Publication number Publication date
CN102053948B (zh) 2013-09-11
CN102053948A (zh) 2011-05-11
JP2011100452A (ja) 2011-05-19
US20110107060A1 (en) 2011-05-05
KR20110079495A (ko) 2011-07-07
US8539201B2 (en) 2013-09-17

Similar Documents

Publication Publication Date Title
JP5689282B2 (ja) 行列をｓｉｍｄマルチコア・プロセッサ・アーキテクチャ上で転置するためのコンピュータ実装方法、コンピュータ可読ストレージ媒体及びシステム
US7836116B1 (en) Fast fourier transforms and related transforms using cooperative thread arrays
US7640284B1 (en) Bit reversal methods for a parallel processor
US11704548B2 (en) Multicast network and memory transfer optimizations for neural network hardware acceleration
US8484276B2 (en) Processing array data on SIMD multi-core processor architectures
JP2011100452A5 (ja)
US7461114B2 (en) Fourier transform apparatus
US4821224A (en) Method and apparatus for processing multi-dimensional data to obtain a Fourier transform
EP0902375A2 (en) Apparatus for fast Fourier transform
US8880575B2 (en) Fast fourier transform using a small capacity memory
EP2455854A1 (en) System, device, and method for on-the-fly permutations of vector memories for executing intra-vector operations
JP2000231513A (ja) Ｎ次元矩形データアレイの任意の所与次元におけるパラレルデータアクセスのためのメモリアーキテクチャ
EP1483684A2 (en) Method of performing nxm discrete cosine transform
US6728742B1 (en) Data storage patterns for fast fourier transforms
Sorokin et al. Conflict-free parallel access scheme for mixed-radix FFT supporting I/O permutations
US9268744B2 (en) Parallel bit reversal devices and methods
Mermer et al. Efficient 2D FFT implementation on mediaprocessors
CN111368250B (zh) 基于傅里叶变换/逆变换的数据处理***、方法及设备
Zheng Encrypted cloud using GPUs
JP7136343B2 (ja) データ処理システム、方法、およびプログラム
US6438568B1 (en) Method and apparatus for optimizing conversion of input data to output data
US20240020129A1 (en) Self-Ordering Fast Fourier Transform For Single Instruction Multiple Data Engines
US6772183B1 (en) Device for converting input data to output data using plural converters
Sánchez et al. An efficient architecture for the in-place fast cosine transform
CN117633418A (zh) 基于矩阵运算的多维快速傅立叶变换加速方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130705

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140630

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20140630

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20140709

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140729

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141028

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150106

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150128

R150 Certificate of patent or registration of utility model

Ref document number: 5689282

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees