JP5686211B2 - Component built-in wiring board - Google Patents
Component built-in wiring board Download PDFInfo
- Publication number
- JP5686211B2 JP5686211B2 JP2014046217A JP2014046217A JP5686211B2 JP 5686211 B2 JP5686211 B2 JP 5686211B2 JP 2014046217 A JP2014046217 A JP 2014046217A JP 2014046217 A JP2014046217 A JP 2014046217A JP 5686211 B2 JP5686211 B2 JP 5686211B2
- Authority
- JP
- Japan
- Prior art keywords
- component
- passive element
- wiring board
- insulating layer
- element component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
本発明は、絶縁板中に部品が埋設、実装された部品内蔵配線板に係り、特に、薄板化を目指した構成の部品内蔵配線板に関する。 The present invention relates to a component built-in wiring board in which components are embedded and mounted in an insulating plate, and more particularly, to a component built-in wiring board having a configuration aimed at thinning.
部品内蔵配線板の例として、特開2003−197849号公報に記載されたものがある。同文献に開示された配線板では、チップコンデンサ(チップキャパシタ)などの受動素子部品に加えて、半導体チップ(能動素子部品)が埋設の対象部品になっている。 An example of a component built-in wiring board is described in Japanese Patent Application Laid-Open No. 2003-197849. In the wiring board disclosed in this document, in addition to passive element components such as a chip capacitor (chip capacitor), a semiconductor chip (active element component) is a target component to be embedded.
上記のような半導体チップと受動素子部品とを混載で内蔵した配線板において、内蔵の部品厚さに着目すると、半導体チップの場合は通常0.5mm程度の厚さがあるものの、バックグラインドの手法で薄型化することが可能であり、例えば50μm程度まで薄くしたものを使用できる。これに対して、受動素子部品の場合はそのサイズが規格化されており、例えば比較的小さい0603サイズや0402サイズの場合で、それぞれ、横0.6mm×縦0.3mm×厚さ0.3mm、横0.4mm×縦0.2mm×厚さ0.2mmである。よって、薄型化した半導体チップとの比較では数倍程度の厚さになってしまう。 In the wiring board in which the semiconductor chip and the passive element component are mixedly mounted as described above, focusing on the thickness of the built-in component, the semiconductor chip usually has a thickness of about 0.5 mm, but the back grinding method The thickness can be reduced by, for example, a thin film having a thickness of about 50 μm can be used. On the other hand, the size of the passive element component is standardized. For example, in the case of relatively small 0603 size and 0402 size, the width is 0.6 mm × length 0.3 mm × thickness 0.3 mm, respectively. Width 0.4 mm × length 0.2 mm × thickness 0.2 mm. Therefore, the thickness is several times that of a thin semiconductor chip.
したがって、少なくとも受動素子部品を内蔵する部品内蔵配線板においては、受動素子部品の厚みに対応する厚さ方向の内蔵領域を用意することが必須になり、部品内蔵配線板の薄板化を制限するひとつの要因になっている。 Therefore, it is essential to prepare a built-in area in the thickness direction corresponding to the thickness of the passive element component, at least for the component built-in wiring board that incorporates the passive element component. It is a factor of.
本発明は、上記した事情を考慮してなされたもので、絶縁板中に部品が埋設、実装された部品内蔵配線板において、薄板化が可能な部品内蔵配線板を提供することを目的とする。 The present invention has been made in consideration of the above-described circumstances, and an object of the present invention is to provide a component built-in wiring board that can be thinned in a component built-in wiring board in which components are embedded and mounted in an insulating plate. .
上記の課題を解決するため、本発明の一態様である部品内蔵配線板は、第1の絶縁層と、前記第1の絶縁層に対して積層状に位置する第2の絶縁層と、前記第2の絶縁層に埋設された、複数の端子を有する受動素子部品と、前記第1の絶縁層と前記第2の絶縁層とに挟まれて設けられた、前記受動素子部品用の接続ランドを含む第1の配線パターンと、前記受動素子部品の前記複数の端子と前記第1の配線パターンの前記接続ランドとを電気的に接続する接続部材と、記第1の配線パターンのすぐ隣の配線層として前記第2の絶縁層の層中に埋もれるように設けられた内層の配線パターンである第2の配線パターンと、を具備し、前記受動素子部品が、板状の無機材料基材と、該無機材料基材の一方の面上に層状に形成された受動素子とを有し、前記受動素子部品の前記複数の端子が、前記受動素子に電気的に連なり、かつ、前記無機材料基材の前記一方の面の側に設けられた端子であり、前記第2の絶縁層が、前記第1の配線パターンと前記第2の配線パターンとの間に、前記受動素子部品の位置を退避して設けられた層状の第1の補強材と、該第1の補強材から見て前記第2の配線パターンの側で該第1の補強材および前記受動素子部品に対して重層するように設けられた層状の第2の補強材と、を含有することを特徴とする。 In order to solve the above-described problem, a component built-in wiring board according to an aspect of the present invention includes a first insulating layer, a second insulating layer positioned in a stacked manner with respect to the first insulating layer, A passive element component having a plurality of terminals embedded in a second insulating layer, and a connection land for the passive element component provided between the first insulating layer and the second insulating layer A connection member that electrically connects the plurality of terminals of the passive element component and the connection land of the first wiring pattern; and immediately adjacent to the first wiring pattern. A second wiring pattern that is an inner layer wiring pattern provided so as to be buried in the second insulating layer as a wiring layer, and the passive element component includes a plate-like inorganic material substrate and And a passive element formed in a layer on one surface of the inorganic material substrate. The plurality of terminals of the passive element component are terminals electrically connected to the passive element and provided on the one surface side of the inorganic material base material, and the second insulating layer is A layered first reinforcing material provided by retracting the position of the passive element component between the first wiring pattern and the second wiring pattern, and the first reinforcing material as viewed from the first reinforcing material And a layered second reinforcing material provided so as to overlap the first reinforcing material and the passive element component on the second wiring pattern side.
すなわち、この部品内蔵配線板では、少なくとも、端子を有する受動素子部品が埋設で備えられているが、この受動素子部品が、板状の無機材料基材と、該無機材料基材の一方の面上に層状に形成された受動素子とを有している。そして、受動素子部品の複数の端子が、この受動素子に電気的に連なり、かつ、無機材料基材の一方の面の側に設けられている。換言すると、受動素子部品が、半導体チップと同様に板状の無機材料基材を有していて、受動素子がこの無機材料基材の一方の面上に層状に形成され、受動素子部品としての端子が無機材料基材の一方の面の側に設けられている、という構成になっている。 That is, in this component built-in wiring board, at least a passive element component having a terminal is embedded, and this passive element component is composed of a plate-like inorganic material substrate and one surface of the inorganic material substrate. And a passive element formed in a layered manner thereon. And the several terminal of a passive element component is electrically connected to this passive element, and is provided in the one surface side of the inorganic material base material. In other words, the passive element component has a plate-like inorganic material base material like the semiconductor chip, and the passive element is formed in a layer on one surface of the inorganic material base material. The terminal is provided on one surface side of the inorganic material base material.
よって、内蔵の受動素子部品が、半導体チップを有する部品と同等に薄型化され得る態様であり、部品内蔵配線板として、受動素子部品の厚みに対応する厚さ方向の内蔵領域の用意が、薄いもので足りる。したがって、部品内蔵配線板として薄板化が達成できる。 Therefore, the built-in passive element component can be made as thin as a component having a semiconductor chip, and the preparation of a built-in region in the thickness direction corresponding to the thickness of the passive element component is thin as a component built-in wiring board. Things are enough. Therefore, it is possible to reduce the thickness of the component built-in wiring board.
本発明によれば、絶縁板中に部品が埋設、実装された部品内蔵配線板において、薄板化が可能になる。 According to the present invention, it is possible to reduce the thickness of a component built-in wiring board in which components are embedded and mounted in an insulating plate.
本発明の実施態様として、前記受動素子部品の前記無機材料基材が、ステンレス合金(SUS)、銅、ニッケル、およびチタンからなる群より選択された一種の導電性基材である、とすることができる。受動素子部品に用いる無機材料基材として、これらの金属は適当である。ひとつは薄くても(例えば数十μm厚)部品として剛性を保ち得、入手性もよく、さらに、その面上に受動素子を層状に形成することに支障がないことによる。特にSUSでは多くの種類から剛性がよく、かつ適当な厚さのものを選択可能である。また銅の場合は、一般の配線板で使用の配線パターンと同じ材料であり、その表面を粗化するなどして配線板材料との密着性を向上させ剥離などの不良の少ない配線板を得ることができる。 As an embodiment of the present invention, the inorganic material substrate of the passive element component is a kind of conductive substrate selected from the group consisting of stainless alloy (SUS), copper, nickel, and titanium. Can do. These metals are suitable as a base material for inorganic materials used for passive element parts. One is that even if it is thin (for example, several tens of μm thick), it can maintain rigidity as a component, has good availability, and further, there is no problem in forming passive elements in layers on the surface. In particular, SUS can be selected from various types having good rigidity and appropriate thickness. In the case of copper, it is the same material as the wiring pattern used for general wiring boards. By roughening the surface, the adhesion with the wiring board material is improved to obtain a wiring board with less defects such as peeling. be able to.
ここで、前記受動素子部品の前記受動素子が、コンデンサであり、前記受動素子部品の前記無機材料基材が、前記複数の端子のうちのひとつの端子に電気的に導通し、かつ、前記受動素子である前記コンデンサの一方の電極である、とすることができる。この場合は、無機材料基材が導電性であることを利用してこれを一方の電極にし、受動素子としてコンデンサを得るようにしたものである。無機材料基材を一方の電極とすることで、より容易な構成でコンデンサを形成することができる。 Here, the passive element of the passive element component is a capacitor, and the inorganic material base of the passive element component is electrically connected to one terminal of the plurality of terminals, and the passive element It can be said that it is one electrode of the said capacitor | condenser which is an element. In this case, utilizing the fact that the inorganic material substrate is conductive, this is used as one electrode to obtain a capacitor as a passive element. By using the inorganic material substrate as one electrode, a capacitor can be formed with an easier configuration.
また、実施態様として、前記受動素子部品の前記無機材料基材が、シリコン、セラミック、およびガラスからなる群より選択された一種の半導体基材または非導電性基材である、とすることができる。受動素子部品に用いる無機材料基材として、これらの基材は適当である。ひとつは薄くても(例えば数十μm厚)部品として剛性を保ち得、入手性もよく、さらに、その面上に受動素子を層状に形成する技術が周知技術として数多く存在することによる。また、バックグラインドの手法により薄く加工することも比較的容易である。 As an embodiment, the inorganic material substrate of the passive element component may be a kind of semiconductor substrate or non-conductive substrate selected from the group consisting of silicon, ceramic, and glass. . These substrates are suitable as the inorganic material substrate used for the passive element component. One is that even if it is thin (for example, several tens of μm thick), it can maintain rigidity as a component, has good availability, and there are many known techniques for forming passive elements in layers on the surface. It is also relatively easy to process thinly by a back grinding method.
ここで、前記受動素子部品の前記無機材料基材が、シリコンであり、前記受動素子部品の前記受動素子が、コンデンサ、抵抗、およびインダクタからなる群より選択された一種である、とすることができる。無機材料基材がシリコンである場合は、一般の半導体製造プロセスにより、これらの受動素子をこのシリコン板上に作り込むことができる。半導体製造プロセスの利用により、コスト低減、生産性向上など多くの利点が見込める。 Here, the inorganic material substrate of the passive element component is silicon, and the passive element of the passive element component is a kind selected from the group consisting of a capacitor, a resistor, and an inductor. it can. When the inorganic material substrate is silicon, these passive elements can be formed on the silicon plate by a general semiconductor manufacturing process. By using the semiconductor manufacturing process, many advantages such as cost reduction and productivity improvement can be expected.
また、実施態様として、前記受動素子部品の前記無機材料基材が、シリコンであり、前記受動素子部品が、前記無機材料基材の前記一方の面上に層状に形成された複数の受動素子を有し、該複数の受動素子が、受動回路網を構成し、該受動素子部品の前記複数の端子の一部が、該受動回路網の入力端子であり、該受動素子部品の前記複数の端子の別の一部が、該受動回路網の出力端子である、とすることができる。無機材料基材がシリコンである場合は、このように、多数の受動素子をこのシリコン板上に作り込んで受動回路網を構成することもたやすくできる。受動回路網の作り込みにより、受動素子部品として付加価値が向上する。 As an embodiment, the inorganic material substrate of the passive element component is silicon, and the passive element component includes a plurality of passive elements formed in layers on the one surface of the inorganic material substrate. The plurality of passive elements constitute a passive network, a part of the plurality of terminals of the passive element component is an input terminal of the passive network component, and the plurality of terminals of the passive element component May be the output terminal of the passive network. When the inorganic material substrate is silicon, it is easy to form a passive network by making a large number of passive elements on the silicon plate. By adding a passive network, added value is improved as a passive element component.
また、実施態様として、前記配線パターンが、半導体部品用の第2の接続ランドをさらに含み、前記第2の絶縁層にさらに埋設された、半導体チップを有しかつ前記受動素子部品とほぼ同じ厚さを有する半導体部品と、前記半導体部品の端子と前記配線パターンの前記第2の接続ランドとを電気的に接続する第2の接続部材と、をさらに具備し、前記第2の絶縁層に含有された前記第1の補強材が、前記半導体部品の位置をも退避して設けられ、前記第2の絶縁層に含有された前記第2の補強材が、前記第1の補強材から見て前記第2の配線パターンの側で該第1の補強材、前記受動素子部品、および前記半導体部品に対して重層するように設けられている、とすることができる。これは、受動素子部品に加えて半導体部品を内蔵で混載する態様である。半導体部品と受動素子部品とでほぼ同じ厚さになっており、混載で付加価値を高めるとともに、混載の部品内蔵配線板として薄板化が実現する。 Further, as an embodiment, the wiring pattern further includes a second connection land for a semiconductor component, further includes a semiconductor chip embedded in the second insulating layer, and has substantially the same thickness as the passive element component. A semiconductor component having a thickness, and a second connection member that electrically connects a terminal of the semiconductor component and the second connection land of the wiring pattern, and is included in the second insulating layer The first reinforcing material is provided so as to be retracted from the position of the semiconductor component, and the second reinforcing material contained in the second insulating layer is viewed from the first reinforcing material. The first reinforcing member, the passive element component, and the semiconductor component may be provided so as to overlap with each other on the second wiring pattern side. This is a mode in which a semiconductor component is built in and mixed with a passive element component. The thickness of the semiconductor component and the passive element component is almost the same, so that the added value is increased by the mixed mounting, and the thinning is realized as the mixed component built-in wiring board.
ここで、前記接続部材が、前記第2の接続部材と同じ材質である、とすることができる。このように同じ材質である場合は、製造工程において、受動素子部品と半導体部品とで同じ手法で同時期にランドに接続することが可能になる。よって、製造効率の向上になる。 Here, the connection member may be made of the same material as the second connection member. When the same material is used in this way, in the manufacturing process, the passive element component and the semiconductor component can be connected to the land at the same time in the same manner. Therefore, the manufacturing efficiency is improved.
さらに、ここで、前記接続部材および前記第2の接続部材が、はんだである、とすることができる。受動素子部品、半導体部品ともにはんだでランドに接続される場合は、例えば表面実装技術を用いることが可能であり特に低コスト化することができる。 Furthermore, here, the connection member and the second connection member may be solder. When both the passive element component and the semiconductor component are connected to the land by solder, for example, surface mounting technology can be used, and the cost can be reduced particularly.
また、ここで、前記半導体部品の前記半導体チップが、端子パッドを有し、前記半導体部品が、前記端子として、前記端子パッドに電気的接続された、グリッド状配列の表面実装用端子を備える、とすることができる。これによれば、半導体部品をランドに接続するのに表面実装技術を利用でき、コスト低減ができる。 Further, here, the semiconductor chip of the semiconductor component has a terminal pad, and the semiconductor component includes a surface-mounting terminal in a grid-like arrangement electrically connected to the terminal pad as the terminal. It can be. According to this, surface mounting technology can be used to connect the semiconductor component to the land, and the cost can be reduced.
また、ここで、前記半導体部品の前記半導体チップが、端子パッドを有し、前記第2の接続部材が、前記半導体チップの前記端子パッド上に形設された突起電極である、とすることができる。これによれば、半導体部品としてベアの半導体チップを用いることができ、パッケージ品である必要がないので、多様な半導体部品を利用し得る。 Here, it is assumed that the semiconductor chip of the semiconductor component has a terminal pad, and the second connecting member is a protruding electrode formed on the terminal pad of the semiconductor chip. it can. According to this, a bare semiconductor chip can be used as the semiconductor component, and since it is not necessary to be a package product, various semiconductor components can be used.
また、実施態様として、前記第2の絶縁層の積層方向一部を貫通して前記第1の配線パターンの面と前記第2の配線パターンの面との間に挟設され、かつ導電性組成物からなり、かつ積層方向に一致する軸を有し該軸の方向に径が変化している形状である層間接続体をさらに具備する、とすることができる。 Further, as an embodiment, the conductive layer is sandwiched between a surface of the first wiring pattern and a surface of the second wiring pattern through a part in the stacking direction of the second insulating layer. It is further possible to further include an interlayer connection body having a shape that has an axis that coincides with the stacking direction and has a diameter that changes in the direction of the axis.
この態様は、内蔵の受動素子部品の厚さを薄くできたことを利用して、この受動素子部品より高い寸法の層間接続体で、受動素子部品の上下にある配線パターン間を電気的導通させた構成である。換言すると、隣り合って上下に積層的に位置する配線パターンの間に受動素子部品が位置しており、受動素子部品が占める厚さ方向の割合を小さくできることを示している。 In this aspect, by utilizing the fact that the thickness of the built-in passive element component can be reduced, an interlayer connection body having a dimension higher than that of the passive element component is used to electrically connect the wiring patterns above and below the passive element component. It is a configuration. In other words, the passive element component is located between the wiring patterns that are adjacently stacked on top and bottom, which indicates that the ratio in the thickness direction occupied by the passive element component can be reduced.
ここで、前記第1の絶縁層を貫通し、かつ導電性組成物からなり、かつ積層方向に一致する軸を有し該軸の方向に径が変化している形状である第2の層間接続体と、前記第2の絶縁層の積層方向一部を貫通して前記層間接続体とは前記第2の配線パターンを介して反対の側に設けられ、かつ導電性組成物からなり、かつ積層方向に一致する軸を有し該軸の方向に径が変化している形状である第3の層間接続体とをさらに具備する、とすることができる。これらの層間接続体は、小さな領域に高密度に設けることができ、配線板としてのファイン化に資することができる。 Here, the second interlayer connection has a shape that penetrates the first insulating layer, is made of a conductive composition, has an axis that coincides with the lamination direction, and has a diameter that changes in the direction of the axis. And the interlayer connection body is provided on the opposite side through the second wiring pattern, and is formed of a conductive composition and is laminated. And a third interlayer connector having a shape that has an axis that matches the direction and a diameter that changes in the direction of the axis. These interlayer connection bodies can be provided at a high density in a small region, which can contribute to finer wiring boards.
以上を踏まえ、以下では本発明の実施形態を図面を参照しながら説明する。図1は、本発明の一実施形態に係る部品内蔵配線板の構成を模式的に示す断面図である。図1に示すように、この部品内蔵配線板は、絶縁層11、同12、同13、同14、配線層(配線パターン)21、同22、同23、同24(=合計4層、このうち配線層22、23は内層配線層)、層間接続体31、同32、同33、板状の受動素子部品41、接続部材(はんだ)51を有する。
Based on the above, embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a cross-sectional view schematically showing a configuration of a component built-in wiring board according to an embodiment of the present invention. As shown in FIG. 1, this component built-in wiring board has insulating
すなわち、この配線板は、内蔵部品として、板状に構成された受動素子部品41を有していて、この受動素子部品41は、板状構成の一方の面上に端子41aを有し、端子41aが内層の配線層22による接続用ランドに対向位置している。受動素子部品41の端子41aと配線層22の接続用ランドとは接続部材(はんだ)51により電気的、機械的に接続されている。受動素子部品41のより具体的な構成は、例えば以下、図2を参照して説明するごとくである。
That is, this wiring board has a
図2は、図1に示した部品内蔵配線板に内蔵の受動素子部品の構成例を模式的に示す断面図である。図2に示すように、この受動素子部品41は、端子41a、板状の無機材料基材(ステンレス合金(SUS)板)41b、誘電体層41c、導電体層(電極層)41d、ビア(コンタクト)41e、層間絶縁膜41fを有する。
FIG. 2 is a cross-sectional view schematically showing a configuration example of a passive element component built in the component built-in wiring board shown in FIG. As shown in FIG. 2, the
この例の受動素子部品41は、受動素子としてコンデンサをひとつ備えるものであり、SUS板41bを基材としてその片面上にコンデンサが層状に形成されている。SUS板41bは、導電性を有するのでこれを利用して、コンデンサとしての一方の電極として機能させている。SUS板41上には所定面積、所定厚の誘電体層41cが形成され、誘電体層41c上には誘電体層41c上の全領域を覆うように導電体層(電極層)41dが形成されている。導電体層41dは電極層として機能する部分に加えて配線として機能する部分を含んでもよい。そして、誘電体層41c上の全領域、および誘電体層41c、導電体層41dの側面を覆うように層間絶縁膜41fが形成されている。
The
さらに、層間絶縁膜41fを貫通して導電性のビア41e、同41eが設けられ、その一方は導電体層41dに接触、導通し、他方はSUS板41bに接触、導通している。また、ビア41eに接触してその上には端子41a、同41aが設けられている。この受動素子部品41においては、誘電体層41c、導電体層41dの形成に、例えば、半導体製造プロセス同様の薄膜形成技術を利用することができる。また、層間絶縁膜41f、ビア41e、端子41aの形成には、例えば、ウエハレベル・チップスケールパッケージの半導体部品の製造技術と同様の、エリア配置(グリッド状配列)の表面実装用端子を形成する技術を利用することができる。
Further,
この受動素子部品41は、例えば、SUS板41bとして剛性確保に十分な厚さ、例えば35μm程度の厚さのものを選択し、その片面上に誘電体層41c、導電体層41d、層間絶縁膜41fをそれらの総厚として、これらをコンデンサとして機能させるのに問題のない、例えば数μmの厚さで製造することができる。コンデンサとして静電容量を増加させるために、誘電体層41cおよび導電体層41dをさらに多層化した構造とすることもできるが、その場合でも総厚の増加はわずかである。つまり受動素子部品41としては、端子41aを含んで厚くとも40μm程度以下とし、一般の表面実装型受動素子部品では実現できない厚さにすることができる。
As this
すなわち、受動素子部品41は、一般的な表面実装型受動素子部品である0603サイズや0402サイズのものより大幅に薄く、半導体チップを有する部品と同等の薄型になっている。よって、これを利用する図1に示す部品内蔵配線板として薄板化が達成されている。薄板化の効果を換言すると、スクリーン印刷(後述)を由来とする層間接続体32が導通させる層方向に互いに隣り合う配線層22、23の間に、内蔵の受動素子部品41が位置する構成、すなわち、そのように隣り合う2つの配線層22、23の間に部品41が内蔵される構造が実現することである。つまり、層間接続体32の高さに内包されるように受動素子部品41が内蔵される。
That is, the
図1を参照する説明に戻り、部品内蔵配線板としてほかの構造については以下である。まず、配線層21、24は、配線板としての両主面上の配線層であり、その上に各種の部品(不図示)が実装され得る。実装ではんだ(不図示)が載るべき配線層21、24のランド部分を除いて両主面上には、はんだ接続時に溶融したはんだをランド部分に留めかつその後は保護層として機能するはんだレジストの層を形成することができる(厚さは例えば20μm程度)。そのランド部分の表層には、耐腐食性の高いNi/Auのめっき層(不図示)を形成するようにしてもよい。 Returning to the description with reference to FIG. 1, the other structure as the component built-in wiring board is as follows. First, the wiring layers 21 and 24 are wiring layers on both main surfaces as a wiring board, and various components (not shown) can be mounted thereon. On both main surfaces except for the land portions of the wiring layers 21 and 24 on which solder (not shown) is to be mounted, solder melted at the time of solder connection is retained on the land portions and solder resists functioning as protective layers thereafter. A layer can be formed (thickness is, for example, about 20 μm). A Ni / Au plating layer (not shown) having high corrosion resistance may be formed on the surface layer of the land portion.
配線層22、23は、それぞれ、内層の配線層であり、順に、配線層21と配線層22の間に絶縁層11が、配線層22と配線層23の間に絶縁層12、同13が、配線層23と配線層24との間に絶縁層14が、それぞれ位置しこれらの配線層21〜24を隔てている。各配線層21〜24は、例えばそれぞれ9μm〜18μm程度の厚さの金属(銅)箔からなっている。配線層22によるランド上には、上記のように受動素子部品41がはんだ51を介して実装されている。
Each of the wiring layers 22 and 23 is an inner wiring layer, and in order, the insulating
各絶縁層11〜14は、図示するように、それぞれリジッドな絶縁樹脂(例えばエポキシ樹脂)とこれを補強する補強材(例えばガラスクロス)とからなっている。ただし、絶縁層12の補強材は、受動素子部品41が埋設された領域には存在しない。これは、内蔵された受動素子部品41に相当する位置部分がもともとは絶縁層12の開口部になっており、受動素子部品41を埋設するための空間を提供しているからである。その後、絶縁層12、13は、内蔵された受動素子部品41のための上記開口部を埋めるように変形または進入し内部に空隙となる空間は存在しなくなる。各絶縁層11〜14に補強材を設けることにより、部品内蔵配線板として薄板化しているものの十分な剛性を得ることができる。
As shown in the drawing, each of the insulating
各絶縁層11〜14の厚さは、絶縁層11が例えば30μm〜70μm程度、絶縁層12が例えば70μm〜100μm程度、絶縁層13が例えば40μm〜50μm程度、絶縁層14が例えば30μm〜70μm程度とし得る。このような各絶縁層11〜14の厚さにより、受動素子部品41を内蔵した部品内蔵配線板の総厚として250μm程度を実現することができる。
The thicknesses of the insulating
配線層21と配線層22とは、それらのパターンの面の間に挟設されかつ絶縁層11を貫通する層間接続体31により導通し得る。同様に、配線層22と配線層23とは、それらのパターンの面の間に挟設されかつ絶縁層12、同13を貫通する層間接続体32により導通し得る。配線層23と配線層24とは、それらのパターンの面の間に挟設されかつ絶縁層14を貫通する層間接続体33により導通し得る。
The
層間接続体31、32、33は、それぞれ、導電性組成物のスクリーン印刷により形成される導電性バンプを由来とするものであり、その製造工程に依拠して軸方向(図1の図示で上下の積層方向)に径が変化している。その直径は太い側で、層間接続体31、33で例えば150μm、層間接続体32で例えば220μmである。これらの層間接続体31、32、33は、小さな領域に高密度に設けることができ、配線板としてのファイン化に資することができる。
The
次に、図1に示した部品内蔵配線板の製造工程を図3ないし図5を参照して説明する。図3ないし図5は、それぞれ、図1に示した部品内蔵配線板の製造過程の一部を模式的断面で示す工程図である。これらの図において図1中に示した構成要素と同一または同一相当のものには同一符号を付してある。 Next, the manufacturing process of the component built-in wiring board shown in FIG. 1 will be described with reference to FIGS. 3 to 5 are process diagrams schematically showing a part of the manufacturing process of the component built-in wiring board shown in FIG. In these figures, the same or equivalent components as those shown in FIG.
図3から説明する。図3は、図1中に示した各構成のうち絶縁層11を中心とした部分の製造工程を示している。まず、図3(a)に示すように、厚さ例えば9μm(〜18μm)の金属箔(電解銅箔)22A上に例えばスクリーン印刷により、層間接続体31となるペースト状の導電性組成物をほぼ円錐形のバンプ状(底面径例えば150μm、高さ例えば160μm)に形成する。この導電性組成物は、ペースト状の樹脂中に銀、金、銅などの金属微細粒または炭素微細粒を分散させたものである。説明の都合で金属箔22Aの下面に印刷しているが上面でもよい(以下の各図も同じである)。層間接続体31の印刷後これを乾燥させて硬化させる。
It demonstrates from FIG. FIG. 3 shows a manufacturing process of a portion centering on the insulating
次に、図3(b)に示すように、金属箔22A上に厚さ例えば公称70μm(〜30μm)のFR−4のプリプレグ11Aを積層して層間接続体31を貫通させ、その頭部が露出するようにする。露出に際してあるいはその後その先端を塑性変形でつぶしてもよい(いずれにしても層間接続体31の形状は、積層方向に一致する軸を有しその軸方向に径が変化している。)。続いて、図3(c)に示すように、プリプレグ11A上に金属箔(電解銅箔)21Aを積層配置して加圧・加熱し全体を一体化する。このとき、金属箔21Aは層間接続体31と電気的導通状態となり、プリプレグ11Aは完全に硬化して絶縁層11になる。
Next, as shown in FIG. 3B, a prepreg 11A of FR-4 having a thickness of, for example, 70 μm (˜30 μm) is laminated on the metal foil 22A to penetrate the
次に、図3(d)に示すように、片側の金属箔22Aに例えば周知のフォトリソグラフィによるパターニングを施し、これを、接続用ランドを含む配線パターン22に加工する。そして、加工により得られた接続用ランド上に、例えばスクリーン印刷により、図3(e)に示すように、クリームはんだ51Aを適用する。スクリーン印刷によれば容易に効率的に所定パターンに印刷できる。スクリーン印刷に代えてディスペンサで適用することもできる。
Next, as shown in FIG. 3D, patterning by, for example, well-known photolithography is performed on the metal foil 22A on one side, and this is processed into a
続いて、端子41aを有する受動素子部品41をクリームはんだ51Aを介して接続用ランド上に例えばマウンタで載置する。そして、例えばリフロー炉で加熱してクリームはんだ51Aをリフローする。これにより、図3(f)に示すように、はんだ51により受動素子部品41が配線層22の接続用ランド上に接続された状態の配線板素材1が得られる。この配線板素材1を用いる後の工程については図5で述べる。
Subsequently, the
次に、図4を参照して説明する。図4は、図1中に示した各構成のうち絶縁層12、13、14を中心とした部分の製造工程を示している。まず図4(a)に図示のものは、図3(a)から図3(d)に示した工程と同様の工程により得られる素材である。すなわち、金属箔(電解銅箔)24A、絶縁層14、層間接続体33、配線層23は、それぞれ、図3中における金属箔21A、絶縁層11、層間接続体31、配線層22に相当する。
Next, a description will be given with reference to FIG. FIG. 4 shows a manufacturing process of a portion around each of the insulating
次に、図4(b)に示すように、配線層23上の所定位置に例えばスクリーン印刷により、層間接続体32となるペースト状の導電性組成物をほぼ円錐形のバンプ状(底面径例えば220μm、高さ例えば200μm)に形成する。この導電性組成物は、層間接続体31で使用のものと同一のものでよい。層間接続体32の印刷後これを乾燥させて硬化させる。
Next, as shown in FIG. 4B, a paste-like conductive composition that becomes the
次に、図4(c)に示すように、配線層23上に厚さ例えば公称40μm(〜50μm)のFR−4のプリプレグ13Aおよび公称70μm(〜100μm)のFR−4のプリプレグ12Aを積層して層間接続体32を貫通させ、その頭部が露出するようにする。露出に際してあるいはその後その先端を塑性変形でつぶしてもよい(いずれにしても層間接続体32の形状は、積層方向に一致する軸を有しその軸方向に径が変化している。)。以上により得られた配線板素材を配線板素材2とする。
Next, as shown in FIG. 4C, a prepreg 13A of FR-4 with a nominal thickness of 40 μm (˜50 μm) and a
なお、図4(c)に示すプリプレグ13A、12Aの積層前に、プリプレグ12Aについては、受動素子部品41を収めるべき大きさの部品用開口部12oをあらかじめ形成しておく。部品用開口部12oの形成によりプリプレグ12Aが有する補強材も、図示するように、その開口部12oの部分で除去される。このような補強材の除去は、内蔵される受動素子部品41への積層時の当たりを回避し破壊に至るような応力発生を防止する上で好ましい。
In addition, before the
次に、図5を参照して説明する。図5は、上記で得られた配線板素材1、2を積層する配置関係を示す図である。図5に示すような配置で配線板素材1、2を積層配置してプレス機で加圧・加熱する。これにより、プリプレグ12A、13Aが完全に硬化し全体が積層・一体化する。このとき、加熱により得られるプリプレグ12A、13Aの流動性により、受動素子部品41周りの空間にはプリプレグ12A、13Aが変形または進入し空隙は発生しない。また、層間接続体32は、配線層22に電気的に接続される。
Next, a description will be given with reference to FIG. FIG. 5 is a diagram showing an arrangement relationship in which the
図5に示す積層工程の後、上下両面の金属箔24A、21Aを周知のフォトリソグラフィを利用して所定にパターニングすることにより、図1に示したような部品内蔵配線板を得ることができる。 After the laminating process shown in FIG. 5, the metal foils 24A and 21A on both the upper and lower surfaces are patterned in a predetermined manner using well-known photolithography, whereby the component built-in wiring board as shown in FIG. 1 can be obtained.
変形例として、層間接続体31、32、33について、説明した導電性組成物印刷による導電性バンプを由来とするもの以外に、例えば、金属板エッチングにより形成された金属バンプ、導電性組成物充填による接続体、めっきにより形成された導体バンプなどを由来とするものなどのうちから適宜選択、採用することもできる。また、外側の配線層21、24は、最後の積層工程のあとにパターニングして得る以外に、各配線板素材1、2の段階で(例えば図3(d)の段階で)形成するようにしてもよい。
As a modification, for the
以上、本発明の一実施形態についてひととおり説明したが、次に、内蔵させる受動素子部品41についてその変形例を説明する。まず、図6は、図2に示した受動素子部品の変形例を模式的に示す断面図である。図6において、図2中に示したものと同一または同一相当のものには同一の符号を付してある。特に加えるべき事項がない限りその部分の説明は省略する。
The embodiment of the present invention has been described above. Next, a modified example of the
この受動素子部品41Aは、端子41a、板状の無機材料基材(シリコン板)41bA、誘電体層41c、導電体層(電極層)41d、ビア(コンタクト)41e、層間絶縁膜41f、導電体層(電極層)41gを有する。 The passive element component 41A includes a terminal 41a, a plate-like inorganic material substrate (silicon plate) 41bA, a dielectric layer 41c, a conductor layer (electrode layer) 41d, a via (contact) 41e, an interlayer insulating film 41f, a conductor It has 41 g of layers (electrode layers).
この例の受動素子部品41Aは、図2に示したものと同様に受動素子としてコンデンサをひとつ備えるものであるが、シリコン板41bAを基材としてその片面上にコンデンサが層状に形成されたものである。シリコン板41bAには、半導体部品における基板と同等に機能を持たせ、そこで、コンデンサの一方の電極として機能させる導電層41gを新たに設けている。この受動素子部品41Aにおいては、導電体層41gの形成に、例えば、半導体製造プロセス同様の薄膜形成技術を利用することができる。ほかの部分の形成方法については、すでに図2において説明したとおりである。 The passive element component 41A in this example is provided with one capacitor as a passive element, similar to that shown in FIG. 2, but the capacitor is formed in a layer on one surface of the silicon plate 41bA as a base material. is there. The silicon plate 41bA has a function equivalent to that of a substrate in a semiconductor component, and therefore, a conductive layer 41g that functions as one electrode of a capacitor is newly provided. In the passive element component 41A, for example, a thin film formation technique similar to the semiconductor manufacturing process can be used to form the conductor layer 41g. The method for forming other portions is as already described in FIG.
この受動素子部品41Aは、例えば、一般の厚さ(例えば0.5mm程度)を有するシリコンウエハの板を用意し以下のように製造することができる。すなわち、このシリコン板の片面上に、導電体層41g、誘電体層41c、導電体層41d、層間絶縁膜41fの総厚として、これらをコンデンサとして機能させるのに問題のない、例えば数μmの厚さで形成し、その後そのシリコン板を剛性確保に十分な厚さ、例えば70μm程度の厚さにバックグラインドする。つまり受動素子部品41Aとしては、端子41aを含んで、厚くとも75μm以下の厚さで構成することができる。 The passive element component 41A can be manufactured as follows, for example, by preparing a silicon wafer plate having a general thickness (for example, about 0.5 mm). That is, the total thickness of the conductor layer 41g, the dielectric layer 41c, the conductor layer 41d, and the interlayer insulating film 41f on one surface of the silicon plate is not a problem for causing them to function as a capacitor, for example, several μm After that, the silicon plate is back-ground to a thickness sufficient to ensure rigidity, for example, about 70 μm. That is, the passive element component 41A can be configured to have a thickness of 75 μm or less including the terminal 41a.
よって、受動素子部品41Aは、一般的な表面実装型受動素子部品である0603サイズや0402サイズのものより大幅に薄く、半導体チップを有する部品と同等の薄型となっている。そこで、これを利用する図1に示す部品内蔵配線板として薄板化が達成される。 Therefore, the passive element component 41A is significantly thinner than the 0603 size and 0402 size, which are general surface mount passive element components, and is as thin as a component having a semiconductor chip. Therefore, thinning is achieved as the component built-in wiring board shown in FIG.
なお、図6に示すような、板状の無機材料基材としてシリコン板41bAを利用する形態は、その面上に素子を形成するプロセスが半導体製造で使用のプロセスそのものであり、多種多様な受動素子部品を多数作り込むことや、さらにはこれらにより受動回路網を構成させることも容易である。半導体製造プロセスの利用により、コスト低減、生産性向上など多くの利点が見込める。 Note that, as shown in FIG. 6, in the form of using the silicon plate 41bA as the plate-like inorganic material base material, the process of forming elements on the surface is the process itself used in semiconductor manufacturing, and various passive types are used. It is easy to make a large number of element parts and further to form a passive network. By using the semiconductor manufacturing process, many advantages such as cost reduction and productivity improvement can be expected.
そこで、図7は、図6に示した受動素子部品41Aが備え得る受動回路網の構成例を示す回路図である。この受動回路網は、2端子対回路網であり、入力の2端子41a、41aから出力の2端子41a、41aまでの機能として3次の低域濾波回路(LPF)を構成した例である。このように受動素子のみ(=R1、R2、L、C1、C2)で構成される受動回路網の作り込みにより、受動素子部品として付加価値が向上する。 7 is a circuit diagram showing a configuration example of a passive network that the passive element component 41A shown in FIG. 6 can have. This passive network is a two-terminal pair network, and is an example in which a third-order low-pass filter (LPF) is configured as a function from the input two terminals 41a and 41a to the output two terminals 41a and 41a. Thus, by adding a passive network composed of only passive elements (= R1, R2, L, C1, C2), the added value is improved as a passive element component.
内蔵させる受動素子部品の構成についてはそのほか多様な変形例が考えられる。図2においては、板状の無機材料基材41bとしてSUS板の場合を説明したが、同じ導電性を有する基材として、銅、ニッケル、チタンなどの板も利用できる。これらの金属の板も、薄くても(例えば数十μm厚)部品として剛性を保ち得、入手性もよく、さらに、その面上に受動素子を層状に形成することに支障がない。特に銅の場合は、一般の配線板で使用の配線パターンと同じ材料であり、その表面を粗化するなどして配線板材料との密着性を向上させ剥離などの不良の少ない配線板を得ることができる。 Various other variations of the configuration of the passive element component to be incorporated can be considered. In FIG. 2, although the case where the SUS board was used as the plate-like inorganic material base material 41b was described, a board made of copper, nickel, titanium or the like can be used as the base material having the same conductivity. Even if these metal plates are thin (for example, several tens of μm thick), they can maintain rigidity as a component, have good availability, and there is no problem in forming passive elements in layers on the surface. In particular, in the case of copper, it is the same material as the wiring pattern used for a general wiring board, and its surface is roughened to improve adhesion with the wiring board material to obtain a wiring board with less defects such as peeling. be able to.
また、図6においては板状の無機材料基材41bAとしてシリコン板の場合を説明したが、これに代えてセラミックやガラスの板も利用できる。これらの場合も、薄くても(例えば数十μm厚)部品として剛性を保ち得、入手性もよく、さらに、その面上に受動素子を層状に形成する技術が周知技術として数多く存在する。 In FIG. 6, the case where a silicon plate is used as the plate-like inorganic material base 41bA has been described, but a ceramic or glass plate may be used instead. Even in these cases, even if it is thin (for example, several tens of μm thick), it can maintain rigidity as a component, has good availability, and there are many known techniques for forming passive elements in layers on the surface.
次に、本発明の別の実施形態に係る部品内蔵配線板について図8を参照して説明する。図8は、別の実施形態に係る部品内蔵配線板の構造を模式的に示す縦断面図である。同図において、すでに説明した構成要素と同一または同一相当のものには同一符号を付してある。その部分については加える事項がない限り説明を省略する。 Next, a component built-in wiring board according to another embodiment of the present invention will be described with reference to FIG. FIG. 8 is a longitudinal sectional view schematically showing the structure of a component built-in wiring board according to another embodiment. In the figure, the same or equivalent components as those already described are denoted by the same reference numerals. The description is omitted unless there is a matter to add to that portion.
この実施形態は、内蔵部品として、受動素子部品41に加えて、これとは異種の部品である半導体部品42を備える。半導体部品42は、ウエハレベル・チップスケールパッケージによる素子であり、半導体チップと、該半導体チップ上に形成されたグリッド状配列の表面実装用端子42aとを少なくとも備えている。表面実装用端子42aは、半導体チップがもともと有する端子パッドから再配線層を介して電気的に導通しつつその位置を再配置して設けられた端子である。このような再配置により、端子としての配置密度が半導体チップ上の端子パッドのそれより粗くなっている。これにより、半導体部品42は、表面実装技術により、配線層22による接続用ランドに接続部材(はんだ)52を介して実装される。
This embodiment includes a
受動素子部品41と半導体部品42とは、ほぼ同じ厚さである。すなわち、混載で付加価値を高めるとともに、混載の部品内蔵配線板として薄板化が実現している。また、半導体部品42をランドに接続するのに、受動素子部品41と同様な表面実装技術を利用でき、効率的な実装によりコスト低減ができる。
The
図9は、図8に示した部品内蔵配線板の製造過程の一部を模式的断面で示す工程図であり、すでに説明した図4に示した工程の段階に相当するものである。図9において、すでに説明した構成要素と同一または同一相当のものには同一符号を付してある。その部分については加える事項がない限り説明を省略する。 FIG. 9 is a process diagram schematically showing a part of the manufacturing process of the component built-in wiring board shown in FIG. 8 and corresponds to the stage of the process shown in FIG. 4 already described. In FIG. 9, the same reference numerals are given to the same or equivalent components as those already described. The description is omitted unless there is a matter to add to that portion.
この積層工程で用いられる配線板素材1A、2Aは、図示するような構成になっている。すなわち、配線板素材1Aは、その上に、受動素子部品41に加えて半導体部品42が、それぞれはんだ51、はんだ52を介して実装されている。これらを実装する工程において、受動素子部品41と半導体部品42とで同じ手法(はんだ51、52の印刷、リフロー)で同時期にランドに接続することができる。よって、製造効率がよい。配線板素材2Aにおいては、半導体部品42への積層時の当たりを回避するため、半導体部品42にも対応してプリプレグ12Aに開口部12oを設ける。
The wiring board materials 1A and 2A used in this laminating process are configured as shown. That is, on the
次に、本発明のさらに別の実施形態に係る部品内蔵配線板について図10を参照して説明する。図10は、さらに別の実施形態に係る部品内蔵配線板の構造を模式的に示す縦断面図である。同図において、すでに説明した構成要素と同一または同一相当のものには同一符号を付してある。その部分については加える事項がない限り説明を省略する。 Next, a component built-in wiring board according to still another embodiment of the present invention will be described with reference to FIG. FIG. 10 is a longitudinal sectional view schematically showing the structure of a component built-in wiring board according to still another embodiment. In the figure, the same or equivalent components as those already described are denoted by the same reference numerals. The description is omitted unless there is a matter to add to that portion.
この実施形態では、内蔵部品として、フリップ接続がされた受動素子部品41AAと、同じくフリップ接続がされた半導体部品42AAとを備える。フリップ接続については、半導体部品について一般に周知である。フリップ接続では、半導体部品としてベアの半導体チップを用い、すなわちパッケージ品である必要がないので、多様な半導体部品を利用し得る。半導体部品42AA周りについてその構成を説明すると以下である。 In this embodiment, the passive component 41AA that is flip-connected and the semiconductor component 42AA that is also flip-connected are provided as built-in components. Flip connection is generally well known for semiconductor components. In flip connection, since a bare semiconductor chip is used as a semiconductor component, that is, it is not necessary to be a package product, various semiconductor components can be used. The configuration around the semiconductor component 42AA will be described below.
半導体部品42AAが有する、ベアの半導体チップは、フリップ接続により突起電極(導体バンプ)52AAを介して配線層22による接続用ランドに電気的に接続されている。この接続のため、半導体部品42AAの半導体チップが有する端子パッド(不図示)上にあらかじめ突起電極52AAが形設され、この突起電極52AAに位置を合わせて配線層22にはその一部としてランドがパターン形成されている。突起電極52AAは、材質として例えばAu(金)であり、あらかじめ端子パッド上にスタッド状に形成されたものである。半導体チップと配線層22および絶縁層11との間には、フリップ接続部分の機械的および化学的な保護のためアンダーフィル樹脂62が満たされている。
A bare semiconductor chip included in the semiconductor component 42AA is electrically connected to a connection land formed by the
この実施形態では、このような半導体部品42AAのフリップ接続と同様な手法により受動素子部品41AAも配線層22によるランド上に突起電極51AAを介して実装されている。これは、受動素子部品41AAも、半導体部品42AAと同様に板状の無機材料基材を有していて、受動素子がこの無機材料基材の一方の面上に層状に形成され、端子が無機材料基材の一方の面上に設けられている、という構成になっていることから可能である。
In this embodiment, the passive element component 41AA is also mounted on the land of the
受動素子部品41AA上に突起電極51AAを設ける点、受動素子部品41AAと配線層22および絶縁層11との間に、フリップ接続部分の機械的および化学的な保護のためアンダーフィル樹脂61を設ける点も半導体部品42AAと同様である。この実施形態も、混載で付加価値を高めるとともに、混載の部品内蔵配線板として薄板化が実現している。
Protrusion electrode 51AA is provided on passive element component 41AA, and
図11は、図10に示した部品内蔵配線板の製造過程の一部を模式的断面で示す工程図であり、すでに説明した図4に示した工程の段階に相当するものである。図11において、すでに説明した構成要素と同一または同一相当のものには同一符号を付してある。その部分については加える事項がない限り説明を省略する。 FIG. 11 is a process diagram schematically showing a part of the manufacturing process of the component built-in wiring board shown in FIG. 10 and corresponds to the stage of the process shown in FIG. 4 already described. In FIG. 11, the same or equivalent components as those already described are denoted by the same reference numerals. The description is omitted unless there is a matter to add to that portion.
この積層工程で用いられる配線板素材2Aは図9に示したものと同様の構成であり、配線板素材1Bは、図示するような構成になっている。すなわち、配線板素材1Bは、その上に、受動素子部品41AAに加えて半導体部品42AAが、それぞれフリップ接続で実装されている。 The wiring board material 2A used in this laminating process has the same configuration as that shown in FIG. 9, and the wiring board material 1B has a configuration as shown in the figure. That is, on the wiring board material 1B, in addition to the passive element component 41AA, the semiconductor component 42AA is mounted by flip connection.
配線板素材1Bを得るには、例えば、以下のようにする。まず、半導体部品42AAおよび受動素子部品41AAが実装されるべき絶縁層11上の位置に例えばディスペンサを用いて硬化前のアンダーフィル樹脂62、61を適用する。続いて、突起電極52AAを伴った半導体部品42AA、および突起電極51AAを伴った受動素子部品41AAを例えばフリップチップボンダを用いて、配線層22によるランドに位置合わせし圧接する。圧接の後、その接続強度の向上のため、およびアンダーフィル樹脂62、61を硬化するため、加熱工程を行う。以上により、配線板素材1Bが得られる。
To obtain the wiring board material 1B, for example, the following is performed. First, underfill resins 62 and 61 before curing are applied to a position on the insulating
1,1A,1B…配線板素材、2,2A…配線板素材、11,12,13,14…補強材入り絶縁層、11A,12A,13A…補強材入りプリプレグ、12o…部品用開口部、21,22,23,24…配線層(配線パターン)、21A,22A,24A…金属箔(銅箔)、31,32,33…層間接続体(導電性組成物印刷による導電性バンプ)、41,41A…受動素子部品(板状)、41a…端子、41b…板状の無機材料基材(ステンレス合金(SUS)板)、41bA…板状の無機材料基材(シリコン板)、41c…誘電体層、41d…導電体層(電極層)、41e…ビア(コンタクト)、41f…層間絶縁膜、41g…導電体層(電極層)、41AA…受動素子部品(板状でフリップ接続)、42…半導体部品(ウエハレベル・チップスケールパッケージによる)、42a…グリッド状配列(エリア配置)の表面実装用端子、42AA…半導体部品(ベアの半導体チップ)、51,52…接続部材(はんだ)、51A…クリームはんだ、51AA,52AA…突起電極(金スタッドバンプ)、61,62…アンダーフィル樹脂。
DESCRIPTION OF
Claims (13)
前記第1の絶縁層に対して積層状に位置する第2の絶縁層と、
前記第2の絶縁層に埋設された、複数の端子を有する受動素子部品と、
前記第1の絶縁層と前記第2の絶縁層とに挟まれて設けられた、前記受動素子部品用の接続ランドを含む第1の配線パターンと、
前記受動素子部品の前記複数の端子と前記第1の配線パターンの前記接続ランドとを電気的に接続する接続部材と、
前記第1の配線パターンのすぐ隣の配線層として前記第2の絶縁層の層中に埋もれるように設けられた内層の配線パターンである第2の配線パターンと、を具備し、
前記受動素子部品が、板状の無機材料基材と、該無機材料基材の一方の面上に層状に形成された受動素子とを有し、前記受動素子部品の前記複数の端子が、前記受動素子に電気的に連なり、かつ、前記無機材料基材の前記一方の面の側に設けられた端子であり、
前記第2の絶縁層が、前記第1の配線パターンと前記第2の配線パターンとの間に、前記受動素子部品の位置を退避して設けられた層状の第1の補強材と、該第1の補強材から見て前記第2の配線パターンの側で該第1の補強材および前記受動素子部品に対して重層するように設けられた層状の第2の補強材と、を含有すること
を特徴とする部品内蔵配線板。 A first insulating layer;
A second insulating layer positioned in a stack with respect to the first insulating layer;
A passive element component having a plurality of terminals embedded in the second insulating layer;
A first wiring pattern including a connection land for the passive element component provided between the first insulating layer and the second insulating layer;
A connection member for electrically connecting the plurality of terminals of the passive element component and the connection land of the first wiring pattern;
A second wiring pattern that is an inner layer wiring pattern provided so as to be buried in the second insulating layer as a wiring layer immediately adjacent to the first wiring pattern;
The passive element component has a plate-like inorganic material substrate and a passive element formed in a layer on one surface of the inorganic material substrate, and the plurality of terminals of the passive element component are A terminal electrically connected to a passive element and provided on the one surface side of the inorganic material base;
The second insulating layer includes a layered first reinforcing material provided by retracting a position of the passive element component between the first wiring pattern and the second wiring pattern; A layered second reinforcing material provided so as to overlap the first reinforcing material and the passive element component on the second wiring pattern side when viewed from the one reinforcing material. Component built-in wiring board.
前記受動素子部品の前記無機材料基材が、前記複数の端子のうちのひとつの端子に電気的に導通し、かつ、前記受動素子である前記コンデンサの一方の電極であること
を特徴とする請求項2記載の部品内蔵配線板。 The passive element of the passive element component is a capacitor;
The inorganic material substrate of the passive element component is electrically connected to one of the plurality of terminals and is one electrode of the capacitor that is the passive element. Item 2. The component built-in wiring board according to Item 2.
前記受動素子部品の前記受動素子が、コンデンサ、抵抗、およびインダクタからなる群より選択された一種であること
を特徴とする請求項4記載の部品内蔵配線板。 The inorganic material substrate of the passive element component is silicon;
The component built-in wiring board according to claim 4, wherein the passive element of the passive element component is a kind selected from the group consisting of a capacitor, a resistor, and an inductor.
前記受動素子部品が、前記無機材料基材の前記一方の面上に層状に形成された複数の受動素子を有し、該複数の受動素子が、受動回路網を構成し、該受動素子部品の前記複数の端子の一部が、該受動回路網の入力端子であり、該受動素子部品の前記複数の端子の別の一部が、該受動回路網の出力端子であること
を特徴とする請求項1記載の部品内蔵配線板。 The inorganic material substrate of the passive element component is silicon;
The passive element component has a plurality of passive elements formed in layers on the one surface of the inorganic material substrate, the plurality of passive elements constitute a passive network, and the passive element component A part of the plurality of terminals is an input terminal of the passive network, and another part of the plurality of terminals of the passive element component is an output terminal of the passive network. Item 1. The component built-in wiring board according to Item 1.
前記第2の絶縁層にさらに埋設された、半導体チップを有しかつ前記受動素子部品とほぼ同じ厚さを有する半導体部品と、
前記半導体部品の端子と前記配線パターンの前記第2の接続ランドとを電気的に接続する第2の接続部材と、をさらに具備し、
前記第2の絶縁層に含有された前記第1の補強材が、前記半導体部品の位置をも退避して設けられ、前記第2の絶縁層に含有された前記第2の補強材が、前記第1の補強材から見て前記第2の配線パターンの側で該第1の補強材、前記受動素子部品、および前記半導体部品に対して重層するように設けられていること
を特徴とする請求項1記載の部品内蔵配線板。 The wiring pattern further includes a second connection land for a semiconductor component;
A semiconductor component further embedded in the second insulating layer, having a semiconductor chip and having substantially the same thickness as the passive element component;
A second connection member for electrically connecting the terminal of the semiconductor component and the second connection land of the wiring pattern;
The first reinforcing material contained in the second insulating layer is provided by retracting the position of the semiconductor component, and the second reinforcing material contained in the second insulating layer is The first reinforcing material, the passive element component, and the semiconductor component are provided so as to overlap with each other on the second wiring pattern side as viewed from the first reinforcing material. Item 1. The component built-in wiring board according to Item 1.
前記第2の接続部材が、前記半導体チップの前記端子パッド上に形設された突起電極であること
を特徴とする請求項7記載の部品内蔵配線板。 The semiconductor chip of the semiconductor component has a terminal pad;
The component built-in wiring board according to claim 7, wherein the second connection member is a protruding electrode formed on the terminal pad of the semiconductor chip.
を特徴とする請求項1記載の部品内蔵配線板。 The second insulating layer passes through a part in the stacking direction, is sandwiched between the surface of the first wiring pattern and the surface of the second wiring pattern, is made of a conductive composition, and is stacked 2. The component built-in wiring board according to claim 1, further comprising an interlayer connector having an axis that coincides with the direction and having a shape in which the diameter changes in the direction of the axis.
前記第2の絶縁層の積層方向一部を貫通して前記層間接続体とは前記第2の配線パターンを介して反対の側に設けられ、かつ導電性組成物からなり、かつ積層方向に一致する軸を有し該軸の方向に径が変化している形状である第3の層間接続体と
をさらに具備することを特徴とする請求項12記載の部品内蔵配線板。 A second interlayer connector having a shape that penetrates the first insulating layer and is made of a conductive composition and has an axis that coincides with the stacking direction and has a diameter that changes in the direction of the axis;
Passing through a part of the second insulating layer in the stacking direction, the interlayer connector is provided on the opposite side through the second wiring pattern, and is made of a conductive composition and coincides with the stacking direction. 13. The component built-in wiring board according to claim 12, further comprising: a third interlayer connector having a shape that has a shaft that changes in diameter in the direction of the shaft.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014046217A JP5686211B2 (en) | 2014-03-10 | 2014-03-10 | Component built-in wiring board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014046217A JP5686211B2 (en) | 2014-03-10 | 2014-03-10 | Component built-in wiring board |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009191732A Division JP5897241B2 (en) | 2009-08-21 | 2009-08-21 | Component built-in wiring board |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014103423A JP2014103423A (en) | 2014-06-05 |
JP5686211B2 true JP5686211B2 (en) | 2015-03-18 |
Family
ID=51025607
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014046217A Expired - Fee Related JP5686211B2 (en) | 2014-03-10 | 2014-03-10 | Component built-in wiring board |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5686211B2 (en) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4704866B2 (en) * | 2005-09-14 | 2011-06-22 | 日本特殊陶業株式会社 | Wiring board built-in capacitor and wiring board |
JP4983113B2 (en) * | 2006-06-28 | 2012-07-25 | 株式会社トッパンNecサーキットソリューションズ | Wiring board and manufacturing method thereof |
US20080017407A1 (en) * | 2006-07-24 | 2008-01-24 | Ibiden Co., Ltd. | Interposer and electronic device using the same |
JP2009111307A (en) * | 2007-11-01 | 2009-05-21 | Dainippon Printing Co Ltd | Wiring board with built-in components |
-
2014
- 2014-03-10 JP JP2014046217A patent/JP5686211B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2014103423A (en) | 2014-06-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI374535B (en) | Electronic parts packaging structure and method of manufacturing the same | |
JP5786331B2 (en) | Component built-in wiring board | |
JP4597631B2 (en) | Component built-in wiring board, method of manufacturing component built-in wiring board | |
JP2009252942A (en) | Component built-in wiring board, and method of manufacturing component built-in wiring board | |
JP2009267149A (en) | Part built-in wiring board, and method for manufacturing part built-in wiring board | |
JP2009111307A (en) | Wiring board with built-in components | |
JP4598140B2 (en) | Component built-in wiring board, method of manufacturing component built-in wiring board | |
JP5830864B2 (en) | Capacitor built-in wiring board and method for manufacturing capacitor built-in wiring board | |
JP5108253B2 (en) | Component mounting module | |
JP5897241B2 (en) | Component built-in wiring board | |
JP5686211B2 (en) | Component built-in wiring board | |
JP2010272563A (en) | Wiring board with built-in component and method of manufacturing the same | |
JP5369875B2 (en) | Component built-in wiring board, method of manufacturing component built-in wiring board | |
JP2014220402A (en) | Method of semiconductor package substrate | |
JP5671857B2 (en) | Manufacturing method of wiring board with embedded parts | |
JP2008016651A (en) | Component built-in wiring board and its manufacturing method | |
JP5601413B2 (en) | Component built-in wiring board, method of manufacturing component built-in wiring board | |
JP5311162B1 (en) | Manufacturing method of component mounting board | |
JP5649771B2 (en) | Component built-in wiring board | |
JP2010040891A (en) | Wiring board with built-in component | |
JP5699344B2 (en) | Component built-in wiring board, method of manufacturing component built-in wiring board | |
JP2011035211A (en) | Component mounting module, component mounting module built-in wiring board, and method of manufacturing component mounting module built-in wiring board | |
JP5733378B2 (en) | Component built-in wiring board, method of manufacturing component built-in wiring board | |
JP2016021551A (en) | Wiring board and manufacturing method of the same | |
JP6079329B2 (en) | Component built-in wiring board, method of manufacturing component built-in wiring board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140310 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140826 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141224 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150106 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5686211 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |