JP5685236B2 - 静電容量式タッチセンサ、その製造方法及び表示装置 - Google Patents

Description

本発明は、液晶パネル等の映像画面を設けるような携帯電話やＰＤＡ、小型ＰＣ等の入力デバイスに適用できる静電容量式タッチセンサ、その製造方法、及び該静電容量式タッチセンサを備えた表示装置に関するものである。

近年、液晶表示装置（ＬＣＤ）や有機発光装置（ＯＬＥＤ）等の用途が拡大しており、屋外で用いられる各種の表示物にもＬＣＤ等が利用されている。

例えば、車、船、飛行機などの計器盤、車載カーナビゲーション、デジタルカメラ、携帯電話やパソコンなどのモバイル機器、或いはビル、スーパーなどで用いられるデジタルサイネージなどにＬＣＤ等の利用が広がっている。

これらの電子機器においては、ディスプレイと入力手段を兼ね備えたタッチパネルが広く利用されている。

タッチパネルの方式には、光学式、超音波式、電磁誘導式、抵抗膜式、又は静電容量方式が一般に使われているが、小型液晶ディスプレイとの組み合わせには抵抗膜式タッチパネルがよく用いられている。この抵抗膜式タッチパネルは透明導電膜を導体とした入力スイッチであり、２枚の透明導電膜を、スペーサーを介して対向させた構造となっている。タッチペン又は指の押し圧によって電極面同士が接触して導通し、位置検出を行うことができるようになっている。

これに対して静電容量式タッチパネルは、通常の抵抗膜式では対応できない多点検知、いわゆるマルチタッチを可能とする点で近年注目が集まっている。

この様な静電容量式タッチパネルとして、例えば特許文献１，２のタッチパネルが挙げられる。これらのタッチパネルは、Ｘ軸方向に配列された複数の第１島状電極と、隣り合う第１島状電極同士を電気的に接続する第１ブリッジ配線膜とを備えたＸ電極膜、及びＸ軸方向に直交するＹ軸方向に配列された複数の第２島状電極と、隣り合う第２島状電極同士を電気的に接続する第２ブリッジ配線膜とを備えたＹ電極膜を有している。第１ブリッジ配線膜と第２ブリッジ配線膜とは絶縁膜で絶縁されている。

また静電容量式タッチパネルの他の例として、特許文献３のものが挙げられる。特許文献３の静電容量式タッチパネルにおいては、Ｙ軸方向に配列された第２電極が、Ｘ軸方向に配列された第１電極の導通部を跨いで設けられている。上記第２電極と上記導通部とは中間絶縁層で絶縁されている。

特開２０１１−０１３７２５号公報 特開２０１１−０３９７５９号公報 特開２０１０−１４０３７０号公報

しかしながら、上記の特許文献１，２のタッチパネルでは第２島状電極及び第２ブリッジ配線膜を平坦化膜で覆い、特許文献３のタッチパネルでは第２電極を粘着層及び保護シートの順で覆っているが、屈折率、透過率、又は色相等の違いによって、電極や配線等のパターンが肉眼で見え易くなる問題があった。なお以下、この様な現象をパターン見えと称する。

本発明は、パターン見えを抑制することができる静電容量式タッチセンサ、その製造方法、及び該静電容量式タッチセンサを備えた表示装置を提供することを目的とする。

本発明に係る静電容量式タッチセンサは、基材の一方主面上に形成され、それぞれ導電性高分子からなる第１層、中間層及び第２層の層構造を備え、
前記第１層は、第１方向に配列された複数の第１層第１電極及び隣り合う前記第１層第１電極を接続する第１層導通部でそれぞれ構成される複数の第１電極ライン、並びに前記第１方向に交差する第２方向に配列された複数の第１層第２電極でそれぞれ構成される複数の第２電極ラインを有し、
前記中間層は、各前記第１層第１電極上に形成された中間層第１電極、及び各前記第１層第２電極上に形成された中間層第２電極を有し、
前記第２層は、各前記中間層第２電極上に形成された第２層第２電極、前記第２方向において隣り合う前記第２層第２電極を前記第１層導通部と交差して接続する第２層導通部、及び各前記中間層第１電極上に形成された第２層第１電極を有し、
前記第１層は、前記第１電極ラインと前記第１層第２電極との間に形成された第１層絶縁部をさらに有し、
前記中間層は、隣り合う前記中間層第２電極同士の間に形成された中間層絶縁部をさらに有し、
前記第２層は、複数の前記第２層第２電極及び前記第２層導通部で構成される第３電極ラインと前記第２層第１電極との間に形成された第２層絶縁部をさらに有することを要旨とする。

本発明において、前記第１層絶縁部を、隣り合う前記第１電極ライン同士の間、及び隣り合う前記第１層第２電極同士の間にさらに形成し、前記中間層絶縁部を、隣り合う前記中間層第１電極同士の間、及び前記中間層第１電極と前記中間層第２電極との間にさらに形成し、前記第２層絶縁部を、隣り合う前記第３電極ライン同士の間、及び隣り合う前記第２層第１電極同士の間にさらに形成することができる。

本発明において、前記第１層絶縁部、第２層絶縁部、及び中間層絶縁部を、導電性高分子の不活性化により形成することが好ましい。

本発明において、前記第１層と前記中間層とを同種の導電性高分子で形成することが好ましい。

本発明において、前記中間層と前記第２層とを同種の導電性高分子で形成することが好ましい。

本発明において、前記導電性高分子として、ＰＥＤＯＴ（ポリ（3,4−エチレンジオキシチオフェン））又はＰＥＤＯＴ／ＰＳＳを用いることができる。

本発明において、前記第１層の厚さを、０．０１〜５．０μｍとすることができる。

本発明において、前記中間層の厚さを、０．０１〜５．０μｍとすることができる。

本発明に係る静電容量式タッチセンサの製造方法は、基材の一方主面上に導電性高分子からなる第１層を形成する工程と、
前記第１層のパターニングにより、第１方向に配列する複数の第１層第１電極及び隣り合う前記第１層第１電極を接続する第１層導通部でそれぞれ構成される複数の第１電極ライン、及び前記第１方向に交差する第２方向に配列する複数の第１層第２電極でそれぞれ構成される複数の第２電極ライン、並びに前記第１電極ラインと前記第１層第２電極との間における第１層絶縁部を形成する工程と、
前記第１層の上に導電性高分子からなる中間層を形成する工程と、
前記中間層のパターニングにより、各前記第１層第１電極上における中間層第１電極、各前記第１層第２電極上における中間層第２電極、及び隣り合う前記中間層第２電極同士の間における中間層絶縁部を形成する工程と、
前記中間層の上に導電性高分子からなる第２層を形成する工程と、
前記第２層のパターニングにより、各前記中間層第２電極上における第２層第２電極、前記第２方向において隣り合う前記第２層第２電極を前記第１層導通部と交差して接続する第２層導通部、各前記中間層第１電極上における第２層第１電極、並びに複数の前記第２層第２電極及び前記第２層導通部で構成される第３電極ラインと前記第２層第１電極との間における第２層絶縁部を形成する工程とを有することを要旨とする。

本発明に係る表示装置は、上記の静電容量式タッチセンサを表示パネルに装着したものであることを要旨とする。

本発明に係る静電容量式タッチセンサによれば、第１層導通部と第２層導通部とが交差する構成において、それぞれ第１層第２電極上に形成され、隣り合う中間層第２電極同士が中間層絶縁部により絶縁される。また、第１電極ライン（第１層第１電極及び第１導通部で構成されるライン）と上記の第１層第２電極との間に第１層絶縁部が形成され、第３電極ライン（上記の中間層第２電極上に形成された第２層第２電極、及び第２導通部で構成されるライン）と第２層第１電極との間に第２層絶縁部が形成される。この様な構成で第１絶縁部が上記の中間層絶縁部の上又は下に位置し、第２層絶縁部が該中間層絶縁部の下又は上に位置するので、第１層絶縁部と第２層絶縁部とが中間層絶縁部により絶縁されるように構成されている。また各第１層第２電極上に中間層第２電極をそれぞれ形成し、この各中間層第２電極上に各第２層第２電極及びこれらを接続する第２層導通部を形成することで、第１層において隣り合う第１層第２電極同士の接続を実現することができる。

この様に第１層導通部と第２層導通部とが中間層絶縁部で絶縁された構成において、第１層、中間層及び第２層の各層において第１電極（第１層第１電極、中間層第１電極、第２層第１電極）及び第２電極（第１層第２電極、中間層第２電極、第２層第２電極）を設けることによって、交差部（第１層導通部と第２層導通部との交差領域）と電極部との間で段差が限りなく低減される。従って、段差が生じることによるパターン見えを抑制することができる。また第１層、中間層及び第２層の材質としてそれぞれ導電性高分子を用いることによって、上記交差部と電極部の光学特性（屈折率、透過率、色相等）を均一化することができる。これにより、パターン見えをさらに抑制又は防止できる。

本発明に係る静電容量式タッチセンサの製造方法によれば、導電性高分子からなる第１層、中間層、及び第２層に対してそれぞれパターニングを行うことによって、導電性を維持する部分（電極）と導電性を低くする部分（絶縁部）を作り分けることができる。従って、容易且つ短時間で静電容量式タッチセンサを製造することができる。

本発明に係る静電容量式タッチセンサの構成を示す平面図である。 （ａ）は第２層の構成を示す平面図、（ｂ）は中間層の構成を示す平面図、（ｃ）は第１層の構成を示す平面図である。 （ａ）は図１のＡ−Ａ’線断面図、（ｂ）は図１のＢ−Ｂ’線断面図、（ｃ）は図１のＣ−Ｃ’線断面図である。 （ａ）〜（ｆ）は図３（ａ）の静電容量式タッチセンサの製造工程を示す説明図である。 静電容量式タッチセンサの製造順序を示すフローチャートである。 本発明に係る静電容量式タッチセンサを備えた表示装置の構成を示す断面図である。 （ａ）は比較例１に係る静電容量式タッチセンサの構成を示す平面図であり、（ｂ）は（ａ）のＤ−Ｄ’線断面図である。 （ａ）は活性部及び不活性部についての透過率と光波長との関係を示すグラフであり、（ｂ）は活性部及び不活性部についての反射率と光波長との関係を示すグラフであり、（ｃ）は不活性部の透過率と活性部の透過率との差と光波長との関係、及び不活性部の反射率と活性部の反射率との差と光波長との関係を示すグラフである。 シート抵抗と処理時間との関係を示すグラフである。

以下、本発明の実施の形態に係る静電容量式タッチセンサについて図１〜図９を用いて詳細に説明する。

１．静電容量式タッチセンサの構成
図１において、平面内で互いに直交する方向をＸ軸方向及びＹ軸方向とする。

本発明に係る静電容量式タッチセンサ１においては、基材２の一方主面上においてＸ軸方向（第１方向）に複数の第１電極３が並んで形成され、隣り合う第１電極３，３が第１層導通部５で互いに接続される。また、上記一方主面上においてＹ軸方向（第２方向）に複数の第２電極４が並んで形成され、隣り合う第２電極４，４が第２層導通部６で互いに接続される。第１層導通部５と、該第１層導通部５の上方に配される第２層導通部６とは交差するように配される。この様な構成により、第１電極３及び第２電極４を互い違いにマトリクス状に配することができる。なお第１電極３と第２電極４との間には絶縁部７が形成される。基材２は平面視で正方形又は矩形等の形状に加工することができ、その材質としてガラスやアクリル樹脂等の透明材料を用いることができる。

Ｘ軸方向の一方端側の各第１電極３には引き回し配線Ｈ１がそれぞれ接続され、Ｙ軸方向の一方端側の各第２電極４には引き回し配線Ｈ２がそれぞれ接続される。これらの引き回し配線Ｈ１，Ｈ２は、静電容量式タッチセンサ１の内部又は外部装置に設けられた図示しない駆動部に接続される。

以下、静電容量式タッチセンサ１の厚み方向の構成について詳しく説明する。図２（ａ）〜（ｃ）に示すように、本発明の静電容量式タッチセンサ１は、それぞれ導電性高分子からなる、下層の第１層１０、該第１層１０の上に形成される中間層１２、及び該中間層１２の上に形成される上層の第２層１５からなる３層の積層構造を備えている。なお図２（ａ）〜（ｃ）では、理解を容易にする為、図１の第１電極３及び第２電極４の形状を簡略化して示している。

第１層１０、中間層１２及び第２層１５の材質である導電性高分子として、例えばＰＥＤＯＴ（ポリ（3,4−エチレンジオキシチオフェン））やＰＥＤＯＴ／ＰＳＳを用いることができる。ＰＥＤＯＴ／ＰＳＳは、水溶性高分子にポリスチレンスルホン酸（ＰＳＳ）を用い、導電性高分子モノマーにＥＤＯＴ（3,4−エチレンジオキシチオフェン）を用いた水分散ポリチオフェン誘導体である。

ＰＥＤＯＴやＰＥＤＯＴ／ＰＳＳは、導電性が良好なこと、平滑性と透明性に優れていること、光透過性が優れていること及び導体状態での環境安定性が優れていること、並びに曲げに強く伸張性をも備える等の利点を有する。特に、ＰＥＤＯＴ／ＰＳＳは、水溶性高分子のＰＳＳをドーパントとしていることが高温雰囲気下での安定性の向上をもたらし、また帯電防止レベルの表面抵抗値を有する膜であれば、全光線透過率が９８％以上とほとんど外観に影響を与えない。

また、ＰＥＤＯＴやＰＥＤＯＴ／ＰＳＳの他にも、ポリアニリン等の導電性高分子を用いることもできる。

以下、本発明の静電容量式タッチセンサ１の各層の構成について詳しく説明するが、下層の第１層１０、中間層１２、及び上層の第２層１５の順（図２では、（ｃ），（ｂ），（ａ）の順）で説明する。

図２（ｃ）において、第１層１０は、Ｘ軸方向に配列された複数の第１層第１電極３ａ及びＸ軸方向において隣り合う第１層第１電極３ａ，３ａを接続する第１層導通部５でそれぞれ構成される複数の第１電極ライン３０を有する。また第１層１０は、Ｙ軸方向に配列された複数の第１層第２電極４ａでそれぞれ構成される複数の第２電極ライン４０を有する。さらに第１層１０は、上記の第１電極ライン３０と第１層第２電極４ａとの間、隣り合う第１電極ライン３０，３０同士の間、及び隣り合う第１層第２電極４ａ，４ａ同士の間に形成された第１層絶縁部７ａを有する。即ち、第１層絶縁部７ａは第１層１０において第１電極ライン３０及び第１層第２電極４ａを除く領域（引き回し配線Ｈ１の一部が配設される領域を除く）に形成される。

また図２（ｂ）において、中間層１２は、各第１層第１電極３ａ上にそれぞれ形成された中間層第１電極３ｂ、及び各第１層第２電極４ａ上にそれぞれ形成された中間層第２電極４ｂを有する。また中間層１２は、隣り合う中間層第２電極４ｂ，４ｂ同士の間、隣り合う中間層第１電極３ｂ，３ｂ同士の間、及び中間層第１電極３ｂと中間層第２電極４ｂとの間に形成された中間層絶縁部７ｂを有する。即ち、中間層絶縁部７ｂは中間層１２において中間層第１電極３ｂ及び中間層第２電極４ｂを除く領域に形成される。なお、上記の「上に形成された」とは、全体又は一部が重なるように形成されることを意味するが、電気信号のノイズ低減を図る為には全体が重なって形成されることが好ましい。

さらに図２（ａ）において、第２層１５は、各中間層第２電極４ｂ上にそれぞれ形成された第２層第２電極４ｃ、Ｙ軸方向において隣り合う第２層第２電極４ｃ，４ｃを第１層導通部５と交差して接続する第２層導通部６、及び各中間層第１電極３ｂ上にそれぞれ形成された第２層第１電極３ｃを有する。また第２層１５は、複数の第２層第２電極４ｃ及びＹ軸方向において隣り合う第２層第２電極４ｃ，４ｃを接続する第２層導通部６で構成される第３電極ライン４１と第２層第１電極３ｃとの間、隣り合う第３電極ライン４１，４１同士の間、及び隣り合う第２層第１電極３ｃ，３ｃ同士の間に形成された第２層絶縁部７ｃを有する。即ち、第２層絶縁部７ｃは第２層１５において第３電極ライン４１及び第２層第１電極３ｃを除く領域（引き回し配線Ｈ２の一部が配設される領域を除く）に形成される。なお、第２層第１電極３ｃ及び第２層第２電極４ｃについても、それぞれ中間層第１電極３ｂ及び中間層第２電極４ｂの全体に重なって形成されることが好ましい。

第１層第１電極３ａ、中間層第１電極３ｂ及び第２層第１電極３ｃが図１の第１電極３を構成し、第１層第２電極４ａ、中間層第２電極４ｂ及び第２層第２電極４ｃが図１の第２電極４を構成する。また、第１層絶縁部７ａ、中間層絶縁部７ｂ及び第２層絶縁部７ｃが図１の絶縁部７を構成する。

図２では、引き回し配線Ｈ１を第１層第１電極３ａに接続し、引き回し配線Ｈ２を第２層第２電極４ｃに接続した例を示しているが、これに限定されるものではなく、引き回し配線Ｈ１は第１層第１電極３ａ、中間層第１電極３ｂ及び第２層第１電極３ｃのいずれかに接続すればよく、引き回し配線Ｈ２は第１層第２電極４ａ、中間層第２電極４ｂ及び第２層第２電極４ｃのいずれかに接続すればよい。なお、図２では引き回し配線Ｈ１，Ｈ２の図示を一部省略している。

次いで、静電容量式タッチセンサ１の断面構成について説明する。図３（ａ）は図１のＡ−Ａ’線断面図であり、図３（ｂ）は図１のＢ−Ｂ’線断面図であり、図３（ｃ）は図１のＣ−Ｃ’線断面図である。

図３（ａ）に示す様に、図１のＡ−Ａ’線断面、即ち基材２に垂直でかつ第１層導通部５を挟んで隣り合う２つの第２電極４，４を通る断面において、第１層１０は、隣り合う２つの第１層第２電極４ａ，４ａと、この２つの第１層第２電極４ａ，４ａの間に形成された第１層導通部５と、該第１層導通部５と隣り合う一方の第１層第２電極４ａとの間に形成された第１層絶縁部７ａと、該第１層導通部５と隣り合う他方の第１層第２電極４ａとの間に形成された第１層絶縁部７ａとで構成される。また中間層１２は、一方の第１層第２電極４ａ上に形成された一方の中間層第２電極４ｂと、第１層絶縁部７ａ，７ａ及び第１層導通部５上に形成された中間層絶縁部７ｂと、他方の第１層第２電極４ａ上に形成された他方の中間層第２電極４ｂとで構成される。さらに第２層１５は、中間層第２電極４ｂ，４ｂ上に形成された第２層第２電極４ｃ，４ｃ及びこれらを接続する第２層導通部６で構成される。

図１のＢ−Ｂ’線断面の構成は、図３（ｂ）に示す様に、第１層第１電極３ａ、中間層第１電極３ｂ及び第２層第１電極３ｃからなる各層構造と、第１層絶縁部７ａ、中間層絶縁部７ｂ、及び第２層絶縁部７ｃからなる各層構造を介して第１層第２電極４ａ、中間層第２電極４ｂ及び第２層第２電極４ｃからなる層構造とで構成される。

図１のＣ−Ｃ’線断面においては、図３（ｃ）に示す様に、第１層１０は、第１層第１電極３ａ，３ａと、これらを接続する第１層導通部５とで構成される。また中間層１２は、第１層第１電極３ａ，３ａ上にそれぞれ形成された中間層第１電極３ｂ，３ｂと、第１層導通部５上に形成された中間層絶縁部７ｂとで構成される。さらに第２層１５は、中間層第１電極３ｂ，３ｂ上にそれぞれ形成された第２層第１電極３ｃ，３ｃと、中間層絶縁部７ｂ上に形成された第２層導通部６及び第２層絶縁部７ｃ，７ｃとで構成される。

以上の通り、本発明によれば、第１層導通部５と第２層導通部６とが交差する構成において、中間層１２の中間層絶縁部７ｂにより第１層導通部５と第２層導通部６とを絶縁できる。また中間層１２において第１層第２電極４ａ上に中間層第２電極４ｂを形成し、この中間層第２電極４ｂ上に第２層第２電極４ｃ及び隣り合う第２層第２電極４ｃ，４ｃ同士を接続する第２層導通部６を形成することで、第１層１０において隣り合う第１層第２電極４ａ，４ａ同士の接続を実現できる。

この様に、第１層導通部５と第２層導通部６とが中間層絶縁部７ｂで絶縁された構成において、第１層１０、中間層１２及び第２層１５の各層において第１電極３（第１層第１電極３ａ、中間層第１電極３ｂ、第２層第１電極３ｃ）及び第２電極４（第１層第２電極４ａ、中間層第２電極４ｂ、第２層第２電極４ｃ）を設けることによって、交差部と電極部との間で段差が生じない。従って、段差が生じることによるパターン見えを抑制することができる。また、第１層１０、中間層１２、及び第２層１５の各々が、同一膜中の一部分について不活性処理により光学特性を維持したまま導電性を低下させたものであるので、上記交差部と電極部の光学特性（屈折率、透過率、色相等）を均一化することができる。これにより、パターン見えをさらに抑制又は防止できる。

なお上記では、第１層１０、中間層１２及び第２層１５の材質としてＰＥＤＯＴ又はＰＥＤＯＴ／ＰＳＳを用いることとしたが、これに限定されるものではなく、第１層１０及び中間層１２の材質としてＰＥＤＯＴ又はＰＥＤＯＴ／ＰＳＳを用い、第２層１５の材質として他の導電性高分子を用いることもできる。

２．静電容量式タッチセンサの製造方法
次に、上記図３（ａ）に示す静電容量式タッチセンサ１の断面構成を用いて、静電容量式タッチセンサ１の製造方法の一例を説明する。図４は図３（ａ）の静電容量式タッチセンサ１の製造工程を示す説明図である。

図４（ａ）において、まず基材２の上に例えばグラビア印刷法により第１層１０を形成する。処理温度は１００℃とし、処理時間は１０分とすることができる。

次に同図において、第１層１０の上でかつ第１層第２電極４ａを形成すべき領域にレジストＲを例えばスクリーン印刷法により形成する。つまり、レジストＲを設けない、第１層１０上の領域が後工程で不活性化されることになる。レジストＲの材質として、Ｃｌｅｖｉｏｓ（登録商標）ＳＥＴを用いることができる。上記スクリーン印刷法において、処理温度は８０℃とし、処理時間は５分とすることができる。

続いて、図４（ａ）の状態のものを不活性化剤の中に浸漬させる。そうすると、レジストＲで被覆されていない第１層１０の部分において、不活性化剤の酸化機構によって導電性高分子主鎖が切断され、導電性高分子の導電性が低減又は失われる。即ち、この不活性化処理によって導電性高分子の高分子膜は維持しつつ導電性のみを低減又は失わせることができる。なお上記不活性化剤として、次亜塩素酸ナトリウム水溶液や過塩素酸ナトリウム水溶液等を用いることができる。

また第１層１０の不活性化手段の他の例としては、導電性高分子から電子を引き抜くことで導電性を発現させる付加剤であるドーパントと導電性高分子との関係を断ち切る処理等を挙げることができる。具体的には、導電性高分子としてＰＥＤＯＴ／ＰＳＳを用いる場合、ＰＥＤＯＴ／ＰＳＳ膜の形成過程において、ドーパントであるＰＳＳがＰＥＤＯＴのドーピングサイトに導入される。ＰＳＳがＰＥＤＯＴに正電荷を注入（電子の引き抜き）することで導電性が発現される。不活性化は、ＰＳＳの重合の分解等によりドーパントとしての機能を失わせることで行う。

上記不活性化処理によって、図４（ｂ）の様に、レジストＲで被覆した部分が第１層導通部５及び第１層第２電極４ａ，４ａとなり、レジストＲで被覆していない部分に第１層絶縁部７ａ，７ａを形成できる。なお不活性化処理の後には、レジストＲを除去する。該除去の際には、液温が例えば４０℃のアンモニア水を用いることができ、処理時間を３０秒とすることができる。

続いて図４（ｃ）において、第１層１０上に中間層１２を形成する。次いで図４（ｄ）において、中間層１２の上でかつ中間層第２電極４ｂを形成すべき領域に、上記と同じ方法によりレジストＲを形成する。つまり、レジストＲを設けない、中間層１２上の領域が後工程で不活性化されることになる。

図４（ｄ）の状態で、中間層１２に対して上記と同じ様にして不活性化処理を行う。不活性化処理の後には、レジストＲを除去する。

上記不活性化処理によって、図４（ｅ）の様に、レジストＲで被覆した部分が中間層第２電極４ｂ，４ｂとなり、レジストＲで被覆していない部分に中間層絶縁部７ｂを形成することができる。次に図４（ｆ）において、中間層１２上に第２層第２電極４ｃ，４ｃ及びこれらを接続する第２層導通部６を形成する。

図５は静電容量式タッチセンサ１の製造順序を示すフローチャートである。なお、内容が上記と重複する部分があるので簡単に説明する。

図５において、まず基材２の上に第１層１０を形成する（ステップＳ１）。次に、形成した第１層１０をパターニングする（ステップＳ２）。

次いで、第１層１０の上に中間層１２を形成する（ステップＳ３）。続いて、形成した中間層１２をパターニングする（ステップＳ４）。

次に、中間層１２の上に第２層１５を形成する（ステップＳ５）。続いて、形成した第２層１５をパターニングする（ステップＳ６）。

続いて、上述した引き回し配線Ｈ１，Ｈ２を含む引き回し回路を形成し（ステップＳ７）、保護層を形成した後（ステップＳ８）、外形を加工（ステップＳ９）することで静電容量式タッチセンサ１を完成させる。

３．静電容量式タッチセンサを備えた表示装置の構成
図６は本発明に係る静電容量式タッチセンサ１を備えた表示装置５０の構成を示す断面図である。

図６に示すように、表示装置５０は静電容量式タッチセンサ１と、この静電容量式タッチセンサ１の下方に間隔を空けて設けられる表示パネルとしてのディスプレイＤＰとから構成される。ディスプレイＤＰは、液晶ディスプレイ（ＬＣＤ）や有機ＥＬディスプレイ（ＯＬＥＤ）等の表示素子で構成することができる。

本発明はもとより上記実施形態によって制限を受けるものではなく、本発明の趣旨に適合し得る範囲で適当に変更を加えて実施することも勿論可能であり、それらはいずれも本発明の技術的範囲に包含される。

以下、実施例を挙げて本発明をより具体的に説明するが、本発明はもとより下記実施例によって制限を受けるものではなく、前・後記の趣旨に適合し得る範囲で適当に変更を加えて実施することも勿論可能であり、それらはいずれも本発明の技術的範囲に包含される。

１．パターン見えの評価
実施例１において、第１層１０、中間層１２及び第２層１５の材質としてＰＥＤＯＴ／ＰＳＳを採用した静電容量式タッチセンサ１を用いて、ヘイズ及び透過率を測定した。なおヘイズとは曇り度を意味し、数値が低いほど投影時の明度が高い。比較例１として、下記従来の静電容量式タッチセンサを用いた。

図７（ａ）は比較例１に係る静電容量式タッチセンサの構成を示す平面図であり、図７（ｂ）は図７（ａ）のＤ−Ｄ’線断面図である。

図７（ａ），（ｂ）において、比較例１の静電容量式タッチセンサにおいては、基材２の上に、隣り合う第１電極３，３を接続する第１層導通部５と、該第１層導通部５と間隔を空けて両側に第２電極４，４が形成される。第１層導通部５と第２電極４，４とは絶縁層２０で絶縁される。また、この絶縁層２０を覆うように形成された接続層２１によって、隣り合う第２電極４，４同士が接続されている。

この様に比較例１の静電容量式タッチセンサとして、電極部（第２電極４の領域）と交差部（第１層導通部５と接続層２１との交差領域）との間で段差が存在するものを用いた。この段差の高さ（第２電極４の上面から接続層２１の上面までの距離）は、５μｍであった。

透過率及びヘイズの測定結果を表１に示す。

表１に示す様に、実施例１及び比較例１ともに、上記電極部と交差部における透過率については殆ど差が生じなかった。

しかしながら、電極部及び交差部におけるヘイズについては、実施例１と比較例１とで大きな差が生じ、特に交差部では比較例１のヘイズは実施例１のヘイズの２倍となった。

またパターン見えのしにくさを調べる為に、実施例１及び比較例１の静電容量式タッチセンサの目視を実施したところ、実施例１の静電容量式タッチセンサではパターン見えはほとんど無かったが、比較例１の静電容量式タッチセンサではパターン見えが存在した。

以上の結果から、上記段差を有する比較例１の静電容量式タッチセンサではヘイズが高くなり、またパターン見えが生じることが確認された。これに対して、段差を有さず且つ第１層１０、中間層１２、及び第２層１５の材質として同種のＰＥＤＯＴ／ＰＳＳを用いた本発明の静電容量式タッチセンサ１ではヘイズが低くなり、またパターン見えが低減されたことも確認された。

２．活性部（導電性部）と不活性部（絶縁部）の識別方法
図８（ａ）は活性部及び不活性部についての透過率と光波長との関係を示すグラフであり、図８（ｂ）は活性部及び不活性部についての反射率と光波長との関係を示すグラフである。また、図８（ｃ）は不活性部の透過率と活性部の透過率との差と光波長との関係、及び不活性部の反射率と活性部の反射率との差と光波長との関係を示すグラフである。なお図８（ｃ）のグラフは図８（ａ），（ｂ）の測定データに基づいて作成した。

図８（ｃ）において、光の波長が約３５０ｎｍと４５０ｎｍ〜５００ｎｍであるとき、不活性部と活性部の透過率の差及び反射率の差が最も大きくなっている。従って、上記透過率の差又は反射率の差から、上記波長領域の光を用いれば不活性部を特定し易いことが期待される。

また、不活性化処理による導電性の低下を調べる為に、不活性化処理液としての次亜塩素酸ナトリウム水溶液中に導電性高分子層を所定時間浸漬させた後、シート抵抗を測定した。図９はシート抵抗と処理時間との関係を示すグラフである。

図９において、不活性化処理液の液温として１６℃、２０℃、及び２４℃を設定したが、液温が高いほど少ない浸漬時間でシート抵抗値を上昇させる（導電性から絶縁性へと移行させる）ことが可能であることを確認できた。下記の表８に示す様に、上記導電性高分子層は、液温が１６℃の場合では２分で絶縁となり、２０℃の場合では１分で絶縁となり、液温が２４℃の場合では０．５分で絶縁となった。なおシート抵抗が１０^７Ω/□以上となったものを上記絶縁とした。

１ 静電容量式タッチセンサ
２ 基材
３ 第１電極
３ａ 第１層第１電極
３ｂ 中間層第１電極
３ｃ 第２層第１電極
４ 第２電極
４ａ 第１層第２電極
４ｂ 中間層第２電極
４ｃ 第２層第２電極
５ 第１層導通部
６ 第２層導通部
７ 絶縁部
７ａ 第１層絶縁部
７ｂ 中間層絶縁部
７ｃ 第２層絶縁部
１０ 第１層
１２ 中間層
１５ 第２層
３０ 第１電極ライン
４０ 第２電極ライン
４１ 第３電極ライン
５０ 表示装置

Claims (10)

1. 基材の一方主面上に形成され、それぞれ導電性高分子からなる第１層、中間層及び第２層の層構造を備え、
   前記第１層は、第１方向に配列された複数の第１層第１電極及び隣り合う前記第１層第１電極を接続する第１層導通部でそれぞれ構成される複数の第１電極ライン、並びに前記第１方向に交差する第２方向に配列された複数の第１層第２電極でそれぞれ構成される複数の第２電極ラインを有し、
   前記中間層は、各前記第１層第１電極上に形成された中間層第１電極、及び各前記第１層第２電極上に形成された中間層第２電極を有し、
   前記第２層は、各前記中間層第２電極上に形成された第２層第２電極、前記第２方向において隣り合う前記第２層第２電極を前記第１層導通部と交差して接続する第２層導通部、及び各前記中間層第１電極上に形成された第２層第１電極を有し、
   前記第１層は、前記第１電極ラインと前記第１層第２電極との間に形成された第１層絶縁部をさらに有し、
   前記中間層は、隣り合う前記中間層第２電極同士の間に形成された中間層絶縁部をさらに有し、
   前記第２層は、複数の前記第２層第２電極及び前記第２層導通部で構成される第３電極ラインと前記第２層第１電極との間に形成された第２層絶縁部をさらに有することを特徴とする静電容量式タッチセンサ。
2. 前記第１層絶縁部は、隣り合う前記第１電極ライン同士の間、及び隣り合う前記第１層第２電極同士の間に形成され、
   前記中間層絶縁部は、隣り合う前記中間層第１電極同士の間、及び前記中間層第１電極と前記中間層第２電極との間に形成され、
   前記第２層絶縁部は、隣り合う前記第３電極ライン同士の間、及び隣り合う前記第２層第１電極同士の間に形成された請求項１に記載の静電容量式タッチセンサ。
3. 前記第１層絶縁部、第２層絶縁部、及び中間層絶縁部が、導電性高分子の不活性化により形成された請求項１又は２に記載の静電容量式タッチセンサ。
4. 前記第１層と前記中間層とが同種の導電性高分子で形成された請求項１〜３のいずれか１項に記載の静電容量式タッチセンサ。
5. 前記中間層と前記第２層とが同種の導電性高分子で形成された請求項１〜４のいずれか１項に記載の静電容量式タッチセンサ。
6. 前記導電性高分子がＰＥＤＯＴ（ポリ（3,4−エチレンジオキシチオフェン））又はＰＥＤＯＴ／ＰＳＳである請求項１〜５のいずれか１項に記載の静電容量式タッチセンサ。
7. 前記第１層の厚さが、０．０１〜５．０μｍである請求項１〜６のいずれか１項に記載の静電容量式タッチセンサ。
8. 前記中間層の厚さが、０．０１〜５．０μｍである請求項１〜７のいずれか１項に記載の静電容量式タッチセンサ。
9. 請求項１〜８のいずれか１項に記載の静電容量式タッチセンサを表示パネルに装着した表示装置。
10. 基材の一方主面上に導電性高分子からなる第１層を形成する工程と、
    前記第１層のパターニングにより、第１方向に配列する複数の第１層第１電極及び隣り合う前記第１層第１電極を接続する第１層導通部でそれぞれ構成される複数の第１電極ライン、及び前記第１方向に交差する第２方向に配列する複数の第１層第２電極でそれぞれ構成される複数の第２電極ライン、並びに前記第１電極ラインと前記第１層第２電極との間における第１層絶縁部を形成する工程と、
    前記第１層の上に導電性高分子からなる中間層を形成する工程と、
    前記中間層のパターニングにより、各前記第１層第１電極上における中間層第１電極、各前記第１層第２電極上における中間層第２電極、及び隣り合う前記中間層第２電極同士の間における中間層絶縁部を形成する工程と、
    前記中間層の上に導電性高分子からなる第２層を形成する工程と、
    前記第２層のパターニングにより、各前記中間層第２電極上における第２層第２電極、前記第２方向において隣り合う前記第２層第２電極を前記第１層導通部と交差して接続する第２層導通部、各前記中間層第１電極上における第２層第１電極、並びに複数の前記第２層第２電極及び前記第２層導通部で構成される第３電極ラインと前記第２層第１電極との間における第２層絶縁部を形成する工程とを有することを特徴とする静電容量式タッチセンサの製造方法。