JP5679238B2 - 半導体処理方法 - Google Patents

半導体処理方法 Download PDF

Info

Publication number
JP5679238B2
JP5679238B2 JP2013111081A JP2013111081A JP5679238B2 JP 5679238 B2 JP5679238 B2 JP 5679238B2 JP 2013111081 A JP2013111081 A JP 2013111081A JP 2013111081 A JP2013111081 A JP 2013111081A JP 5679238 B2 JP5679238 B2 JP 5679238B2
Authority
JP
Japan
Prior art keywords
chamber
semiconductor
load lock
gas
vacuum pump
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013111081A
Other languages
English (en)
Other versions
JP2013214759A (ja
Inventor
政志 町田
政志 町田
平次 友次
平次 友次
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Steel Works Ltd
Original Assignee
Japan Steel Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Steel Works Ltd filed Critical Japan Steel Works Ltd
Priority to JP2013111081A priority Critical patent/JP5679238B2/ja
Publication of JP2013214759A publication Critical patent/JP2013214759A/ja
Application granted granted Critical
Publication of JP5679238B2 publication Critical patent/JP5679238B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Description

この発明は、半導体にレーザアニールなどの処理を行う際に、雰囲気を適切に管理して半導体処理室内で半導体の処理を良好に行うことができる半導体処理方法に関するものである。
従来、基板に形成されたアモルファス薄膜にレーザ光を照射して前記薄膜を結晶化させるレーザアニール処理装置は、ポリシリコンの表面の突起を低減すること等を目的として大気の影響を除去して結晶化に最適な雰囲気に制御して処理している。通常アニール処理をする雰囲気は窒素等の不活性ガス、真空等が良いとされる。また、積極的に少量の酸素を混合した方がアニール処理後の特性が改善するとの報告もある。処理に際しては、大気の影響を排除するために、レーザアニール装置に備えるチャンバに基板を収容した後、チャンバ内を真空排気し、さらに必要に応じて窒素などの処理ガスをチャンバ内に導入している。
また、基板の汚染物を除去するため、処理に際しては、カセットステーションに収容した基板をロボットにより取り出し、スピン洗浄ユニットなどに搬送し、洗浄した後にロボットにて一度取り出し、アニール処理室に搬送する構成となっている。このため洗浄機から取り出した段階で大気中にさらされることにより、設置環境によっては大気中の化学物質等の不純物により非晶質シリコン膜が汚染される問題がある。
このような問題に対し、レーザアニール前の非晶質シリコン基板の汚染防止として、基板を収納、搬送するカセットステーションに隣接したスピン洗浄ユニットより洗浄された基板をアニール処理室へ直接搬送することにより、外部装置からの基板搬送中による汚染や膜の自然酸化を減少させる方法が提案されている(特許文献1参照)。
特開2001−110742号公報
しかし、上記提案方法のように、スピン洗浄ユニットからアニール処理室へ直接搬送するためには大気にさらされて基板が汚染されてしまう。また、特別な処理室を用意する必要があり、既設の装置を利用することができない。また、設置面積の増大や装置コストが嵩むという問題がある。
本発明は、上記事情を背景としてなされたものであり、特別な処理室の設置等が必要なく、スループットに影響することなく半導体の汚染物を取り除いて処理に供することができる半導体処理方法を提供することを目的とする。
すなわち、本発明の半導体処理装置のうち、第1の形態は、雰囲気を調整して半導体の処理を行う半導体処理装置において、処理対象となる半導体が収納されるチャンバと、該チャンバに接続された真空排気系とを有し、該真空排気系は、前記チャンバ内を排気する排気用真空ポンプと、前記排気用真空ポンプで排気された前記チャンバ内を高真空度で排気をする高真空ポンプとを備えることを特徴とする。
第2の形態の半導体処理装置は、前記第1の形態において、前記高真空ポンプの到達真空度が1.0×10−2Pa以下であることを特徴とする。
第3の本発明の半導体処理装置は、前記第1または第2の形態において、前記チャンバとして、半導体を搬出入するロードロック室と、半導体の処理を行う半導体処理室と、前記ロードロック室と前記半導体処理室との間に連通可能に介在している搬送室とを有し、前記半導体処理室、前記ロードロック室および前記搬送室にそれぞれ真空排気系が接続されており、前記ロードロック室の前記真空排気系に前記排気用真空ポンプと高真空ポンプとが備えられていることを特徴とする。
さらに本発明の他の形態の半導体処理装置は、雰囲気を調整して半導体の処理を行う半導体処理装置において、真空排気後にガスを供給するガス供給系が接続され、処理対象となる半導体が収納されるチャンバと、該チャンバに接続された真空排気系とを有し、該真空排気系は、前記チャンバ内を排気する排気用真空ポンプと、前記排気用真空ポンプで排気された前記チャンバ内を高真空度で排気をする高真空ポンプとを備えており、
前記チャンバとして、半導体を搬出入するロードロック室と、半導体の処理を行う半導体処理室と、前記ロードロック室と前記半導体処理室との間に連通可能に介在している搬送室と、を備え、
前記排気用真空ポンプは、前記ロードロック室と前記搬送室と前記半導体処理室とにそれぞれ接続された真空排気系に備えられており、
前記高真空ポンプは、前記ロードロック室に接続された前記真空排気系のみに備えられていることを特徴とする。
さらに、本発明の半導体処理方法の形態では、雰囲気を調整して半導体の処理を行う半導体処理装置に備えられ、処理対象となる半導体が収納される複数のチャンバのうちロードロック室に前記半導体を搬入して前記ロードロック室内を高真空ポンプとしてクライオポンプを用いて他のチャンバよりも相対的に高真空で、到達真空度が1.0×10 −2 Pa以下になるまで排気し、前記ロードロック室にガス供給されてガス圧が大気圧とし、その後、前記ロードロック室に連通可能でガス供給されてガス圧が大気圧となった他のチャンバに前記半導体を搬送または/および半導体処理を行うステップを有し、前記ロードロック室以外の他のチャンバ内では、ガス供給前に前記高真空よりも低い真空度で到達真空度が10Pa以下になるまで排気を行い、その後、ガス供給されて前記ガス圧を大気圧とすることを特徴とする。
すなわち、本発明は、雰囲気を調整して半導体の処理を行う半導体処理装置において、処理対象となる半導体が収納されるチャンバと、該チャンバに接続された真空排気系とを有し、該真空排気系は、前記チャンバ内を排気する排気用真空ポンプと、前記排気用真空ポンプで排気された前記チャンバ内を高真空度で排気をする高真空ポンプとを備えるので、半導体が大気と接触することによって付着した汚染物を、スループットを低下させることなく高精度に除去することが可能になる。さらに、その後大気中の汚染物質の影響を受けることなく処理を行うことができる。上記高真空ポンプによる真空排気をロードロック室で行えば、その後、処理室に搬送する際に、大気の影響を受けることなく搬送して処理することが可能となる。
また、新たな処理室を追加することなく、既存のロードロック室と併用することができるため、設置面積の拡大、スループットの低下を招くことなく本発明を導入することが可能となる。
本発明によれば、チャンバ内に半導体を収容した状態で排気用真空ポンプにより真空排気することで雰囲気中の不純物が排除される。さらに、このチャンバを高真空ポンプで排気することで、チャンバ内を高真空、好適には1.0×10−2Pa以下にまでに排気することができる。この結果、半導体上の汚染物などをガス化させて真空排気することができる。その後、チャンバには所望により処理ガスを導入した後、または真空雰囲気などでアニールなどの処理を行うことができる。
本発明の一実施形態におけるレーザアニール処理装置を示す概略正面図である。
以下に、本発明の一実施形態を図1に基づいて説明する。この実施形態では、半導体処理装置としてレーザアニール処理装置について説明する。
レーザアニール処理装置は、ロードロック室5、搬送室7、半導体処理室であるアニール処理室8の3つのチャンバを有しており、各室は、ゲート4−2、4−3の開閉によって必要時に開通可能になっている。
また、ロードロック室5の前段には、カセットステーション3が配置され、該カセットステーション3とロードロック室5との間にはゲート4−1が設けられている。カセットステーション3内には、複数の基板1を収納したカセット2と、カセット2内の基板1を取り出し、開かれたゲート4−1を通してロードロック室5に該基板1を引き渡す搬送ロボット6−1を備えている。基板1は、上面にアモルファスシリコン薄膜(図示しない)が形成されており、後のアニール処理によって該アモルファスシリコン薄膜が結晶化される。
ロードロック室5内には、図示しない回転装置などを備え、前記搬送ロボット6−1によって基板収納室3から導入された基板1を前記搬送室7に搬送するように待機させることができる。
搬送室7には、ゲート4−2が開けられたロードロック室5内の基板1を取り出し、ゲート4−3が開けられた前記アニール処理室8に該基板1を引き渡す搬送ロボット6−2を備えている。アニール処理室8では、半導体1を載置する試料台10を有しており、該試料台10は必要に応じて、X軸、Y軸、Z軸に移動することができる。
アニール処理室8の外部には、レーザ光発振部11を有しており、該レーザ光発振部11から発振されたレーザ光13をアニール処理室8内に導く光学系12が設けられている。
なお、アニール処理室8で処理した基板1は、上記とは逆に、アニール処理室8から搬送室7、ロードロック室5を経て外部に搬出することができる。
また、各室では、真空ポンプ14−1、14−2、14−3を設けた真空排気系15−1、15−2、15−3が接続されており、さらに各室には、処理ガス導入系16−1、16−2、16−3が接続されている。また、真空排気系15−1にのみ到達真空度が1.0×10−2Pa以下である高真空ポンプ14−4が接続されている。したがって、前記真空ポンプ14−1が本発明の排気用真空ポンプとして機能する。高真空ポンプ14−4は、真空ポンプ14−1に比して到達真空度が高いものであり、真空ポンプ14−1は、雰囲気中の大気排気を目的とし、高真空ポンプ14−4は、半導体から汚染物を真空環境に放出させるものである。
それぞれのチャンバは、予め各真空ポンプ14−1、14−2、14−3にて10Pa以下まで真空引きし、大気を除去した後にガス供給系15−1、15−2、15−3より窒素等の安定ガスで満たされる。もしくは、真空引きした後に真空状態を維持することも可能とする。
次に、上記レーザアニール処理装置の動作について説明する。
洗浄処理された基板1は、カセット2に収納され、レーザニール処理に備えられる。本装置立上時には、ゲート4−1を開け、搬送ロボット6−1によってカセット2内の基板1を取り出してロードロック室5に収容し、ゲート4−1を閉じる。このとき、ゲート4−2、4−3は閉じられている。そして、ロードロック室5、搬送室7、アニール室8の3つのチャンバについて、それぞれの真空ポンプ14−1、14−2、14−3によって真空引きされる。この真空排気に際しての真空到達度は、本発明としては特に限定されるものではないが、工業的には1〜10Pa程度に排気される。この段階で各室内の残留空気は10ppm以下となり大気の除去という意味では十分な真空度には達している。
真空引きされた後、ロードロック室5では、真空ポンプ14−1を止めた後、さらに高真空ポンプ14−4によって1.0×10−2Pa以下に真空排気される。この高真空での排気によって、基板1が搬送時に大気に触れることで付着した汚染物が、真空環境によって基板1上からガス化して放出され、ロードロック室5から真空排気系へと排気される。
一般的に100Pa以下の圧力領域においては容積排気から表面排気に移行するため、高真空領域では真空にさらされる面からガスが放出される。つまり、基板1に残留しているガス成分が高真空ポンプによって排気され、不純物が除去される。
不純物の除去状態については到達真空度と排気時間で管理することができる。排気時間はアニール処理室でのプロセス処理時間内に完了するよう排気速度を選定することにより、スループットに影響ない範囲での処理が可能となる。真空ポンプ14−1による真空引き及び高真空ポンプ14−4での真空到達時間は、アニール処理室8での処理待ち時間を利用して無駄時間を省くため、1〜2分程度が望ましい。このため、大気成分を多く含むことができる高真空ポンプとしてクライオポンプを導入することが到達圧力と真空到達時間を考慮して効果的である。また、汚染物を除去するためには到達真空度を下げる方が良く、1.0×10−3Pa程度にすると良好な結果が期待される。不純物が除去された基板10は、その後アニール処理室8と同種の雰囲気に設定される。
すなわち、高真空での排気を行った後、ロードロック室5に処理ガス導入系16−1を通してアニール処理をする窒素等の高清浄度の安定ガスが大気圧まで充填される。
また、装置立上時に搬送室7とアニール処理室8に関しては前記真空引き後、同種のガスで大気圧に充填しておく。ガラス基板1は、ロードロック室5からアニール処理室8まで、搬送室7内の搬送ロボット6−2を介して搬送される。ロードロック室5から搬送室7、アニール処理室8に至る搬送経路は密閉されているため、途中大気による汚染の影響なく、アニール処理室8まで基板1を搬送することが可能となる。
アニール処理室8内には、平面方向軸(X及びY)を有する試料台10があり、その上面は被処理体である前記基板1が搭載される。レーザ光源11から発振されたレーザ光13が光学系12を通過して線状となったビームとなり、不純物を除去した状態を維持したまま基板1上部の非晶質半導体薄膜に照射され、レーザアニール処理がなされる。
以下に、本発明の一実施例を説明する。
上記実施形態で説明した本発明のレーザアニール処理装置と、高真空ポンプを備えない以外は、前記本発明レーザアニール処理装置と同構造を有する比較例のレーザアニール処理装置とを用いて半導体にレーザアニール処理を行った。
実施例および比較例では、真空ポンプ14−2、真空ポンプ14−3により搬送室7およびアニール処理室8内を6.7Paまで真空引きした後に、処理ガス導入系16−2、16−3により搬送室7およびアニール処理室8内に100kPaの窒素を導入した。
高真空ポンプ14−4を備える実施例では、ロードロック室5内を真空ポンプ14−1で6.7Paまで真空排気した後、高真空ポンプ14−4によって1.0×10−3Paまで真空引きし、その後に処理ガス導入系16−1により100kPaの窒素を導入した。
一方、高真空ポンプを備えない比較例では、ロードロック室5内を真空ポンプ14−1で6.7Paまで真空引きした後に、処理ガス導入系16−1により100kPaの窒素を導入した。
上記真空排気を行いつつ、半導体にレーザアニール処理を行った。その結果、比較例では不純物による基板面内でのTFT特性のばらつきや、基板ごとのTFT特性にばらつきが生じ、歩留まり低下の原因となったが、実施例では不純物によるTFT特性の低下を抑えることが可能となった。これにより、装着設置環境による不純物の影響を受けず、安定した製品品質と歩留まりを得ることが可能となった。
この実施形態では、処理内容としてアモルファス膜半導体をレーザ光によりアニール処理するものを説明したが、本発明としては、処理内容がこれに限定されるものではなく、高精度な雰囲気において半導体の処理が必要なものにおいて適用が可能である。また、半導体の種別においても特に限定をされるものではない。
以上、本発明について上記実施形態に基づいて説明を行ったが、本発明は上記実施形態の内容に限定をされるものではなく、本発明の範囲を逸脱しない限りは当然に適宜の変更が可能である。
1 基板
5 ロードロック室
7 搬送室
8 アニール処理室
14−1、14−2、14−3 真空ポンプ
14−4 高真空ポンプ
15−1、15−2、15−3 真空排気系

Claims (1)

  1. 雰囲気を調整して半導体の処理を行う半導体処理装置に備えられ、処理対象となる半導体が収納される複数のチャンバのうちロードロック室に前記半導体を搬入して前記ロードロック室内を高真空ポンプとしてクライオポンプを用いて他のチャンバよりも相対的に高真空で、到達真空度が1.0×10 −2 Pa以下になるまで排気し、前記ロードロック室にガス供給されてガス圧が大気圧とし、その後、前記ロードロック室に連通可能でガス供給されてガス圧が大気圧となった他のチャンバに前記半導体を搬送または/および半導体処理を行うステップを有し、前記ロードロック室以外の他のチャンバ内では、ガス供給前に前記高真空よりも低い真空度で到達真空度が10Pa以下になるまで排気を行い、その後、ガス供給されて前記ガス圧を大気圧とすることを特徴とする半導体処理方法。
JP2013111081A 2013-05-27 2013-05-27 半導体処理方法 Expired - Fee Related JP5679238B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013111081A JP5679238B2 (ja) 2013-05-27 2013-05-27 半導体処理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013111081A JP5679238B2 (ja) 2013-05-27 2013-05-27 半導体処理方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2008144422A Division JP2009290177A (ja) 2008-06-02 2008-06-02 半導体処理装置

Publications (2)

Publication Number Publication Date
JP2013214759A JP2013214759A (ja) 2013-10-17
JP5679238B2 true JP5679238B2 (ja) 2015-03-04

Family

ID=49587847

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013111081A Expired - Fee Related JP5679238B2 (ja) 2013-05-27 2013-05-27 半導体処理方法

Country Status (1)

Country Link
JP (1) JP5679238B2 (ja)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000182966A (ja) * 1998-12-15 2000-06-30 Sony Corp 気相成長方法および気相成長装置
JP3676983B2 (ja) * 2000-03-29 2005-07-27 株式会社日立国際電気 半導体製造方法、基板処理方法、及び半導体製造装置
JP2001319890A (ja) * 2000-05-10 2001-11-16 Toshiba Corp 基板処理装置
JP2004119401A (ja) * 2002-09-20 2004-04-15 Foi:Kk 基板処理装置
JP2005183705A (ja) * 2003-12-19 2005-07-07 Sumitomo Heavy Ind Ltd レーザアニーリング装置及びロードロックチャンバの真空装置及びその制御方法及びプログラム
JP4138719B2 (ja) * 2004-09-10 2008-08-27 株式会社半導体エネルギー研究所 絶縁ゲイト型電界効果トランジスタの作製方法

Also Published As

Publication number Publication date
JP2013214759A (ja) 2013-10-17

Similar Documents

Publication Publication Date Title
KR100382292B1 (ko) 반도체장치의제조방법및반도체제조장치
TWI688034B (zh) 裝載埠及裝載埠的氣氛置換方法
KR101923765B1 (ko) 실리콘막의 성막 방법 및 성막 장치
JP4977228B2 (ja) 基板装填脱装方法および半導体装置の製造方法
JP5371854B2 (ja) 基板処理装置および基板処理方法
US10854442B2 (en) Orientation chamber of substrate processing system with purging function
KR20180045316A (ko) 설비 전방 단부 모듈 및 이를 포함하는 반도체 제조 장치
KR20010078006A (ko) 기판 이송 장치 및 기판 이송 방법
US20190096702A1 (en) Substrate processing apparatus, substrate processing method, and computer storage medium
JP2018093063A (ja) 基板処理装置の洗浄方法および基板処理装置の洗浄システム
JP2008053550A (ja) 基板処理装置、基板処理方法及び記憶媒体
US8232538B2 (en) Method and apparatus of halogen removal using optimal ozone and UV exposure
JP2009290177A (ja) 半導体処理装置
JP5679238B2 (ja) 半導体処理方法
JP2009188411A (ja) シリル化処理方法、シリル化処理装置およびエッチング処理システム
JP3102826B2 (ja) 基板処理装置
JP2003306771A (ja) グローブボックス付き成膜装置
JP2014203918A (ja) 基板搬送ボックス及び基板搬送装置
KR101632043B1 (ko) 로드록 장치 및 이를 구비한 진공처리장치
JP4546556B2 (ja) 真空処理装置及び真空処理方法
CN113412166B (zh) 用于清洁真空腔室的方法、用于真空处理基板的方法以及用于真空处理基板的设备
JP3035436B2 (ja) 基板処理装置
KR102429211B1 (ko) 기판 처리 방법 및 기판 처리 장치
KR102553420B1 (ko) 기판 처리 방법 및 기판 처리 장치
TWI785987B (zh) 電漿處理裝置的檢查方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140305

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140507

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141224

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141224

R150 Certificate of patent or registration of utility model

Ref document number: 5679238

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees