JP5674564B2 - Analog-digital conversion apparatus and analog-digital conversion method - Google Patents
Analog-digital conversion apparatus and analog-digital conversion method Download PDFInfo
- Publication number
- JP5674564B2 JP5674564B2 JP2011136356A JP2011136356A JP5674564B2 JP 5674564 B2 JP5674564 B2 JP 5674564B2 JP 2011136356 A JP2011136356 A JP 2011136356A JP 2011136356 A JP2011136356 A JP 2011136356A JP 5674564 B2 JP5674564 B2 JP 5674564B2
- Authority
- JP
- Japan
- Prior art keywords
- analog
- signal
- digital
- unit
- digital conversion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Analogue/Digital Conversion (AREA)
Description
本発明の実施形態は、複数の入力チャネルを持つアナログ−デジタル変換装置に関する。 Embodiments described herein relate generally to an analog-to-digital conversion apparatus having a plurality of input channels.
複数の無線信号を受信する受信装置は、受信した無線信号に対して、受信経路毎にアナログ−デジタル変換等の処理を行う。しかし、このように受信経路毎にアナログ−デジタル変換等を行う場合、アナログ−デジタル変換装置等を経路毎に用意しなければならず、受信装置の大型化を招くこととなる。 A receiving apparatus that receives a plurality of radio signals performs processing such as analog-digital conversion for each reception path on the received radio signals. However, when analog-to-digital conversion or the like is performed for each reception path in this way, an analog-to-digital conversion device or the like must be prepared for each path, resulting in an increase in size of the reception apparatus.
また、複数のアナログ信号のデジタル変換を単一のアナログ−デジタル変換装置で実施しようとすると、供給されるアナログ信号の分だけ実効サンプリング周波数が低下することとなる。そのため、量子化雑音が増大してしまうという問題がある。 If digital conversion of a plurality of analog signals is performed by a single analog-to-digital conversion device, the effective sampling frequency is reduced by the amount of analog signals supplied. Therefore, there is a problem that quantization noise increases.
以上のように、従来の受信装置では、複数のアナログ信号のデジタル化を、受信経路毎に設置されたアナログ−デジタル変換装置で行うため、受信装置の大型化を招いていた。また、複数のアナログ信号のデジタル変換を単一のアナログ−デジタル変換装置で実施しようとすると、量子化雑音が増大してしまうという問題がある。 As described above, in the conventional receiving apparatus, the digitization of a plurality of analog signals is performed by the analog-to-digital conversion apparatus installed for each receiving path, which leads to an increase in the size of the receiving apparatus. In addition, when digital conversion of a plurality of analog signals is performed by a single analog-digital conversion device, there is a problem that quantization noise increases.
そこで、目的は、複数の受信経路から供給されるアナログ信号を一装置でデジタル化することで、受信装置の大型化を回避でき、かつ、一装置でデジタル化しても量子化雑音の増大を抑えることが可能なアナログ−デジタル変換装置及びアナログ−デジタル変換方法を提供することにある。 Therefore, the purpose is to digitize analog signals supplied from a plurality of reception paths with one device, thereby avoiding an increase in the size of the receiving device, and suppressing an increase in quantization noise even when digitized with one device. An analog-to-digital conversion device and an analog-to-digital conversion method are provided.
実施形態によれば、アナログ−デジタル変換装置は、バンド選択部、第１の切替部、アナログ−デジタル変換部、第２の切替部及びチャネル選択部を具備する。バンド選択部は、複数の入力チャネルからアナログ信号を受信し、前記複数のアナログ信号それぞれから、前記アナログ信号の帯域幅と前記入力チャネル数とから求められる帯域幅で信号を抽出する。第１の切替部は、前記複数の入力チャネルの受信経路との接続を順次切り替え、前記バンド選択部から前記受信経路を介して順次供給される複数の抽出信号を時間方向に多重して出力する。アナログ−デジタル変換部は、前記第１の切替部から出力される多重信号を、予め設定されたサンプリング周波数でデジタル信号へ変換する。第２の切替部は、複数の送信経路との接続を前記第１の切替部と同期して切り替え、各受信経路からの抽出信号に由来するデジタル信号を、受信経路と対応する送信経路へ出力する。チャネル選択部は、前記複数の送信経路に供給されたデジタル信号を、前記送信経路毎に予め設定されたサンプルタイミングでリサンプルする。 According to the embodiment, the analog-digital conversion device includes a band selection unit, a first switching unit, an analog-digital conversion unit, a second switching unit, and a channel selection unit. The band selection unit receives an analog signal from a plurality of input channels, and extracts a signal from each of the plurality of analog signals with a bandwidth determined from the bandwidth of the analog signal and the number of input channels. The first switching unit sequentially switches the connection of the plurality of input channels to the reception path, and multiplexes and outputs a plurality of extraction signals sequentially supplied from the band selection unit via the reception path in the time direction. . The analog-digital conversion unit converts the multiplexed signal output from the first switching unit into a digital signal at a preset sampling frequency. The second switching unit switches the connection with a plurality of transmission paths in synchronization with the first switching unit, and outputs a digital signal derived from the extracted signal from each reception path to the transmission path corresponding to the reception path. To do. The channel selection unit resamples the digital signals supplied to the plurality of transmission paths at a sample timing preset for each of the transmission paths.
以下、実施の形態について、図面を参照して説明する。 Hereinafter, embodiments will be described with reference to the drawings.
（第１の実施形態）
図１は、第１の実施形態に係るアナログ−デジタル変換装置１０の機能構成を示すブロック図である。図１に示すアナログ−デジタル変換装置１０は、バンド選択部１１−１〜１１−Ｋ、第１の切替器１２、増幅部１３、サンプルホールド部１４、アナログ−デジタル変換部１５、第２の切替器１６、チャネル選択部１７−１〜１７−Ｋ及びタイミング制御部１８を具備する。アナログ−デジタル変換装置１０には、Ｋ本の入力チャネルが接続されており、図示しないＭ個のアンテナで受信されたアナログ信号のうちＫ個のアナログ信号がこの入力チャネルから供給される。
(First embodiment)
FIG. 1 is a block diagram showing a functional configuration of an analog-
バンド選択部１１−１〜１１−Ｋは、Ｋ本の入力チャネルにそれぞれ設置される。 The band selection units 11-1 to 11-K are installed in K input channels, respectively.
バンド選択部１１−１は、供給されるアナログ信号を受信する。ここで、受信するアナログ信号の帯域幅をｆＢＷとする。このとき、アナログ信号をデジタル信号として記録するためには、サンプリング定理に基づいて２ｆＢＷ以上のサンプリング周波数が要求される。ただし、アナログ−デジタル変換装置１０に接続されるチャネル数はＫ個であるため、
を満たす２ｆｄが、要求される最小のサンプリング周波数である。バンド選択部１１−１は、帯域幅ｆｄでアナログ信号から必要信号を抽出し、抽出した必要信号を第１の切替部１２へ出力する。
2f d satisfying is the minimum sampling frequency required. The band selection unit 11-1 extracts a necessary signal from the analog signal with the bandwidth f d and outputs the extracted necessary signal to the
なお、バンド選択部１１−２〜１１−Ｋの動作はそれぞれバンド選択部１１−１と同様である。 The operations of the band selection units 11-2 to 11-K are the same as those of the band selection unit 11-1.
第１の切替部１２は、タイミング制御部１８からの指示に従い、各受信経路との接続を切り替える。第１の切替部１２は、接続される受信経路から順次供給される必要信号を、時間方向に多重し、増幅部１３へ出力する。
The
増幅部１３は、第１の切替部１２からの多重信号を増幅し、サンプルホールド部１４へ出力する。サンプルホールド部１４は、増幅された多重信号の電圧を、タイミング制御部１８から供給されるサンプリング信号に従い、内部のコンデンサに蓄える。サンプリング信号は、サンプリング周波数２ｆｓに従い、タイミング制御部１８で生成される。なお、ｆｓ＞＞ｆＢＷ＞ｆｄである。サンプルホールド部１４は、サンプリング信号に従い、コンデンサに蓄えられた電圧値をホールドし、ホールドした電圧値をアナログ−デジタル変換部１５へ出力する。これにより、各受信経路からのアナログ信号は、実効サンプリング周波数２ｆｓ／Ｋでデジタル信号に変換されることとなる。
The amplifying
アナログ−デジタル変換部１５は、サンプルホールド部１４からの電圧値に基づき、タイミング制御部１８から供給されるサンプリング信号に従い、デジタル信号を生成する。
The analog-
第２の切替部１６は、タイミング制御部１８からの指示に従い、第１の切替部１２と同期して、チャネル選択部１７−１〜１７−Ｋがそれぞれ設置される送信経路との接続を切り替える。第２の切替部１６は、アナログ−デジタル変換部１５からのデジタル信号を、接続される送信経路へ順次出力する。ここで、各送信経路は、各受信経路と予め対応付けられている。第２の切替部１６は、各受信経路に位置するバンド選択部１１−１〜１１−Ｋからの抽出信号に由来するデジタル信号を、受信経路と対応する送信経路へ出力する。
The
タイミング制御部１８は、第１及び第２の切替部１２，１６の切り替えのタイミングを制御する。例えば、タイミング制御部１８は、第１及び第２の切替部１２，１６を２ｆｓ／Ｋの周波数で切り替える。また、タイミング制御部１８は、サンプリング周波数２ｆｓに基づいてサンプリング信号を生成し、サンプルホールド部１４及びアナログ−デジタル変換部１５へ出力する。
The
チャネル選択部１７−１〜１７−Ｋは、各送信経路に設置され、各送信経路へ供給されるデジタル信号を受信する。チャネル選択部１７−１は、インタポレーション部１７１−１、スペクトラム反転部１７２−１及びリサンプル部１７３−１を備える。 The channel selectors 17-1 to 17-K are installed in each transmission path and receive digital signals supplied to each transmission path. The channel selection unit 17-1 includes an interpolation unit 171-1, a spectrum inversion unit 172-1, and a resample unit 173-1.
インタポレーション部１７１−１は、受信したデジタル信号をＫ倍でオーバーサンプリングする。一般に、量子化雑音は、周波数方向に一様に分布する。インタポレーション部１７１−１は、デジタル信号をＫ倍でオーバーサンプリングすることで、量子化雑音を１０ｌｏｇ１０Ｋだけ改善する。 The interpolation unit 171-1 oversamples the received digital signal by K times. In general, quantization noise is uniformly distributed in the frequency direction. The interpolation unit 171-1 improves the quantization noise by 10 log 10 K by oversampling the digital signal by K times.
スペクトラム反転部１７２−１は、インタポレーション部１７１−１からのデジタル信号のスペクトラムが反転しているか否かを判断する。スペクトラムの反転は、多重信号における各受信経路からのアナログ信号を、実効サンプリング周波数２ｆｓ／Ｋでアンダーサンプリングすることにより発生する場合がある。スペクトラム反転部１７２−１は、受信したデジタル信号のスペクトラムが反転している場合、スペクトラムを反転させ、スペクトラムの反転を解消する。スペクトラム反転部１７２−１は、スペクトラム反転処理後のデジタル信号をリサンプル部１７３−１へ出力する。また、スペクトラム反転部１７２−１は、受信したデジタル信号のスペクトラムが反転していない場合、受信したデジタル信号をそのままリサンプル部１７３−１へ出力する。 The spectrum inversion unit 172-1 determines whether or not the spectrum of the digital signal from the interpolation unit 171-1 is inverted. Inversion of the spectrum may occur by undersampling an analog signal from each reception path in the multiplexed signal at an effective sampling frequency of 2 f s / K. When the spectrum of the received digital signal is inverted, the spectrum inversion unit 172-1 inverts the spectrum and eliminates the inversion of the spectrum. The spectrum inversion unit 172-1 outputs the digital signal after the spectrum inversion processing to the resample unit 173-1. Further, when the spectrum of the received digital signal is not inverted, the spectrum inversion unit 172-1 outputs the received digital signal as it is to the resample unit 173-1.
リサンプル部１７３−１は、スペクトラム反転部１７２−１からのデジタル信号を、送信経路について予め設定されたサンプルタイミングでリサンプルする。受信経路に設置されるアンテナ毎にサンプルタイミングが異なる場合があるためである。 The resample unit 173-1 resamples the digital signal from the spectrum inversion unit 172-1 at a sample timing set in advance for the transmission path. This is because the sample timing may be different for each antenna installed in the reception path.
なお、チャネル選択部１７−２〜１７−Ｋの動作は、チャネル選択部１７−１の動作とそれぞれ同様である。 The operations of the channel selection units 17-2 to 17-K are the same as the operation of the channel selection unit 17-1.
ここで、第１の実施形態に係るアナログ−デジタル変換装置１０では、第２の切替部１６から供給される複数のデジタル信号を、チャネル選択部１７−１〜１７−Ｋでそれぞれ処理するようにしている。このため、チャネル選択部１７−２〜１７−Ｋでの処理の負荷が重くなると想定される。このとき、以下に示す方法により、チャネル選択部１７−２〜１７−Ｋの処理を軽減することが可能である。
Here, in the analog-
図２は、インタポレーション部１７１−１をポリフェーズフィルタ構造で示した際のブロック図である。インタポレーション部１７１−１は、アップサンプラ１７１１、信号処理段１７１２−１〜１７１２−Ｋ、遅延部１７１３−１〜１７１３−（Ｋ−１）及び加算部１７１４−１〜１７１４−（Ｋ−１）により、インタポレーション処理を行い、処理後のデジタル信号をスペクトラム反転部１７２−１へ出力する。
FIG. 2 is a block diagram when the interpolation unit 171-1 is shown in a polyphase filter structure. The interpolation unit 171-1 includes an
ここで、信号処理段１７１２−１〜１７１２−Ｋの係数Ｅ１０（ｚＫ）〜Ｅ１（Ｋ−１）（ｚＫ）は、インタポレーション処理のフィルタ係数Ｈｌ（ｚ）に基づいて求められる。 Here, the coefficients E 10 (z K ) to E 1 (K−1) (z K ) of the signal processing stages 1712-1 to 1712 -K are based on the interpolation processing filter coefficient H 1 (z). Desired.
図３は、図２で示すインタポレーション部１７１−１にノーブル恒等変換を適用した際のブロック図である。ノーブル恒等変換を適用することで、アップサンプラ１７１１−１〜１７１１−Ｋが信号処理段１７１５−１〜１７１５−Ｋの後段に設置されることとなるため、演算量を１／Ｋだけ削減することが可能となる。 FIG. 3 is a block diagram when Noble identity transformation is applied to the interpolation unit 171-1 shown in FIG. By applying the Noble identity transformation, the upsamplers 1711-1 to 1711 -K are installed in the subsequent stage of the signal processing stages 1715-1 to 1715 -K, so that the calculation amount is reduced by 1 / K. It becomes possible.
また、入力チャネル数Ｋをアンテナ素子数Ｍと同数とすることで、インタポレーション部１７１−１を、図４に示すように構成することができる。すなわち、図３における遅延部１７１３−１〜１７１３−（Ｋ−１）及び加算部１７１４−１〜１７１４−（Ｋ−１）をスイッチ１７１６に置き換え、アップサンプラ１７１１−１〜１７１１−Ｋを省略することができる。このとき、スイッチ１７１６は、信号処理段１７１５−１〜１７１５−Ｍとの接続を、サンプリング周波数２ｆｓで切り替える。スイッチ１７１６は、接続される信号処理段からのデジタル信号を後段へ出力する。インタポレーション部１７１−１の構成を、図３に示す構成から図４に示す構成へ置き換えることは、図３に示すアップサンプラ１７１１−１〜１７１１−Ｋが図５に示す０挿入によるアップサンプリングを行う場合を想定すると明らかである。このように、インタポレーション部１７１−１を図４に示す構成とすることで、実質的にオーバーサンプリングをしなくても、量子化雑音を改善することが可能となる。
Further, by setting the number K of input channels to be the same as the number M of antenna elements, the interpolation unit 171-1 can be configured as shown in FIG. That is, the delay units 1713-1 to 1713-(K−1) and the addition units 1714-1 to 1714-(K−1) in FIG. 3 are replaced with the
図６は、リサンプル部１７３−１をポリフェーズフィルタ構造で示した際のブロック図である。リサンプル部１７３−１は、遅延部１７３１−１〜１７３１−（Ｋ−１）、信号処理段１７３２−１〜１７３２−Ｋ、加算部１７３３−１〜１７３３−（Ｋ−１）及びダウンサンプラ１７３４により、リサンプル処理を行い、処理後のデジタル信号を後段へ出力する。
FIG. 6 is a block diagram when the resampler 173-1 is shown with a polyphase filter structure. The resampler 173-1 includes delay units 1731-1 to 1731-(K−1), signal processing stages 1732-1 to 1732 -K, adders 1733-1 to 1733-(K−1), and a
ここで、信号処理段１７３２−１〜１７３２−Ｋの係数Ｅ２０（ｚＫ）〜Ｅ２（Ｋ−１）（ｚＫ）は、リサンプル処理のフィルタ係数ＨＲＳ（ｚ）に基づいて求められる。 Here, the coefficients E 20 (z K ) to E 2 (K−1) (z K ) of the signal processing stages 1732-1 to 1732-K are obtained based on the filter coefficient H RS (z) of the resampling process. It is done.
図７は、図６で示すリサンプル部１７３−１にノーブル恒等変換を適用した際のブロック図である。ノーブル恒等変換を適用することで、ダウンサンプラ１７３４−１〜１７３４−Ｋが信号処理段１７３５−１〜１７３５−Ｋの前段に設置されることとなるため、演算量を１／Ｋだけ削減することが可能となる。 FIG. 7 is a block diagram when noble identity transformation is applied to the resampler 173-1 shown in FIG. By applying the noble identity transformation, the downsamplers 1734-1 to 1734 -K are installed in front of the signal processing stages 1735-1 to 1735 -K, so that the calculation amount is reduced by 1 / K. It becomes possible.
また、入力チャネル数Ｋをアンテナ素子数Ｍと同数とすることで、リサンプル部１７３−１を、図８に示すように構成することができる。すなわち、図７における加算部１７３３−１〜１７３３−（Ｋ−１）をスイッチ１７３６に置き換え、遅延部１７３１−１〜１７３１−（Ｋ−１）及びダウンサンプラ１７３４−１〜１７３４−Ｋを省略することができる。このとき、スイッチ１７３６は、信号処理段１７３５−１〜１７３５−Ｍとの接続を、２ｆｓ／Ｍで切り替える。スイッチ１７３６は、接続される信号処理段からのデジタル信号を後段へ出力する。このように、リサンプル部１７３−１を図８に示す構成とすることで、実質的にダウンサンプリングしなくても、リサンプリングすることが可能となる。
Further, by setting the number K of input channels to be the same as the number M of antenna elements, the resampler 173-1 can be configured as shown in FIG. That is, the addition units 1733-1 to 1733-(K−1) in FIG. 7 are replaced with the
さらに、入力チャネル数Ｋをアンテナ素子数Ｍと同数とし、信号処理段Ｅ３０（ｚ）〜Ｅ３（Ｍ−１）（ｚ）の係数を所定の値に設定することで、チャネル選択部１７−１を、図９に示すように構成することができる。このとき、信号処理段１７４−１〜１７４−Ｍの係数Ｅ３０（ｚ）〜Ｅ３（Ｍ−１）（ｚ）は、インタポレーション処理のフィルタ係数Ｈｌ（ｚ）、スペクトラム反転処理のフィルタ係数ＨＲＶ（ｚ）及びリサンプル処理のフィルタ係数ＨＲＳ（ｚ）の和であるＨ（ｚ）に基づいて求められる。また、スイッチ１７５は、信号処理段１７４−１〜１７４−Ｍとの接続を、サンプリング周波数２ｆｓで切り替える。スイッチ１７５は、接続される信号処理段からのデジタル信号を後段へ出力する。このように、チャネル選択部１７−１を図９に示す構成とすることで、インタポレーション処理、スペクトラム反転処理及びリサンプル処理を個別に行わなくても、送信経路に対応するデジタル信号を作成することが可能となる。
Further, the number K of input channels is set equal to the number M of antenna elements, and the coefficients of the signal processing stages E 30 (z) to E 3 (M−1) (z) are set to predetermined values, whereby the channel selection unit 17 -1 can be configured as shown in FIG. At this time, the coefficients E 30 (z) to E 3 (M−1) (z) of the signal processing stages 174-1 to 174 -M are the filter coefficients H l (z) of the interpolation process and the spectrum inversion process. It is obtained based on H (z) which is the sum of the filter coefficient H RV (z) and the filter coefficient H RS (z) of the resampling process. The
以上のように、第１の実施形態に係るアナログ−デジタル変換装置１０では、第１の切替部１２は、バンド選択部１１−１〜１１−ｎで帯域制限された複数のアナログ信号を、受信経路から一つずつ受信し、受信したアナログ信号を時間方向に多重して単一の多重信号として出力する。アナログ−デジタル変換部１５は、多重信号をサンプリング周波数２ｆｓに基づいてデジタル信号に変換する。そして、チャネル選択部１７−１〜１７−Ｋは、送信経路毎に設定されるサンプルタイミングで、受け取ったデジタル信号をリサンプリングし、後段へ出力する。これにより、単一のアナログ−デジタル変換装置１０で複数のアナログ信号のデジタル変換を行うことが可能となる。また、実効サンプリング周波数が、サンプリング周波数よりも低下する場合であっても、同等のサンプリングレートでアナログ−デジタル変換したのと同等の結果が得られる。
As described above, in the analog-
したがって、第１の実施形態に係るアナログ−デジタル変換装置１０によれば、複数の受信経路から供給されるアナログ信号を一装置でデジタル化することで、受信装置の大型化を回避することができる。また、一装置でデジタル化しても、サンプリングレートでアナログ−デジタル変換したのと同等の結果が得られるため、量子化雑音の増大を抑えることができる。
Therefore, according to the analog-to-
また、第１の実施形態に係るアナログ−デジタル変換装置１０は、一装置で複数のアナログ信号のデジタル変換が可能であるため、従来のように、アナログ−デジタル変換器間でタイミング同期を取る必要が無い。そのため、回路設計が従来よりも容易になり、実現性の自由度が高まることとなる。
Further, since the analog-
また、第１の実施形態に係るアナログ−デジタル変換装置１０は、第１及び第２の切替部１２，１６間の信号を、単一の経路で伝送するようにしている。これにより、データ伝送の効率化を図ることが可能となる。
Further, the analog-
（第２の実施形態）
図１０は、第２の実施形態に係わるアナログ−デジタル変換装置２０の機能構成を示すブロック図である。図１０において図１と共通する部分には同じ符号を付して示し、ここでは異なる部分についてのみ説明する。図１０に示すアナログ−デジタル変換装置２０は、バンド選択部１１−１〜１１−Ｋ、第１の切替部１２、第３の切替部２１、主サブシステム２３、副サブシステム２４、第４の切替部２２、第２の切替器１６、チャネル選択部１７−１〜１７−Ｋ及びタイミング制御部２５を具備する。
(Second Embodiment)
FIG. 10 is a block diagram showing a functional configuration of the analog-digital conversion apparatus 20 according to the second embodiment. 10, parts that are the same as those in FIG. 1 are given the same reference numerals, and only different parts will be described here. 10 includes a band selection unit 11-1 to 11-K, a
主サブシステム２３は、増幅部１３−１、サンプルホールド部１４−１及びアナログ−デジタル変換部１５−１を備える。また、副サブシステム２４は、増幅部１３−２、サンプルホールド部１４−２及びアナログ−デジタル変換部１５−２を備える。
The
第３及び第４の切替部２１，２２は、主サブシステム２３及び副サブシステム２４のいずれかと選択的に接続する。第３の切替部２１は、第１の接続部１２から供給される多重信号を、主サブシステム２３及び副サブシステム２４のうち接続される一方のサブシステムへ供給する。第３の切替部２１は、第４の切替部２２からの切替信号を受信すると、接続先を他方へ切り替える。
The third and
第４の切替部２２は、主サブシステム２３及び副サブシステム２４のうち接続される一方のサブシステムからのデジタル信号を受信し、受信したデジタル信号の強度が予め設定する強度以下であるか否かを判断する。第４の切替部２２は、受信したデジタル信号の強度が予め設定する強度以下である場合、第３の切替部２１へ切替信号を出力すると共に、接続先を他方へ切り替える。
The
タイミング制御部２５は、第１及び第２の切替部１２，１６の切り替えのタイミングを制御する。また、タイミング制御部２５は、サンプリング周波数２ｆｓに基づいてサンプリング信号を生成し、サンプルホールド部１４−１，１４−２及びアナログ−デジタル変換部１５−１，１５−２へ出力する。
The
以上のように、第２の実施形態に係るアナログ−デジタル変換装置２０は、現用系と予備系との冗長構成を取っている。これにより、アナログ−デジタル変換装置２０では、サブシステムの一方に不具合が生じた場合であっても、後段への信号が断となる事態を避けることが可能となる。 As described above, the analog-digital conversion device 20 according to the second embodiment has a redundant configuration of the active system and the standby system. Thereby, in the analog-digital conversion apparatus 20, even when a malfunction occurs in one of the subsystems, it is possible to avoid a situation in which the signal to the subsequent stage is interrupted.
ここで、第２の実施形態に係るアナログ−デジタル変換装置２０の信頼性は、主サブシステム２３、副サブシステム２４、第３及び第４の切替部２１，２２の信頼性が指数分布に従うならば、次式に示すようになる。
ただし、主サブシステム２３の平均無故障間隔（ＭＴＢＦ：Mean time between Failure）を１／λＭ、副サブシステム２４のＭＴＢＦを１／λＳ、第３及び第４の切替部２１，２２のＭＴＢＦを１／λＣとする。これに対し、第１の実施形態に係るアナログ−デジタル変換装置１０の信頼性は式（２）における第１項のみである。すなわち、第２の実施形態に係るアナログ−デジタル変換装置２０によれば、装置の信頼性を向上させることが可能となる。
However, the mean time between failures (MTBF) of the
なお、第２の実施形態では、第４の切替部２２は、受信したデジタル信号の強度を監視し、受信したデジタル信号の強度が予め設定した強度以下となる場合、主サブシステム２３及び副サブシステム２４の接続を切り替える場合を例に説明した。しかしながら、これに限定される訳ではない。例えば、試験信号が送信され、送信した試験信号に異常が生じた場合、主サブシステム２３及び副サブシステム２４の接続を切り替えるようにしても良い。
In the second embodiment, the
（第３の実施形態）
図１１は、第３の実施形態に係わるアナログ−デジタル変換装置３０の機能構成を示すブロック図である。図１１において図１と共通する部分には同じ符号を付して示し、ここでは異なる部分についてのみ説明する。図１１に示すアナログ−デジタル変換装置３０は、バンド選択部１１−１〜１１−Ｋ、第１の切替部１２、サブシステム３１−１〜３１−ｐ、ｑ／ｐ選択部３２、第２の切替器１６、チャネル選択部１７−１〜１７−Ｋ及びタイミング制御部３３を具備する。
(Third embodiment)
FIG. 11 is a block diagram illustrating a functional configuration of the analog-
第１の切替部１２は、多重信号をサブシステム３２−１〜３２−ｐへ供給する。サブシステム３２−１〜３２−ｐは、増幅部１３−１〜１３−ｐ、サンプルホールド部１４−１〜１４−ｐ及びアナログ−デジタル変換部１５−１〜１５−ｐを備える。サブシステム３２−１〜３２−ｐは、第１の切替部１２から供給される多重信号をデジタル信号に変換し、ｑ／ｐ選択部３２へ出力する。
The
ｑ／ｐ選択部３２は、サブシステム３２−１〜３２−ｐから受信したｐ個のデジタル信号のうち、デジタル信号がｑ個以上正常であるか否かを判断する。例えば、ｑ／ｐ選択部３２は、ｑ個のデジタル信号の瞬時値をクラスタリングし、その分布に一つのクラスが存在する場合は、全てのデジタル信号が正常であると判断する。また、瞬時値のクラスタリングにより得られる分布に二つクラスが存在する場合は、ｑ個以上のデジタル信号が属する一方のクラスを正常であると判断する。
The q /
ｑ／ｐ選択部３２は、ｑ個以上のデジタル信号を正常であると判断した場合、正常であると判断したデジタル信号のうち一つを第２の切替部１６へ出力する。
When the q /
また、ｑ／ｐ選択部３２は、正常であると判断したデジタル信号を合成して第２の切替部１６へ出力するようにしても構わない。例えば、ｑ／ｐ選択部３２は、正常と判断したデジタル信号に対して、ウェイトが全て１の算術平均を取ることで合成する。正常と判断したデジタル信号を合成することで、ＳＮＲ（Signal Noise Ratio）を改善することが可能である。
In addition, the q /
タイミング制御部３３は、第１及び第２の切替部１２，１６の切り替えのタイミングを制御する。また、タイミング制御部３３は、サンプリング周波数２ｆｓに基づいてサンプリング信号を生成し、サンプルホールド部１４−１〜１４−ｐ及びアナログ−デジタル変換部１５−１〜１５−ｐへ出力する。
The timing control unit 33 controls the switching timing of the first and
第２の実施形態に係るアナログ−デジタル変換装置２０では、切り替えした瞬間に信号の不連続性が発生する課題、コールドスタンバイであるが故に保全時間が必要になる課題、切り替え方式であるが故に切替部の信頼性の影響の課題等がある。 In the analog-to-digital conversion device 20 according to the second embodiment, there is a problem that signal discontinuity occurs at the moment of switching, a problem that requires maintenance time because it is a cold standby, and a switching method because of a switching method. There is a problem of the influence of the reliability of the department.
第３の実施形態に係るアナログ−デジタル変換装置３０は、以上のように、サブシステム３１−１〜３１−ｐにより冗長構成を取る。そして、ｑ／ｐ選択部３２で正常なデジタル信号のみを第２の切替部１６へ出力するようにしている。これにより、アナログ−デジタル変換装置３０では、いずれかのサブシステムに不具合が生じた場合であっても、後段への信号が断となる事態を避けることが可能となる。
As described above, the analog-
ここで、サブシステム３１−ｉの信頼性は、サブシステム３１−ｉの信頼性が指数分布に従うならば、次式に示すようになる。
ただし、サブシステム３１−ｉのＭＴＢＦを１／λｉである。これにより、アナログ−デジタル変換装置３０の信頼性は、
となる。 It becomes.
第１及び第２の実施形態に係るアナログ−デジタル変換装置１０，２０と比較し、アナログ−デジタル変換装置３０は、並列化したサブシステムの数ｐだけ信頼性が増加されることとなる。また、上記の第２の実施形態に係るアナログ−デジタル変換装置２０についての課題が解決されることとなる。
Compared to the analog-to-
なお、サブシステムｐの数による信頼性能増加とコスト増加との間にはトレードオフが生じる。また、信頼性を向上させるために、サブシステム間のタイミング同期が必要となる。 There is a trade-off between the increase in reliability performance and the increase in cost due to the number of subsystems p. In addition, in order to improve reliability, timing synchronization between subsystems is required.
いくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。 Although several embodiments have been described, these embodiments have been presented by way of example and are not intended to limit the scope of the invention. These embodiments can be implemented in various other forms, and various omissions, replacements, and changes can be made without departing from the spirit of the invention. These embodiments and their modifications are included in the scope and gist of the invention, and are also included in the invention described in the claims and the equivalents thereof.
１０，２０，３０…アナログ−デジタル変換装置、１１…バンド選択部、１２…第１の切替部、１３…増幅部、１４…サンプルホールド部、１５…アナログ−デジタル変換部、１６…第２の切替部、１７…チャネル選択部、１７１…インタポレーション部、１７１１…アップサンプラ、１７１２，１７１５，１７３２，１７３５，１７４…信号処理段、１７１３，１７３１…遅延部、１７１４，１７３３…加算部、１７１６，１７３６，１７５…スイッチ、１７２…スペクトラム反転部、１７３…リサンプル部、１７３４…ダウンサンプラ、１８，２５…タイミング制御部、２１…第３の切替部、２２…第４の切替部、２３…主サブシステム、２４…副サブシステム、３１…サブシステム、３２…ｑ／ｐ選択部、３３…タイミング制御部
DESCRIPTION OF
Claims (10)
前記複数の入力チャネルの受信経路との接続を順次切り替え、前記バンド選択部から前記受信経路を介して順次供給される複数の抽出信号を時間方向に多重して出力する第１の切替部と、
前記第１の切替部から出力される多重信号を、前記アナログ信号の帯域幅よりも高いサンプリング周波数でデジタル信号へ変換するアナログ−デジタル変換部と、
複数の送信経路との接続を前記第１の切替部と同期して切り替え、各受信経路からの抽出信号に由来するデジタル信号を、受信経路と対応する送信経路へ出力する第２の切替部と、
前記複数の送信経路に供給されたデジタル信号を、前記送信経路毎に予め設定されたサンプルタイミングでリサンプルするチャネル選択部と
を具備することを特徴とするアナログ−デジタル変換装置。 A band selection unit that receives analog signals from a plurality of input channels and extracts a signal from each of the plurality of analog signals with a bandwidth determined from the bandwidth of the analog signal and the number of input channels;
A first switching unit that sequentially switches connections with the reception paths of the plurality of input channels, and multiplexes and outputs a plurality of extracted signals sequentially supplied from the band selection unit via the reception path;
An analog-to-digital converter that converts the multiplexed signal output from the first switching unit into a digital signal at a sampling frequency higher than the bandwidth of the analog signal ;
A second switching unit that switches a connection with a plurality of transmission paths in synchronization with the first switching unit, and outputs a digital signal derived from an extraction signal from each reception path to a transmission path corresponding to the reception path; ,
An analog-digital conversion apparatus comprising: a channel selection unit that resamples digital signals supplied to the plurality of transmission paths at a sample timing set in advance for each of the transmission paths.
前記送信経路毎に供給されるデジタル信号のサンプル数が増加するように、アップサンプリングするインタポレーション部と、
前記アップサンプリングされたデジタル信号を、前記送信経路毎に予め設定されたサンプルタイミングでリサンプルするリサンプル部と
を備えることを特徴とする請求項１記載のアナログ−デジタル変換装置。 The channel selection unit is installed for each transmission path,
An interpolation unit for up-sampling so that the number of samples of the digital signal supplied for each transmission path increases;
The analog-digital conversion apparatus according to claim 1, further comprising a resample unit that resamples the upsampled digital signal at a sample timing set in advance for each transmission path.
前記アップサンプリングされたデジタル信号のスペクトラムを反転することで、前記アナログ−デジタル変換部でのデジタル変換で生じるスペクトラムの反転を解消するスペクトラム反転部をさらに備えることを特徴とする請求項２記載のアナログ−デジタル変換装置。 The channel selector
3. The analog according to claim 2, further comprising a spectrum inversion unit that reverses a spectrum inversion caused by digital conversion in the analog-digital conversion unit by inverting the spectrum of the upsampled digital signal. -Digital conversion device.
前記インタポレーション部は、
前記アンテナ数分だけ分配されたデジタル信号に対して信号処理を行う複数のインタポレーション信号処理段と、
前記インタポレーション信号処理段との接続を前記サンプリング周波数で順次切り替え、前記接続されるインタポレーション信号処理段から供給されるデジタル信号を出力するインタポレーションスイッチと
を備えることを特徴とする請求項２又は３に記載のアナログ−デジタル変換装置。 When the number of antennas receiving the analog signal matches the number of input channels,
The interpolation unit is
A plurality of interpolation signal processing stages for performing signal processing on the digital signals distributed by the number of antennas;
And an interpolation switch that sequentially switches the connection with the interpolation signal processing stage at the sampling frequency and outputs a digital signal supplied from the connected interpolation signal processing stage. Item 4. The analog-digital conversion device according to Item 2 or 3.
前記リサンプル部は、
前記アンテナ数分だけ分配されたデジタル信号に対して信号処理を行う複数のリサンプル信号処理段と、
前記リサンプル信号処理段との接続を前記サンプリング周波数で順次切り替え、前記接続されるリサンプル信号処理段から供給されるデジタル信号を出力するリサンプルスイッチと
を備えることを特徴とする請求項２乃至４のいずれかに記載のアナログ−デジタル変換装置。 When the number of antennas receiving the analog signal matches the number of input channels,
The resample part is
A plurality of resample signal processing stages for performing signal processing on digital signals distributed by the number of antennas;
The resample switch comprising: a resample switch that sequentially switches connection with the resample signal processing stage at the sampling frequency and outputs a digital signal supplied from the connected resample signal processing stage. 5. The analog-digital conversion device according to any one of 4 above.
前記チャネル選択部は、
前記アンテナ数分だけ分配されたデジタル信号に対して、インタポレーション処理及びリサンプル処理の処理係数に基づいた信号処理を行う複数の選択信号処理段と、
前記選択信号処理段との接続を前記サンプリング周波数で順次切り替え、前記接続される選択信号処理段から供給されるデジタル信号を出力する選択スイッチと
を備えることを特徴とする請求項２記載のアナログ−デジタル変換装置。 When the number of antennas receiving the analog signal matches the number of input channels,
The channel selector
A plurality of selection signal processing stages for performing signal processing based on processing coefficients of interpolation processing and resampling processing on the digital signals distributed by the number of antennas;
3. The analog circuit according to claim 2, further comprising a selection switch that sequentially switches the connection with the selection signal processing stage at the sampling frequency and outputs a digital signal supplied from the connected selection signal processing stage. Digital conversion device.
前記現用系変換部との接続と、前記予備系変換部との接続とを切り替える冗長系切替部をさらに具備することを特徴とする請求項１乃至７のいずれかに記載のアナログ−デジタル変換装置。 The analog-digital converter includes an active system converter and a standby system converter,
8. The analog-digital conversion apparatus according to claim 1, further comprising a redundant system switching unit that switches connection between the active system conversion unit and connection with the standby system conversion unit. .
前記複数のアナログ−デジタル変換部は、それぞれ前記多重信号をデジタル信号に変換し、
前記アナログ−デジタル変換装置は、
前記複数のアナログ−デジタル変換部からの複数のデジタル信号のうち、予め設定した数以上のデジタル信号が正常である場合、正常な一つのデジタル信号を前記第２の切替部へ出力する正常信号選択部をさらに具備することを特徴とする請求項１乃至７のいずれかに記載のアナログ−デジタル変換装置。 A plurality of the analog-to-digital converters;
The plurality of analog-digital conversion units each convert the multiplexed signal into a digital signal,
The analog-to-digital converter is
Normal signal selection for outputting one normal digital signal to the second switching unit when a predetermined number or more of the digital signals are normal among the plurality of digital signals from the plurality of analog-digital conversion units The analog-digital conversion device according to claim 1, further comprising a unit.
前記複数のアナログ信号それぞれから、前記アナログ信号の帯域幅と前記入力チャネル数とから求められる帯域幅で信号を抽出し、
前記複数の入力チャネルで抽出された抽出信号を時間方向に多重し、
前記多重信号を、前記アナログ信号の帯域幅よりも高いサンプリング周波数でデジタル信号へ変換し、
各受信経路からの抽出信号に由来するデジタル信号を、前記複数の受信経路とそれぞれ対応する複数の送信経路へ出力し、
前記複数の送信経路に供給されたデジタル信号を、前記送信経路毎に予め設定されたサンプルタイミングでリサンプルすることを特徴とするアナログ−デジタル変換方法。 Receive analog signals from multiple input channels,
From each of the plurality of analog signals, a signal is extracted with a bandwidth obtained from the bandwidth of the analog signal and the number of input channels,
The extracted signals extracted from the plurality of input channels are multiplexed in the time direction,
Converting the multiplexed signal into a digital signal at a sampling frequency higher than the bandwidth of the analog signal ;
Outputting digital signals derived from the extracted signals from each reception path to a plurality of transmission paths respectively corresponding to the plurality of reception paths;
An analog-to-digital conversion method characterized in that digital signals supplied to the plurality of transmission paths are resampled at a sample timing preset for each of the transmission paths.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011136356A JP5674564B2 (en) | 2011-06-20 | 2011-06-20 | Analog-digital conversion apparatus and analog-digital conversion method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011136356A JP5674564B2 (en) | 2011-06-20 | 2011-06-20 | Analog-digital conversion apparatus and analog-digital conversion method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2013005329A JP2013005329A (en) | 2013-01-07 |
| JP5674564B2 true JP5674564B2 (en) | 2015-02-25 |
Family
ID=47673386
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011136356A Expired - Fee Related JP5674564B2 (en) | 2011-06-20 | 2011-06-20 | Analog-digital conversion apparatus and analog-digital conversion method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5674564B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018189453A (en) * | 2017-04-30 | 2018-11-29 | 株式会社オーテックエレクトロニクス | Input signal converter and measuring device using the same |
| JPWO2023166640A1 (en) * | 2022-03-03 | 2023-09-07 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3454882B2 (en) * | 1992-12-25 | 2003-10-06 | 株式会社東芝 | Wireless receiver |
| JP2003333116A (en) * | 2002-05-09 | 2003-11-21 | Nec Corp | Direct conversion receiver |
| JP2004194068A (en) * | 2002-12-12 | 2004-07-08 | Matsushita Electric Ind Co Ltd | Receiver |
| JP3910929B2 (en) * | 2003-03-25 | 2007-04-25 | 株式会社東芝 | Analog / digital conversion circuit and communication apparatus |
| GB2403858B (en) * | 2003-07-10 | 2007-08-22 | Samsung Electronics Co Ltd | Analog-to-digital interfacing device and method of analog-to-digital interfacing |
-
2011
- 2011-06-20 JP JP2011136356A patent/JP5674564B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2013005329A (en) | 2013-01-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5739553B2 (en) | Method and apparatus for signal compression and decompression | |
| US8508397B2 (en) | Device for the analog/digital conversion of signals in a large dynamic range | |
| JP5430737B2 (en) | Interference wave suppressing device, relay device, relay system, and interference wave suppressing method | |
| US8953813B2 (en) | Reduced delay digital active noise cancellation | |
| US7999715B2 (en) | Interference reduction device | |
| JP5399592B1 (en) | Merging unit that collects power system information | |
| CA2782440C (en) | Radar system with synthetic aperture | |
| US8705604B2 (en) | Method and apparatus for complex in-phase/quadrature polyphase nonlinear equalization | |
| JP5674564B2 (en) | Analog-digital conversion apparatus and analog-digital conversion method | |
| CN101809453B (en) | Analog to digital conversion system | |
| US20130322469A1 (en) | Multi-channel code-division multiplexing in front-end integrated circuits | |
| JP5579273B2 (en) | Demultiplexing device, multiplexing device and relay device | |
| US8599051B2 (en) | Time-interleaved A/D converter apparatus including correction signal part outputting a dispersion compensation control signal | |
| KR20170042919A (en) | Node unit of distributed antenna system | |
| KR20160110351A (en) | Node unit of distributed antenna system and signal processing method thereof | |
| US10110409B1 (en) | Multi-nyquist zone analog-to-digital converter (ADC) | |
| JP2011223647A (en) | Distributed digital protection relay | |
| US20130002460A1 (en) | Multichannel Analog To Digital Converter Apparatus And Method For Using | |
| US20180198493A1 (en) | Distributed antenna system including crest factor reduction module disposed at optimum position | |
| CN106776440B (en) | Switching method and system of multi-channel signal interface and matrix switching backboard | |
| KR102568684B1 (en) | How to transmit digital data in a distributed antenna system | |
| US6272181B1 (en) | Method and device for the aggregation of signals from sampling values | |
| KR20170083819A (en) | Data Compression And Reconstruction Apparatus And Method Of Threof | |
| JP4864926B2 (en) | Array antenna | |
| JP5889145B2 (en) | Demultiplexing device, multiplexing device and relay device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20131205 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20131212 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20131219 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20131226 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20140109 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140130 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140812 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140909 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141106 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141125 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141222 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 5674564 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| LAPS | Cancellation because of no payment of annual fees |