JP5672983B2

JP5672983B2 - Light emitting semiconductor device and method for manufacturing the same

Info

Publication number: JP5672983B2
Application number: JP2010247201A
Authority: JP
Inventors: 有田中; 中田　義昭; 義昭中田; 海智宋
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 2010-11-04
Filing date: 2010-11-04
Publication date: 2015-02-18
Anticipated expiration: 2030-11-04
Also published as: JP2012099698A

Description

本発明は発光半導体素子及びその製造方法に関するものであり、例えば、活性層を構成する量子ドットにおける発光スペクトル幅を狭くするための手段に関するものである。 The present invention relates to a light emitting semiconductor device and a method for manufacturing the same, and relates to, for example, means for narrowing an emission spectrum width in a quantum dot constituting an active layer.

近年の半導体プロセスの進歩に伴い、ナノスケールの結晶成長技術や微細加工技術が半導体素子の製造に使われるようになっている。このような技術を用いて従来の半導体集積回路の更なる集積度向上を図ることに加えて、量子効果を利用した素子、例えば半導体量子井戸レーザや赤外線検出素子などが開発され実用化している。 With recent advances in semiconductor processes, nanoscale crystal growth techniques and microfabrication techniques are being used in the manufacture of semiconductor devices. In addition to further improving the degree of integration of conventional semiconductor integrated circuits using such technology, devices utilizing quantum effects, such as semiconductor quantum well lasers and infrared detectors, have been developed and put into practical use.

半導体量子ドットはキャリアを３次元的に極微細な領域に閉じ込め、エネルギーを完全に量子化したものである。このような量子ドットを活性層に適用した量子ドットレーザでは注入した電子と正孔が効率良く相互作用し、レーザ発振に寄与することから光学利得が効率的に増加し、低しきい値電流発振や微分利得増大による高速変調が可能となる。 Semiconductor quantum dots are obtained by confining carriers in a three-dimensionally extremely fine region and completely quantizing energy. In a quantum dot laser using such a quantum dot as an active layer, injected electrons and holes interact efficiently and contribute to laser oscillation, so that the optical gain increases efficiently and low threshold current oscillation occurs. And high-speed modulation by increasing the differential gain.

また、量子ドットにおいては、エネルギー準位が完全に離散化しているため、熱による影響を受けにくく、レーザ発振特性が温度に影響しないなど従来の半導体バルクや量子井戸レーザにはない優れた特性を示すことが知られている。 In addition, the quantum dots are completely discrete in energy level, so they are not easily affected by heat, and the laser oscillation characteristics do not affect temperature. It is known to show.

このような量子ドットの形成方法としては電子線リソグラフィーによる選択エッチングを利用して選択的に作製する方法やＳＴＭ（ＳｃａｎｎｉｎｇＴｕｎｎｅｌＭｉｃｒｏｓｃｏｐｙ）技術を応用した原子マニピュレーションによる方法などがある。これらの手法は、半導体材料を人為的に加工しているため、量子ドット形成位置を自由に制御できるなどの利点があるが、その一方で、結晶品質が悪く、形成密度も小さいなどの問題もある。 As a method for forming such quantum dots, there are a method of selectively making use of selective etching by electron beam lithography, a method of atomic manipulation applying STM (Scanning Tunnel Microscopy) technology, and the like. These methods have the advantage that the quantum dot formation position can be freely controlled because the semiconductor material is artificially processed, but there are also problems such as poor crystal quality and low formation density. is there.

近年、下地層原子と量子ドット原子の格子定数の不整合を利用した自己形成化また自己組織化と呼ばれる結晶成長技術の発見があり、この手法を用いることでサイズが小さく、十分な量子効果が得られる量子ドットが密度良く形成できるようになった。 In recent years, there has been a discovery of a crystal growth technique called self-organization or self-organization using the mismatch between the lattice constants of the underlying layer atoms and quantum dot atoms. The resulting quantum dots can be formed with high density.

図９は、従来の自己形成型量子ドットレーザの概念的断面図である。（００１）面を主面とするｎ型ＧａＡｓ基板５１上に分子線エピタキシー（ＭｏｌｅｃｕｌａｒＢｅａｍＥｐｉｔａｘｙ：ＭＢＥ）法を用いてｎ型ＡｌＧａＡｓクラッド層５２、ＧａＡｓ光閉じ込め層５３、量子ドット活性層５４、ＧａＡｓ光閉じ込め層６０、ｐ型ＡｌＧａＡｓクラッド層６１及びｐ型ＧａＡｓコンタクト層６２を順次エピタキシャル成長させて基本構造を構成したものである。 FIG. 9 is a conceptual cross-sectional view of a conventional self-forming quantum dot laser. An n-type AlGaAs cladding layer 52, a GaAs light confinement layer 53, a quantum dot active layer 54, GaAs are formed on an n-type GaAs substrate 51 having a (001) plane as a main surface by using a molecular beam epitaxy (MBE) method. An optical confinement layer 60, a p-type AlGaAs cladding layer 61, and a p-type GaAs contact layer 62 are epitaxially grown sequentially to constitute a basic structure.

この場合、図９（ｂ）に示すように、ＧａＡｓ光閉じ込め層５３上に格子定数の異なるＩｎＡｓを成長し、二次元的に拡がるＩｎＡｓウェッティング（Ｗｅｔｔｉｎｇ）層５６と島状に形成されるＩｎＡｓ量子ドット５７で構成する量子ドット層５５が形成される。これはＳｔｒａｎｓｋｉ−Ｋｒａｓｔｎｏｖモードと呼ばれる成長モードである。活性層内では面内方向にこのような量子ドット層５５が３×１０^１０ｃｍ^−２程度の密度で分布している。 In this case, as shown in FIG. 9B, InAs having different lattice constants are grown on the GaAs optical confinement layer 53, and the InAs wetting layer 56 that expands two-dimensionally and the InAs formed in an island shape A quantum dot layer 55 composed of the quantum dots 57 is formed. This is a growth mode called the Strski-Klastnov mode. In the active layer, such quantum dot layers 55 are distributed in the in-plane direction at a density of about 3 × 10 ¹⁰ cm ⁻² .

また、量子ドット層５５を構成するＩｎＡｓウェッティング層５６とＩｎＡｓ量子ドット５７の周りに接するようにＩｎＡｓウェッティング層５６とバンドギャップが異なるキャップ層５８が形成されている。そして、キャップ層５８上にはＧａＡｓ障壁層５９を介して量子ドット層５５とキャップ層５８とが繰り返し形成されて量子ドット活性層５４を構成している。 A cap layer 58 having a band gap different from that of the InAs wetting layer 56 is formed so as to be in contact with the periphery of the InAs wetting layer 56 and the InAs quantum dot 57 constituting the quantum dot layer 55. Then, the quantum dot layer 55 and the cap layer 58 are repeatedly formed on the cap layer 58 via the GaAs barrier layer 59 to constitute the quantum dot active layer 54.

図１０は、量子ドット活性層の構成説明図であり、図１０（ａ）は、量子ドット層近傍の伝導帯と価電子帯のバンドダイアグラムであり、図１０（ｂ）はウェッティング層近傍の伝導帯側のバンドダイアグラムである。また、図１０（ｃ）はキャリアの拡散を示す模式図である。なお、ここでは、図示を簡単にするために、量子ドット層が一層の場合を示している。 FIG. 10 is a configuration explanatory diagram of the quantum dot active layer, FIG. 10A is a band diagram of a conduction band and a valence band near the quantum dot layer, and FIG. 10B is a diagram of the vicinity of the wetting layer. It is a band diagram by the side of a conduction band. FIG. 10C is a schematic diagram showing carrier diffusion. Here, in order to simplify the illustration, a case where there is one quantum dot layer is shown.

図１０（ａ）に示すように、ＩｎＡｓ量子ドット５７内には量子準位と呼ばれる離散化したエネルギー準位が形成されている。また、図１０（ｂ）に示すように、ＩｎＡｓウェッティング層５６は、ＧａＡｓ光閉じ込め層５３からのＧａとの固相相互拡散により部分的にＩｎＧａＡｓの３元構造になっている。したがって、ＩｎＡｓ量子ドット５７内の量子準位Ｑ_Ｅ０は、ＩｎＡｓウェッティング層５６の伝導帯Ｅ_ｖ１よりエネルギー的に低くなっている。 As shown in FIG. 10A, discretized energy levels called quantum levels are formed in the InAs quantum dots 57. Also, as shown in FIG. 10B, the InAs wetting layer 56 has a partial InGaAs ternary structure due to solid-phase interdiffusion with Ga from the GaAs optical confinement layer 53. Therefore, the quantum level Q _E0 in the InAs quantum dots 57 is energetically lower than the conduction band E _v1 of the InAs wetting layer 56.

ここで、ＩｎＡｓ量子ドット５７を覆うキャップ層５８はそのバンドギャップがＩｎＡｓウェッティング層５６のバンドギャップと異なり、ＩｎＡｓ量子ドット５７のバンドギャップより大きい。したがって、ＩｎＡｓ量子ドット５７内には一つの量子準位Ｑ_Ｅ０、即ち、基底準位Ｑ_Ｅ０しか存在しない。 Here, the cap layer 58 covering the InAs quantum dots 57 has a band gap different from the band gap of the InAs wetting layer 56 and larger than the band gap of the InAs quantum dots 57. Accordingly, only one quantum level Q _E0 , that is, the ground level Q _E0 exists in the InAs quantum dot 57.

図１０（ｃ）に示すように、ｎ型ＡｌＧａＡｓクラッド層５２からＧａＡｓ光閉じ込め層５３に電子６３が注入されると、拡散によりＩｎＡｓ量子ドット５７の近傍のＩｎＡｓウェッティング層５６に達し、ＩｎＡｓ量子ドット５７に捕獲・緩和される。即ち、量子ドット活性層５４の近傍に注入されたキャリアは、オージェ過程を経てＩｎＡｓ量子ドットの基底準位Ｑ_Ｅ０に、緩和時間τ_０で緩和する。 As shown in FIG. 10C, when electrons 63 are injected from the n-type AlGaAs cladding layer 52 into the GaAs optical confinement layer 53, the electrons reach the InAs wetting layer 56 in the vicinity of the InAs quantum dots 57 by diffusion, and the InAs quantum. Captured and relaxed by dot 57. That is, the carriers injected in the vicinity of the quantum dot active layer 54 are relaxed to the ground level Q _E0 of the InAs quantum dots through the Auger process with a relaxation time τ ₀ .

この時、ＩｎＡｓ量子ドット５７内に高次量子準位が存在しないので、離散化した量子準位間に存在するフォノンボトルネックの影響を抑制することが可能となり、エネルギー緩和時間τ_０＝１０ｐｓ程度の高速緩和を達成することができる。 At this time, since there is no higher-order quantum level in the InAs quantum dot 57, it is possible to suppress the influence of the phonon bottleneck existing between the discrete quantum levels, and the energy relaxation time τ ₀ = about 10 ps. High speed relaxation can be achieved.

特開２００６−２９５２１９号公報JP 2006-295219 A

Ｍ．Ｓｕｇａｗａｒａｅｔａｌ．，ＰｈｙｓｉｃａｌＲｅｖ．Ｖｏｌ．Ｂ６１，ｐ．７５９５，２０００M.M. Sugawara et al. , Physical Rev. Vol. B61, p. 7595,2000

上述のように、自己組織化成長技術を利用して量子ドットを形成する場合、ウェッティング層が形成された後、結晶の弾性限界を超える臨界膜厚以上に堆積することで歪みエネルギーが増大し、その結果結晶学的に安定成長ができる方向に量子ドットが成長する。このとき活性層内の量子ドットサイズが統計学的ガウス分布（この分布は不均一幅分布という）を示すことが知られている。 As described above, when quantum dots are formed using self-organized growth technology, strain energy increases by depositing beyond the critical film thickness exceeding the elastic limit of the crystal after the wetting layer is formed. As a result, quantum dots grow in a direction that allows stable crystallographic growth. At this time, it is known that the quantum dot size in the active layer exhibits a statistical Gaussian distribution (this distribution is called a nonuniform width distribution).

量子ドットにオージェ過程を経て基底準位Ｑ_Ｅ０に捕獲、緩和された伝導帯側の電子６３と価電子帯側の量子準位Ｑ_ｈ０に捕獲された正孔６４は、そこからτ_ｓの時間で再結合して光を発振する。 An electron 63 on the conduction band side that has been trapped and relaxed in the quantum dot through the Auger process and relaxed in the quantum level Q _h0 on the valence band side is trapped in the ground level Q _E0 , and then the time τ _s Recombines and oscillates light.

その一方で、一旦捕獲されたキャリアは，図１０（ａ）及び図１０（ｃ）に示すように、再結合せずに基底準位Ｑ_Ｅ０から放出時間τ_ｅでＩｎＡｓウェッティング層５６に再放出される。再放出された電子６３は、そこから時間τ_ｄをかけて他のＩｎＡｓ量子ドット５７を探し、再びオージェ過程を経て、基底準位に捕獲、緩和するプロセスが存在する。 On the other hand, once captured carriers, as shown in FIG. 10 (a) and FIG. 10 (c), the on InAs wetting layer 56 with a release time tau _e from ground level _{Q E0} without recombining again Released. There is a process in which the re-emitted electron 63 searches for another InAs quantum dot 57 over time τ _d from there, and is captured and relaxed to the ground level again through the Auger process.

ここで、ある量子ドットからキャリアが放出され、他の量子ドットに捕獲緩和されるまでの時間τ_ｅ＋τ_ｄが、キャリアが再結合する時間τ_ｓよりも長ければ、即ち、（τ_ｅ＋τ_ｄ）＞τ_ｓであれば、この量子ドットをもつ系は熱的に非平衡な状態となっていることになる。 Here, if the time τ _e + τ _d until a carrier is emitted from a certain quantum dot and trapped and relaxed by another quantum dot is longer than the time τ _s when the carrier recombines, that is, (τ _e + τ _d )> Τ _s , the system having this quantum dot is in a thermally non-equilibrium state.

熱的に非平衡な系においては、個々の量子ドットはその不均一幅分布の中で各エネルギー幅（この分布は均一幅という）を持って独立に発振する。したがって、このような量子ドット活性層を持つ量子ドットファブリペローレーザを作製した場合、図１１に示すように、特に、室温以下の低温領域において、スペクトル幅が広くなる傾向にある（例えば、上記の非特許文献１参照）。 In a thermally non-equilibrium system, individual quantum dots oscillate independently with each energy width (this distribution is called uniform width) in the non-uniform width distribution. Therefore, when a quantum dot Fabry-Perot laser having such a quantum dot active layer is fabricated, the spectrum width tends to be widened particularly in a low temperature region below room temperature as shown in FIG. Non-patent document 1).

このような量子ドットファブリペローレーザを光通信用光源として用いた場合、長距離伝送における分散耐性が良くないため、レーザ発振におけるスペクトル幅を狭くする必要がある。 When such a quantum dot Fabry-Perot laser is used as a light source for optical communication, the dispersion tolerance in long-distance transmission is not good, so the spectral width in laser oscillation must be narrowed.

したがって、本発明は、キャリアの再捕獲、緩和時間を早め、熱的平衡状態を創出してスペクトル幅を狭小化することを目的とする。 Therefore, an object of the present invention is to shorten the spectrum width by increasing the carrier recapture and relaxation time, creating a thermal equilibrium state.

開示する一観点からは、活性層が量子ドットと前記量子ドットを上下方向で挟む面内全領域に形成されるノンドープの第１の半導体層及びノンドープの第２の半導体層と、前記量子ドットの周囲に設けられた第３の半導体層とからなる量子ドット構造体を有し、前記量子ドット構造体を構成する第１の半導体層は、前記量子ドットと接する側と反対の面で第４の半導体層と接するとともに、前記量子ドット構造体を構成する第２の半導体層は、前記量子ドットと接する側と反対の面で第５の半導体層と接し、前記第１の半導体層及び第２の半導体層の禁制帯幅は、量子ドットの禁制帯幅と同じか或いは大きく、前記第３の半導体層の禁制帯幅は、前記量子ドット、前記第１の半導体層及び第２の半導体層の禁制帯幅より大きく、前記第４の半導体層及び前記第５の半導体層の禁制帯幅は、前記第１の半導体層及び第２の半導体層の禁制帯幅より大きいことを特徴とする発光半導体素子が提供される。 From one aspect to be disclosed, an active layer includes a quantum dot and a non-doped first semiconductor layer and a non-doped second semiconductor layer that are formed in the entire in-plane region sandwiching the quantum dot in the vertical direction; A quantum dot structure including a third semiconductor layer provided around the first semiconductor layer, and the first semiconductor layer constituting the quantum dot structure has a fourth surface opposite to the side in contact with the quantum dot; The second semiconductor layer that is in contact with the semiconductor layer and that forms the quantum dot structure is in contact with the fifth semiconductor layer on the surface opposite to the side in contact with the quantum dot, and the first semiconductor layer and the second semiconductor layer The forbidden band width of the semiconductor layer is the same as or larger than the forbidden band width of the quantum dots, and the forbidden band width of the third semiconductor layer is the forbidden band width of the quantum dots, the first semiconductor layer, and the second semiconductor layer. Larger than the band width, the fourth half Bandgap of the material layer and the fifth semiconductor layer, the light-emitting semiconductor device is provided, wherein greater than the forbidden band width of said first semiconductor layer and the second semiconductor layer.

また、開示する別の観点からは、第４の半導体層上に自己組織化成長技術によりノンドープの第１の半導体層及び量子ドットを形成する工程と、前記第１の半導体層上及び前記量子ドットの周囲に前記量子ドットを完全に埋め込まないように前記第１の半導体層及び前記量子ドットより禁制帯幅の大きな第３の半導体層を形成する工程と、前記第３の半導体層及び前記量子ドットを覆うように前記第３の半導体層より禁制帯幅の小さなノンドープの第２の半導体層を形成する工程と、前記第２の半導体層上に、第５の半導体層を形成する工程とを少なくとも有することを特徴とする発光半導体素子の製造方法が提供される。 From another viewpoint to be disclosed, a step of forming a non-doped first semiconductor layer and quantum dots on the fourth semiconductor layer by a self-organized growth technique , and the first semiconductor layer and the quantum dots Forming the first semiconductor layer and a third semiconductor layer having a larger forbidden band width than the quantum dots so as not to completely embed the quantum dots around the periphery, and the third semiconductor layer and the quantum dots Forming a non-doped second semiconductor layer having a smaller forbidden band width than the third semiconductor layer so as to cover the third semiconductor layer, and forming a fifth semiconductor layer on the second semiconductor layer at least A method for manufacturing a light-emitting semiconductor device is provided.

開示の発光半導体素子及びその製造方法によれば、キャリアの再捕獲、緩和時間を早め、熱的平衡状態を創出してスペクトル幅を狭小化することが可能になる。 According to the disclosed light emitting semiconductor device and the manufacturing method thereof, it is possible to shorten the spectrum width by creating a thermal equilibrium state by increasing the carrier recapture and relaxation time.

本発明の実施の形態の発光半導体素子の構成説明図である。It is a structure explanatory view of the light emitting semiconductor element of an embodiment of the invention. キャリアの拡散を示す模式図である。It is a schematic diagram which shows the spreading | diffusion of a carrier. 量子ドットファブリペローレーザの発振スペクトルである。It is an oscillation spectrum of a quantum dot Fabry-Perot laser. 本発明の実施例１の発光半導体素子の途中までの製造工程の説明図である。It is explanatory drawing of the manufacturing process to the middle of the light emitting semiconductor element of Example 1 of this invention. 本発明の実施例１の発光半導体素子の図４以降の途中までの製造工程の説明図である。It is explanatory drawing of the manufacturing process to the middle of FIG. 4 after the light-emitting semiconductor element of Example 1 of this invention. 本発明の実施例１の発光半導体素子の図５以降の途中までの製造工程の説明図である。It is explanatory drawing of the manufacturing process to the middle after FIG. 5 of the light emitting semiconductor element of Example 1 of this invention. 本発明の実施例１の発光半導体素子の図６以降の製造工程の説明図である。It is explanatory drawing of the manufacturing process after FIG. 6 of the light emitting semiconductor element of Example 1 of this invention. 本発明の実施例２の発光半導体素子の概念的斜視図である。It is a notional perspective view of the light emitting semiconductor element of Example 2 of this invention. 従来の自己形成型量子ドットレーザの概念的断面図である。It is a conceptual sectional view of the conventional self-forming quantum dot laser. 量子ドット活性層の構成説明図である。It is a structure explanatory view of a quantum dot active layer. 従来の量子ドットファブリペローレーザの発振スペクトルである。It is an oscillation spectrum of the conventional quantum dot Fabry-Perot laser.

ここで、図１乃至図３を参照して、本発明の実施の形態の発光半導体素子を説明する。図１は、本発明の実施の形態の発光半導体素子の構成説明図であり、図１（ａ）は概念的断面図であり、図１（ｂ）は量子ドット活性層の概念的拡大図である。 Here, with reference to FIG. 1 thru | or FIG. 3, the light emitting semiconductor element of embodiment of this invention is demonstrated. FIG. 1 is a configuration explanatory view of a light-emitting semiconductor device according to an embodiment of the present invention, FIG. 1 (a) is a conceptual cross-sectional view, and FIG. 1 (b) is a conceptual enlarged view of a quantum dot active layer. is there.

図１（ａ）に示すように、（００１）面を主面とする一導電型半導体基板１上に一導電型クラッド層２、第４の半導体層３、量子ドット活性層１０、第６の半導体層４、逆導電型クラッド層５及び逆導電型コンタクト層６を順次堆積したものである。なお、第１導電型がｎ型である場合には、逆導電型はｐ型であり、第１導電型がｐ型である場合には、逆導電型はｎ型である。 As shown in FIG. 1A, a one-conductivity-type clad layer 2, a fourth semiconductor layer 3, a quantum dot active layer 10, a sixth conductor-layer on a one-conductivity-type semiconductor substrate 1 whose main surface is the (001) plane. A semiconductor layer 4, a reverse conductivity type cladding layer 5, and a reverse conductivity type contact layer 6 are sequentially deposited. When the first conductivity type is n-type, the reverse conductivity type is p-type. When the first conductivity type is p-type, the reverse conductivity type is n-type.

図１（ｂ）に示すように、量子ドット活性層１０は、第１の半導体層１２と量子ドット１３とからなる量子ドット層１１と、量子ドット１３の周囲を埋め込む第３の半導体層１４と、その上に全面に設けられた第２の半導体層１５を有している。量子ドット層１１を多層に設ける場合には、第２の半導体層１５上に第５の半導体層１６を介して再び量子ドット層１１、第３の半導体層１４及び第２の半導体層１５を設け、必要とする積層数だけ繰り返す。なお、量子ドット層１１が一層のみである場合には、第５の半導体層１６と第６の半導体層4とは同じものになる。 As shown in FIG. 1B, the quantum dot active layer 10 includes a quantum dot layer 11 composed of a first semiconductor layer 12 and a quantum dot 13, and a third semiconductor layer 14 embedded around the quantum dot 13. The second semiconductor layer 15 is provided on the entire surface of the second semiconductor layer 15. When the quantum dot layer 11 is provided in multiple layers, the quantum dot layer 11, the third semiconductor layer 14, and the second semiconductor layer 15 are provided again on the second semiconductor layer 15 via the fifth semiconductor layer 16. Repeat as many times as necessary. When the quantum dot layer 11 is only one layer, the fifth semiconductor layer 16 and the sixth semiconductor layer 4 are the same.

この場合、量子ドット層１１は、自己組織化成長技術、即ち、Ｓｔｒａｎｓｋｉ−Ｋｒａｓｔｎｏｖモードで形成されるものであり、第１の半導体層１２は二次元的に拡がるウェッティング層である。また、第２の半導体層１５は典型的には量子ドット１３の成長温度より高温において、真空中で熱処理することによるマストランスポートにより形成したものであり、ウェッティング層と同様に一次元閉じ込め量子井戸層を構成する。なお、第２の半導体層１５は通常の成膜工程で形成したものでも良い。 In this case, the quantum dot layer 11 is formed by a self-organized growth technique, that is, the Strance-Klastnov mode, and the first semiconductor layer 12 is a wetting layer that expands two-dimensionally. The second semiconductor layer 15 is typically formed by mass transport by heat treatment in vacuum at a temperature higher than the growth temperature of the quantum dots 13, and is one-dimensional confined quantum as with the wetting layer. A well layer is formed. The second semiconductor layer 15 may be formed by a normal film formation process.

また、第５の半導体層１６は、量子ドット層１１の自己形成が可能な格子定数を有する半導体からなり、典型的には、第４の半導体層３及び第６の半導体層４と同じ組成の半導体層を用いる。 The fifth semiconductor layer 16 is made of a semiconductor having a lattice constant capable of forming the quantum dot layer 11, and typically has the same composition as the fourth semiconductor layer 3 and the sixth semiconductor layer 4. A semiconductor layer is used.

第１の半導体層１２と量子ドット１３は、典型的にはＩｎ_ｘＧａ_１−ｘＡｓ（０＜ｘ≦１）からなるが、第１の半導体層１２には第４の半導体層３から構成原子が拡散してきてＩｎＡｓより禁制帯幅が大きくなる。また、第３の半導体層１４は、典型的にはＧａＡｓ或いはＡｌＧａＡｓからなり、量子ドット１３を覆うキャップ層として機能する。 The first semiconductor layer 12 and the quantum dots 13 are typically made of In _x Ga _1-x As (0 <x ≦ 1), but the first semiconductor layer 12 is composed of the fourth semiconductor layer 3. As the atoms diffuse, the forbidden band becomes larger than InAs. The third semiconductor layer 14 is typically made of GaAs or AlGaAs and functions as a cap layer that covers the quantum dots 13.

図２は、キャリアの拡散を示す模式図である。本発明の実施の形態では、一旦捕獲された基底準位のキャリア１７は放出時間τ_ｅの速さで第１の半導体層１２及び第２の半導体層１５の両方の薄膜層に再放出される。このとき、放出されたキャリア１７が第１の半導体層１２及び第２の半導体層１５内を動きまわり、他の量子ドットに再捕獲され、基底準位にエネルギー緩和する。 FIG. 2 is a schematic diagram showing carrier diffusion. In the embodiment of the present invention, the ground level carrier 17 once trapped is re-emitted to the thin film layers of both the first semiconductor layer 12 and the second semiconductor layer 15 at the speed of the emission time τ _e. . At this time, the emitted carriers 17 move around in the first semiconductor layer 12 and the second semiconductor layer 15 and are recaptured by other quantum dots, thereby relaxing the energy to the ground level.

したがって、ウェッティング層が下側だけにある従来例と比べてτ_ｅ＋τ_ｄが大幅に速くなる。そのため、τ_ｅ＋τ_ｄ＜τ_ｓとなり、量子ドット間で熱的平衡状態（擬フェルミ状態）になりやすい。 Therefore, τ _e + τ _d is significantly faster than the conventional example in which the wetting layer is only on the lower side. Therefore, τ _e + τ _d <τ _s , and a thermal equilibrium state (pseudo-Fermi state) is likely to occur between quantum dots.

その結果、図３に示すように、不均一幅分布内の中心モードで発振し、特に室温以下の低温領域で量子ドットファブリペローレーザのスペクトル幅が狭くなる。 As a result, as shown in FIG. 3, oscillation occurs in the center mode within the non-uniform width distribution, and the spectral width of the quantum dot Fabry-Perot laser becomes narrow particularly in a low temperature region below room temperature.

以上を前提として、次に、図４乃至図９を参照して、本発明の実施例１の発光半導体素子を説明する。まず、図４（ａ）に示すように、（００１）面を主面とするｎ型ＧａＡｓ基板２１上にＭＢＥ法を用いて、厚さが、例えば、１ｍｍのｎ型Ａｌ_０．４Ｇａ_０．６Ａｓクラッド層２２、厚さが、例えば、５０ｎｍのｉ型ＧａＡｓ光閉じ込め層２３を形成する。 Based on the above, a light-emitting semiconductor device according to Example 1 of the present invention will be described next with reference to FIGS. First, as shown in FIG. 4A, an n-type Al _0.4 Ga ₀ having a thickness of, for example, 1 mm is formed on an n-type GaAs substrate 21 having a (001) plane as a main surface by using the MBE method. _.6 As cladding layer 22, i-type GaAs optical confinement layer 23 having a thickness of, for example, 50 nm is formed.

次いで、図４（ｂ）に示すように、Ｉｎ原子とＡｓ原子を供給し、ウェッティング層２４を１原子層乃至２原子層成長したあと、自己形成現象を利用してＩｎＡｓ量子ドット２５を成長する。このときＩｎ原料温度は例えば、７５０℃、Ｇａ原料温度９００℃、Ａｓ原料温度３００℃、基板成長温度は５００℃である。ここでウェッティング層２４の厚さは例えば５ｎｍ程度である。一方、ＩｎＡｓ量子ドット２５の面内方向の大きさは約１０ｎｍ程度であり、高さは５ｎｍ〜１０ｎｍ程度である。 Next, as shown in FIG. 4B, after supplying In atoms and As atoms and growing the wetting layer 24 by one or two atomic layers, the InAs quantum dots 25 are grown using the self-forming phenomenon. To do. At this time, the In source temperature is, for example, 750 ° C., the Ga source temperature is 900 ° C., the As source temperature is 300 ° C., and the substrate growth temperature is 500 ° C. Here, the thickness of the wetting layer 24 is, for example, about 5 nm. On the other hand, the size of the InAs quantum dots 25 in the in-plane direction is about 10 nm and the height is about 5 nm to 10 nm.

次いで、図４（ｃ）に示すように、ＧａＡｓキャップ層２６を基板成長温度５００℃で成長する。この時、ＧａＡｓキャップ層２６はＩｎＡｓ量子ドット２５の途中の高さまで、例えば、４ｎｍ成長したところで中断する。 Next, as shown in FIG. 4C, the GaAs cap layer 26 is grown at a substrate growth temperature of 500.degree. At this time, the GaAs cap layer 26 is interrupted when it has grown to a height in the middle of the InAs quantum dots 25, for example, 4 nm.

次いで、図５（ｄ）に示すように、真空中で、例えば、５５０℃で５分間フラッシングする。この時、ＧａＡｓキャップ層２６によって被覆されていないＩｎＡｓ量子ドット２５の頂上部のＩｎ原子やＡｓ原子がマストランスポートにより、拡散し、面内方向にＩｎＡｓ薄膜層２７が形成される。このＩｎＡｓ薄膜層２７の厚さは０．１ｎｍ〜０．２ｎｍである。 Next, as shown in FIG. 5D, flushing is performed in a vacuum, for example, at 550 ° C. for 5 minutes. At this time, In atoms and As atoms at the top of the InAs quantum dots 25 not covered with the GaAs cap layer 26 are diffused by mass transport, and an InAs thin film layer 27 is formed in the in-plane direction. The thickness of the InAs thin film layer 27 is 0.1 nm to 0.2 nm.

次いで、図５（ｅ）に示すように、ＩｎＡｓ薄膜層２７上に厚さが、例えば、５０ｎｍのｉ型ＧａＡｓ障壁層２８を形成する。次いで、図５（ｆ）に示すように、図４（ｂ）乃至図５（ｄ）の工程を繰り返すことによって、ウェッティング層２４、ＩｎＡｓ量子ドット２５、ＧａＡｓキャップ層２６及びＩｎＡｓ薄膜層２７からなる量子ドット構造を形成する。 Next, as illustrated in FIG. 5E, an i-type GaAs barrier layer 28 having a thickness of, for example, 50 nm is formed on the InAs thin film layer 27. Next, as shown in FIG. 5F, by repeating the steps of FIGS. 4B to 5D, the wetting layer 24, the InAs quantum dots 25, the GaAs cap layer 26, and the InAs thin film layer 27 are removed. A quantum dot structure is formed.

次いで、図６（ｇ）に示すように、同様な手法を繰り返すことで量子ドットの上下両側に薄膜層をもつ量子ドット構造をｉ型ＧａＡｓ障壁層２８を介して１０層積層することによって、量子ドット活性層２９とする。 Next, as shown in FIG. 6 (g), by repeating the same method, the quantum dot structure having the thin film layers on both the upper and lower sides of the quantum dot is stacked via the i-type GaAs barrier layer 28, thereby The dot active layer 29 is used.

次いで、図６（ｈ）に示すように、量子ドット活性層２９上に、厚さが、例えば、５０ｎｍのｉ型ＧａＡｓ光閉じ込め層３０、厚さが、例えば、２μｍのｐ型Ａｌ_０．４Ｇａ_０．６Ａｓクラッド層３１を順次成長させる。最後に、厚さが、例えば、４００ｎｍのｐ^＋型ＧａＡｓコンタクト層３２を順次成長させる。 Next, as shown in FIG. 6H, on the quantum dot active layer 29, an i-type GaAs optical confinement layer 30 having a thickness of, for example, 50 nm, and a p-type Al _0.4 having a thickness of, for example, 2 μm. The Ga _0.6 As cladding layer 31 is grown sequentially. Finally, the p ⁺ -type GaAs contact layer 32 having a thickness of, for example, 400 nm is sequentially grown.

次いで、図７（ｉ）に示すように、ＳｉＯ_２やＳｉＮ、レジストなどをマスクとしてｐ^＋型ＧａＡｓコンタクト層３２とｐ型Ａｌ_０．４Ｇａ_０．６Ａｓクラッド層３１の上部をエッチングして幅が例えば、２μｍのストライプ状のリッジ３３を形成する。このエッチングは塩素などを用いたドライエッチングでもリン酸やアンモニアを使ったウェットエッチングでも良い。 Next, as shown in FIG. 7I, the upper portions of the p ⁺ -type GaAs contact layer 32 and the p-type Al _0.4 Ga _0.6 As cladding layer 31 are etched using SiO ₂ , SiN, resist, or the like as a mask. For example, a stripe-shaped ridge 33 having a width of 2 μm is formed. This etching may be dry etching using chlorine or the like, or wet etching using phosphoric acid or ammonia.

次いで、図７（ｊ）に示すように、リッジ３３の表面にＳｉＯ_２やＳｉＮなどの保護膜３４を堆積させたのち、例えば、ＢＣＢ（ベンゾシクロブテン）など低誘電率材料をスピンコートなどにより塗布し、高温度でキュアを行う。次いで、導波路上に形成された過剰なＢＣＢ層を酸素等を利用した反応性イオンエッチングなどで除去してリッジ３３の側面に低誘電率埋込層３５を形成する。 Next, as shown in FIG. 7 (j), after depositing a protective film 34 such as SiO ₂ or SiN on the surface of the ridge 33, for example, a low dielectric constant material such as BCB (benzocyclobutene) is applied by spin coating or the like. Apply and cure at high temperature. Next, the excess BCB layer formed on the waveguide is removed by reactive ion etching using oxygen or the like to form the low dielectric constant buried layer 35 on the side surface of the ridge 33.

次いで、メサ導波路構造の頭出しを行い、Ａｕ／Ｚｎ／Ａｕ層を蒸着してｐ側電極３６を形成するとともに、ｎ型ＧａＡｓ基板２１の裏面にＡｕＧｅ／Ａｕ層を蒸着してｎ側電極３７を形成することで、本発明の実施例１の発光半導体素子が完成する。 Next, cueing of the mesa waveguide structure is performed, an Au / Zn / Au layer is deposited to form a p-side electrode 36, and an AuGe / Au layer is deposited on the back surface of the n-type GaAs substrate 21 to form an n-side electrode. By forming 37, the light-emitting semiconductor device of Example 1 of the present invention is completed.

本発明の実施例１においては、量子ドットの上下をウェッティング層とそれと等価な層で挟み込んでいるので、キャリアの再捕獲、緩和時間を早め、熱的平衡状態を創出してスペクトル幅を狭小化することが可能になる。 In Example 1 of the present invention, since the top and bottom of the quantum dots are sandwiched between the wetting layer and the equivalent layer, the carrier recapture and relaxation time are accelerated, the thermal equilibrium state is created, and the spectrum width is narrowed. It becomes possible to become.

次に、図８を参照して本発明の実施例２の発光半導体素子を説明するが、基本的な成膜工程は上記の実施例１と全く同様であるので、最終的な構造斜視図のみを示す。図８は、本発明の実施例２の発光半導体素子の概念的斜視図であり、実施例１と同様にウェッティング層２４とＩｎＡｓ量子ドット２５とＩｎＡｓ薄膜層２７を含む量子ドット構造を積層した量子ドット活性層２９を形成する。 Next, a light-emitting semiconductor device according to Example 2 of the present invention will be described with reference to FIG. 8. However, since the basic film forming process is exactly the same as that of Example 1, only the final structural perspective view is shown. Indicates. FIG. 8 is a conceptual perspective view of a light-emitting semiconductor device according to Example 2 of the present invention, in which a quantum dot structure including a wetting layer 24, an InAs quantum dot 25, and an InAs thin film layer 27 is stacked in the same manner as in Example 1. A quantum dot active layer 29 is formed.

次いで、その上にｉ型ＧａＡｓ光閉じ込め層３０、厚さが、例えば、２μｍのｐ型Ａｌ_０．４Ｇａ_０．６Ａｓ層３１と厚さが、例えば、４００ｎｍのｐ^＋型ＧａＡｓコンタクト層３２が形成される。 Next, an i-type GaAs optical confinement layer 30 is formed thereon, a p-type Al _0.4 Ga _0.6 As layer 31 having a thickness of 2 μm, for example, and a p ⁺ -type GaAs contact layer 32 having a thickness of 400 nm, for example. Is formed.

次いで、ＳｉＯ_２やＳｉＮ、レジスト等をマスクとしてｐ^＋型ＧａＡｓコンタクト層３２乃至ｉ型ＧａＡｓ光閉じ込め層２３をエッチングして幅が、例えば、２μｍのストライプ状のハイメサ構造３８を形成する。このエッチングはリン酸、アンモニアなどを用いたウェットエッチングでも良いし、塩素等を利用したドライエッチングでも良い。 Next, the p ⁺ -type GaAs contact layer 32 to the i-type GaAs optical confinement layer 23 are etched using SiO ₂ , SiN, resist or the like as a mask to form a stripe-shaped high mesa structure 38 having a width of, for example, 2 μm. This etching may be wet etching using phosphoric acid, ammonia or the like, or may be dry etching using chlorine or the like.

次いで、ハイメサ構造３８の表面にＳｉＯ_２やＳｉＮなどの保護膜３９を堆積させたのち、例えば、ＢＣＢなど低誘電率材料をスピンコートなどにより塗布し、ハイメサ構造３８の脇のトレンチ箇所を充填する。次いで、高温度でキュアを行なったのち、導波路上に形成された過剰なＢＣＢ層を酸素等を利用した反応性イオンエッチングなどで除去してハイメサ構造３８の側面に低誘電率埋込層４０を形成する。 Next, after depositing a protective film 39 such as SiO ₂ or SiN on the surface of the high mesa structure 38, for example, a low dielectric constant material such as BCB is applied by spin coating or the like to fill the trench portion beside the high mesa structure 38. . Next, after curing at a high temperature, the excess BCB layer formed on the waveguide is removed by reactive ion etching using oxygen or the like to form a low dielectric constant buried layer 40 on the side surface of the high mesa structure 38. Form.

次いで、メサ導波路構造の頭出しを行い、Ａｕ／Ｚｎ／Ａｕ層を蒸着してｐ側電極３６を形成するとともに、ｎ型ＧａＡｓ基板２１の裏面にＡｕＧｅ／Ａｕ層を蒸着してｎ側電極３７を形成することで、本発明の実施例２の発光半導体素子が完成する。 Next, cueing of the mesa waveguide structure is performed, an Au / Zn / Au layer is deposited to form a p-side electrode 36, and an AuGe / Au layer is deposited on the back surface of the n-type GaAs substrate 21 to form an n-side electrode. By forming 37, the light-emitting semiconductor device of Example 2 of the present invention is completed.

本発明の実施例２においては、導波路構造はハイメサ構造であり、ハイメサ構造の脇のトレンチ箇所には低誘電体材料が充填されているので、強い光閉じ込め効果が得られる。 In Embodiment 2 of the present invention, the waveguide structure is a high mesa structure, and the trench portion on the side of the high mesa structure is filled with a low dielectric material, so that a strong light confinement effect can be obtained.

上述の実施の形態及び各実施例における発光半導体素子の構造、材料組成などは、一例に過ぎず、上述した構造、材料組成に限定されるものではなく、本発明の趣旨を逸脱しない範囲で種々変形することができる。例えば、ＧａＡｓキャップ層はＡｌＧａＡｓやＩｎＡｌＡｓでもよく、障壁層はＡｌＧａＡｓでも構わない。また、ＩｎＡｓ量子ドットはＩｎＧａＡｓ量子ドットでも構わない。 The structures and material compositions of the light-emitting semiconductor elements in the above-described embodiments and examples are merely examples, and are not limited to the above-described structures and material compositions, and may be various within the scope of the present invention. It can be deformed. For example, the GaAs cap layer may be AlGaAs or InAlAs, and the barrier layer may be AlGaAs. Further, the InAs quantum dots may be InGaAs quantum dots.

また、上述の実施の形態及び各実施例では、ｎ型ＧａＡｓ基板上にＧａＡｓ系化合物半導体層を積層した構造として使用しているが、これに限られるものではなく、その他の基板や半導体材料の組み合わせを採用することも可能である。例えば、ＩｎＰ基板にＩｎＧａＡｓＰ系化合物半導体層やＡｌＧａＩｎＡｓ系化合物半導体層を成長させた量子ドット構造を採用することも可能である。 In the above-described embodiment and each example, a structure in which a GaAs compound semiconductor layer is stacked on an n-type GaAs substrate is used. However, the present invention is not limited to this, and other substrates and semiconductor materials are used. Combinations are also possible. For example, it is possible to adopt a quantum dot structure in which an InGaAsP compound semiconductor layer or an AlGaInAs compound semiconductor layer is grown on an InP substrate.

また、各実施例においては、低誘電率材料としてＢＣＢを用いているが、ＢＣＢの他にポリイミド系有機化合物、エポキシ系有機化合物、アクリル系有機化合物や空気などを用いても良い。 In each embodiment, BCB is used as the low dielectric constant material. However, other than BCB, polyimide organic compounds, epoxy organic compounds, acrylic organic compounds, air, or the like may be used.

１一導電型半導体基板
２一導電型クラッド層
３第４の半導体層
４第６の半導体層
５逆導電型クラッド層
６逆導電型コンタクト層
１０量子ドット活性層
１１量子ドット層
１２第１の半導体層
１３量子ドット
１４第３の半導体層
１５第２の半導体層
１６第５の半導体層
１７キャリア
２１ｎ型ＧａＡｓ基板
２２ｎ型Ａｌ_０．４Ｇａ_０．６Ａｓクラッド層
２３ｉ型ＧａＡｓ光閉じ込め層
２４ウェッティング層
２５ＩｎＡｓ量子ドット
２６ＧａＡｓキャップ層
２７ＩｎＡｓ薄膜層
２８ｉ型ＧａＡｓ障壁層
２９量子ドット活性層
３０ｉ型ＧａＡｓ光閉じ込め層
３１ｐ型Ａｌ_０．４Ｇａ_０．６Ａｓクラッド層
３２ｐ^＋型ＧａＡｓコンタクト層
３３リッジ
３４，３９保護膜
３５，４０低誘電率埋込層
３６ｐ側電極
３７ｎ側電極
３８ハイメサ構造
５１ｎ型ＧａＡｓ基板
５２ｎ型ＡｌＧａＡｓクラッド層
５３ＧａＡｓ光閉じ込め層
５４量子ドット活性層
５５量子ドット層
５６ＩｎＡｓウェッティング層
５７ＩｎＡｓ量子ドット
５８キャップ層
５９ＧａＡｓ障壁層
６０ＧａＡｓ光閉じ込め層
６１ｐ型ＡｌＧａＡｓクラッド層
６２ｐ型ＧａＡｓコンタクト層
６３電子
６４正孔 DESCRIPTION OF SYMBOLS 1 1 conductivity type semiconductor substrate 2 1 conductivity type clad layer 3 4th semiconductor layer 4 6th semiconductor layer 5 Reverse conductivity type clad layer 6 Reverse conductivity type contact layer 10 Quantum dot active layer 11 Quantum dot layer 12 1st semiconductor Layer 13 Quantum dot 14 Third semiconductor layer 15 Second semiconductor layer 16 Fifth semiconductor layer 17 Carrier 21 n-type GaAs substrate 22 n-type Al _0.4 Ga _0.6 As cladding layer 23 i-type GaAs optical confinement layer 24 Wetting layer 25 InAs quantum dot 26 GaAs cap layer 27 InAs thin film layer 28 i-type GaAs barrier layer 29 Quantum dot active layer 30 i-type GaAs optical confinement layer 31 p-type Al _0.4 Ga _0.6 As cladding layer 32 p ⁺ Type GaAs contact layer 33 Ridges 34, 39 Protective films 35, 40 Low dielectric constant buried layer 36 p-side electrode 37 n-side electrode 38 High mesa structure 51 n-type GaAs substrate 52 n-type AlGaAs cladding layer 53 GaAs optical confinement layer 54 quantum dot active layer 55 quantum dot layer 56 InAs wetting layer 57 InAs quantum dot 58 cap layer 59 GaAs barrier layer 60 GaAs optical confinement layer 61 p Type AlGaAs cladding layer 62 p-type GaAs contact layer 63 electron 64 hole

Claims

活性層が量子ドットと前記量子ドットを上下方向で挟む面内全領域に形成されるノンドープの第１の半導体層及びノンドープの第２の半導体層と、前記量子ドットの周囲に設けられた第３の半導体層とからなる量子ドット構造体を有し、
前記量子ドット構造体を構成する第１の半導体層は、前記量子ドットと接する側と反対の面で第４の半導体層と接するとともに、前記量子ドット構造体を構成する第２の半導体層は、前記量子ドットと接する側と反対の面で第５の半導体層と接し、
前記第１の半導体層及び第２の半導体層の禁制帯幅は、前記量子ドットの禁制帯幅と同じか或いは大きく、
前記第３の半導体層の禁制帯幅は、前記量子ドット、前記第１の半導体層及び第２の半導体層の禁制帯幅より大きく、
前記第４の半導体層及び前記第５の半導体層の禁制帯幅は、前記第１の半導体層及び第２の半導体層の禁制帯幅より大きい
ことを特徴とする発光半導体素子。 A non-doped first semiconductor layer and a non-doped second semiconductor layer in which an active layer is formed in the entire region in which the quantum dot and the quantum dot are vertically sandwiched, and a third layer provided around the quantum dot A quantum dot structure composed of a semiconductor layer of
The first semiconductor layer constituting the quantum dot structure is in contact with the fourth semiconductor layer on the surface opposite to the side in contact with the quantum dots, and the second semiconductor layer constituting the quantum dot structure is In contact with the fifth semiconductor layer on the surface opposite to the side in contact with the quantum dots;
The forbidden band width of the first semiconductor layer and the second semiconductor layer is the same as or larger than the forbidden band width of the quantum dots;
The forbidden band width of the third semiconductor layer is larger than the forbidden band widths of the quantum dots, the first semiconductor layer, and the second semiconductor layer;
The light-emitting semiconductor element, wherein the forbidden band widths of the fourth semiconductor layer and the fifth semiconductor layer are larger than the forbidden band widths of the first semiconductor layer and the second semiconductor layer.

前記量子ドット、前記第１の半導体層及び前記第２の半導体層が、Ｉｎ_ｘＧａ_１−ｘＡｓ（０＜ｘ≦１）からなることを特徴とする請求項１に記載の発光半導体素子。 The light emitting semiconductor device according to claim 1, wherein the quantum dots, the first semiconductor layer, and the second semiconductor layer are made of In _x Ga _1-x As (0 <x ≦ 1).

前記量子ドット内に形成される量子準位が、基底準位のみであることを特徴とする請求項１または請求項２に記載の発光半導体素子。 The light emitting semiconductor device according to claim 1, wherein a quantum level formed in the quantum dot is only a ground level.

前記第１の半導体層及び第２の半導体層が、一次元閉じ込め量子井戸層を形成することを特徴とする請求項１乃至請求項３のいずれか１項に記載の発光半導体素子。 4. The light emitting semiconductor device according to claim 1, wherein the first semiconductor layer and the second semiconductor layer form a one-dimensional confined quantum well layer. 5.

前記第１の半導体層がウェッティング層であり、The first semiconductor layer is a wetting layer;
前記第２の半導体層の厚さが０．１ｎｍ乃至０．２ｎｍであることを特徴とする請求項１乃至請求項４のいずれか１項に記載の発光半導体素子。5. The light emitting semiconductor element according to claim 1, wherein a thickness of the second semiconductor layer is 0.1 nm to 0.2 nm.

第４の半導体層上に自己組織化成長技術によりノンドープの第１の半導体層及び量子ドットを形成する工程と、
前記第１の半導体層上及び前記量子ドットの周囲に前記量子ドットを完全に埋め込まないように前記第１の半導体層及び前記量子ドットより禁制帯幅の大きな第３の半導体層を形成する工程と、
前記第３の半導体層及び前記量子ドットを覆うように前記第３の半導体層より禁制帯幅の小さなノンドープの第２の半導体層を形成する工程と、
前記第２の半導体層上に、第５の半導体層を形成する工程と
を少なくとも有することを特徴とする発光半導体素子の製造方法。 Forming a non-doped first semiconductor layer and quantum dots on the fourth semiconductor layer by a self-organized growth technique;
Forming the first semiconductor layer and a third semiconductor layer having a larger forbidden band width than the quantum dots so as not to completely embed the quantum dots on the first semiconductor layer and around the quantum dots; ,
Forming a non-doped second semiconductor layer having a smaller forbidden band width than the third semiconductor layer so as to cover the third semiconductor layer and the quantum dots;
Wherein on the second semiconductor layer, the manufacturing method of the light emitting semiconductor device characterized by comprising at least a step of forming a fifth semiconductor layer of.

前記第２の半導体層の形成工程が、前記第３の半導体層から露出する前記量子ドットの突出部を真空中で前記量子ドットの形成温度より高温で熱処理することによって、前記量子ドットの突出部を面内拡散して前記第２の半導体層とする工程であることを特徴とする請求項６に記載の発光半導体素子の製造方法。 The step of forming the second semiconductor layer includes heat-treating the protrusion of the quantum dots exposed from the third semiconductor layer at a temperature higher than the formation temperature of the quantum dots in a vacuum. The method of manufacturing a light-emitting semiconductor element according to claim 6 , wherein the step of diffusing in- plane to form the second semiconductor layer is performed .

前記第２の半導体層の厚さが０．１ｎｍ乃至０．２ｎｍであることを特徴とする請求項６または請求項７に記載の発光半導体素子の製造方法。8. The method for manufacturing a light-emitting semiconductor element according to claim 6, wherein the thickness of the second semiconductor layer is 0.1 nm to 0.2 nm.