JP2757258B2 - Superlattice element manufacturing method - Google Patents

Superlattice element manufacturing method

Info

Publication number
JP2757258B2
JP2757258B2 JP63274515A JP27451588A JP2757258B2 JP 2757258 B2 JP2757258 B2 JP 2757258B2 JP 63274515 A JP63274515 A JP 63274515A JP 27451588 A JP27451588 A JP 27451588A JP 2757258 B2 JP2757258 B2 JP 2757258B2
Authority
JP
Japan
Prior art keywords
layer
forming
superlattice
gaas
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP63274515A
Other languages
Japanese (ja)
Other versions
JPH02122682A (en
Inventor
充 永沼
修 三上
俊司 野島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP63274515A priority Critical patent/JP2757258B2/en
Publication of JPH02122682A publication Critical patent/JPH02122682A/en
Application granted granted Critical
Publication of JP2757258B2 publication Critical patent/JP2757258B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、閉じ込められた電子または正孔の自由度が
1次元となるような超格子素子及びその製造方法に関す
るものである。
Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a superlattice element in which the degree of freedom of confined electrons or holes is one-dimensional, and a method of manufacturing the same.

〔従来の技術〕[Conventional technology]

半導体素子では能動層中にある電子あるいは正孔の運
動の自由度(次元数)は、その素子の特性に大きく影響
する。例えば、半導体レーザの発振閾値電流密度と活性
層に閉じ込められた電子または正孔の次元数との関係が
浅田氏らによって計算され報告(IEEE Journal of Quan
tum Elecotrnics.Vol QE−22 1955〔1986〕)されてい
る。それによると、電子または正孔の自由度が3次元に
広がっている通常のレーザでは、計算例が1050A/cm2
あるのに対して2次元電子を活性層にもつレーザでは38
0A/cm2、1次元電子を活性層にもつレーザでは140A/c
m2、0次元電子を活性層にもつレーザでは45A/cm2と予
想され、次元数の低下に伴い特性が向上している。この
ような特性の向上は状態密度関数の変調によるところが
大きい。
In a semiconductor device, the degree of freedom (dimension) of the movement of electrons or holes in the active layer greatly affects the characteristics of the device. For example, the relationship between the lasing threshold current density of a semiconductor laser and the number of dimensions of electrons or holes confined in the active layer was calculated and reported by Asada et al. (IEEE Journal of Quan).
tum Elecotrnics. Vol QE-22 1955 [1986]). According to this, the calculation example is 1050 A / cm 2 for a normal laser in which the degree of freedom of electrons or holes is extended in three dimensions, while 38 in a laser having two-dimensional electrons in the active layer.
0A / cm 2 , 140A / c for laser with one-dimensional electron in active layer
For a laser having an m 2 , 0-dimensional electron in the active layer, it is expected to be 45 A / cm 2 . Such an improvement in characteristics is largely due to the modulation of the state density function.

第5図(a)〜(d)はこの状態密度関数を模式的に
示した説明図である。同図(a)〜(d)は、それぞれ
3次元,2次元,1次元,0次元に対応し、横軸に矢印で示し
たレーザ発振エネルギーにおける状態密度関数の形状が
重要な働きを行なう。即ち、3次元の場合に比べて2次
元の場合は、発振エネルギーでの状態密度関数が階段状
に急峻に増加している。1次元の場合はさらに状態密度
関数が急峻となり、0次元ではデルタ関数状になる。超
格子素子の狙いの1つは、このような次元数の低下によ
ってもたらされる状態密度関数の変調に伴う特性の向上
にある。
5 (a) to 5 (d) are explanatory diagrams schematically showing this density of state function. 6A to 6D correspond to three dimensions, two dimensions, one dimension, and zero dimension, respectively, and the shape of the state density function at the laser oscillation energy indicated by the arrow on the horizontal axis plays an important role. That is, in the two-dimensional case, the state density function at the oscillation energy increases more steeply in the two-dimensional case than in the three-dimensional case. In the case of one dimension, the state density function becomes steeper, and in the case of zero dimension, it becomes like a delta function. One of the aims of the superlattice element is to improve the characteristics associated with the modulation of the state density function caused by the reduction in the number of dimensions.

従来技術の超格子素子の最も一般的な構造は、2種類
の半導体層の交互層からなる層状構造をしており、一方
の半導体に閉じ込められた電子または正孔は2次元の自
由度を有している。そして、この構造の交互層の一方の
厚さは、電子または正孔を2次元状態に閉じ込めるた
め、電子または正孔のド・ブロイ波長と同程度かそれ以
下にすることが必要である。これを実現するための技術
として、膜厚制御性に優れた分子線エピタキシー法ある
いは有機金属気相成長法が用いられており、1mA以下の
閾値電流の半導体レーザが実現されている。
The most common structure of the conventional superlattice element has a layered structure composed of alternating layers of two kinds of semiconductor layers, and electrons or holes confined in one semiconductor have two-dimensional degrees of freedom. doing. The thickness of one of the alternating layers of this structure needs to be equal to or less than the de Broglie wavelength of electrons or holes in order to confine electrons or holes in a two-dimensional state. As a technique for realizing this, a molecular beam epitaxy method or a metal organic chemical vapor deposition method having excellent film thickness controllability is used, and a semiconductor laser having a threshold current of 1 mA or less has been realized.

そして、電子または正孔の自由度を1次元に限定すれ
ばさらに特性の向上が期待され、これを実現する構造を
量子細線構造という。従来技術による量子細線構造の製
作方法は大別して3つに分けられる。
If the degree of freedom of electrons or holes is limited to one dimension, further improvement in characteristics is expected, and a structure that realizes this is called a quantum wire structure. The method of manufacturing the quantum wire structure according to the prior art is roughly divided into three methods.

まず、第1の方法は、あらかじめ上記の層状構造を製
作してその断面部分を露出させ、そこにゲート電極を形
成して1次元電子を誘起するものである。
First, in the first method, the above-mentioned layered structure is manufactured in advance, a cross-sectional portion thereof is exposed, and a gate electrode is formed thereon to induce one-dimensional electrons.

第2の方法は、福井氏らにより報告(Journal of Vac
uum Science and Technology.Vol B5)されている縦型
超格子を利用し、これを層状構造の一部に造り込むもの
である。
The second method was reported by Fukui et al. (Journal of Vac
Uum Science and Technology. Vol B5) uses a vertical superlattice, which is built into a part of the layered structure.

第3の方法は、従来技術では最も一般的な方法であっ
て、電子ビーム描画あるいは集束イオンビーム注入によ
り基板上に細線パターンを形成し、エッチング、再成
長、超格子の混晶化等の処理を組み合わせて量子細線構
造を得るものである。
The third method is the most general method in the prior art, and forms a fine line pattern on a substrate by electron beam drawing or focused ion beam implantation, and performs processes such as etching, regrowth, and superlattice mixed crystal. Are combined to obtain a quantum wire structure.

第6図はこの第3の方法を用いて製作した超格子素子
の断面図である。まず、基板61の上面にAlxGa1-xAs層6
2、GaAs層63、およびAlxGa1-xAs層64の順に成長する。
そして、この層状構造を電子ビームリソグラフィ及び反
応性イオンエッチングにより100nm以下の幅にリッジ加
工し、最後にAlxGa1-xAs層65により埋め込み再成長を行
なっている。これにより、各AlxGa1-xAs層62、64、65に
囲まれたGaAs層63(量子細線)を形成することができ
る。
FIG. 6 is a sectional view of a superlattice element manufactured by using the third method. First, the Al x Ga 1-x As layer 6
2, a GaAs layer 63 and an Al x Ga 1-x As layer 64 are grown in this order.
Then, this layered structure is ridge-processed to a width of 100 nm or less by electron beam lithography and reactive ion etching, and finally embedded and regrown with an Al x Ga 1-x As layer 65. As a result, a GaAs layer 63 (quantum wire) surrounded by each of the Al x Ga 1 -x As layers 62, 64, 65 can be formed.

〔発明が解決しようとする課題〕[Problems to be solved by the invention]

しかしながら上記構成の従来の超格子素子は、以下に
述べるような欠点があった。
However, the conventional superlattice element having the above configuration has the following disadvantages.

第1の方法は、電界効果トランジスタのような基板表
面に能動層を有する素子には適するが、半導体レーザの
ように活性層が埋め込まれた構造の素子には適さないと
いう欠点がある。
The first method is suitable for a device having an active layer on a substrate surface such as a field effect transistor, but has a drawback that it is not suitable for a device having a structure in which an active layer is embedded like a semiconductor laser.

第2の方法は、成長法が有機金属気相成長法に限ら
れ、また、ドーピングが困難であるという欠点がある。
The second method has a drawback that the growth method is limited to the metal organic chemical vapor deposition method and that doping is difficult.

第3の方法は、電子ビームのゆらぎ、イオンビームの
ゆらぎ、及びレジスト現像,エッチングプロセス,熱処
理混晶化等における統計的ゆらぎにより、量子細線の幅
がゆらいでしまうという欠点がある。このゆらぎは、従
来技術では±3nm以下におさえることは困難であり、量
子細線構造により形成された鋭い状態密度関数をぼかす
ことになり、量子細線の利点そのものを相殺する結果と
なっていた。
The third method has a drawback that the width of the quantum wire fluctuates due to fluctuations of an electron beam, fluctuations of an ion beam, and statistical fluctuations in resist development, an etching process, a heat treatment mixed crystal, and the like. This fluctuation is difficult to be suppressed to ± 3 nm or less by the conventional technology, and blurs the sharp state density function formed by the quantum wire structure, thereby canceling out the advantage itself of the quantum wire.

本発明は上記の欠点を解決するためになされたもの
で、量子細線の幅のゆらぎの極めて少ない量子細線構造
を得ることを目的とする。
The present invention has been made in order to solve the above-mentioned drawbacks, and has as its object to obtain a quantum wire structure in which the fluctuation of the width of the quantum wire is extremely small.

〔課題を解決するための手段〕[Means for solving the problem]

本発明による超格子素子の製造方法は、半導体基板の
上面にバッファ層を形成する工程と、このバッファ層の
上面に第1のクラッド層を形成する工程と、この第1の
クラッド層の上面に少なくとも2種類以上の半導体の交
互層からなる超格子層を形成する工程と、この超格子層
をエッチングプロセスまたは選択成長により斜側面を形
成する工程と、この超格子層の斜側面に鋸歯状の段差部
を形成する工程と、この鋸歯状の段差部にイオン注入し
て熱処理することで半導体細線を形成する工程と、この
半導体細線を含む超格子層の上面に半導体層を形成する
工程と、この半導体層の上面に第2のクラッド層を形成
する工程と、この第2のクラッド層の上面にキャップ層
を形成する工程とを有している。
The method for manufacturing a superlattice element according to the present invention includes a step of forming a buffer layer on an upper surface of a semiconductor substrate, a step of forming a first cladding layer on the upper surface of the buffer layer, and a step of forming a first cladding layer on the upper surface of the first cladding layer. Forming a superlattice layer composed of alternating layers of at least two or more types of semiconductors, forming an oblique side surface of the superlattice layer by an etching process or selective growth, and forming a saw-toothed surface on the oblique side surface of the superlattice layer. A step of forming a step, a step of forming a semiconductor thin line by ion-implanting and heat-treating the sawtooth-shaped step, and a step of forming a semiconductor layer on the upper surface of a superlattice layer including the semiconductor thin line, Forming a second clad layer on the upper surface of the semiconductor layer; and forming a cap layer on the upper surface of the second clad layer.

また、上記の超格子素子の製造方法において、半導体
層を形成する方法として有機金属気相成長法またはマイ
グレーションエンハンストエピタキシー法を用いてい
る。
In the above method for manufacturing a superlattice element, a metal organic chemical vapor deposition method or a migration enhanced epitaxy method is used as a method for forming a semiconductor layer.

〔作用〕[Action]

鋸歯状の段差部に断面寸法が極めて一様な量子細線を
高密度に形成する。
Quantum thin wires having extremely uniform cross-sectional dimensions are formed at high densities on the sawtooth-shaped steps.

〔実施例〕〔Example〕

参考例1 はじめに、本発明の理解を助けるために、図に従って
参考例を説明する。第1図(a),(b)は参考例1を
示した超格子素子の断面図である。ここで、同図(b)
は同図(a)のA部の拡大構造を示している。図におい
て、1はn型GaAs基板、2はバッファ層、6はn型Al
0.4Ga0.6Asクラッド層、7はn型Al0.4Ga0.6As層11、ア
ンドープAl0.1Ga0.9As層12、及びGaAs量子細線16からな
る超格子層、8はp型AlGaAsクラッド層、9はP−GaAs
キャップ層、30はp型電極層、31はn型電極層である。
また、17は半導体層にあたるアンドープAl0.2Ga0.8As
層、18はp型Al0.2Ga0.8As層、19はp型Al0.4Ga0.6As層
である。
Reference Example 1 First, a reference example will be described with reference to the drawings in order to facilitate understanding of the present invention. 1 (a) and 1 (b) are cross-sectional views of a superlattice element showing Reference Example 1. FIG. Here, FIG.
Shows an enlarged structure of a portion A in FIG. In the figure, 1 is an n-type GaAs substrate, 2 is a buffer layer, and 6 is an n-type Al
0.4 Ga 0.6 As clad layer, 7 is a superlattice layer composed of n-type Al 0.4 Ga 0.6 As layer 11, undoped Al 0.1 Ga 0.9 As layer 12, and GaAs quantum wire 16, 8 is p-type AlGaAs clad layer, 9 is P −GaAs
A cap layer, 30 is a p-type electrode layer, and 31 is an n-type electrode layer.
Reference numeral 17 denotes an undoped Al 0.2 Ga 0.8 As corresponding to a semiconductor layer.
The layer 18 is a p-type Al 0.2 Ga 0.8 As layer, and the numeral 19 is a p-type Al 0.4 Ga 0.6 As layer.

次に、第2図(a)〜(d)は第1図における超格子
素子の製造工程を示した要部断面図である。まず、GaAs
基板1上にn型GaAs又はGaAs−AlGaAsのバッファー2層
を成長させる。その後、分子線エピタキー法または有機
金属気相成長法によりn型Al0.4Ga0.6Asクラッド層6を
2μm成長させ、次に5nmのアンドープAl0.1Ga0.9As層1
2と25nmのn型Al0.4Ga0.6As層11との交互層よりなる超
格子層7を0.1〜1μm成長させる。そして、次に述べ
るエッチングプロセスの保護層として、0.1〜0.5μmの
GaAs層10を成長させる。
Next, FIGS. 2 (a) to 2 (d) are cross-sectional views of relevant parts showing the steps of manufacturing the superlattice element in FIG. First, GaAs
On the substrate 1, two buffer layers of n-type GaAs or GaAs-AlGaAs are grown. Thereafter, an n-type Al 0.4 Ga 0.6 As cladding layer 6 is grown to a thickness of 2 μm by a molecular beam epitaxy method or a metal organic chemical vapor deposition method, and then a 5 nm undoped Al 0.1 Ga 0.9 As layer 1 is formed.
A superlattice layer 7 composed of alternating layers of 2 and 25 nm n-type Al 0.4 Ga 0.6 As layers 11 is grown to a thickness of 0.1 to 1 μm. Then, as a protective layer for the etching process described below, 0.1 to 0.5 μm
A GaAs layer 10 is grown.

次に、この基板をフォトリソプロセス及びエッチング
プロセスにより、同図(a)の図中に破線Aで示した形
状に加工し、超格子層7の断面がメサの側面(斜側面)
に現れる構造を形成する。そして、フッ酸系エッチャン
トによりn型Al0.4Ga0.6As層11のみを選択エッチングし
て、同図(b)に拡大して示したように、メサ側面に鋸
歯状の段差を形成する。なお、GaAs層10はこの工程で全
て除去される。この工程の後、同図(c)に示すよう
に、分子線エピタキシー法により矢印14で示した方向か
ら飛来するGa分子線及び矢印14又は15で示した方向から
飛来するAs分子線を用い、アンドープAl0.1Ga0.9As層12
のせりだし部、即ち段差部12aをマスクとしてGaAs量子
細線16を成長させる。その後、同図(c)と同様に、矢
印15で示した方向から飛来するGaおよびAl分子線及び矢
印14または15で示した方向から飛来するAs分子線を用い
た分子線エピタキシー法、または堀越氏らにより報告
(Jpn.J.Appl.Phys.Vol.25 L868〔1986〕)されている
マイグレイションエンハンストエピタキシー法(MEE
法)、または有機金属気相成長法(MOCVD法)により、
同図(c)に示すようにアンドープAl0.2Ga0.8As層17を
形成する。続いて、p型Al0.2Ga0.8As層18及びp型Al
0.4Ga0.6As層19を成長させる。ここで、MEE法及びMOCVD
法では、結晶成長に寄与する原子または分子の成長表面
での移動度が大きいために、凹凸の著しい面への成長で
あるアンドープAl0.2Ga0.8As層17の成長において、高品
質の層を得やすいという利点がある。この後、図示して
いないが超格子層7の上面にp型AlGaAsクラッド層8及
びP−GaAsキャップ層9を形成すると共に、p型電極層
30及びn型電極層31を形成する。
Next, this substrate is processed into a shape shown by a broken line A in the same drawing (a) by a photolithography process and an etching process, and the cross section of the superlattice layer 7 is formed on the side of the mesa (oblique side)
To form the structure that appears. Then, only the n-type Al 0.4 Ga 0.6 As layer 11 is selectively etched with a hydrofluoric acid-based etchant to form a saw-toothed step on the side surface of the mesa as shown in an enlarged view in FIG. The GaAs layer 10 is entirely removed in this step. After this step, as shown in FIG. 3C, a Ga molecular beam flying from the direction shown by arrow 14 and an As molecular beam flying from the direction shown by arrow 14 or 15 are used by molecular beam epitaxy. Undoped Al 0.1 Ga 0.9 As layer 12
The GaAs quantum wires 16 are grown using the protruding portion, that is, the step 12a as a mask. Thereafter, similarly to FIG. 9C, a molecular beam epitaxy method using Ga and Al molecular beams flying from the direction shown by arrow 15 and As molecular beams flying from the direction shown by arrow 14 or 15, or Horikoshi. And others (Jpn.J.Appl.Phys.Vol.25 L868 [1986]), a migration enhanced epitaxy method (MEE).
Method) or metal organic chemical vapor deposition (MOCVD)
An undoped Al 0.2 Ga 0.8 As layer 17 is formed as shown in FIG. Subsequently, the p-type Al 0.2 Ga 0.8 As layer 18 and the p-type Al
A 0.4 Ga 0.6 As layer 19 is grown. Here, MEE method and MOCVD
In the method, since the mobility of atoms or molecules contributing to crystal growth on the growth surface is large, a high-quality layer is obtained in the growth of the undoped Al 0.2 Ga 0.8 As layer 17, which is a growth on a surface with significant irregularities. There is an advantage that it is easy. Thereafter, although not shown, a p-type AlGaAs cladding layer 8 and a P-GaAs cap layer 9 are formed on the upper surface of the superlattice layer 7 and a p-type electrode layer is formed.
30 and an n-type electrode layer 31 are formed.

さて、p及びn型電極層30,31から注入させた正孔及
び電子は、アンドープAl0.2Ga0.8As層17中に埋め込まれ
たGaAs量子細線16によるポテンシャル井戸中で再結合発
光を行なう。そして、この光は周囲のクラッド層より屈
折率の小さいアンドープAl0.2Ga0.8As層17及びp型Al
0.2Ga0.8As層18に閉じ込められ、レーザ発光をおこな
う。
The holes and electrons injected from the p-type and n-type electrode layers 30 and 31 emit recombination light in a potential well formed by the GaAs quantum wires 16 embedded in the undoped Al 0.2 Ga 0.8 As layer 17. Then, this light is irradiated with undoped Al 0.2 Ga 0.8 As layer 17 having a lower refractive index than the surrounding cladding layer and p-type Al
It is confined in the 0.2 Ga 0.8 As layer 18 and emits laser light.

本参考例1は、量子井戸細線の最も重要なパラメータ
であるGaAs量子細線16の断面の寸法を正確に決定するこ
とができる。即ち、分子線エピタキシー法における各分
子線は真空中を直進するため、堆積量はGaAsの場合、Ga
分子線の供給量により決められる。従って、GaAs量子細
線16の幅はメサの角度、超格子層7の周期、Ga分子線14
の入射角度により決定され、GaAs量子細線16高さは、第
2図(c)に示す矢印14からのGa分子線の供給量により
決められる。そして、GaAs量子細線16の高さと超格子層
7の周期は、1原子層の精度で制御することができる。
また、メサの角度は、低指数面のファセットを利用する
ことにより、正確に制御することが可能である。さら
に、第6図におけるGaAs層63(量子細線)が基板面内に
平面的に並べられた構造であるのに対して、本参考例1
では立体的に配置されるため、活性層内での細線密度が
高められるという利点もある。
In the first embodiment, the cross-sectional dimension of the GaAs quantum wire 16 which is the most important parameter of the quantum well wire can be accurately determined. That is, since each molecular beam in the molecular beam epitaxy method goes straight in a vacuum, the deposition amount is Ga in the case of GaAs.
It is determined by the supply amount of the molecular beam. Therefore, the width of the GaAs quantum wire 16 is determined by the mesa angle, the period of the superlattice layer 7, the Ga molecular beam 14
The height of the GaAs quantum wire 16 is determined by the supply amount of the Ga molecular beam from the arrow 14 shown in FIG. 2 (c). The height of the GaAs quantum wires 16 and the period of the superlattice layer 7 can be controlled with a precision of one atomic layer.
In addition, the angle of the mesa can be accurately controlled by using a facet having a low index surface. Further, in contrast to the structure in which the GaAs layers 63 (quantum fine wires) shown in FIG.
In this case, since they are arranged three-dimensionally, there is also an advantage that the fine line density in the active layer can be increased.

これらの結果から明らかなように本参考例1では、量
子細線の量子化準位を決定する細線の寸法のゆらぎが極
めて小さく、且つレーザの活性層全域にわたって一様で
あるため、量子細線の特徴である低閾値のレーザを実現
することができる。
As is apparent from these results, in Reference Example 1, the fluctuation of the dimension of the thin wire that determines the quantization level of the quantum wire is extremely small and uniform over the entire active layer of the laser. Can be realized.

なお、アンドープAl0.1Ga0.9As層12に閉じ込められる
2次元電子及び正孔の量子準位エネルギーが、GaAs量子
細線16に閉じ込められる1次元電子及び正孔の量子準位
エネルギーより大きければ、アンドープAl0.1Ga0.9As層
12はGaAs層により置き換えてもよい。
If the quantum level energy of two-dimensional electrons and holes confined in the undoped Al 0.1 Ga 0.9 As layer 12 is larger than the quantum level energy of one-dimensional electrons and holes confined in the GaAs quantum wires 16, the undoped Al 0.1 Ga 0.9 As layer
12 may be replaced by a GaAs layer.

参考例2 次に、第2の参考例を示す。この参考例2は、参考例
1において形成した第2図(a)の波線Aで示した形状
の代わりに、第3図に示す構造を浅井氏らにより報告
(Appl.Phys.Lett.51 No.9 1518〔1987〕)されている
有機金属気相成長法により形成し、以降参考例1と同様
の工程を実施するものである。第3図の構造は、(10
0)GaAs基板上に成長させたn型Al0.4Ga0.6As層20の表
面の(110)の方向にSiO2ストライプ21を形成し、第2
図(a)の超格子層7に相当する超格子層22を成長させ
るものである。ここで、有機金属気相成長法によればSi
O2ストライプ21の上には結晶は成長しないため、成長条
件を適当に設定することにより、(111)面ファセット
成長をさせ得るので、第3図に示した構造を得ることが
できる。なお、以後の工程であるMBE成長では、SiO2
トライプ21の上において成長初期に多結晶層が成長する
が、ストライプ幅を狭くしておくことにより引き続く成
長において周囲の単結晶層が優勢となり、単結晶で覆わ
れるので問題はない。
Reference Example 2 Next, a second reference example will be described. In Reference Example 2, Asai et al. Reported the structure shown in FIG. 3 (Appl. Phys. Lett. 51 No.) instead of the shape shown by the wavy line A in FIG. .9 1518 [1987]), and the same steps as in Reference Example 1 are carried out thereafter. The structure in FIG.
0) An SiO 2 stripe 21 is formed in the (110) direction on the surface of the n-type Al 0.4 Ga 0.6 As layer 20 grown on the GaAs substrate,
This is to grow a superlattice layer 22 corresponding to the superlattice layer 7 in FIG. Here, according to the metal organic chemical vapor deposition method, Si
Since the crystal does not grow on the O 2 stripe 21, the facet growth of the (111) plane can be achieved by appropriately setting the growth conditions, so that the structure shown in FIG. 3 can be obtained. In the subsequent step of MBE growth, a polycrystalline layer grows at the initial stage of growth on the SiO 2 stripe 21, but the surrounding single crystal layer becomes dominant in subsequent growth by reducing the stripe width, There is no problem because it is covered with single crystal.

参考例3 次に、第3の参考例を示す。この参考例3は、第1及
び第2の参考例において超格子層7もしくは22を構成す
るn型Al0.4Ga0.6As層11の代わりにGaAs層を成長させた
ものである。そして、メサエッチングの工程の後、アン
モニアと過酸化水素水の混合液によりGaAs層を選択的に
エッチングし、アンドープAl0.1Ga0.9As層12をマスクと
して鋸歯状の段差を形成する。次に、GaAs量子細線16の
代わりにInを添加したInxGa1-xAsとしている。この場
合、InAsの組成Xは、量子細線からの発光が超格子層7
もしくは22に吸収されないような値に設定しておく必要
がある。
Reference Example 3 Next, a third reference example will be described. In the reference example 3, a GaAs layer is grown instead of the n-type Al 0.4 Ga 0.6 As layer 11 constituting the superlattice layer 7 or 22 in the first and second reference examples. Then, after the mesa etching step, the GaAs layer is selectively etched with a mixed solution of ammonia and hydrogen peroxide solution, and a sawtooth-shaped step is formed using the undoped Al 0.1 Ga 0.9 As layer 12 as a mask. Next, In x Ga 1 -x As to which In is added instead of the GaAs quantum wires 16 is used. In this case, the composition X of InAs indicates that the light emission from the quantum wire
Alternatively, it is necessary to set a value that is not absorbed by 22.

参考例4 次に、第4の参考例を示す。この参考例4は、第1及
び第2の参考例において超格子層7もしくは22を構成す
るアンドープAl0.1Ga0.9As層12の代わりにAl0.4Ga0.6As
層を、さらにn型Al0.4Ga0.6As層11の代わりにn型Al
0.1Ga0.9As層を成長させたものである。そして、メサエ
ッチングの工程の後、分子線エピタキシー装置に試料を
装填し、As分子線を供給しながら熱処理を行ない、n型
Al0.1Ga0.9As層を選択的にエッチングする。これによ
り、上記のAl0.4Ga0.6As層をマスクとして鋸歯状の段差
を形成している。ここで、AlxGa1-xAs層上への再成長
は、AlAsの組成比Xが大きいと酸化のために良質なエピ
タキシャル層が得にくいといわれているが、本実施例で
は選択エッチングを超高真空中で行なっているため、こ
の問題を回避することができ、高品質の量子細線16を得
ることができる。
Reference Example 4 Next, a fourth reference example will be described. The fourth embodiment is different from the first and second embodiments in that the undoped Al 0.1 Ga 0.9 As layer 12 constituting the superlattice layer 7 or 22 is replaced with Al 0.4 Ga 0.6 As.
The n-type Al 0.4 Ga 0.6 As layer 11 is replaced with n-type Al
This is obtained by growing a 0.1 Ga 0.9 As layer. Then, after the mesa etching step, the sample is loaded into a molecular beam epitaxy apparatus, and a heat treatment is performed while supplying an As molecular beam.
The Al 0.1 Ga 0.9 As layer is selectively etched. Thus, a saw-toothed step is formed using the Al 0.4 Ga 0.6 As layer as a mask. Here, it is said that when the composition ratio X of AlAs is large, a high-quality epitaxial layer is difficult to obtain due to oxidation when the regrowth on the Al x Ga 1-x As layer is performed. Since this is performed in an ultra-high vacuum, this problem can be avoided, and a high-quality quantum wire 16 can be obtained.

参考例5 次に、第5の参考例を示す。この参考例5は、参考例
3においてGaAs層の選択エッチングの方法の代わりとし
て、参考例4に示した分子線エピタキシー装置内での熱
処理を用いるものである。
Reference Example 5 Next, a fifth reference example will be described. In the fifth embodiment, a heat treatment in the molecular beam epitaxy apparatus shown in the fourth embodiment is used instead of the method of selective etching of the GaAs layer in the third embodiment.

実施例1 以下、本発明の実施例について図に従って説明する。
第4図は本発明にかかる実施例を示した超格子素子の一
部断面図である。ここでは、参考例1における第2図
(d)と同様に、鋸歯状の構造を示している。20nmのp
型GaAs層24と30nmのp型Al0.4Ga0.6As層23の交互層から
なる超格子を成長させ、その後、第1の参考例の方法に
より、鋸歯状の段差を形成する。次に、矢印27で示す方
向から10〜20kVのSiイオンを注入しGaAs層24の一部25を
n型の伝導型に改質する。そして、p型GaAs層26を成長
することによりn型GaAs細線がp型GaAs層により囲まれ
た構造が形成される。
Embodiment 1 Hereinafter, an embodiment of the present invention will be described with reference to the drawings.
FIG. 4 is a partial sectional view of a superlattice element showing an embodiment according to the present invention. Here, as in FIG. 2D in Reference Example 1, a saw-tooth structure is shown. 20nm p
A superlattice composed of alternating layers of the p-type GaAs layer 24 and the p-type Al 0.4 Ga 0.6 As layer 23 of 30 nm is grown, and then a sawtooth step is formed by the method of the first reference example. Next, Si ions of 10 to 20 kV are implanted from the direction indicated by the arrow 27 to modify a part 25 of the GaAs layer 24 to an n-type conductivity type. Then, by growing the p-type GaAs layer 26, a structure in which the n-type GaAs thin line is surrounded by the p-type GaAs layer is formed.

本実施例では、正孔はp型領域24及び26に広がり、細
線構造の内部には閉じ込められないが電子はn型の細線
25に閉じ込められ1次元電子としての応用が期待されて
いる。
In this embodiment, the holes spread in the p-type regions 24 and 26 and are not confined inside the fine wire structure, but the electrons are n-type fine wires.
It is confined to 25 and is expected to be applied as a one-dimensional electron.

このように本実施例における超格子素子は、断面寸法
が極めて一様な量子細線を高密度に形成することができ
るので、超格子素子の特性を飛躍的に改善することがで
きる。
As described above, the superlattice element of the present embodiment can form quantum wires with extremely uniform cross-sectional dimensions at a high density, so that the characteristics of the superlattice element can be remarkably improved.

なお、上記実施例では、成膜の材料として主にGaAs−
AlxGa1-xAs系を用いた場合を説明したが、InP−InxGa
1-xAsyP1-y系、GaAs−InxGa1-xAs系、および、InxGa1-x
As−AlyGa1-yAs系などの他の材料の組み合わせを用いて
もよい。
In the above embodiment, GaAs-
Although the case of using the Al x Ga 1-x As system has been described, InP-In x Ga
1-x As y P 1-y system, GaAs-In x Ga 1-x As system, and In x Ga 1-x
Other material combinations such as As-Al y Ga 1-y As may be used.

〔発明の効果〕〔The invention's effect〕

以上説明したように本発明は、断面寸法が極めて一様
な量子細線を高密度に形成することができるので、下記
のような優れた効果を有する。
As described above, according to the present invention, quantum wires having extremely uniform cross-sectional dimensions can be formed at a high density, and therefore, the present invention has the following excellent effects.

(1)閾値電流の極めて低い量子井戸レーザを実現する
ことができる。
(1) A quantum well laser having an extremely low threshold current can be realized.

(2)変調帯域幅が広くスペクトル線幅の狭いレーザを
得ることができる。
(2) A laser having a wide modulation bandwidth and a narrow spectral line width can be obtained.

(3)移動度が極めて高いチャネル層を有するFET素子
が実現できる。
(3) An FET element having a channel layer with extremely high mobility can be realized.

【図面の簡単な説明】[Brief description of the drawings]

第1図(a),(b)は本発明の第1の参考例を示す超
格子素子の断面図、第2図(a)〜(d)は超格子素子
の製造工程を示す要部断面図、第3図は本発明の第2の
参考例を示す超格子素子の要部断面図、第4図は本発明
の実施例を示す超格子素子の要部断面図、第5図(a)
〜(d)は状態密度関数を模式的に示した説明図、第6
図は従来の超格子素子の断面図である。 1……n型GaAs基板、2……バッファ層、6……n型Al
0.4Ga0.6Asクラッド層、7……超格子層、8……AlGaAs
クラッド層、11……n型Al0.4Ga0.6As層、12……アンド
ープAl0.1Ga0.9As層、16……GaAs量子細線、17……アン
ドープAl0.2Ga0.8As層。
1 (a) and 1 (b) are cross-sectional views of a superlattice element showing a first reference example of the present invention, and FIGS. 2 (a) to (d) are cross-sectional views of main parts showing a manufacturing process of the superlattice element. FIG. 3 is a sectional view of a principal part of a superlattice element according to a second embodiment of the present invention. FIG. 4 is a sectional view of a principal part of a superlattice element according to an embodiment of the present invention. )
(D) is an explanatory diagram schematically showing a density of states function, FIG.
The figure is a sectional view of a conventional superlattice element. 1 ... n-type GaAs substrate, 2 ... buffer layer, 6 ... n-type Al
0.4 Ga 0.6 As cladding layer, 7 superlattice layer, 8 AlGaAs
Cladding layer, 11 n-type Al 0.4 Ga 0.6 As layer, 12 undoped Al 0.1 Ga 0.9 As layer, 16 GaAs quantum wire, 17 undoped Al 0.2 Ga 0.8 As layer.

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】半導体基板の上面にバッファ層を形成する
工程と、 このバッファ層の上面に第1のクラッド層を形成する工
程と、 この第1のクラッド層の上面に少なくとも2種類以上の
半導体の交互層からなる超格子層を形成する工程と、 この超格子層をエッチングプロセスまたは選択成長によ
り斜側面を形成する工程と、 この超格子層の斜側面に鋸歯状の段差部を形成する工程
と、 この鋸歯状の段差部にイオン注入して熱処理することで
半導体細線を形成する工程と、 この半導体細線を含む前記超格子層の上面に半導体層を
形成する工程と、 この半導体層の上面に第2のクラッド層を形成する工程
と、 この第2のクラッド層の上面にキャップ層を形成する工
程とを有することを特徴とする超格子素子の製造方法。
A step of forming a buffer layer on an upper surface of a semiconductor substrate; a step of forming a first cladding layer on the upper surface of the buffer layer; and at least two types of semiconductors on the upper surface of the first cladding layer. Forming a superlattice layer composed of alternating layers of: a step of forming an inclined surface of the superlattice layer by an etching process or selective growth; and a step of forming a sawtooth-shaped step on the oblique side of the superlattice layer. Forming a semiconductor thin line by ion-implanting and heat-treating the sawtooth-shaped step; forming a semiconductor layer on the upper surface of the superlattice layer including the semiconductor thin line; and upper surface of the semiconductor layer Forming a second cladding layer, and forming a cap layer on the upper surface of the second cladding layer.
【請求項2】請求項1において半導体層を形成する方法
として有機金属気相成長法またはマイグレーションエン
ハンストエピタキシー法を用いたことを特徴とする超格
子素子の製造方法。
2. A method for manufacturing a superlattice element according to claim 1, wherein a metal organic chemical vapor deposition method or a migration enhanced epitaxy method is used as a method for forming a semiconductor layer.
JP63274515A 1988-11-01 1988-11-01 Superlattice element manufacturing method Expired - Fee Related JP2757258B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63274515A JP2757258B2 (en) 1988-11-01 1988-11-01 Superlattice element manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63274515A JP2757258B2 (en) 1988-11-01 1988-11-01 Superlattice element manufacturing method

Publications (2)

Publication Number Publication Date
JPH02122682A JPH02122682A (en) 1990-05-10
JP2757258B2 true JP2757258B2 (en) 1998-05-25

Family

ID=17542774

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63274515A Expired - Fee Related JP2757258B2 (en) 1988-11-01 1988-11-01 Superlattice element manufacturing method

Country Status (1)

Country Link
JP (1) JP2757258B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2976995B2 (en) * 1991-10-02 1999-11-10 株式会社アドバンテスト Atomic wire growth method and atomic wire device
KR970003750B1 (en) * 1993-12-14 1997-03-21 Korea Electronics Telecomm Manufacture for quantum wire semiconductor laser diode
FR2802705B1 (en) * 1999-12-16 2002-08-09 St Microelectronics Sa METHOD FOR MANUFACTURING A NETWORK OF SINGLE CRYSTAL SILICON NANOMETRIC LINES AND DEVICE OBTAINED

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6289383A (en) * 1985-10-16 1987-04-23 Matsushita Electric Ind Co Ltd Semiconductor laser

Also Published As

Publication number Publication date
JPH02122682A (en) 1990-05-10

Similar Documents

Publication Publication Date Title
US5684823A (en) Method of fabricating a diffraction grating and a distributed feedback semiconductor laser incorporating the diffraction grating
US6751243B2 (en) Semiconductor device with quantum dots having high carrier injection efficiency, its manufacture method, and semiconductor laser device
JPS6310517A (en) Manufacture of semiconductor construction
US5757835A (en) Semiconductor laser device
JP2554433B2 (en) Semiconductor device and manufacturing method thereof
JP4151042B2 (en) Semiconductor laser
JP4066002B2 (en) Manufacturing method of semiconductor quantum dots
JP2757258B2 (en) Superlattice element manufacturing method
JPH04355909A (en) Pattern forming method and manufacture of semiconductor element
JP2762800B2 (en) Manufacturing method of quantum wire structure
JPH0665237B2 (en) Method for manufacturing two-dimensional quantization element
JPH04280629A (en) Manufacturing method of film stepwise structure and semiconductor device using the same
JP3382309B2 (en) Semiconductor device
JP2803555B2 (en) Fabrication method of ultra-fine tunnel barrier
JPH06151881A (en) Manufacture of quantum effect device
JPH0233972A (en) Semiconductor quantum wire structure
JPH04171782A (en) Compound semiconductor laser
JP3030932B2 (en) Manufacturing method of semiconductor fine structure
JPS62108592A (en) Manufacture of semiconductor
JP2000183327A (en) Formation of quantum dots, quantum dot structure formed thereby and semiconductor quantum dot laser
JP2717125B2 (en) Method for manufacturing semiconductor quantum well structure
JP3353802B2 (en) Semiconductor laser
JP2004179512A (en) Semiconductor laser device
JPH04171784A (en) Quantum fine line laser structure
JPH03214618A (en) Structure of quantum wire and formation method of quantum wire

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees